DE1514073A1 - Verfahren zum Herstellen eines Halbleiterkoerpers - Google Patents

Verfahren zum Herstellen eines Halbleiterkoerpers

Info

Publication number
DE1514073A1
DE1514073A1 DE19651514073 DE1514073A DE1514073A1 DE 1514073 A1 DE1514073 A1 DE 1514073A1 DE 19651514073 DE19651514073 DE 19651514073 DE 1514073 A DE1514073 A DE 1514073A DE 1514073 A1 DE1514073 A1 DE 1514073A1
Authority
DE
Germany
Prior art keywords
layer
resistance
thickness
silicon
optically distinguishable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19651514073
Other languages
English (en)
Other versions
DE1514073B2 (de
Inventor
Roger Cullis
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
Deutsche ITT Industries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH filed Critical Deutsche ITT Industries GmbH
Publication of DE1514073A1 publication Critical patent/DE1514073A1/de
Publication of DE1514073B2 publication Critical patent/DE1514073B2/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76297—Dielectric isolation using EPIC techniques, i.e. epitaxial passivated integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/102—Mask alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

Dipl.-Ing. Heinz Ciaessen R. Cullls 9
Patentanwalt ' 6. Dezember 1965
7, Stuttgart-1 Pat. Mo/W
RotebÜhlstr. 70
- ,-■· r,,,' " -' ·' ' 1514073
ISE/Reg. 3307 - Fl 266 | ^^ J^ j
INTERNATIONAL STANDARD ELECTRIC CORPORATION, NEW YORK
Verfahren zum Herstellen eines Halbleiterkörpers
Die Priorität der Anmeldung in Grossbritannien vom 1.1.1965 Nr. 00058/65 ist in Anspruch genommen.
' Die Erfindung bezieht sich auf Verfahren zur Herstellung von Halbleitermaterial. Die große Zahl von Verunreinigungsatomen, die in Halbleitermaterial geringen Widerstandes vorhanden sind, geben Anlaß zn Fehlstellen, wie z. B. punktförmigen Defekten und Versetzungen, die das Kristallgitter stören.
Wenn eine hochohmige Schicht auf einem nieder ohm igen Substrat epitaktisch aufwächst, entstehen in ihr leicht derartige Fehleteilen. Diese Fehlstellen verursachen störende Effekte, wie z. B. hohe Sperrströme, weiche Durchbruch-Charakteristiken und hohe Rauschpegel in Einzelelementen, die nacheinander in der hochohmigen Schicht erzeugt werden. Andererseits ist eine hohe kristalline Gleichmäßigkeit in der niederohmigen Schicht einer Scheibe aus Halbleitermaterial gewöhnlich nicht erforderlich, da ihre Hauptaufgabe darin besteht, als mechanische Unterlage zu dienen. Es ist deshalb vorteilhaft, wenn die niederohmige Schicht auf ein hochohmiges Substrat aufgebracht wird und die Einzelelemente dann in der hochomigen Zone erzeugt werden.
909824/0725
ISE/Reg. 3307 - Fl 266 - 2 - R. Cullis 9
Wegen der einwirkenden mechanischen Kräfte muß zu Beginn der Bearbeitung die Dicke der hochohmigen Schicht etwa 125 μ betragen, während für die optimalen elektrischen Verhältnisse des fertigen Elementes eine Dicke von etwa 12 μ wünschenswert ist.
Da die Dicke der aufgebrachten niederohmigen Schicht auch 125 μ beträgt, besteht das Problem darin, die Dicke der hochohmigen Schicht auf 12 μ zu verringern, und zwar mit einer Genauigkeit von etwa 10 %. Da die Dicke der epitaktisch gewachsenen Schicht ebenfalls nur mit dieser Genauigkeit bekannt ist, ist es nicht möglich, die Verringerung der Schichtdicke lediglich durch die Überwachung der Gesamtdicke der Scheibe auszuführen.
Aufgabe der vorliegenden Erfindung ist es, einen Anhaltspunkt bzw. eine Markierung zur Überwachung der Dickenverringerung einer Halbleiterscheibe anzugeben.
Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterkörpers mit mindestens zwei nacheinander erzeugten Schichten unterschiedlicher Leitfähigkeit, bei dem die Dicke einer Schicht nachträglich verringert wird, insbesondere zum Verringern der Dicke einer hochohmigen Schicht eines Halbleiterkörpers nach dem epitaktischen Aufbringen einer niederohmigen Schicht.
Erfindungsgemäß besteht das Verfahren darin, daß in der ersten Schicht vor dem Erzeugen der zweiten Schicht Löcher von der der zweiten Schicht zugewandten Fläche aus angebracht werden, deren Tiefe der endgültigen Dicke der ersten Schicht entspricht, daß mindestens auf den Boden der Löcher neutrales und optisch vom Halbleitermaterial unterscheidbares Material aufgebracht wird und daß schließlich die erste Schicht solange von der entgegengesetzten Oberfläche her abgetragen wird, bis das genannte unterscheidbare Material erscheint.
Vorteilhafterweise besteht die erste Schicht aus hochohnügem und die
, zweite Schicht aus niederohmigern Halbleitermaterial, wobei die zweite
90 9824/072S;
ISE/Reg. 3307 - Fl 266 -3- R. Cullis 9
Schicht entweder durch Diffusion oder durch epitaktisches Aufwachsen erzeugt werden kann. Die Dicke der ersten Schicht wird zweckmäflgerweise durch Ätzen verringert,,
Als optisch unterscheidbares Material wird günstigerweise ein Oxyd des Siliziums aufgebracht. Als Halbleitermaterial empfiehlt sich die Verwendung von Silizium. Eine Weiterbildung des Verfahrens nach der Erfindung besteht darin, daß auf der der zweiten Schicht zugewandten Fläche der ersten Schicht zusätzlich an deren Hand optisch unterscheidbares Material angebracht wird.
Das erfindungsgemäße Verfahren wird nun anhand eines Ausführungsbeispiele und den in der Zeichnung dargestellten Figuren näher erläutert.
Fig. 1 zeigt Verfahrensschritte beim Herstellen einer Siliziumscheibe nach der Erfindung.
Fig. 2 zeigt im Schnitt eine Silizium scheibe mit weiteren Markierungen.
Eine hochohmige Siliziumscheibe 1 von vorzugsweise 3 - 6ß cm, aber mindestens größer als 0,4 Ω cm wird oxydiert, und eine Anzahl Fenster von ca. 100 μ 0 in die Oxydschicht 2 auf einer Seite der Scheibe geätzt, so daß darunter die Oberfläche des Siliziums frei liegt, wobei die fotolithographische Technik angewendet wird. Die Scheibe 1, die Oxydschicht 2, und ein Fenster 3 werden in Fig. la gezeigt. Anschließend wird die Scheibe bis cav 1200 0C in einer Atmosphäre aus Chlorwasserstoff in Wasserstoff erhitzt, und es werden Löcher 4 von ca. 15 μ Tiefe in die freiliegende Siliziumoberfläche 3 geätzt. Dies wird in. Fig. Ib gezeigt. Das freiliegende Silizium in den Löchern 4 wird dann anschließend oxydiert ( Oxydschicht 5, Fig. Ic ).. Die Oxydschicht 2 wird dann von der Scheibe entfernt, wovon die nachfolgend gewachsene Schicht 5 in den geätzten Löchern 4 unberührt bleibt. Eine niederohmige Siliziumschicht
909824/0725
ISE/Reg. 3307 - Fl 266 - 4 - R. CuIUi &
von ca, O4 002 Ω cm aber mindestens kleiner als 0,2 α cm und von einer Dicke von 125 μ wird epitaktisch auf der Oberfläche der Scheibe 1 aufwachsen gelassen. Sie füllt die Löcher 4 und bedeckt die Oxydachicht 5.
Die Dicke der hochohmigen Schicht 1 wird dann durch Läppen bit auf ca, 25 μ verringert; dies kann mit genügender Genauigkeit durch Messen der Gesamtdicke der Scheibe erreicht werden. Zum Schluß wird die Scheibe einem weiteren Chlorwasserstoff-Ätzprozess, wie oben beschrieben« unterworfen, damit die Oxydschicht 5, wie in Pig. If geseift» freigelegt wird. Die Dicke der hochohmigen Schicht ist nun der Tiefe der ursprünglich geätzten Löcher 4 gleich. Der Fehler in der Bestimmung des Endpunktes des AtEpfosesses wird durch die Dicke der Oxydschicht 5, die bei 0,4 μ liegt, bestimmt.
Die beschriebene Ausführung kann auf verschiedene Weise abgewandelt werden, ohne den Grundgedanken der Erfindung zu ändern. So kann z. B. die Oxydschicht 5 auch durch Bedampfung anstelle von thermischemAufwachsen erzeugt werden. Sie ist nicht auf Siliziumoxyd beschränkt, da die alleinigen Eigenschaften, die für die Wirkung der Erfindung gefordert werden,darin bestehen, daß sie elektrisch/und chemisch,neutral sowie optisch unterscheidbar sein mul.
Weiterhin 1st die Erfindung nicht nur auf ein einzelnes Halbleitermaterial beschränkt. Die epitaktisch gewachsene Schicht kann auf einem zweiten Halbleitermaterial gebildet werden. In diesem Fall ist es nicht nötig, daß die erste Schicht hochohmig und die aufgewachsene Schicht niederohmig ist. Beispielsweise ist es möglich, daß, obwohl das erste Halbleiter* material zum epitaktischen Aufwachsen eine hohe Temperatur erfordert, das zweite Halbleitermaterial bei solchen Temperaturen unstabil ist oder Komponenten enthält, die einen sehr hohenDampfdruck bei diesen Temperaturen haben.
9 09824/0726
BAD ORJQtNAL - 5 *
•ISE/Reg,; 3307 - Fl 26§ -5- R. Culli*
. Andererseits verursachen beispielsweisemanche chemische Systeme im Dampf den Transport von Verunreinigungen während dee epitaktiachen Auf wachsen«. Dies ist der Fall, wenn eine hochohmig* Süiziumachieht durch den Silicium-Tetrachlorid-Epitaxie-Prozess auf einem niederohmigen Substrat aufwichst. Verunreinigungsatome werden von den Chlofidionen in die hochohmige Schicht gebracht. Sie verursachen ein Verwischen der Grenzschicht. Dieser unerwünschte Effekt kann bei Verwendung der sogenannten inversen Epitaxietechnik zusammen mit der durch die Erfindung gegebenen Erleichterung verringert werden.
Ein anderer Anwendungsfall der Erfindung liegt vor, wenn durch Eindiffundieren von Verunreinigungen in das hochohmige Material die niederohmige Schicht gebildet wird. In diesem Fall ist es nicht nötig, die op lisch unterscheidbare Schicht anzubringen, da der Boden der Löcher die benötigte Markierung darstellt.
Durch eine Ausweitung der beschriebenen Technik kann eine weitere Anzeigemarke, die die Grenzschicht zwischen beiden Schichten anzeigt, erhalten werden. In diesem Fall wird das unterscheidbare Material auf die Oberfläche der Originalscheibe 1 ringförmig an ihrem Hand angebracht ( gezeigt als Ring 7 in Fig. 2).
- β -90982 4/07 25

Claims (8)

ISE/Reg. 3307 - Fl 266 - 6 - FC CuUis 9 Λ. ,,Λ, PATENTANSPR PC HE
1. Verfahren zum Herstellen eines Halbleiterkörper« mit mindestens zwei nacheinander erzeugten Schichten unterschiedlicher Leitfähigkeit, bei dem die Dicke einer Schicht nachträglich verringert wird, insbesondere zum Verringern der Dicke einer hochohmigen Schicht eines Halbleiterkörpers nach dem epitaktischen Aufbringen einer niederohmigen Schicht, dadurch gekennzeichnet, daß in der ersten Schicht ( 1 ) vor dem Erzeugen der zweiten Schicht ( 6 ) Löcher ( 4 ) von der der zweiten Schicht zugewandten Fläche aus angebracht werden, deren Tiefe der endgültigen Dicke der ersten Schicht ( 1 ) entspricht, daß mindestens auf den Boden der Löcher neutrales und optisch vom Halbleitermaterial unterscheidbares Material ( 5 ) aufgebracht wird und daß schließlich die erste Schicht ( 1 ) solange von der entgegengesetzten Oberfläche her abgetragen wird, bis das genannte optisch unterscheidbare Material ( 5 ) erscheint.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schicht C 1 ) aus hochohmigem und die zweite Schicht ( 6 ) aus niederohmigem Halbleitermaterial besteht.
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die zweite Schicht ( 6 ) durch Diffusion erzeugt wird.
4. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die zweite Schicht ( 6 ) epitaktisch aufwächst.
5. Verfahren nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet« daß die erste Schicht ( 1 ) von der Rückseite her abge-
ätst wird.
ISE/Reg. 3307 - Fi 266 >7 - R. Cullis 9
6. Verfahren nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß das neutrale und optisch unterscheidbare Material { 5 ) aus einem Oxyd des Siliziums besteht.
7. Verfahren nach den Ansprüchen 1 bis G, dadurch gekennzeichnet, daß als Halbleitermaterial Silizium verwendet wird.
8. Verfahren nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß auf der der zweiten Schicht ( 6 ) zugewandten Fläche der ersten ■Schicht ( 1 ) zusätzlich an deren Rand (7 ) neutrales und optisch unterscheidbares Material angebracht wird.
90 982Ul072 5
DE19651514073 1965-01-01 1965-12-11 Verfahren zum Verringern der Dicke einer Schicht eines mehrschichtigen Halb leiterkorpers Pending DE1514073B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB58/65A GB1066911A (en) 1965-01-01 1965-01-01 Semiconductor devices

Publications (2)

Publication Number Publication Date
DE1514073A1 true DE1514073A1 (de) 1969-06-12
DE1514073B2 DE1514073B2 (de) 1971-01-21

Family

ID=9697659

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19651514073 Pending DE1514073B2 (de) 1965-01-01 1965-12-11 Verfahren zum Verringern der Dicke einer Schicht eines mehrschichtigen Halb leiterkorpers

Country Status (4)

Country Link
US (1) US3428499A (de)
DE (1) DE1514073B2 (de)
GB (1) GB1066911A (de)
NL (1) NL6517226A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1421766A (en) * 1972-03-21 1976-01-21 Ici Ltd Salicylaldoximes and their use in metal extraction processes
GB1520925A (en) * 1975-10-06 1978-08-09 Mullard Ltd Semiconductor device manufacture
US4321747A (en) * 1978-05-30 1982-03-30 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacturing a solid-state image sensing device
EP0547677A3 (en) * 1991-12-17 1996-10-16 Philips Nv Use of vapor-phase etching in fabrication of semiconductor-on-insulator structure
US5294808A (en) * 1992-10-23 1994-03-15 Cornell Research Foundation, Inc. Pseudomorphic and dislocation free heteroepitaxial structures
US6033489A (en) * 1998-05-29 2000-03-07 Fairchild Semiconductor Corp. Semiconductor substrate and method of making same
US6927073B2 (en) * 2002-05-16 2005-08-09 Nova Research, Inc. Methods of fabricating magnetoresistive memory devices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL268294A (de) * 1960-10-10
DE1258983B (de) * 1961-12-05 1968-01-18 Telefunken Patent Verfahren zum Herstellen einer Halbleiteranordnung mit epitaktischer Schicht und mindestens einem pn-UEbergang
US3320485A (en) * 1964-03-30 1967-05-16 Trw Inc Dielectric isolation for monolithic circuit
US3312879A (en) * 1964-07-29 1967-04-04 North American Aviation Inc Semiconductor structure including opposite conductivity segments
DE1250514B (de) * 1965-06-28 1900-01-01

Also Published As

Publication number Publication date
DE1514073B2 (de) 1971-01-21
US3428499A (en) 1969-02-18
NL6517226A (de) 1966-07-04
GB1066911A (en) 1967-04-26

Similar Documents

Publication Publication Date Title
DE2934970C2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE102009034953A1 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE1439935A1 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE1764847B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2103468A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1564094A1 (de) Feststoff-Stromtriode mit Raumladungsbegrenzung
DE2540352A1 (de) Verfahren zur selektiven oxydation
DE1514073A1 (de) Verfahren zum Herstellen eines Halbleiterkoerpers
DE2531003A1 (de) Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht
DE2931825C3 (de) Magnetblasen-Speichervorrichtung
DE3930925A1 (de) Getterverfahren fuer halbleiterwafer
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2849597A1 (de) Verfahren zur herstellung einer p-n- grenzschicht, insbesondere fuer eine zener- diode
DE1539853A1 (de) Integrierte elektronische Halbleiterschaltung und Verfahren zu deren Herstellung
DE2112114C3 (de) Verfahren zur Herstellung eines Hochfrequenz-Planar-Siliziumtran sistors
DE1514888B1 (de) Verfahren zum Herstellen eines planaren Germaniumtransistors
DE2516393A1 (de) Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE112018001768T5 (de) Siliciumcarbid-substrat, verfahren zum herstellen eines siliciumcarbid-substrats und verfahren zum herstellen einer siliciumcarbid-halbleitervorrichtung
DE1806980A1 (de) Halbleiter-Bauelement
DE2226264C2 (de) Verfahren zum zweistufigen Ätzen einer Ausnehmung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971