DE1258983B - Verfahren zum Herstellen einer Halbleiteranordnung mit epitaktischer Schicht und mindestens einem pn-UEbergang - Google Patents

Verfahren zum Herstellen einer Halbleiteranordnung mit epitaktischer Schicht und mindestens einem pn-UEbergang

Info

Publication number
DE1258983B
DE1258983B DET21226A DET0021226A DE1258983B DE 1258983 B DE1258983 B DE 1258983B DE T21226 A DET21226 A DE T21226A DE T0021226 A DET0021226 A DE T0021226A DE 1258983 B DE1258983 B DE 1258983B
Authority
DE
Germany
Prior art keywords
semiconductor
epitaxial layer
layer
zone
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DET21226A
Other languages
English (en)
Inventor
Gerhard Grust
Dr-Ing Friedrich-Wilhe Dehmelt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DET21226A priority Critical patent/DE1258983B/de
Priority to US241847A priority patent/US3261727A/en
Publication of DE1258983B publication Critical patent/DE1258983B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/072—Heterojunctions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Description

BUNDESREPUBLIK DEUTSCHLAND
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
258 983 Int. Cl.:
HOIl
Deutsche Kl.: 21g-11/02
Nummer: 1 258 983
Aktenzeichen: T 21226 VIII c/21 g
Anmeldetag: 5. Dezember 1961
Auslegetag: 18. Januar 1968
Es ist bekannt, daß hohe Schaltgeschwindigkeiten bei Schalttransistoren einen kleinen Kollektorvorwiderstand bedingen. Um bei Transistoren mit eindiffundierter Basis einen kleinen Kollektorvorwiderstand zu erzielen, werden Schalttransistoren mit diffundierter Basiszone mit Hilfe des sogenannten Epitaxialverfahrens hergestellt. Unter diesem Epitaxialverfahren soll ein Verfahren verstanden werden, bei dem von einem niederohmigen einkristallinen Halbleiterkörper ausgegangen wird, auf dem durch Zer-Setzung eines halbleiterhaltigen Gases eine hochohmige Halbleiterschicht niedergeschlagen wird. Diese hochohmige Halbleiterschicht bildet den wesentlichen Teil des Transistors, da die Basis- und die Emitterzone in diese hochohmige epitaktische Schicht vom Leitungstyp der Kollektorzone eingebracht werden. Der niederohmige Ausgangskörper hat dagegen nur die Aufgabe eines Trägerkörpers zur Aufnahme der hochohmigen epitaktischen Schicht.
Bei der Herstellung einer hochohmigen epitaktischen Siliziumschicht auf einem niederohmigen Siliziiimkörper wird beispielsweise siliziumhaltiges Gas, wie Siliziumtetrachlorid oder Siliziumchloroform, bei Temperaturen zwischen 1000 und 1200° C zersetzt und auf dem niederohmigen Siliziumkörper abgeschieden. Das abgeschiedene Silizium wächst dabei entsprechend der Temperaturführung und der Strömungsgeschwindigkeit des zu zersetzenden Gases einkristallin auf den niederohmigen Halbleitergrundkörper aus Silizium auf. Das gleiche gilt in entsprechender Weise für Germanium oder intermetallische Verbindungen.
Bei der Durchführung des geschilderten Epitaxialverfahrens ist darauf zu achten, daß die auf den niederohmigen Halbleitergrundkörper aufgebrachte Halbleiterschicht nicht nur einkristallin aufwächst, sondern auch die erwünschte Leitfähigkeit erhält. Der Wert des Kollektorvorwiderstandes wird durch den Widerstand des Ausgangskörpers bestimmt. Der Ausgangskörper kann beispielsweise aus η-leitendem SiIizium mit einem spezifischen Widerstand von etwa 0,001 Ωαη bestehen. Die auf einen solchen Ausgangskörper aufgebrachte epitaktische Siliziumschicht vom gleichen Leitungstyp ist im allgemeinen 5 bis 10 μ dick und einkristallin und hat einen spezifischen Widerstand von etwa 0,5 bis 2 Ωαη. In die auf den Grundkörper epitaktisch aufgebrachte hochohmige Siliziumschicht werden schließlich noch die Emitter- und Basiszone eingebracht.
Das geschilderte Verfahren ist jedoch mit gewissen Schwierigkeiten verbunden, da es nicht immer gelingt, die hochohmige Schicht einkristallin und gleichzeitig Verfahren zum Herstellen einer
Halbleiteranordnung mit epitaktischer Schicht
und mindestens einem pn-übergang
Anmelder:
Telefunken
Patentverwertungsgesellschaft m. b. H.,
7900 Ulm, Elisabethenstr. 3
Als Erfinder benannt:
Dr.-Ing. Friedrich-Wilhelm Dehmelt,
Gerhard Grust, 7900 Ulm
planparallel auf den Grundkörper aufwachsen zu lassen. Außerdem ist es sehr schwierig, die für die hochohmige epitaktische Schicht erforderliche Dotierung zu erhalten, da diese eine Funktion der Schichtdicke ist. Wird auf einen Halbleiterkörper vom bestimmten Leitungstyp eine epitaktische Schicht vom gleichen Leitungstyp aufgebracht, so besteht zwischen der hochohmigen epitaktischen Schicht und dem Halbleitergrundkörper kein pn-übergang, welcher die Messung der Schichtdicke gestattet. Die Bestimmung der Schichtdicke ist daher nur mit Hilfe von Ultrarotreflexionsmessungen möglich, wobei zu beachten ist, daß eine derartige Bestimmung der Schichtdicke erst nach Beendigung des Wachstumsprozesses möglich ist. Wenn aber die Schicht bereits auf den Ausgangskörper aufgebracht ist, besteht naturgemäß keine Möglichkeit mehr, den Widerstand der aufgebrachten epitaktischen Schicht zu ändern.
Zur Vermeidung dieser Nachteile wird bei einem Verfahren zur Herstellung einer Halbleiteranordnung nach der Erfindung vorgeschlagen, daß auf die eine Oberflächenseite eines Halbleitergrundkörpers eine Halbleiterschicht aus der Gasphase epitaktisch aufgebracht wird, deren Leitfähigkeit groß gegenüber der des Halbleitergrundkörpers ist. Die für die Halbleiteranordnung erforderlichen Halbleiterzonen werden dabei in den Halbleitergrundkörper eingebracht. Der Halbleitergrundkörper wird nach dem Aufbringen der niederohmigen epitaktischen Schicht auf der dieser Schicht gegenüberliegenden Seite bis zu der für die Halbleiteranordnung erforderlichen Dicke abgetragen.
709 719/337
i 258 983
Die nach dem erfindungsgemäßen Verfahren hergestellte Halbleiteranordnung ist somit gerade umgekehrt aufgebaut wie die nach dem bekannten Epitaxialverfahren hergestellten Halbleiteranordnungen, da die pn-Übergänge nicht mehr in der epitaktischen Schicht, sondern im Grund- bzw. Ausgangskörper vorgesehen sind. Da die epitaktische Schicht der fertigen Halbleiteranordnung wesentlich dicker ist als derjenige Teil des Halbleiterkörpers, in dem die pn-Übergänge angeordnet sind, wird die Funktion des Trägerkörpers im Gegensatz zur bekannten Technik von der epitaktischen Schicht übernommen.
Zur Erzielung eines möglichst geringen ■Vorwiderstandes, der bei Transistoren beispielsweise als Kollektorvorwiderstand bezeichnet wird, empfiehlt es sich, die aufgebrachte niederohmige epitaktische Schicht bis in die Entartung zu dotieren..
Ein wesentlicher Vorteil der Erfindung besteht darin, daß die auf den Grundkörper aufgebrachte epitaktische Schicht nicht einkristallin zu sein braucht, sondern ebenso polykristallin sein kann, da die für die Halbleiteranordnung erforderlichen Zonen, wie beispielsweise die Emitter- oder Basiszone, nicht in der epitaktischen Schicht, sondern in dem Halbleitergrundkörper angeordnet werden. Dieser Vorteil gilt sowohl für Transistoren als auch für Dioden, da niederohmige oder sogar bis in die Entartung dotierte und unter Umständen polykristalline Schichten wesentlich leichter herzustellen sind als die bisher bekannten epitaktischen Schichten, die wegen der Aufnahme der für die Halbleiteranordnung wesentlichen Zonen nicht nur einkristallin sein mußten, sondern auch eine ganz bestimmte Leitfähigkeit aufweisen mußten. Während bei den bekannten Epitaxialdioden auf einen niederohmigen Grundkörper eine hochohmige epitaktische Schicht bestimmter und im allgemeinen auch konstanter Leitfähigkeit aufzubringen ist, erfordert eine Diode nach der Erfindung lediglich eine niederohmige epitaktische Schicht, die vorzugsweise bis in die Entartung dotiert ist und darüber hinaus sogar polykristallin sein kann.
In der deutschen Patentschrift 865160 sind die Grundlagen des Epitaxialverfahrens beschrieben. In dieser Patentschrift wird darauf hingewiesen, daß nach dem Epitaxialverfahren aufeinanderfolgende Schichten verschiedener Leitfähigkeit oder vom entgegengesetzten Leitfähigkeitstyp hergestellt werden können. Dieser Patentschrift ist jedoch nicht die Lehre zu entnehmen, eine niederohmige epitaktische Schicht auf einen hochohmigen Halbleitergrundkörper aufzubringen und die pn-Übergänge im Halbleitergrundkörper vorzusehen.
In der Zeitschrift »IBM Journal of research and development«, Vol. 4, 1960, S. 280 bis 282, insbesondere S. 280, Spalte 1, ist das Aufbringen niederohmiger epitaktischer Schichten in Verbindung mit der Herstellung von Tunneldioden beschrieben. Die aufgebrachte epitaktische Schicht bildet jedoch bei diesem Verfahren die eine der beiden Zonen der Tunneldiode.
Als Ausgangskörper oder Halbleitergrundkörper wird im allgemeinen ein hochohmiger Halbleiterkörper verwendet. Der Leitungstyp der aufgebrachten epitaktischen Schicht kann gleich oder entgegengesetzt dem Leitungstyp des Halbleitergrundkörpers sein.
Beim Aufbringen der epitaktischen Schicht auf den Halbleitergrundkörper kann gleichzeitig eine Diffusionszone in den Halbleitergrundkörper eindiffundiert werden, wenn das aufzuwachsende Halbleitermaterial mit entsprechenden Störstellen versetzt ist und die Aufwachsgeschwindigkeit entsprechend gewählt wird. Hat die in den Halbleiterkörper beim Aufbringen der epitaktischen Schicht eindiffundierte Diffusionszone den entgegengesetzten Leitungstyp wie der Halbleiterkörper, so kann die dadurch erzielte Halbleiteranordnung bereits als Diode verwendet werden. Eine Silizium-Halbleiterdiode erhält man nach diesem Verfahren beispielsweise dadurch, daß das Halbleitermaterial für die aufzuwachsende epitaktische Schicht mit Phosphor versetzt und die Aufwachsgeschwindigkeit bei der Herstellung der epitaktischen Schicht derart gewählt wird, daß der in der aufzuwachsenden epitaktischen Schicht vorhandene Phosphor in den Halbleiterkörper eindiffundiert.
Im allgemeinen ist der Halbleiterkörper, auf den die niederohmige epitaktische Schicht aufgetragen wird, dicker als erwünscht. In diesem Fall wird der Halbleiterkörper auf der der epitaktischen Schicht gegenüberliegenden Seite nach dem Aufbringen der epitaktischen Schicht bis zur erwünschten Dicke abgetragen. Bei der Abtragung ist darauf zu achten, daß diese planparallel zur ursprünglichen Halbleiteroberfläche erfolgt. Der abzutragende Teil des Halbleiterkörpers kann beispielsweise durch Ätzen oder Läppen abgetragen werden.
Als eigentlicher Halbleiterkörper, in den z. B. bei der Herstellung eines Transistors die Emitter- und die Basiszone eingebracht werden, dient beim erfindungsgemäßen Verfahren, wie bereits ausgeführt, nicht die niederohmige epitaktische Schicht, sondern der Ausgangskörper, auf den die epitaktische Schicht aufgebracht wird. Die Emitter- und die Basiszone können in den Halbleiterkörper beispielsweise eindiffundiert werden. Dabei kann eine Oxydmaskierung verwendet werden. Eine andere Möglichkeit besteht darin, nur die Basiszone in den Halbleiterkörper einzudiffundieren, während die Emitterzone durch Legieren hergestellt wird. Durch nachträgliche Ätzung einer Mesa-Struktur kann die Kapazität des kollektorseitigen pn-Überganges herabgesetzt werden.
Um beim Aufbringen der epitaktischen Schicht ein Aufwachsen auf die der epitaktischen Schicht gegenüberliegende Oberfläche des Halbleiterkörpers zu verhindern, kann der Halbleiterkörper vor Anwendung des Epitaxialverfahrens mit der der epitaktischen Schicht gegenüberliegenden Oberfläche auf eine Grundplatte aufgesetzt werden. Eine andere Möglichkeit, ein unerwünschtes Anwachsen einer epitaktischen Schicht zu verhindern, besteht darin, den Halbleiterkörper auf der der epitaktischen Schicht gegenüberliegenden Seite mit einer das Aufwachsen einer epitaktischen Schicht verhindernden Schicht zu versehen. Zu diesem Zweck kann beispielsweise ein Oxydüberzug auf die nicht mit einer epitaktischen Schicht zu versehene Halbleiteroberfläche aufgebracht werden.
Die Erfindung soll an einem Ausführungsbeispiel näher erläutert werden. Die in der F i g. 1 dargestellte Anordnung besteht aus einem Ausgangskörper 1 und aus einer auf diesen Ausgangskörper nach dem Epitaxialverfahren aufgebrachten mono- oder polykristallinen epitaktischen Schicht 2. Der spezifische Widerstand des aus Silizium bestehenden und beispielsweise 150 μ dicken Ausgangskörpers beträgt ungefähr 0,5 bis 1000 Qcm. Zur Herstellung der ebenfalls aus Silizium bestehenden epitaktischen Schicht 2 wird auf
dem relativ hochohmigen Ausgangskörper 1 sehr niederohmiges antimondotiertes Silizium in einer Dicke von beispielsweise 100 bis 150 μ niedergeschlagen. Nach dem Aufwachsen der antimonhaltigen epitaktischen Schicht 2 aus Silizium wird der Siliziumgrundkörper auf der der epitaktischen Schicht gegenüberliegenden Seite bis zu einer Dicke von beispielsweise 10 bis 20 μ abgetragen. Die Abtragung, die z. B. durch Ätzen oder Läppen erfolgen kann, erfolgt beispielsweise bis zur gestrichelten Linie 3.
Die aus dem verbleibenden Teil 4 des Siliziumgrundkörpers und der epitaktischen Schicht 2 bestehende Anordnung kann zu einem Transistor ausgebaut werden, wenn in den hochohmigen Siliziumkristall 4 nach den F i g. 2 und 3 die Basiszone 5 und die Emitterzone 6 eingebracht werden. Ist der hochohmige Siliziumkristall 4 beispielsweise η-leitend, so ist auch die Emitterzone 6 η-leitend, während die Basiszone 5 p-leitend ist. Entsprechendes gilt für den umgekehrten Fall eines p-leitenden Siliziumkristalls 4.
Bei der Anordnung nach der F i g. 2 handelt es sich um einen sogenannten Planartransistor, bei dem sowohl die Basiszone 5 als auch die Emitterzone 6 in den Siliziumkristall 4 eindiffundiert sind. Der von der Diffusion ausgenommene Teil 7 des Siliziumkristalls 4 dient dann als Kollektorzone des Transistors.
Die Anordnung nach der F i g. 3 stellt dagegen einen sogenannten Mesatransistor dar, bei dem die Basiszone 5 ebenfalls durch Diffusion, die Emitterzone 6 dagegen durch Legieren hergestellt ist. Die Kontaktierung der Basiszone 5 erfolgt bei dem Mesatransistor der Fi g. 3 durch die Basiselektrode 8. Zur Verringerung der Kapazität des kollektorseitigen, zwischen der Basiszone 5 und der Kollektorzone 7 liegenden pn-Überganges wird vom hochohmigen Halbleiterkörper 4 das seitlich der gestrichelten Linie 10 liegende Halbleitermaterial abgetragen. Ist die Basiszone 5 des Mesatransistors beispielsweise n-leitend, so sind sowohl die Emitterzone 6 als auch die Kollektorzone 7 p-leitend. Ebenfalls p-leitend ist dann auch die mono- oder polykristalline epitaktische Schicht 2, deren Leitfähigkeit jedoch erheblich, höher ist als die Leitfähigkeit der Kollektorzone 7.
Während beim erfindungsgemäßen Verfahren die Emitter- und die Basiszone in den nicht abgetragenen hochohmigen Teil 4 des Ausgangskörpers 1 eingebracht werden, dient bei dem bekannten Verfahren im Gegensatz dazu die aufgebrachte epitaktische Schicht als Halbleiterkristall zur Aufnahme der Halbleiterzonen, wie der Emitter- und Basiszone. Die epitaktische Schicht muß daher bei dem bekannten Verfahren unbedingt einkristallin sein, während die epitaktische Schicht bei dem erfindungsgemäßen Verfahren auch polykristallin sein kann. Eine polykristalline epitaktische Schicht läßt aber eine wesentlich höhere Aufwachsgeschwindigkeit zu als eine einkristalline epitaktische Schicht.
Ein anderer wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß der Widerstand des nicht epitaktisch hergestellten Ausgangskörpers sowie dessen Dicke genau bestimmt werden können. Die genaue Bestimmung des Widerstandes sowie der Dicke des Siliziumkörpers 1 ist deshalb von besonderer Bedeutung, weil im Gegensatz zum bekannten Verfahren der Ausgangskörper 1 den wesentlichen Teil der herzustellenden Halbleiteranordnung darstellt, in den die Halbleiterzonen, wie beispielsweise die Basis- oder Emitterzone, einzubringen sind. Ein weiterer Vorteil gegenüber dem bekannten Epitaxialverfahren besteht darin, daß der Widerstand der aufgewachsenen epitaktischen Schicht 2 im allgemeinen sehr unkritisch ist. Es kommt im wesentlichen nur darauf an, daß die epitaktische Schicht im Hinblick auf einen geringen Vorwiderstand eine große Leitfähigkeit hat.

Claims (1)

  1. Patentansprüche:
    ίο 1. Verfahren zum Herstellen einer Halbleiteranordnung mit einer epitaktischen Schicht und mindestens einem pn-übergang, dadurch gekennzeichnet, daß auf die eine Oberflächenseite eines Halbleitergrundkörpers eine HaIbleiterschicht epitaktisch aufgebracht wird, deren Leitfähigkeit groß gegenüber der des Halbleiterkörpers ist, und daß die für die Halbleiteranordnung erforderlichen Halbleiterzonen in den Halbleitergrundkörper eingebracht werden.
    2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleitergrundkörper nach dem Aufbringen der niederohmigen epitaktischen Schicht auf der dieser Schicht gegenüberliegenden Seite bis zu der für die Halbleiteranordnung erforderlichen Dicke abgetragen wird.
    3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Halbleitergrundkörper planparallel zu seiner ursprünglichen Halbleiteroberfläche abgetragen wird.
    4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das Abtragen am Halbleitergrundkörper durch chemisches Ätzen oder durch Elektropoliturätzen erfolgt.
    5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die epitaktische Schicht bis in die Entartung dotiert wird.
    6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die abgeschiedene Schicht polykristallin ist.
    7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Leitungstyp der epitaktischen Schicht mit dem Leitungstyp des Halbleitergrundkörpers übereinstimmt.
    8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die epitaktische Schicht dicker ist als der Halbleitergrundkörper.
    9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Dicke des Halbleitergrundkörpers 10 bis 20 μ und die Dicke der epitaktischen Schicht 100 bis 150 μ beträgt.
    10. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei der Herstellung der epitaktischen Schicht das aufzuwachsende Material derart mit Störstellen versetzt und die Aufwachsgeschwindigkeit derart gewählt wird, daß beim Aufwachsen gleichzeitig eine Diffusionszone in den Halbleiterkörper eindiffundiert wird.
    11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß beim Aufwachsen der epitaktischen Schicht in den Halbleiterkörper vom bestimmten Leitungstyp eine Zone vom entgegengesetzten Leitungstyp eindiffundiert wird.
    12. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein
    p-leitender Silizium-Halbleiterkörper mit einer phosphordotierten epitaktischen Schicht versehen wird und daß die Aufwachsgeschwindigkeit bei der Herstellung der epitaktischen Schicht derart gewählt wird, daß Phosphor aus der epitaktischen Schicht in den Halbleiterkörper eindiffundiert.
    13. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Emitter- und die Basiszone auf der der epitaktischen Schicht gegenüberliegenden Seite in den Halbleiterkörper, beispielsweise durch Diffusion oder Legieren, eingebracht werden.
    14. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Emitter- und die Basiszone mit Hilfe einer Oxydmaskierung eindiffundiert werden.
    15. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Basiszone in den Halbleiterkörper eindiffundiert und die Emitterzone einlegiert wird.
    16. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß in den Halbleiterkörper eine Mesa-Struktur geätzt wird.
    17. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Halbleiterkörper beim Aufbringen der niederohmigen epitaktischen Schicht auf der der epitaktischen Schicht gegenüberliegenden Seite auf eine Grundplatte aufgesetzt wird.
    18. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Halbleiterkörper auf der der epitaktischen Schicht gegenüberliegenden Oberfläche mit einer das Aufwachsen einer epitaktischen Schicht verhindernden Schicht versehen wird.
    19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß der Halbleiterkörper auf der der epitaktischen Schicht gegenüberliegenden Oberfläche mit einem Oxydüberzug versehen wird.
    In Betracht gezogene Druckschriften:
    Deutsche Patentschrift Nr. 865 160;
    deutsche Auslegeschrift Nr. 1 035 787;
    französische Patentschrift Nr. 1163 048;
    »Proc. IRE«, September 1960, S. 1642/1643;
    L. P. Monter, »Handbook of semicon doctan Electronik«, Kap. 7, S. 17;
    »IBM-Journal of Research and development«, JuH 1960, S. 247, 280 bis 282.
    Hierzu 1 Blatt Zeichnungen
    709 719/337 1.68 © Bundesdruckerei Berlin
DET21226A 1961-12-05 1961-12-05 Verfahren zum Herstellen einer Halbleiteranordnung mit epitaktischer Schicht und mindestens einem pn-UEbergang Pending DE1258983B (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DET21226A DE1258983B (de) 1961-12-05 1961-12-05 Verfahren zum Herstellen einer Halbleiteranordnung mit epitaktischer Schicht und mindestens einem pn-UEbergang
US241847A US3261727A (en) 1961-12-05 1962-12-03 Method of making semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET21226A DE1258983B (de) 1961-12-05 1961-12-05 Verfahren zum Herstellen einer Halbleiteranordnung mit epitaktischer Schicht und mindestens einem pn-UEbergang

Publications (1)

Publication Number Publication Date
DE1258983B true DE1258983B (de) 1968-01-18

Family

ID=7550019

Family Applications (1)

Application Number Title Priority Date Filing Date
DET21226A Pending DE1258983B (de) 1961-12-05 1961-12-05 Verfahren zum Herstellen einer Halbleiteranordnung mit epitaktischer Schicht und mindestens einem pn-UEbergang

Country Status (2)

Country Link
US (1) US3261727A (de)
DE (1) DE1258983B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1300161B (de) * 1967-12-09 1969-07-31 Siemens Ag Verfahren zum Herstellen von Halbleiteranordnungen

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1544187A1 (de) * 1964-04-25 1971-03-04 Fujitsu Ltd Verfahren zum Herstellen von Halbleiterkristallen durch Abscheidung aus der Gasphase
US3384791A (en) * 1964-09-10 1968-05-21 Nippon Electric Co High frequency semiconductor diode
GB1066911A (en) * 1965-01-01 1967-04-26 Standard Telephones Cables Ltd Semiconductor devices
US3491434A (en) * 1965-01-28 1970-01-27 Texas Instruments Inc Junction isolation diffusion
US3346788A (en) * 1965-06-15 1967-10-10 Texas Instruments Inc Gallium arsenide transistor and methods of making same
US3514846A (en) * 1967-11-15 1970-06-02 Bell Telephone Labor Inc Method of fabricating a planar avalanche photodiode
US3579815A (en) * 1969-08-20 1971-05-25 Gen Electric Process for wafer fabrication of high blocking voltage silicon elements
FR2085357A1 (de) * 1970-04-13 1971-12-24 Comp Generale Electricite

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper
DE1035787B (de) * 1954-08-05 1958-08-07 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren UEbergaengen, z. B.Flaechen-Transistoren
FR1163048A (fr) * 1955-09-02 1958-09-22 Gen Electric Co Ltd Diffusion différentielle d'impuretés dans les semi-conducteurs

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2561411A (en) * 1950-03-08 1951-07-24 Bell Telephone Labor Inc Semiconductor signal translating device
NL241982A (de) * 1958-08-13 1900-01-01
US2967793A (en) * 1959-02-24 1961-01-10 Westinghouse Electric Corp Semiconductor devices with bi-polar injection characteristics
US3063879A (en) * 1959-02-26 1962-11-13 Westinghouse Electric Corp Configuration for semiconductor devices
US3108914A (en) * 1959-06-30 1963-10-29 Fairchild Camera Instr Co Transistor manufacturing process
US2981877A (en) * 1959-07-30 1961-04-25 Fairchild Semiconductor Semiconductor device-and-lead structure
US3028529A (en) * 1959-08-26 1962-04-03 Bendix Corp Semiconductor diode
NL260481A (de) * 1960-02-08

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE865160C (de) * 1951-03-07 1953-01-29 Western Electric Co Verfahren zur Erzeugung einer Germaniumschicht auf einem Germaniumkoerper
DE1035787B (de) * 1954-08-05 1958-08-07 Siemens Ag Verfahren zur Herstellung einer Halbleiteranordnung mit mehreren UEbergaengen, z. B.Flaechen-Transistoren
FR1163048A (fr) * 1955-09-02 1958-09-22 Gen Electric Co Ltd Diffusion différentielle d'impuretés dans les semi-conducteurs

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1300161B (de) * 1967-12-09 1969-07-31 Siemens Ag Verfahren zum Herstellen von Halbleiteranordnungen

Also Published As

Publication number Publication date
US3261727A (en) 1966-07-19

Similar Documents

Publication Publication Date Title
EP0021147B1 (de) Verfahren zur Herstellung von breiten, tief eingeschnittenen Isolationsgräben in einem Halbleitersubstrat
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2704413A1 (de) Verfahren zur herstellung von halbleiteranordnungen, bei dem eine dotierungsverunreinigung aus einer polykristallinen halbleiterschicht in ein unterliegendes einkristallines halbleitermaterial eindiffundiert wird
DE2849373C2 (de)
DE1489258B1 (de) Verfahren zum Herstellen einer duennen leitenden Zone unter der Oberflaeche eines Siliciumkoerpers
DE2109352C2 (de) Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements
DE1258983B (de) Verfahren zum Herstellen einer Halbleiteranordnung mit epitaktischer Schicht und mindestens einem pn-UEbergang
DE2335503A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2133976A1 (de) Halbleiteranordnung, insbesondere mono hthische integrierte Schaltung, und Ver fahren zu deren Herstellung
DE1564524B2 (de)
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
DE2014797B2 (de) Verfahren zum Herstellen von Halbleiterschaltelementen jn einer integrierten Halbleiterschaltung
DE1210084B (de) Mesa-Unipolartransistor mit einem pn-UEbergang in dem mesafoermigen Teil des Halbleiterkoerpers
DE2525529B2 (de) Halbleiteranordnung mit komplementaeren transistorstrukturen und verfahren zu ihrer herstellung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE7130637U (de) Halbleiteranordnung auf einem halbleitertraeger
DE2403816A1 (de) Halbleiteranordnung und verfahren zur herstellung einer derartigen anordnung
DE2438109A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE3831555A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE1093019C2 (de) Verfahren zur herstellung von halbleiteranordnungen