DE1489258B1 - Verfahren zum Herstellen einer duennen leitenden Zone unter der Oberflaeche eines Siliciumkoerpers - Google Patents

Verfahren zum Herstellen einer duennen leitenden Zone unter der Oberflaeche eines Siliciumkoerpers

Info

Publication number
DE1489258B1
DE1489258B1 DE19641489258D DE1489258DA DE1489258B1 DE 1489258 B1 DE1489258 B1 DE 1489258B1 DE 19641489258 D DE19641489258 D DE 19641489258D DE 1489258D A DE1489258D A DE 1489258DA DE 1489258 B1 DE1489258 B1 DE 1489258B1
Authority
DE
Germany
Prior art keywords
silicon
heating
oxide layer
heated
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19641489258D
Other languages
English (en)
Other versions
DE1489258C2 (de
Inventor
Rauscher Daniel Henry
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1489258B1 publication Critical patent/DE1489258B1/de
Application granted granted Critical
Publication of DE1489258C2 publication Critical patent/DE1489258C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/062—Gold diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/162—Testing steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

1 2
Die Erfindung betrifft ein Verfahren zum Herstel- ... Die Erfindung wird an Hand der Zeichnung näher
len einer dünnen, unter einer Oberfläche eines SiIi- erläutert, es zeigt
ciumkörpers liegenden Zone, die eine bestimmte spe- Fig. 1 eine Querschnittsansicht eines Siliciumkör-
zifische Leitfähigkeit und eine höhere Konzentration pers eines MOS-Transistors vor der Bildung einer
an freien negativen Ladungsträgern aufweist als das 5 dünnen leitenden Zone durch das Verfahren gemäß
Material des Siliciumkörpers, bei welchem auf der der Erfindung und
Oberfläche eine Siliciumoxidschicht gebildet und da- Fig. 2 den gleichen Körper wie Fig. 1 nach
nach der Siliciumoxidschicht tragende Süiciumkörper Durchführung des Verfahrens gemäß der Erfindung,
erhitzt wird. Abgesehen von dem neu gebildeten Gebiet 22
In der Halbleitertechnik tritt häufig das Problem io stimmt der Körper nach Fig. 2 mit demjenigen nach
auf, angrenzend an eine Oberfläche eines Silizium- , Fig. 1 überein.
körpers eine Zone mit bestimmter spezifischer Leit- Fig. 1 zeigt eine kristalline Halbleiterscheibe 10 fähigkeit und einer Konzentration an freien negativen aus Silicium mit der Oberseite 12 und der Unterseite Ladungsträgem, die höher ist als die Konzentration 14. Die Scheibe 10 kann jeden gewünschten Leitdieser Ladungsträger im Material des Körpers, her- 15 fähigkeitstyp und jede gewünschte Größe der Leitzustellen. Als Beispiel hierfür sei die Herstellung des fähigkeit besitzen, d. h., sie kann p-leitend oder n-leisogenannten »Kanals« in MOS-Feldeffekttransistoren tend oder ein eigenleitender Siliciumkörper sein. Vorsiehe z. B. »RCA-Review«, 24 [1963], S. 641 bis zugsweise möge die Scheibe jedoch entweder p-lei-660) genannt. tend oder eigenleitend sein. In Fi g. 1 ist lediglich zur
Ein MOS-Feldeffekttransistor enthält zwei ohm- ao Veranschaulichung die Scheibe 10 als p-leitend dar-
sche Elektroden, die durch eine dünne leitende Zone, gestellt mit einem spezifischen Widerstand im Bereich
den sogenannten »Kanal« an der Oberfläche eines von 1 bis 100 Ohm · cm.
Siliciumkörpers miteinander verbunden sind. Auf der Durch das bekannte Verfahren der Photomaskie-
genannten Oberfläche befindet sich eine Silicium- rungstechnik werden auf der Scheibe 10 zwei räum-
oxidschicht und auf dieser wiederum eine metal- 25 lieh getrennte leitende Gebiete 16 und 18 vom n-Lei-
lische Steuerelektrode, die dem Kanal gegenüber- tungstyp durch Diffusion erzeugt und eine Silicium-
liegt und den Stromfluß in diesem Kanal zu steuern oxidschicht 20 gebildet,
gestattet. Diese Siliciumoxidschicht 20 kann auf verschie-
Bisher hat man den Siliciumoxidüberzug und die dene Weise hergestellt werden. Bei einem anderen dünne leitende Zone unter der Oberfläche des Halb- 30 bekannten Herstellungsverfahren wird das Gebiet un-Ieiterkörpers in einem einzigen Verfahrensschritt her- mittelbar unterhalb der Oberfläche 12 in seinem Leigestellt, indem man die Siliciumscheibe in Wasser- tungstyp nicht geändert, während die Oxidschicht gedampf oder einer anderen oxydierenden Atmosphäre bildet wird. Beispielsweise kann die Schicht 20 durch erhitzt hat Dabei bildet sich auf der Oberfläche der . Erhitzung der Siliciumscheibe 10 in trockenem Sauer-Siliciumscheibe eine Siliciumoxidschicht, und gleich- 35 stoffgas erzeugt werden, ohne die Gebiete des Sizeitig ändert sich die Leitfähigkeit ener dünnen Zone liciums unterhalb des Oxidüberzugs zu beeinflussen, unterhalb der Siliciumoxidschicht. Jedoch sind weder Man kann aber auch die Siliciumdioxidschicht unter der Leitfähigkeitstyp noch der Betrag der Leitfähig- Bedingungen erzeugen, welche eine Änderung oder keit dieser Zone so gut reproduzierbar, wie es für Inversion der Leitfähigkeit des Materials unterhalb eine Massenfertigung von Halbleiterbauelementen 40 der Schicht hervorrufen. Beispielsweise kann die mit geringer Exemplarstreuung wünschenswert Scheibe 10 in einer solchen Atmosphäre erhitzt werwäre. den, daß sich sowohl die Siliciumoxidschicht 20 bil-
Der vorliegenden Erfindung liegt die Aufgabe zu- det als auch der Leitfähigkeitstyp unterhalb dieser
gründe, diesen Nachteil zu beseitigen. Schicht 20 umkehrt. Wenn eine Inversionsschicht
Dies wird bei einem Verfahren der eingangs an- 45 während der Oxidbildung hervorgerufen wird, so gegebenen Art gemäß der Erfindung dadurch er- muß diese durch Erhitzen in trockenem Sauerstoff reicht, daß die Erhitzung in einer Wasserstoffgas ent- vor der weiteren Behandlung wieder entfernt werden, haltenden, reduzierenden Atmosphäre bei einer Tem- Man kann also dem Verfahren einen Körper von beperatur durchgeführt wird, die unterhalb derjenigen kannten Leitungseigenschaften zugrunde legen. Zur Temperatur liegt, bei der die Siliciumoxidschicht 50 Entfernung der Inversionsschicht wird der Siliciumdurch Wasserstoff reduzierbar ist. Bei dem vorlie- körper für die Dauer von etwa 3 Minuten bis zu genden Verfahren werden also statt des bisher einzi- 1 Stunde auf eine höhere Temperatur, und zwar etwa gen Verfahrensschritts zwei getrennte Verfahrens- auf 400 bis 950° C im Vakuum oder in einer gasschritte verwendet, wodurch eine wesentlich bessere förmigen Atmosphäre, beispielsweise trockenem Reproduzierbarkeit erreicht wird. 55 Sauerstoff, Stickstoff oder Argon, erhitzt.
Der ursprüngliche Siliciumkörper kann p-leitend, Gemäß dem vorliegenden Verfahren wird der
eigenleitend oder η-leitend sein. Die durch das Ver- dünne leitende Kanal 22 in dem Siliciumkörper durch
fahren gemäß der Erfindung gebildete Zone hat eine Erhitzen in einer reduzierenden Atmosphäre erzeugt,
höhere Konzentration an negativen Ladungsträgern Die Atmosphäre soll also aus Wasserstoff oder Mi-
als der ursprüngliche Siliciumkörper. Sie braucht des- 60 schungen von Wasserstoff mit einem nichtoxydieren-
halb jedoch nicht unbedingt η-leitend zu sein. Wenn den Gas, wie Argon oder Stickstoff, bestehen. Eine
nämlich der Sih'ciumkörper am Anfang relativ stark Mischung von einigen Prozent Wasserstoff und Stick-
p-leitend war, kann die leitende Zone schwächer stoff, d. h. eine Gasmischung, wie sie als Formiergas
p-leitend sein, ohne jedoch schon η-Leitung aufzu- bekannt ist, eignet sich sehr gut für den vorliegenden
weisen. 65 Zweck.
Weiterbildungen des Verfahrens gemäß der Erfin- Es soll nur bis auf eine Temperatur unterhalb der-
dung sind in den Unteransprüchen unter Schutz ge- jenigen Temperatur erhitzt werden, bei welcher die
stellt. * Siliciumoxidschicht durch Wasserstoff reduzierbar ist.
In diesem Temperaturbereich hat die Erhitzung lediglich einen Einfluß auf das Silicium unterhalb der genannten Oberfläche und ändert seinen Leitfähigkeitstyp in der gewünschten Weise. Normalerweise kann die Erhitzung bei Temperaturen zwischen etwa 200 und 1000° C stattfinden, vorzugsweise zwischen 300 und 700° C, wobei etwa 500° C den Optimalwert darstellt.
Die Dauer der Erhitzung hängt von der Temperatur ab. Bei sinkender Temperatur muß die Erhitzungsdauer gesteigert werden, um den gleichen spezifischen Widerstand zu erzeugen. Beispielsweise ist bei etwa 1000° C eine Erhitzungsdauer von weniger als 1 Minute ausreichend, während bei 200° C mehrere Stunden notwendig sind, um den leitenden Kanal zu erzeugen. Vorzugsweise soll die Erhitzungsdauer etwa 10 Minuten bis 2 Stunden betragen. Der leitende Kanal besitzt dann einen Flächenwiderstand, der zwischen etwa 3 Kiloohm pro Quadratfläche und 100 Kiloohm pro Quadratfläche liegt, wobei etwa ao 5 bis 20 Kiloohm pro Quadratfläche als optimaler Bereich angesehen werden.
Die Dicke der Siliciumdioxidschicht 20 beeinflußt den spezifischen Widerstand des leitenden Kanals 22 nicht entscheidend. Jedoch ist für sehr dicke Oxid- as schichten, beispielsweise für Schichten, die erheblich oberhalb 1800 Angströmeinheiten liegen, eine längere Dauer der Erhitzung notwendig, um einen dünnen leitenden Kanal von demselben spezifischen Widerstand zu bilden wie bei Siliciumkörpern mit sehr dünnem Oxidüberzug.
Der Erhitzungsprozeß ändert den Leitfähigkeitstyp des Gebietes 22 in η-Richtung, d. h., wenn beispielsweise der Siliciumkörper 10 p-leitend oder eigenleitend ist, so wird die Zone 22 η-leitend, und wenn der Körper 10 η-leitend ist, so wird die Zone 22 n+-leitend.
Durch das folgende Ausführungsbeispiel wird die Erfindung noch weiterhin erläutert.
Ein Einkristall aus p-Silicium mit einem spezifischen Widerstand von etwa 30 Ohm· cm wird transversal durchschnitten, so daß eine Scheibe von etwa 16 mm Durchmesser und etwa 0,125 mm Dicke entsteht. Aus einer derartigen Siliciumscheibe wird die Anordnung nach F i g. 1 nach den bekannten Verfahren der Diffusion und Photomaskierung gewonnen. Der Siliciumdioxidüberzug auf der Scheibe wird durch Erhitzung der Scheibe in Sauerstoff bei etwa 10000C für 3 Stunden hergestellt. Sodann wird die Scheibe bei 500° C in einer Mischung von Volumprozent Stickstoff und 10 Volumprozent Wasserstoff für etwa 50 Minuten erhitzt. Unter der Siliciumdioxidschicht auf der Oberfläche der Scheibe bildet sich dann eine dünne η-leitende Zone mit einem Flächenwiderstand von 20 Kiloohm pro Quadratfläche.

Claims (7)

Patentansprüche:
1. Verfahren zum Herstellen einer dünnen,, unter der Oberfläche eines Siliciumkörpers liegenden Zone, die eine bestimmte spezifische Leitfähigkeit und eine höhere Konzentration an freien negativen Ladungsträgern aufweist als das Material des Siliciumkörpers, bei welchem auf der Oberfläche eine Siliciumoxidschicht gebildet und danach der die Siliciumoxidschicht tragende Siliciurr körper erhitzt wird, dadurch gekennzeichnet, daß die Erhitzung in einer Wasserstoffgas enthaltenden, reduzierenden Atmosphäre bei einer Temperatur durchgeführt wird, die unterhalb derjenigen Temperatur liegt, bei der die Siliciumoxidschicht durch Wasserstoff reduzierbar ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als reduzierende Atmosphäre eine Mischung aus Wasserstoff und Stickstoff verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Oberfläche des Körpers vor der Erhitzung in der Wasserstoffgas enthaltenden Atmosphäre mit Siliciumdioxid überzogen wird.
4. Verfahren nach einem der Ansprüche 1, 2 und 3, dadurch gekennzeichnet, daß die Erhitzung bei einer Temperatur zwischen 200 und 1000° C für eine Dauer zwischen 2 Stunden und 10 Minuten durchgeführt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Siliciumoxidschicht auf dem Siliciumkörper durch Erhitzen in trockenem Sauerstoff erzeugt wird.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Körper nach der Bildung der Oxidschicht und vor der Erhitzung in der reduzierenden Atmosphäre im Vakuum oder in trockenem Sauerstoff, Stickstoff oder Argon erhitzt wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Körper etwa 3 Minuten bis 1 Stunde auf 400 bis 950° C erhitzt wird.
Hierzu 1 Blatt Zeichnungen
COPY
DE1489258A 1963-12-26 1964-12-15 Verfahren zum Herstellen des Stromkanals eines Feldeffekttransistors Expired DE1489258C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US33335163A 1963-12-26 1963-12-26
US573773A US3349474A (en) 1963-12-26 1966-08-05 Semiconductor device

Publications (2)

Publication Number Publication Date
DE1489258B1 true DE1489258B1 (de) 1969-10-02
DE1489258C2 DE1489258C2 (de) 1975-04-24

Family

ID=26988679

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1489258A Expired DE1489258C2 (de) 1963-12-26 1964-12-15 Verfahren zum Herstellen des Stromkanals eines Feldeffekttransistors

Country Status (5)

Country Link
US (1) US3349474A (de)
BE (1) BE657563A (de)
DE (1) DE1489258C2 (de)
GB (1) GB1094068A (de)
NL (1) NL140656B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL154867B (nl) * 1964-02-13 1977-10-17 Hitachi Ltd Werkwijze voor de vervaardiging van een halfgeleiderinrichting, alsmede volgens deze werkwijze vervaardigde veldeffect-transistor en planaire transistor.
US3999282A (en) * 1964-02-13 1976-12-28 Hitachi, Ltd. Method for manufacturing semiconductor devices having oxide films and the semiconductor devices manufactured thereby
US3406050A (en) * 1965-08-04 1968-10-15 Texas Instruments Inc Method of making electrical contact to a semiconductor body
US3427514A (en) * 1966-10-13 1969-02-11 Rca Corp Mos tetrode
US3528168A (en) * 1967-09-26 1970-09-15 Texas Instruments Inc Method of making a semiconductor device
US3907607A (en) * 1969-07-14 1975-09-23 Corning Glass Works Continuous processing of ribbon material
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
US4138280A (en) * 1978-02-02 1979-02-06 International Rectifier Corporation Method of manufacture of zener diodes
JPS5530846A (en) * 1978-08-28 1980-03-04 Hitachi Ltd Method for manufacturing fixed memory
JPS5534444A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
DE3170327D1 (en) * 1980-11-06 1985-06-05 Nat Res Dev Annealing process for a thin-film semiconductor device and obtained devices
US5514628A (en) * 1995-05-26 1996-05-07 Texas Instruments Incorporated Two-step sinter method utilized in conjunction with memory cell replacement by redundancies
US7384727B2 (en) * 2003-06-26 2008-06-10 Micron Technology, Inc. Semiconductor processing patterning methods
US7115532B2 (en) * 2003-09-05 2006-10-03 Micron Technolgoy, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
US7026243B2 (en) * 2003-10-20 2006-04-11 Micron Technology, Inc. Methods of forming conductive material silicides by reaction of metal with silicon
US6969677B2 (en) * 2003-10-20 2005-11-29 Micron Technology, Inc. Methods of forming conductive metal silicides by reaction of metal with silicon
US7153769B2 (en) * 2004-04-08 2006-12-26 Micron Technology, Inc. Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon
US7119031B2 (en) * 2004-06-28 2006-10-10 Micron Technology, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
US7241705B2 (en) * 2004-09-01 2007-07-10 Micron Technology, Inc. Methods of forming conductive contacts to source/drain regions and methods of forming local interconnects

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2748325A (en) * 1953-04-16 1956-05-29 Rca Corp Semi-conductor devices and methods for treating same
US3056888A (en) * 1960-08-17 1962-10-02 Bell Telephone Labor Inc Semiconductor triode

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2981646A (en) * 1958-02-11 1961-04-25 Sprague Electric Co Process of forming barrier layers
FR1276723A (fr) * 1960-10-11 1961-11-24 D Electroniques Et De Physique Perfectionnements aux procédés de fabrication de dispositifs photo-électriques semi-conducteurs et à de tels dispositifs
NL302804A (de) * 1962-08-23 1900-01-01

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2748325A (en) * 1953-04-16 1956-05-29 Rca Corp Semi-conductor devices and methods for treating same
US3056888A (en) * 1960-08-17 1962-10-02 Bell Telephone Labor Inc Semiconductor triode

Also Published As

Publication number Publication date
BE657563A (de) 1965-04-16
DE1489258C2 (de) 1975-04-24
GB1094068A (en) 1967-12-06
NL140656B (nl) 1973-12-27
US3349474A (en) 1967-10-31
NL6415066A (de) 1965-06-28

Similar Documents

Publication Publication Date Title
DE1489258B1 (de) Verfahren zum Herstellen einer duennen leitenden Zone unter der Oberflaeche eines Siliciumkoerpers
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE2414982A1 (de) Verfahren zur herstellung eines halbleiter-bauelementes
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
DE1163981B (de) Verfahren zur Herstellung von Halbleiteranordnungen mit pn-UEbergang und einer epitaktischen Schicht auf dem Halbleiterkoerper
DE1298189B (de) Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung
DE1521396B1 (de) Verfahren und vorrichtung zum herstellen eines halbleiter bauelementes mit einer schottky sperrschicht
DE1296266B (de) Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung
DE2052221B2 (de) Verfahren zum erzeugen einer siliciumoxidschicht auf einem siliciumsubstrat und vorrichtung zur durchfuehrung dieses verfahrens
DE1248168B (de) Verfahren zur Herstellung von Halbleiteranordnungen
EP0005744B1 (de) Verfahren zum Aufwachsen von Epitaxieschichten auf selektiv hochdotierten Siliciumsubstraten
DE2517252A1 (de) Halbleiterelement
DE2014797B2 (de) Verfahren zum Herstellen von Halbleiterschaltelementen jn einer integrierten Halbleiterschaltung
DE1614367A1 (de) Halbleiter mit mehreren auf einem Isolatortraeger angeordneten Bereichen verschiedenen Halbleitermaterials und Verfahren zu seiner Herstellung
DE2154386A1 (de) Verfahren zum Herstellen einer epitaktischen Schicht auf einem Halbleitersubstrat, bei dem das Selbstdotieren beim Aufwachsen der Schicht auf ein Mindestmaß verringert wird
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
DE1789204C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2219696B2 (de) Verfahren zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2151346C3 (de) Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper
DE2230749B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche
DE2321186B2 (de) Verfahren zum Herstellen eines Silicium- oder Siliciumcarbid-Rohres
DE1015937B (de) Verfahren zur Herstellung von Halbleitern mit p-n-Schichten
DE3027197A1 (de) Verfahren zum herstellen einer halbleitereinrichtung