DE2414982A1 - Verfahren zur herstellung eines halbleiter-bauelementes - Google Patents

Verfahren zur herstellung eines halbleiter-bauelementes

Info

Publication number
DE2414982A1
DE2414982A1 DE2414982A DE2414982A DE2414982A1 DE 2414982 A1 DE2414982 A1 DE 2414982A1 DE 2414982 A DE2414982 A DE 2414982A DE 2414982 A DE2414982 A DE 2414982A DE 2414982 A1 DE2414982 A1 DE 2414982A1
Authority
DE
Germany
Prior art keywords
silicon oxide
oxide layer
ammonia
silicon
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2414982A
Other languages
English (en)
Other versions
DE2414982C3 (de
DE2414982B2 (de
Inventor
William Francis Blust
Charles Theodore Naber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of DE2414982A1 publication Critical patent/DE2414982A1/de
Publication of DE2414982B2 publication Critical patent/DE2414982B2/de
Application granted granted Critical
Publication of DE2414982C3 publication Critical patent/DE2414982C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/057—Gas flow control
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

THE NATIONAL CASH REGISTER COMPANY Dayton, Ohio (V.St.A.)
Patentanmeldung Mr.
Unser Az.: 1862/Germany
VERFAHREN ZUR HERSTELLUNG EINES HALBLEITER-BAUELEMENTES
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiter-Bauelementes, welches Schritte zur Bildung einer Siliziumoxidschicht auf einer Fläche eines Halbleiter-Substrates und zur Bildung einer Siliziumnitridschicht auf der genannten Siliziumoxidschicht enthält.
Insbesondere betrifft die Erfindung nach einem solchen Verfahren hergestellte Feldeffekttransistoren mit isoliertem Gate und veränderbarem Schwellenwert.
Halbleiter-Bauelemente der genannten Art finden beispielsweise als Feldeffekttransistoren mit isoliertem Gate und veränderbarem Schwellenwert Verwendung. Solche Transistoren werden zweckmäßigerweise als Speicher-IGFETs bezeichnet, da der Schwellenwert eines solchen Transistors, das heißt das Gatepotential, bei welchem der Transistor zwischen der Source-Elektrode und der Drain-Elektrode leitet, ein gespeichertes Informationselement darstellen kann. Beispielsweise kann ein erster Schwellenwert eine binäre "0" und ein zweiter Schwellenwert eine binäre "1" darstellen, wobei die gespeicherte Information durch Umschalten des Transistors von dem einen Schwellwert auf den anderen verändert werden kann.
21. März 19 7-4
409841/0945
24U982
Durch die Erfindung soll die Aufgabe gelöst werden, bei Halbleiter-Bauelementen, insbesondere bei Speicher-IGFETs eine höhere Schaltgeschwindigkeit zu erzielen.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß die genannte Siliziumoxidschicht in einer Ammoniak enthaltenden Atmosphäre erwärmt wird, bevor auf ihr die genannte Siliziumnitridschicht gebildet wird.
Obwohl die genauen Ursachen für die Erhöhung der Schaltgeschwindigkeit noch nicht vollständig erforscht sind, wird angenommen, daß bei Verwendung der bekannten Verfahren bei der Herstellung der Siliziumoxidschicht in deren Oberfläche freier Sauerstoff verbleibt. Wenn die Bildung der Siliziumnitridschicht beginnt, wird ein Anfangsbereich aus Oxyntridmaterial gebildet, welches die Bildung einer abrupten Grenzfläche zwischen dem Oxid und dem Nitrid verhindert. Dadurch wird der Ladungsfangmechanismus an dieser Grenzfläche beeinträchtigt, was sich nachteilig auf die Schaltgeschwindigkeit eines Speicher-IGFET auswirkt, der als Gate-Isolator eine Oxid-Nitridschicht hat.
Demgegenüber kann bei Verwendung des erfindungsgemäßen Verfahrens angenommen werden, daß sich zwischen der Oxidschicht und der Nitridschicht eine abruptere Grenzfläche bildet, so daß man bessere Schalteigenschaften erhält.
21. März 1974
40984Ϊ/0945
Eine Ausführungsform des Verfahrens nach der Erfindung und eines danach hergestellten erfindungsgemäßen Halbleiter-Bauelementes wird im folgenden mit Bezug auf die beiliegenden Zeichnungen.beschrieben. Es zeigen
Fig. 1 eine teilweise geschnittene Seitenansicht einer Vorrichtung zur Herstellung von Halbleiter-Bauelementen nach der Erfindung,
Fig. 2 das Schema einer Prüfschaltung für solche Halbleiter-Bauelemente.
Fig. 3 ein Kurvendiagramm der Schwellenwertspannungsänderung in Volt mit Bezug auf die Schaltimpulsdauer in iiillisekunden für Halbleiter- Bauelemente, und die
Figuren 4 bis 6 schematisch im Schnitt dargestellte Ansichten eines Körpers aus Halbleitermaterial mit auf dessen Oberfläche aufgebrachten Schichten nach der Erfindung.
Zunächst wird auf Fig. 4 Bezug genommen, die einen Körper 10 aus Halbleitermaterial zeigt, aus dem gemäß der Erfindung ein Feldeffekttransistor mit isoliertem Gate und veränderbarem Schwellenwert (Spei eher-IGFET) hergestellt wird. Der Körper 10 enthält ein Material, das für die Bildung einer isolierten Gate-Elektrode geeignet ist, wobei auf einer Oberfläche 12 des Körpers Siliziumoxid und Siliziumnitrid gebildet wird. Solche geeignete Materialien sind Silizium, Siliziumkarbid und Verbindungen von Elementen der Gruppe III und der Gruppe V des Periodischen Systems und Verbindungen der Gruppen II und VI des Periodischen Systems. Als Beispiel wird angenommen, daß der Körper 10 aus Silizium-Halbleitermaterial vom η-Typ besteht.
21. März 19 74
Zwei Bereiche 14 und 16 der entgegengesetzten Art, nämlich vom p-Typ, werden in dem Körper 10 beispielsweise durch Diffusion gebildet. Die Grenzflächen der Bereiche 14 und 16 mit dem Material des Körpers 10 bilden jeweils p-n-übergänge 18 und 20. Eine Schicht 22 aus Siliziumoxid, normalerweise in der Form von Siliziumdioxid, wird auf der Fläche 12 durch geeignete Mitte1 gebildet, beispielsweise durch Wärmeoxidation des Körpers 10. In der Schicht 22 sind fensterartige Ausnehmungen gebildet, durch die ausgewählte Bereiche der Oberfläche 12 des Körpers 10 freigelegt werden. Diese Ausnehmungen werden durch geeignete Mittel gebildet, beispielsweise durch fotolithografische Techniken und selektives Ätzen, durch welche die bestimmten Bereiche der Oberfläche 12 freigelegt v/erden. Auf die gewählten Flächenbereiche in den Ausnehmungen wird Bor aufgebracht und in den Körper 10 diffundiert. Erforderlichenfalls kann die Dicke der Schicht 22 durch Wiederholung oder Verwendung eines neuen Oxidations-Verfahrensschrittes vergrößert werden. Die Oxidmaske wird zwischen den Bereichen 14 und 16 von der Oberfläche 12 entfernt.
Der so behandelte Körper 10 wird in einen geeigneten Reaktor gegeben, beispeilsweise in einen, der für den Wuchs bzw. zum Ziehen von Oxiden, Nitriden, epitaxialen Materialien und dergleichen geeignet ist. Vorzugsweise wird ein Reaktor verwendet, der nacheinander evakuiert und geflutet bzw. durchströmt werden kann und außerdem einem Druck widersteht, der größer als der Atmosphärendruck ist. Ein geeigneter Reaktor 50 ist in Fig. 1 dargestellt.
21. März 19 74
409841/094b
24U982
Entsprechend Fig. 1 enthält der Reaktor 50 eine Reaktionskammer 52, in der sich ein Aufnehmer 54 mit einer Drehvorrichtung 56 zur Drehung um die Vertikalachse der Kammer 52 befindet. Unter dem Aufnehmer 54 ist eine Heizvorrichtung 58 angeordnet, zum Beispiel Hochfrequenz-Induktionsspulen, die zwecks Erwärmung des Aufnehmers 54 und daraufgelegter Substrate mit einer Hochfrequenz-Energiequelle 60 verbunden sind. Eine Einlaßvorrichtung 62 enthält eine Kammer 64 und eine Sammelleitung 66 zum Einbringen von gasförmigen Materialien in die Reaktorkammer 52. An die Sammelleitung 66 ist eine Vielzahl von Einlaßleitungen 68, 70, 72 und 74 angeschlossen, die jeweils mit entsprechenden Quellen 76, 78, 80 und 82 von gasförmigen Materialien verbunden sind. Die Steuerung der Strömung.der gasförmigen Materialien durch die Einlaßleitungen 68, 70, 72 und 74 erfolgt durch in s.ie eingebaute Steuerventile 84, 86, 88 und 90. Eine Auslaßleitung 92 enthält ein Ventil 94, das die Strömung von gasförmigen Materialien aus der Kammer 52 steuert.
Mehrere Einheiten der bearbeiteten Körper von Fig. 4 werden innerhalb des Reaktors 50 auf den sich drehenden Aufnehmer 54 gesetzt. Die Ventile 84 und 94 werden geöffnet und das Innere der Reaktorkammer sowie die freiliegenden Flächen des Körpers 10 werden mit einem inerten Gas, zum Beispiel Stickstoffgas von der Quelle 76 geflutet bzw. überströmt. Unter einem inerten Gas ist hier ein Gas zu verstehen, welches an den durchzuführenden Reaktionsvorgängen nicht aktiv teilnimmt.
21. März 1974
■409841/0945
Das Fluten bzw. Durchströmen der Reaktorkammer 52 wird während einer Zeitdauer aufrechterhalten, die .ausreicht, um die Sammelleitung 66, die Auslaßleitung 92 und die Kammern 52 und 64 von allen möglichen Quellen von
Wachstumsmängeln und Oxidationsmaterialien des den Körper 10 bildenden Materials zu reinigen. Eine Zeitdauer von ungefähr zwei Minuten hat sich zum Reinigen von Reaktoren handelsüblicher Größe-zur Bildun-g von Epitaxialwachsturn als ausreichend erwiesen. Andere geeignete Gase zum Fluten der Reaktorkammer 52 sind Argon, Helium und Wasserstoff,
Während dem Fluten der Reaktorkammer 52 wird die HF-Energiequelle 60 eingeschaltet, so daß der Aufnehmer 54 und der Körper bzw. die Körper 10 auf eine Temperatur erwärmt werden, die für das
Wachstum der Siliziumoxidschicht geeignet ist. Der in der Reaktorkammer 52 herrschende Druck wird so
eingestellt, daß er geringfügig höher als der
Atmosphärendruck ist. Diese Druckeinstellung dient zur Verhinderung, daß irgendwelche Materialien von außen in die Reaktorkammer 52 eingesaugt werden und dort möglicherweise in schädlicher Weise den Oxidwachstumsprozeß und die Eigenschaften des fertiggestellten Bauelementes beeinträchtigen. Außerdem ist der in der Reaktorkammer 52 herrschende Druck ausreichend groß, um in ihr einen Strom von Gas oder
Gasen zu bilden, der für eine gute Mischwirkung in dieser Kammer 52 und zumindest im Bereich der freigelegten, ausgewählten Bereiche der Oberfläche 12
des Körpers 10 ausreicht.
Siliziumoxid kann durch Oxidation des Materials des Körpers IO wachsen lassen bzw. gezogen werden, einschließlich zumindestens ausgewählter, freigelegter Bereiche der Oberfläche 12 in einem Temperaturbereich von Raumtemperatur bis ungefähr 1100 C in der Anwesenheit von Sauerstoff. Ein geeignetes Verfahren zum Aufwachsen einer dünnen Siliziumoxidschicht ist in einer früheren Patentanmeldung erörtert. Kurz, nach Beendigung der Reinigung der Reaktorkammer 52 und Anheben der Temperatur des Körpers 10 auf den Oxidwachstums-Temperaturbereich wird das Ventil 86 geöffnet. Sauerstoff von der Q.uelle wird in einer Menge in den'Stickstoffgasstrom eingebracht, die zum Aufwachsen der Siliziumoxidschicht auf dem Körper 10 ausreicht. Es tritt nur ein geringes, wenn überhaupt, weiteres Wachstum der Siliziumoxidschicht auf. Alternativ hierzu können für das Aufwachsen der Schicht 24 auch andere an sich bekannte Verfahren verwendet werden, beispielsweise durch Wärmeoxidation des Körpers 10 in feuchtem Sauerstoff. Vorzugsweise wird als Temperatur oder als Temperaturbereich für den Oxidationsprozeß ein Wert ausgewählt, der nur eine geringe oder keine weitere Diffusion des Dotierungsmaterials (Bor) in den Körper 10 hinein bewirkt und dadurch die Bereiche 14 und 16 merklich vergrößert.
Nach Beendigung des Wachstumsvorganges der Siliziumoxidschicht 24 wird ein Ammoniakgas enthaltendes Gas durch die Reaktorkammer 52 hindurchgeleitet.
21. März 1974
409841/0945
24U982
Es wird angenommen, daß der Wachstumsprozeß der Oxidschicht 22 ein fremdartiges Produkt hinterläßt, welches sich auf die Schaltgeschwindigkeitseigenschaften des vollständigen IGFET nachteilig auswirkt. Es scheint, daß Sauerstoff in der Form von einzelnen oder in Form von Bündeln aus zwei oder mehr Atomen und/oder Molekülen 26 in den Oberflächen der Oxidschichten 22 und 24 durch zu diesem Zeitpunkt noch nicht ganz verständliche Ursachen eingefangen oder absorbiert wird. Demzufolge, wenn das gasförmige Gemisch zum Aufbringen von Siliziumnitrid auf die Oxidschichten 22 und 24 dazu gebracht würde, über die Schichten 22 und 24 zu strömen, dann wurden die eingefangenen einzelnen oder bündelweise vorhandenen Atome und/oder Moleküle des Sauerstoffs mit diesem gasförmigen Gemisch reagieren und eine Schicht 28 aus Oxynitridmaterial auf den Siliziumoxidschichten 22 und 24 bilden. Wenn der gesamte verfügbare Sauerstoff aufgebraucht ist, dann würde eine Siliziumnitridschicht 30 auf die Oxynitridschicht aufgebracht, wie dies in Fig. 5 gezeigt ist. Die Schicht 28 ist offensichtlich nur ein, zwei oder möglicherweise drei Atome dick. Jedoch reicht ihr Vorhandensein aus, die Schaltgeschwindigkeit des vollständigen IGFET merklich zu beeinträchtigen.
Demgegenüber wird gemäß der Erfindung nach Vervollständigung des Aufwachsens der Siliziumoxidschicht 24 ein Ammoniakgas enthaltendes Gas durch das Innere des Ofens bzw. Reaktors und über sowie um die Flächen des bearbeiteten Körpers 10 getrieben, wobei im wesentlichen der gesamte Sauerstoff 26, in welcher Form er auch immer vorhanden sein möge, von den
21. März 1974 £ 0 984 1/094
-Q-
Flächen der Schichten 22 und 24 aus Siliziumoxid (Fig. 4) durch einzelne oder bündelweise vorhandene Atome und/oder Moleküle von mit Ammoniak angereicherten Materialien und Sauerstoffradikalen verdrängt und durch diese ersetzt, welche als ein gasförmiges Produkt ausgestoßen werden und nicht ein Oxynitridprodukt auf der Oxidschicht bilden. Demzufolge, wenn die Siliziumnitrid bildenden Gase eingeführt werden, reagiert das eingefangene, mit Ammoniak angereicherte Material mit dem gasförmigen Gemisch, um mit der Aufbringung des Siliziumnitrids unmittelbar auf der Oxidschicht zu beginnen. Vorzugsweise wird zur Erleichterung des Verfahrensablaufes das Ammoniak enthaltende Gas durch die Stickstoffverbindung bereitgestellt, welche beim Aufwachsen der Siliziumnitridschicht verwendet wird. Beispielsweise kann Ammoniakgas selbst mit einer geeigneten, Silizium enthaltenden gasförmigen Verbindung für das Aufwachsen der Siliziumnitridschicht verwendet werden. Als Alternative hierzu kann in gleicher Weise Hydrazingas verwendet werden, vorausgesetzt, daß die Temperatur für das Wachsen der Siliziumnitridschicht höher ist als die Temperatur, ungefähr 3500C, bei welcher sich Hydrazin in Stickstoff und Ammoniak zersetzt.
Die Stickstoffströmung wird vorzugsweise während des gesamten Verfahrens aufrechterhalten. Dieses ununterbrochene Aufrechterhalten der Stickstoffströmung ermöglicht es, den Stickstoff als Trägergas für das Ammoniak oder für die Ammoniak erzeugende Verbindung und die Silizium enthaltende Verbindung zu verwenden. Demzufolge kann, nachdem das Siliziumoxidwachstum vervollständigt ist, die Reaktorkammer 52 während einer Zeitdauer von ungefähr zwei Minuten mittels
■409841/0945
21. März 1974
Stickstoff gereinigt werden und der Körper 10 kann auf eine zur Aufbringung der Siliziumnitridschicht erforderliche Temperatur erwärmt werden. Während die Stickstoffströmung anhält, wird der Ammoniak oder die Ammoniak erzeugende Verbindung in die Stickstoff.strömung und dadurch in die Kammer eingebracht. Die Strömung des Ammoniaks oder der Ammoniak erzeugenden Veroindung wird während einer bestimmten Zeitdauer aufrechterhalten, bevor mit dem Aufbringen der Siliziumnitridschicht begonnen wird.
Während des Reinigungs- und Wärmebehandlungsprozesses unter Verwendung des Ammoniak enthaltenden Gases wird die Temperatur des behandelten Körpers 10 auf einen Wert eingestellt, bei Welchem die Siliziumnitridschicht auf die Schichten 22 und 24 aufzubringen ist. Vorzugsweise wird die Temperatur des Körpers 10 zu Beginn des Reinigungsund Wärmebehandlungszyklus auf die Siliziumnitrid-Ablagerungstemperatur gebracht. Nach der Reinigung der Reaktorkaramer und der Wärmebehandlung der Oberflächen des darin befindlichen, bearbeiteten Körpers 10 wird ein gasförmiges Material, das zur Erzeugung des Siliziuns der Siliziumnitridschicht geeignet ist, von der Quelle SO über die Einlaßleitung 72 in das Ammoniak enthaltende Gas eingebracht und seine Menge durch das Ventil 88 reguliert. Alternativ wird ein Gemisch aus Gasen, das für die Ablagerung einer Siliziumnitridschicht 30 geeignet ist, in die .Reaktorkammer 52 eingebracht und das Renigungsgas wirkt als ein Verdünnungsmittel dazu. Wie in Fig. 1 gezeigt, ist ein geeignetes gasförmiges Geraisch zum Aufwachsen der Siliziumnitridschicht 30 (Fig. 5) ein solches, welches Si lan und Ammoniak enthält. Andere geeignete Siliziumnitrid bildende gasförmige Mischungen sind
21. März 1974
409841/0945
Silizium-Tetrachlorid und Ammoniak, Silan und Hydrazin
und Dichlorosilan und Ammoniak. Geeignete Träger und/oder Verdünnungsgase sind Wasserstoff und Stickstoff. Nach
abgeschlossener Ablagerung der Siliziumnitridschicht 30 wird die Energiequelle 60 abgeschaltet, der behandelte
Körper 10 wird auf Raumtemperatur abgekühlt, vorzugsweise in einer inerten Atmosphäre, die Ventile 84 bis 90 werden geschlossen und der behandelte Körper IO wird aus dem
Reaktor 50 herausgenommen.
Durch Verwendung geeigneter fotolithografischer Techniken, selektive Ätztechniken und Metallablagerungstechniken wird ein Speicher-IGFET vervollständigt, dessen Struktur in Fig. 5 gezeigt ist. Der IGFET ist mit einem elektrischen Kontakt veisehen, der an der Siliziumnitridschicht 30 befestigt ist, die auf der Siliziumoxidschicht gewachsen ist, weiche ihrerseits wiederum auf der Fläche des Kanalbereiches 38 des IGFET gewachsen ist. Elektrische Kontakte 34 und 36 sind an gewählten Flächenbereichen der genannten Bereiche 14 und 16 befestigt.
Wie Fig. 5 zeigt, enthält der IGFET eine Siliziumnitridschicht 30, die unmittelbar auf die Siliziumoxidschicht aufgebracht ist. Oxinitridmaterial befindet sich zwischen den beiden Schichten nicht. Zwischen den beiden Schichten 24 und 30 ist eine abrupte Grenzfläche. Der dargestellte und gemäß der Erfindung hergestellte IGFET zeigt eine wesentliche Zunahme an wünschenswerten, elektrischen Eigenschaften mit Bezug auf bekannte Bauelemente. Beispielsweise hat ein
gemäß dem erfindungsgemäßen Verfahren hergestellter Speicher-IGFET nach der Erfindung eine Schaltgeschwindigkeit, die ungefähr lOmal schneller ist als die Schaltgeschwindigkeit von Bauelementen, welche nach bekannten Verfahren hergestellt
21. März 1974
409841/G945T
24U982
Zur Erläuterung der Vorteile der erfindungsgemäßen Verfahrenstechnik wurden zwei Speicher-IGFETs, deren Grundstruktur in Fig. 2 dargestellt ist, hergestellt und geprüft und die Prüfergebnisse wurden ausgewertet. Beide IGFETs wurden in genau der gleichen Weise hergestellt, mit der Ausnahme, daß einer davon unter Verwendung des Verfahrensschrittes hergestellt wurde, bei welchem die Reaktorkammer 52 gereinigt und die Oberfläche der Oxidschichten mit einem Ammoniak enthaltenden Gas wärmebehandelt wird, bevor die Siliziumnitridschicht aufgebracht wird. Die hergestellten Prüf-IGFETs 110 enthielten einen Körper 112 aus Silizium-Halbleitermaterial vom n-Typ. Source- und Drainbereiche 114 und 116 vom P-Leitfähigkeitstyp wurden durch Bor-Diffusionstechniken unter Verwendung einer Oxidmaske gebildet. Die Reaktorkammer wurde während der Dauer von ungefähr 2 Minuten mit Stickstoffgas gereinigt, welches mit einer Strömungsmenge von 24 Litern pro Minute zugeführt wurde, und der Körper 112 wurde auf eine Temperatur von 6000C + 20C erwärmt. Sauerstoffgas mit einer Reinheit von 99,999% wurde in den Stickstoffgasstrom mit einer Strömungsmenge von 1,2 Liter pro Minute eingebracht. Die Strömung des Sauerstoff-Stickstoff-Gasgemisches wurde während ungefähr 20 Minuten aufrechterhalten. Eine Siliziumoxidschicht 118 mit einer Dicke von ungefähr 20 Ä bis 30 Ä wurde auf die Oberfläche des Kanalbereiches 120 aufgewachsen.
Eine Siliziumnitridschicht 122 wurde auf einen der behandelten Körper 112 aufgebracht, indem sofort ein Gasgemisch aus Si lan und Ammoniak in die Reaktorkammer eingebracht und der Körper 112 auf eine Temperatur von 7000C + 50C erwärmt wurde, nachdem das Aufwachsen der Oxidschicht 118 beendet war. Das gasförmige Gemisch enthielt Stickstoff,
21. März 1974 40 9 841/0
Ammoniak und Si lan. Das Strömen des gasförmigen Gemisches hielt ungefähr 3 Minuten lang an, bis eine Siliziumnitridschicht 122 mit einer Dicke von ungefähr 750 Ä aufgebracht war.
Der zweite Körper 112 wurde in der folgenden Weise hergestellt. Nach dem Wachsen der Siliziumoxidschicht 118 wurde die Strömung der oxidierenden Gase abgeschaltet und Ainmoniakgas wurde durch die Reaktorkammer 52 über und um die freigelegten Flächen des bearbeiteten Körpers 112 geströmt, insbesondere die Flächen der Oxidschicht 118. Gleichzeitig wurde die Temperatur des Körpers 112 auf 75O0C + 50C angehoben und die Ammoniakströmung wurde während 10 Minuten aufrechterhalten, um die Siliziumoxidschicht mit Wärme zu behandeln, bevor die Siliziumnitridschicht aufgebracht wird. Diese Siliziumnitridschicht wurde dann in genau der gleichen Weise wie bei dem an sich bekannten Bauelement aufgebracht.
Beide IGFET-Bauelemente wurden dann bei der weiteren Bearbeitung mit einem elektrischen Kontakt bzw. einer Gateelektrode 124 und elektrischen Kontakten 126 und 128 an den betreffenden Quellen- und Drainbereichen und 116 versehen, wonach die IGFETs fertig waren.
Unter den Prüfungen, denen die beiden Bauelemente ausgesetzt wurden, befanden sich auch solche zur Wertbestimmung und zum Vergleich der Schaltzeiten für jeden IGFET. Jedes IGFET-Bauelement wurde an eine Prüfschaltung 148 angeschlossen, die mehrere Spannungsquellen 130, 132 und 134 enthielt, die parallel zueinander geschaltet waren. Die Kathode jeder Spannungsquelle 130, 132 und 134 war über einen Sammelanschluß mit der Gateelektrode 124 verbunden. Die Anode jeder Spannungsquelle 130, 132 und 134 war über
21. März 1974
■409841 /0945
24U982
entsprechende Schalter 136, 138 und 140 und einen gemeinsamen Anschluß mit der Bodenfläche 142 des zu prüfenden IGFETl verbunden. Schaltungsmittel 144 mit einem Amperemeter 146 dienten zur Messung der in den Source- und Drainbereich fließenden Ströme.
Entsprechend ihrer Herstellung waren die IGFETs dazu bestimmt, zwischen den Source- und Drainbereichen und 116 zu leiten, wenn eine Prüfspannung von -4V von der Spannungsquelle 130 über den Schalter 136 angelegt wurde, indem letzterer geschlossen wurde. Die Schweilenspannung des IGFET war auf -3V festgelegt, wenn mit -4V geprüft wurde. Dieser Zustand ist der "Ein"- oder "Eins"-Zustand des IGFET.
Die in der Prüfschaltung 148 verwendete Spannung betrug +30V, die bei geschlossenem Schalter 138 von der Spannungsquelle 132 zur Verfugung gestellt wurde. Das Anlegen der Schaltspannung ändert die Schwellenwert-Spannung (sie wird negativer) nicht-linear über eine Zeitperiode oder auf die Dauer eines Schaltimpulses und erreicht eine bestimmte Hochebene. Das Anlegen einer Spannung von -4V bewirkt keine Leitfähigkeit zwischen den Source- und Drainbereichen 114 und 116. Der IGFET ist nun in seinem "Aus"- oder "Null"-Zustand. Der IGFET wurde dann in den "Eins"-Zustand zurückgeführt, eine Schwellenspannung von -3V, indem an die Prüfschaltung 148 von der Spannungsquelle 134 über den Schalter 140 eine Spannung von -30V angelegt wurde.
Die beiden IGFETs wurden elektrisch geprüft und die Schwellenspannungsänderung, die in Volt (Ordinate) gemessen wurde, wurde für jedes Bauelement in Abhänggkeit von der Schaltimpulsdauer in Millisekunden (Abszisse) aufgezeichnet, wie die in Fig. 3 dargestellt ist. Die
21. März 1974
409841/094b
24U982
aufgezeichneten Testdaten für den in bekannter Weise aufgebauten IGFET sind in der oberen Kurve 201 festgehalten. Die aufgezeichneten Testdaten für den erfindungsgemäßen IGFET, dermit, mit Ammoniak angereicherter Atmosphäre wärmebehandelt wurde, unmittelbar nach dem Oxidwachstum und unmittelbar vor dem Nitridwachstum, sind durch die untere Kurve 203 dargestellt. Die anfängliche Schwellenspannung betrug für beide IGFET-Bauelemente -3V, wie dies durch die gestrichelte Linie 205 in Fig. 3 dargestellt ist.
Der gemäß dem Verfahren nach der Erfindung hergestellte IGFET zeigte eine sehr hohe Schaltgeschwindigkeit mit Bezug auf das in an sich bekannter Weise hergestellte Bauelement, wobei die Schaltgeschwindigkeit bei dem erfindungsgemäßen Bauelement typischerweise mindestens !Oma! höher war.
Zl. März 1974

Claims (11)

24H982 - 16 - Patentansprüche:
1. Verfahren zur Herstellung eines Halbleiter-Bauelementes, welches Schritte zur Bildung einer Siliziumoxidschicht auf einer Fläche eines Halbleiter-Substrates und zur Bildung einer Siliziumnitridschicht auf der genannten Siliziumoxidschicht enthält, dadurch gekennzeichnet, daß die genannte Siliziumoxidschicht (24) in einer Ammoniak enthaltenden Atmosphäre erwärmt wird, bevor auf ihr die genannte Siliziumnitridschicht (30) gebiIdet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Halbleitermaterial Silizium verwendet v/ird und daß der Verfahrensschritt zur Bildung der genannten Siliziumoxidschicht (24) eine Erwärmung des genannten Substrats (10) in einer oxidierenden Atmosphäre beinhaltet.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die genannte, Ammoniak enthaltende Atmosphäre dadurch gebildet wird, daß ein Ammoniakgas enthaltendes Gas über die genannte Siliziumoxidschicht (24) hinweggeströmt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß der Schritt zur Bildung der genannten SiI iziumnitridschicht (30) ein Erwärmen der Siliziumoxidschicht (24) in einer Atmosphäre beinhaltet, die Ammoniak und eine Siliziumverbindung enthält.
21. März 1974
4Q9841/09&5
5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die genannte, Ammoniak enthaltende Atmosphäre dadurch bereitgestellt wird, daß ein Hydrazin enthaltendes Sas auf bzw. über die genannte Siliziumoxidschicht (24) geströmt wird und daß die Temperatur der Siliziumoxidschicht (24) derart dosiert wird, daß in der Umgebung der Siliziumoxidschicht (24) Ammoniak von dem genannten Hydrazin erzeugt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der genannte Schritt zur Bildung der Siliziumnitridschicht (30) durch Erwärmen der Siliziumoxidschicht (24) in einer Atmosphäre bewirkt wird, die Hydrazin und eine Siliziumverbindung enthält.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein inertes Gas über das genannte Substrat (10) während einer bestimmten Zeitdauer hinweggeströmt wird» und zwar anschließend an den genannten Schritt zur Bildung der Siliziumoxidschicht (24), jedoch vor dem Schritt zur Erwärmung dieser Siliziumoxidschicht (24) in einer Ammoniak enthaltenden Atmosphäre.
8. , Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß als inertes Gas Stickstoff verwendet wi rd.
21. März 1974
403841/0945
9". Verfahren nach einem der Ansprüche 1 bis 8,
dadurch gekennzeichnet, daß das genannte Siliziumoxid (24) sowohl während des Verfahrensschrittes zur Erwärmung in einer Ammoniak enthaltenden Atmosphäre als auch während des Verfahrensschrittes zur Bildung der genannten Siliziumnitridschicht (30) auf im wesentlichen der gleichen Temperatur gehalten wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daB die genannte Temperatur auf 750 C +^ 50C gehalten wird und daß die genannte Erwärmung in einer Ammoniak enthaltenden Atmosphäre auf eine Dauer van ungefähr zehn Minuten durchgeführt wird.
11. Feldeffekttransistor mit isoliertem Gate- und veränderbarem Schwellenwert, dadurch gekennzeichnet, daß er nach einem Verfahren gemäß einem der Ansprüche 1 bis 10 hergestellt ist.
409841/0945 21. März 1974
DE2414982A 1973-04-02 1974-03-28 Verfahren zur Herstellung eines Halbleiterbauelements Expired DE2414982C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US347155A US3924024A (en) 1973-04-02 1973-04-02 Process for fabricating MNOS non-volatile memories

Publications (3)

Publication Number Publication Date
DE2414982A1 true DE2414982A1 (de) 1974-10-10
DE2414982B2 DE2414982B2 (de) 1978-10-19
DE2414982C3 DE2414982C3 (de) 1979-06-21

Family

ID=23362554

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2414982A Expired DE2414982C3 (de) 1973-04-02 1974-03-28 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (6)

Country Link
US (1) US3924024A (de)
CA (1) CA1019076A (de)
DE (1) DE2414982C3 (de)
FR (1) FR2223836B1 (de)
GB (1) GB1420557A (de)
IT (1) IT1010871B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2623009A1 (de) * 1975-06-04 1976-12-09 Philips Nv Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE2654689A1 (de) * 1975-12-03 1977-06-16 Tokyo Shibaura Electric Co Verfahren zur herstellung einer halbleitervorrichtung

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5183473A (en) * 1975-01-20 1976-07-22 Hitachi Ltd Fujunbutsuno doopinguhoho
US4138306A (en) * 1976-08-31 1979-02-06 Tokyo Shibaura Electric Co., Ltd. Apparatus for the treatment of semiconductors
EP0006706B2 (de) * 1978-06-14 1993-03-17 Fujitsu Limited Verfahren zur Herstellung einer Halbleiteranordnung mit einer Isolierschicht aus Siliziumdioxid, die mit einer Schicht aus Siliziumoxynitrid bedeckt ist
EP0154670B1 (de) * 1978-06-14 1991-05-08 Fujitsu Limited Verfahren zur Herstellung einer Halbleiteranordnung mit einer Isolierschicht
US4190470A (en) * 1978-11-06 1980-02-26 M/A Com, Inc. Production of epitaxial layers by vapor deposition utilizing dynamically adjusted flow rates and gas phase concentrations
US4250206A (en) * 1978-12-11 1981-02-10 Texas Instruments Incorporated Method of making non-volatile semiconductor memory elements
US4266985A (en) * 1979-05-18 1981-05-12 Fujitsu Limited Process for producing a semiconductor device including an ion implantation step in combination with direct thermal nitridation of the silicon substrate
US4277320A (en) * 1979-10-01 1981-07-07 Rockwell International Corporation Process for direct thermal nitridation of silicon semiconductor devices
US4438157A (en) 1980-12-05 1984-03-20 Ncr Corporation Process for forming MNOS dual dielectric structure
US4490900A (en) * 1982-01-29 1985-01-01 Seeq Technology, Inc. Method of fabricating an MOS memory array having electrically-programmable and electrically-erasable storage devices incorporated therein
US4402997A (en) * 1982-05-17 1983-09-06 Motorola, Inc. Process for improving nitride deposition on a semiconductor wafer by purging deposition tube with oxygen
US5260096A (en) * 1987-06-11 1993-11-09 Air Products And Chemicals, Inc. Structral articles
US6607946B1 (en) * 1996-05-22 2003-08-19 Micron Technology, Inc. Process for growing a dielectric layer on a silicon-containing surface using a mixture of N2O and O3
US6972436B2 (en) * 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6528373B2 (en) * 2001-02-12 2003-03-04 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6528430B2 (en) * 2001-05-01 2003-03-04 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing Si2C16 and NH3
US7022378B2 (en) * 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7074643B2 (en) * 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6979863B2 (en) * 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7727904B2 (en) * 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
CN101501859B (zh) 2006-08-17 2011-05-25 克里公司 高功率绝缘栅双极晶体管
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8288220B2 (en) 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9984894B2 (en) 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
EP2754177A1 (de) 2011-09-11 2014-07-16 Cree, Inc. Strommodul mit hoher stromdichte und transistoren mit verbesserter konzeption
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3385729A (en) * 1964-10-26 1968-05-28 North American Rockwell Composite dual dielectric for isolation in integrated circuits and method of making
US3597667A (en) * 1966-03-01 1971-08-03 Gen Electric Silicon oxide-silicon nitride coatings for semiconductor devices
DE1696625C3 (de) * 1966-10-07 1979-03-08 Syumpei, Yamazaki Verfahren zum Erzeugen einer Nitridschutzschicht auf einem Halbleiterkörper
US3520722A (en) * 1967-05-10 1970-07-14 Rca Corp Fabrication of semiconductive devices with silicon nitride coatings
NL162250C (nl) * 1967-11-21 1980-04-15 Philips Nv Halfgeleiderinrichting met een halfgeleiderlichaam, waarvan aan een hoofdoppervlak het halfgeleideroppervlak plaatselijk met een oxydelaag is bedekt, en werkwijze voor het vervaardigen van planaire halfgeleider- inrichtingen.
US3592707A (en) * 1968-06-17 1971-07-13 Bell Telephone Labor Inc Precision masking using silicon nitride and silicon oxide
US3540926A (en) * 1968-10-09 1970-11-17 Gen Electric Nitride insulating films deposited by reactive evaporation
US3765935A (en) * 1971-08-10 1973-10-16 Bell Telephone Labor Inc Radiation resistant coatings for semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2623009A1 (de) * 1975-06-04 1976-12-09 Philips Nv Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung
DE2654689A1 (de) * 1975-12-03 1977-06-16 Tokyo Shibaura Electric Co Verfahren zur herstellung einer halbleitervorrichtung

Also Published As

Publication number Publication date
IT1010871B (it) 1977-01-20
DE2414982C3 (de) 1979-06-21
DE2414982B2 (de) 1978-10-19
US3924024A (en) 1975-12-02
FR2223836A1 (de) 1974-10-25
GB1420557A (en) 1976-01-07
CA1019076A (en) 1977-10-11
FR2223836B1 (de) 1978-11-17

Similar Documents

Publication Publication Date Title
DE2414982C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2824564C2 (de) Verfahren zum Herstellen von Halbleiterelementen wie Photodioden
DE69219236T2 (de) Halbleiteranordnung mit einem mit sauerstoff angereicherten gebiet und deren herstellungsverfahren
DE60031155T2 (de) Ono-abscheidung für 2-bit eeprom-bauelemente
DE2618733C2 (de) Halbleiterbauelement
DE68919561T2 (de) Verfahren zur Oberflächenpassivierung eines zusammengesetzten Halbleiters.
DE944209C (de) Verfahren zur Herstellung von Halbleiterkoerpern
DE1564963C3 (de) Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements
DE10065454A1 (de) Verfahren zur Herstellung eines Aluminiumoxidfilms zur Verwendung in einem Halbleitergerät
DE3786046T2 (de) Verfahren zur herstellung von festkoerpern einrichtungen mit duennen dialektrischen schichten.
DE2422508C3 (de) Verfahren zum epitaktischen Aufwachsen einer kristallinen Schicht
DE2161055A1 (de) Verfahren zum Niederschlagen eines hitzebeständigen Metalls
DE840418C (de) Verfahren zum Herstellen Stoerstellen enthaltender Halbleiter, insbesondere fuer Trockengleichrichter
DE1298189B (de) Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung
DE3430009C2 (de) Verfahren und Vorrichtung zum Dotieren von Halbleitersubstraten
DE2052221C3 (de) Verfahren zum Erzeugen einer Siliciumoxidschicht auf einem Süiciumsubstrat und Vorrichtung zur Durchführung dieses Verfahrens
DE2931432C2 (de) Verfahren zum Eindiffundieren von Aluminium in Silizium-Halbleiterscheiben
DE2636280A1 (de) Anordnung aus einem substrat und mindestens einer darauf aufgebrachten schicht und herstellungsverfahren hierfuer
DE2063726C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE69329412T2 (de) Verfahren zur Bildung einer Ti- und einer TiN-Schicht auf einem Halbleiterkörper durch eine Sputter-Methode, mit einer zusätzlichen Stufe zur Reinigung des Targets
DE2161472C3 (de) Verfahren zum Aufwachsen einer polykristallinen Silicium-Schicht auf einer Halbleiterscheibe
DE2829830C2 (de) Verfahren zur epitaktischen Abscheidung
DE1614455C3 (de) Verfahren zum Herstellen einer teils aus Siliciumoxid, teils aus Siliciumnitrid bestehenden Schutzschicht an der Oberfläche eines Halbleiterkörpers
DE3783632T2 (de) Herstellungsverfahren einer niedergeschlagenen schicht.
DE2212295C3 (de) Verfahren zur Herstellung von Silicium- oder Germanium-Epitaxialschichten

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee