DE2654689A1 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung

Info

Publication number
DE2654689A1
DE2654689A1 DE19762654689 DE2654689A DE2654689A1 DE 2654689 A1 DE2654689 A1 DE 2654689A1 DE 19762654689 DE19762654689 DE 19762654689 DE 2654689 A DE2654689 A DE 2654689A DE 2654689 A1 DE2654689 A1 DE 2654689A1
Authority
DE
Germany
Prior art keywords
film
silicon
silicon dioxide
silicon nitride
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762654689
Other languages
English (en)
Other versions
DE2654689C2 (de
Inventor
Shunichi Hiraki
Hidekuni Ishida
Shoichi Kitane
Toshio Yonezawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2654689A1 publication Critical patent/DE2654689A1/de
Application granted granted Critical
Publication of DE2654689C2 publication Critical patent/DE2654689C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Element Separation (AREA)
  • Thyristors (AREA)

Description

Henkel, Kern, Feiler & Kanzel Patentanwälte
Möhlstraße D-8000 München
Tokyo Shibaura Electric Co., Ltd. Tel, 089/982085-87
Kawasaki-shi, Japan Telex: 0529802 hnkld
Telegramme: ellipsoid
Verfahren zur Herstellung einer Halbleitervorrichtung
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere einer solchen mit geringer Rausch- oder Störsignalerzeugung und hoher Aushaltespannung.
Halbleitervorrichtungen, wie Transistoren, Dioden, integrierte Schaltkreise und Thyristoren, werden bekanntlich durch verschiedene Verfahrensschritte hergestellt, z.B. durch Bildung einer epitaxialen Schicht auf der Oberfläche eines Halbleitersubstrats, Maskenfilmbildung, Fremdatomdotierung, Isolierfilmbildung, Photoätzung, Metallablagerung, Elektrodenausbildung usw. Bei der Herstellung beispielsweise eines integrierten Schaltkreis- bzw. IC-Transistors wird zunächst eine Epitaxialschicht auf einem Halbleitersubstrat, etwa einem Siliziumsubstrat, mit einer im voraus ausgebildeten, eingelassenen oder eingelagerten Schicht ausgebildet, worauf ein Maskenfilm im all-
Bl/al
709824/0741
gemeinen aus Siliziumdioxid ausgebildet wird. Hierauf werden vorbestimmte Abschnitte des Maskenfilms durch Photoätzung abgetragen, und es werden
die vorgesehenen Fremdatome zur Bildung von Trennbereichen eindotiert. Die Vorgänge der Siliziumdioxid-Maskenfilmbildung und des Photoätzens werden wiederholt, um einmal Basis-Fremdatome und zum anderen Emitter-Fremdatome zu dotieren. Schließlich wird ein Siliziumdioxid-Isolierfilm gebildet, worauf eine Metallaufdampfung und das anschließende Photoätzen der Metallschicht zum Zweck der Elektrodenanbringung und der Verdrahtung folgen, so daß ein sogenannter IC-Transistor hergestellt wird.
Der Siliziumdioxidfilm wirkt dabei sowohl als Maskenfilm oder -schicht als auch als Isolierfilm oder -schicht, weshalb die nach dem bisher üblichen Verfahren hergestellten Halbleitervorrichtungen die bei den ±ertigungsvorgängen als Maske dienenden Siliziumdioxidfilme behalten. Dabei ist darauf hinzuweisen, daß diese Maskenfilme im Verlauf der Fertigung der Halblextervorrichtung mehrfach einer Wärmebehandlung unterworfen werden. Infolgedessen enthalten diese Filme unweigerlich eine erhebliche Menge an unerwünschten Metallalkali -Verunreinigungen, typischerweise Natriumionen, die hauptsächlich von einem beim ErwärmungsVorgang usw. benutzten Wärmeverteilerrohr herrühren. Diese unerwünschten Verunreinigungen neigen zur Bildung von Kanälen (channels) im Kollektor- und im Basis-Bereich der hergestellten Halbleitervorrichtung, was zum Fließen eines großen Erzeugung-
709824/07U
RekombinationsStroms führt. Hierdurch wird das 1/f-Rauschen vergrößert, während die zwischen Kollektor und Basis bzw. Kollektor und Emitter auszuhaltenden Spannungen vermindert werden.
Aufgabe der Erfindung ist damit die Schaffung eines Verfahrens zur Herstellung einer Halbleitervorrichtung, die durch unerwünschte Verunreinigungen (Fremdatome) weniger stark beeinflußbar ist.
Diese Halbleitervorrichtung soll dabei nur ein geringes Rausch- oder Störsignal'erzeugen und eine hohe Aushaltespannung besitzen, d.h. eine hohe Spannung aushalten können.
Diese Aufgabe wird bei einem Verfahren zur Herstellung einer Halbleitervorrichtung erfindungsgemäß dadurch gelöst, daß zunächst alle in einer oder in mehreren vorhergehenden Fertigungsstufen zur Ausbildung der gewünschten Halbleiterbereiche in einem Halbleitersubstrat verwendeten Maskenfüjne abgetragen werden und dadurch die Gesamtoberfläche des Halbleitersubstrats freigelegt wird, daß sodann auf der freigelegten Oberfläche des Substrats ein erster Isolierfilm ausgebildet wird, daß hierauf auf der Oberfläche des ersten Isolierfilms selektiv ein Siliziumnitridfilm hergestellt wird, um an vorbestimmten Stellen des ersten Isolierfilms bedeckte und unbedeckte Abschnitte des ersten Isolierfilms festzulegen, und daß schließlich unter Verwendung des Siliziumnitridfilms als Maske auf den unbedeckten Abschnitten des ersten Isolierfilms selektiv ein zweiter Isolierfilm ausgebildet wird.
709824/0141
Jr -
Im folgenden sind bevorzugte Ausführungsbdspiele der Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
Figs 1 A bis 1 I Schnittansichten zur Darstellung der Verfahrensschritte bei der Herstellung einer Halbleitervorrichtung gemäß einer Ausführungsform der Erfindung,
Fig. 2 eine graphische Darstellung der Störsignalerzeugungszustände bei einem nach dem erfindungsgemäßen Verfahren hergestellten Transistor und einem Transistor gemäß dem Stand der Technik und
Fig. 3 eine graphische Darstellung der Aushaltespannungen zwischen Kollektor und Emitter einerseits bei dem nach dem erfindungsgemäßen Verfahren hergestellten Transistor und andererseits beim Transistor gemäß dem Stand der Technik.
Nachstehend ist ein Ausführungsbeispiel der Erfindung im einzelnen beschrieben. Fig. 1 A zeigt einen Abschnitt einer integrierten Halbleiter- bzw. IC-Vorrichtung, in welchem die gewünschten Fremdatom- bzw. Dotierungsbereiche nach einem üblichen Verfahren ausgebildet sind. Insbesondere wird der Abschnitt 10 wie folgt gebildet:
709824/0741
Zunächst wird eine epitaxiale n-Typ-Schicht 3 auf einem Siliziumplättchen 1 ausgebildet, in welchem eingelassene η -Schichten 2 ausgebildet sind. Anschließend wird durch Oxydation ein Siliziumdioxidfilm auf der Epitaxialschicht 3 ausgebildet und durch Photoätzen unter Ausbildung einer Maske selektiv abgetragen, worauf p-Typ-Fremdatome zur Bildung von Trennbereichen 4 in die Epitaxialschicht 3 eindotiert werden. Die Verfahrensschritte der Siliziumdioxidfilmbildung und des Photoätzens werden unter Dotierung mit p-Fremdatomen wiederholt, um einen Basisbereich und gleichzeitig einen Widerstandsbereich 6 herzustellen. Die genannten Verfahrensschritte werden hierauf erneut unter Dotierung mit n-Fremdatomen wiederholt, um einen Emitterbereich 7 herzustellen. Auf diese Weise wird der Abschnitt 10 einer IC-Vorrichtung erhalten, der einen Siliziumdioxidfilm 8 aufweist, welcher aus den bei den Fremdatom-Dotierungsschritten benutzten Masken auf der Oberfläche der Epitaxialschicht 3 (Fig. 1 A) besteht.
Erfindungsgemäß wird nun der Maskenfilm 8 mittels einer Ätzlösung, etwa einem Gemisch aus Salzsäure, Schwefelsäure und Essigsäure oder einer verdünnten Fluorwasserstoffsäure, oder durch Plasmaätzung unter Verwendung von Tetrafluormethan o.dgl. vollständig abgetragen, so daß gemäß Fig. 1 B die Oberfläche 9 des Halbleitersubstrats freigelegt wird. Der Ausdruck "Halbleiter-
709824/0741
2654889
substrat" bezieht sich hierbei auf den Abschnitt, z.B. die Epitaxialsehicht 3 oder das Halbleiterplättchen, der eine. Oberfläche besitzt, auf welcher schließlich ein Isolierfilm ausgebildet werden soll.
Gemäß Fig. 1 C wird auf der so freigelegten Oberfläche des Halbleitersuübstrats ein erster Isolierfilm 11 ausgebildet. Vorzugsweise wird dieser Isolierfilm 11 aus Siliziumdioxid hergestellt, das durch Oxydation des Substrats beim Erhitzen desselben in einem Mischgasstrom mit gasförmigem Wasserstoff, gasförmigem Sauerstoff und einem Gas einer halogenhaltigen Verbindung, wie Chlorwasserstoff oder Trichloräthylen, erzeugt wird. Üblicherweise erfolgt das Erwärmen während etwa 30 min auf eine. Temperatur von etwa 1000 C, wodurch ein SiIiziumdioxidfilm mit einer Dicke von ungefähr 1500 §. gebildet wird. Der auf diese Meise hergestellte Oxidfilm besitzt eine bemerkenswert geringe Häufigkeit an Feinlöchern (pin. holes) a und er enthält überhaupt keine Natriumionen. Aus diesem Grund ist es sehr unwahrscheinlich, daß in dem mit dem Isolierfilm 11 bedeckten Basisbereich oder Kollektorbereich eine Kanalbildung entsteht.
Sodann wird auf den? gesamten Oberfläche des Isolierfilms gemäß Fig....l D ein Film bzw. eine Schicht 12 aus Siliziumnitrid (Si-Mj. } ausgebildet. Dieser Film 12 wird durch chemisches Aufdampfen unter Ausnutzung der Reaktion zwischen Monosilan und Ammoniak nach der Reaktionsgleichung
11 + WH3 * Si3H11 + 2
gebildet. Der Siliziiimnitridfilm 12 besitzt im allgemeinen eine Dicke von etwa
709824/0741
"a"
Der auf diese Weise hergestellte Siliziumnitridfilm wird durch Photoätzung unter Verwendung von Phosphorsäure oder durch Plasmaätzung unter Verwendung von Tetrafluormethan (CF^) selektiv abgetragen, so daß ein Siliziumnitridfilm 12a selektiv in den Bereichen des Isolierfilms 11 entsteht, unter denen gemäß Fig. 1 E die Trennbereiche 4, der Basisbereich 5, der Emitterberexch 7 und der Widerstandsbereich 6 ausgebildet sind.
Hierauf wird gemäß Fig. 1 F auf den freigelegten Abschnitten des ersten Isolierfilms 11 ein zweiter Isolierfilm 13 hergestellt, der vorzugsweise aus einer Siliziumdioxxdschxcht mit einer Dicke von etwa 500 0 - 6 0 00 A besteht, die durch dreistündiges Erwärmen auf 110 0 C in einem Mischgasstrom aus gasförmigem Wasserstoff, gasförmigem Sauerstoff und einem Gas einer halogenhaltigen Verbindung, wie Chlorwasserstoff oder Trichloräthylen, erzeugt wird. Bei dieser Oxydation erfüllt der Siliziumnitridfilm 12a eine Maskierungsfunktion, so daß auf und unter dem Film 12a keine Oxydation stattfindet. Dies bedeutet, daß der zweite Isolierfilm 13 selektiv gebildet wird. Dabei erfolgt die Oxydation unter dem freigelegten Abschnitt des ersten Isolierfilms 11, d.ho, auch im Kollektorbereich.
Die Herstellung des Siliziumdioxidfilms im Kollektorbereich "nach dieser selektiven Oxydation dient zur Verhinderung der Kanalbildung, die andernfalls durch eine
709&24/0741
Verringerung der Konzentration an Fremdatomen um die Oberfläche des Basisbereichs 5 herum hervorgerufen werden würde. Außerdem können lokale Abweichungen des Widerstands des Widerstandsbereiches 6 durch selektive Oxydation verhindert werden. Es ist zudem darauf hinzuweisen, daß durch das Vorhandensein des vergleichsweise dicken Isolierfilms 13 auf dem Kollektorbereich die Inversion oder Umkehrung des Kollektorbereichs verhindert wird, die andernfalls durch die Spannung der Stromversorgung für den Betrieb der Halbleitervorrichtung hervorgerufen werden würde.
Anschließend wird der Siliziumnitridfilm 12a gemäß Fig. 1 G durch Photoätzen unter Verwendung von Phosphorsäure oder durch Plasmaätzen mittels Tetrafluormethan abgetragen. Weiterhin wird ein etwa 2000 UOOO 8 dicker Siliziumdioxidfilm 14 durch chemisches Aufdampfen unter Ausnutzung der Oxydation von Monosilan ausgebildet. Über dem Film 14- wird zudem ein etwa 2000 - 3000 Ä dicker Siliziumdioxidfilm 15, mit Phosphor oder Phosphor-Arsen dotiert, durch Oxydieren von Monosilan in Gegenwart von Phosphor oder eines Gemisches aus Phosphor und Arsen hergestellt (Vgl. Fig. IH) Es ist zu beachten, daß das Dotieren mit Phosphor oder Phosphor-Arsen zur Verbesserung der Passivierungswirkung des Siliziumdioxidfilms dient. Üblicherweise wird
20 mit Phosphor in einer Konzentration von 8 χ 10 bis
21 3
2 χ 10 Atome/cm dotiert. Die Dotierung mit Arsen kann bis zur gleichen Konzentration erfolgen.
709824/0741
Nach der Herstellung des dotierten Films 15 wird etwa 10 min lang bei etwa 1000 C in einer oxydierenden oder nicht-oxydierenden Atmosphäre angelassen bzw. geglüht, worauf die unerwünschten Fremdatome (Verunreinigungen) durch Waschen mit Phosphorylchlorid (POC1„) entfernt werden. Schließlich werden die Siliziumdioxidfilme selektiv weggeätzt, um vorbestimmte Abschnitte des Halbleitersubstrats freizulegen. Daraufhin wird gemäß Fig. 1 I eine Metallschicht, etwa eine Aluminiumschicht, aufgedampft, und eine Elektrode 16 wird durch selektives Photoätzen der Metallschicht hergestellt.
Fig. 2 veranschaulicht die Störsignal-Erzeugungszustände sowohl des nach dem beschriebenen Verfahren hergestellten Transistors als auch eines nach dem bisher üblichen Verfahren hergestellten Transistors, d.h. eines Transistors, bei dem der gesamte, als Maske bei der Ausbildung der Halbleiterbereiche verwendete Siliziumdioxidfilm noch vorhanden ist. In Fig. 2 geben die Qöiriate den Rauschoder Stör(signal)faktor NF in Dezibel (dB) und die Abszisse die Frequenz(in Hz) an. Die ausgezogene Linie bezieht sich dabei auf den erfindungsgemäß hergestellten Transistor, während die gestrichelte Linie den nach dem bisher üblichen Verfahren hergestellten Transistor kennzeichnet. Die in Fig. 2 ausgewerteten Werte wurden unter folgenden Bedingungen ermittelt: Kollektorstrom Ic = 10 0 μΑ; Spannung V zwischen Kollektor und Emitter = 3 V; Signalquellenwiderstand Rg = 1 kü. Fig. 2 läßt deutlich eine
709824/0741
erhebliche Verbesserung gemäß der Erfindung im Vergleich zum Stand der Technik anhand der 1/f-Rauschen- oder -Störsignalerzeugung erkennen.
Fig. 3 verdeutlicht die Beziehung zwischen dem Stromverstärkungsfaktor ß und der Aushaltespannung Vpi-,nzwisehen Kollektor und Emitter sowohl für den erfindungsgemäß hergestellten Transistor als auch für den herkömmlichen Transistor. Die ausgezogene Linie bezieht sich dabei auf die Erfindung, während die gestrichelte Linie für den Transistor gemäß dem Stand der Technik gilt. Fig. 3 zeigt deutlich, daß der erfindungsgemäß hergestellte Transistor eine erheblich höhere Aushaltespannung Vp·™ besitzt, d.h. eine erheblich höhere Spannung auszuhalten vermag, als der nach dem bisher üblichen Verfahren erhaltene Transistor. Hieraus folgt, daß der nach dem erfindungsgemäßen Verfahren hergestexlte Transistor im Vergleich zum herkömmlichen Transistor einen bemerkenswert kleinen Erzeugungs-Rekombinationsstrom auf der Oberfläche des Halbleiterbereiches fließen läßt.
Wie vorstehend erläutert, umfaßt das erfindungsgemäße Verfahren die Verfahrensschritte der Ausbildung eines "reinen" Oxidfilms auf der Oberfläche des Halbleitersubstrats, in welchem die gewünschten Halbleiterbereiche im voraus ausgebildet worden sind, und der selektiven Oxydierung des vorbestimmten Abschnitts des Halbleiter-
^709824/0741
CP
CD
Substrats unter Verwendung eines Silizxumnitridfilms als Maske. Eine auf diese Weise hergestellte Halbleitervorrichtung erzeugt dabei ein geringes Störsignal, und sie besitzt eine auffällig hohe Aushaltespannung.
Die vorstehende Beschreibung bezieht sich auf ein Ausführungsbeispiel der Erfindung in Anwendung auf die Herstellung eines Transistors in einer IC-Vorrichtung. Die Erfindung läßt sich jedoch allgemein auf die Herstellung von Halbleitervorrichtungen, wie z.B. Dioden, Thy-ristoren, FETs usw. anwenden.
709824/0741

Claims (1)

  1. Henkel, Kern, Feiler & Hänzcl Patentanwälte
    Möhlstraße 37 Tokyo Shibaura Electric Co., Ltd. D-8000 München
    Kawasaki-shi, Japan Tel.: 089/982085-87
    r Telex: 0529802 hnkld
    Telegramme: ellipsoid
    PATENTANSPRÜCHE
    ( Iy Verfahren zur Herstellung einer Halbleitervorrichtung, dadurch gekennzeichnet , daß zunächst alle in einer oder in mehreren vorhergehenden Fertigungsstufen zur Ausbildung der gewünschten Halbleiterbereiche in einem Halbleitersubstrat verwendeten Maskenfilme abgetragen werden und dadurch die Gesamtoberfläche des Halbleitersubstrats freigelegt wird, daß sodann auf der freigelegten Oberfläche des Substrats ein erster Isolierfilm ausgebildet wird, daß hierauf auf der Oberfläche des ersten Isolierfilms selektiv ein Siliziumnitridfilm hergestellt wird, um an vorbestimmten Stellen des ersten Isolierfilms bedeckte und unbedeckte Abschnitte des ersten Isolierfilms festzulegen, und daß schließlich unter Verwendung des Siliziumnitridfilms als Maske auf den unbedeckten Abschnitten des ersten Isolierfilms selektiv ein zweiter Isolierfilm ausgebildet wird.
    2. Verfahren nach Anspruch 1, dadurch gekennzeich net, daß ein Halbleitersubstrat aus Silizium verwendet wird.
    BL/al
    709824/074 1
    2654683
    3. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß der selektiv ausgebildete Siliziumnitridfilm in der Weise hergestellt wird, daß auf der Gesamtoberflache des ersten Isolierfilms durch chemisches Aufdampfen mittels Umsetzung von Monosilan mit Ammoniak ein durchgehender Siliziumnitridfilm gebildet wird und vorbestimmte Abschnitte dieses durchgehenden Siliziumnitridfilms durch Ätzen selektiv abgetragen werden.
    4-. Verfahren nach Anspruch 3 , dadurch gekennzeichnet , daß das Ätzen unter Verwendung von Phosphorsäure als Ätzmittel erfolgt.
    5. Verfahren nach Anspruch 3, dadurch gekennzeichnet , daß das Ätzen durch Plasmaätzen unter Verwendung von Tetrafluormethan erfolgt.
    6. Verfahren nach Anspruch 2, dadurch gekennzeichnet , daß der erste I^c I iacfi''.v-\ a; . Π-iiiziumdioxid gebildet wird.
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß der Siliziumdioxidfilm durch Erwärmen des Halbleitersubstrats in einem Mischgasstrom aus gasförmigem Wasserstoff, gasförmigem Sauerstoff und einem Gas einer halogenhaltigen Verbindung hergestellt wird.
    8. Verfahren nach Anspruch 7, dadurch gekennzeichnet , daß als halogenhaltige Verbindung Chlorwasserstoff oder Trichloräthylen verwendet wird,
    709824/0741
    9. Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß der zweite Isolierfilm aus Siliziumdioxid gebildet wird.
    10. Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß der zweite Isolierfilm aus einer durch Erhitzen des Substrats in einer oxydierenden Atmosphäre hergestellten Siliziumdioxidschicht gebildet wird, die sich in das Innere derjenigen Abschnitte des Substrats erstreckt, welche den unbedeckten Abschnitten des ersten Isolierfilms entsprechen.
    11. Verfahren nach Anspruch 10, dadurch gekennzeichnet , daß als oxydierende Atmosphäre ein Mischgas aus gasförmigem Wasserstoff, gasförmigem Sauerstoff und einem Gas einer halogenhaltigen Verbindung verwendet wird.
    12. Verfahren nach Anspruch 11, dadurch gekennzeichnet , daß als halogenhaltige Verbindung Chlorwasserstoff oder Trichloräthylen verwendet wird.
    13. Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet , daß zunächst alle in einer oder in mehreren vorhergehenden Fertigungsstufen der gewünschten Halbleiterbereiche in einem Silizium-Halbleitersubstrat verwendeten Maskenfilme entfernt werden und dadurch die Gesamtoberfläche des Substrats freigelegt wird, daß das Siliziumsubstrat in einem Mischgasstrom aus gasförmigem Wasserstoff, gasförmigem Sauerstoff und einem Gas einer halogenhaltigen Verbindung erhitzt wird, um auf der freigelegten Oberfläche des Siliziumsubstrats einen ersten Silizium-
    709824/0.7
    dioxidfilm zu bilden, daß Monosilan und Ammoniak miteinander umgesetzt werden, um auf der Oberfläche des ersten Siliziumdioxidfilms einen Siliziumnitridfilm auszubilden, daß der Siliziumnitridfilm unter Zurücklassung vorbestimmter Abschnitte desselben selektiv geätzt wird, so daß der erste Siliziumdioxidfilm in vorbestimmten Bereichen bedeckte und unbedeckte Abschnitte erhält, daß das Substrat in einem Mischgasstrom aus gasförmigem Wasserstoff, gasförmigem Sauerstoff und einem Gas einer halogenhaltigen Verbindung erhitzt wird, um auf den unbedeckten Abschnitten des ersten Siliziumdioxidfilms selektiv einen zweiten Siliziumdioxidfilm auszubilden, wobei die verbliebenen Abschnitte des Siliziumnitridfilms als Maske für die selektive Ausbildung des zweiten Siliziumdxoxidfilms wirken und letzterer sich in den Abschnitt des Siliziumsubstrats hineinerstreckt, welcher den unbedeckten Abschnitten des ersten Siliziumdioxidfilms entspricht, daß die verbliebenen Abschnitte des Siliziumnitridfilms unter Freilegung des ersten Siliziumdioxidfilms unter dem Siliziumnitridfilm abgetragen werden, daß ein dritter Siliziumdioxidfilm ausgebildet wird, welcher sowohl den zweiten Siliziumdioxidfilm als auch die freiliegenden Abschnitte des ersten Siliziumdxoxidfilms bedeckt, und daß auf dem dritten Siliziumdioxidfilm ein mit Phosphor oder einem Gemisch aus Phosphor und Arsen dotierter Siliziumdioxidfilm ausgebildet wird, indem Monosilan in Gegenwart von Phosphor oder eines Gemisches aus Phosphor und Arsen oxydiert wird.
    Verfahren nach Anspruch 13, dadurch gekennzeichnet , daß die Halbleitervorrichtung ein Transistor mit Kollektor-, Basis- und Emitterbereichen ist.
    709824/0 741
    15. Verfahren nach Anspruch 14, dadurch gekennzeichnet , daß der erste Silxziumdxoxidfilm etwa 15 00 S dick ist.
    16. Verfahren nach Anspruch 15, dadurch gekennzeichnet , daß der verbliebene Siliziumnitridfilm auf den Abschnitten des ersten Siliziumdioxidfilms belassen wird, welche den Basis- und Emitterbeijeichen entsprechen, und daß dieser Siliziumnitridfilm eine Dicke von etwa 1000 S besitzt.
    17. Verfahren nach Anspruch 16, dadurch gekennzeichnet , daß der zweite Siliziumdioxidfilm etwa 5000 - 6000 R dick ist.
    709824/0741
DE2654689A 1975-12-03 1976-12-02 Verfahren zur Herstellung einer Halbleitervorrichtung mit einem bipolaren Transistor Expired DE2654689C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50144255A JPS5922381B2 (ja) 1975-12-03 1975-12-03 ハンドウタイソシノ セイゾウホウホウ

Publications (2)

Publication Number Publication Date
DE2654689A1 true DE2654689A1 (de) 1977-06-16
DE2654689C2 DE2654689C2 (de) 1986-10-23

Family

ID=15357835

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2654689A Expired DE2654689C2 (de) 1975-12-03 1976-12-02 Verfahren zur Herstellung einer Halbleitervorrichtung mit einem bipolaren Transistor

Country Status (5)

Country Link
US (1) US4155802A (de)
JP (1) JPS5922381B2 (de)
DE (1) DE2654689C2 (de)
FR (1) FR2334206A1 (de)
GB (1) GB1536003A (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4367119A (en) * 1980-08-18 1983-01-04 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4400411A (en) * 1982-07-19 1983-08-23 The United States Of America As Represented By The Secretary Of The Air Force Technique of silicon epitaxial refill
TW578214B (en) * 2000-05-29 2004-03-01 Tokyo Electron Ltd Method of forming oxynitride film or the like and system for carrying out the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1800348A1 (de) * 1967-10-02 1969-11-06 Hitachi Ltd Halbleiterbauelemente mit stabilisierender Isolierschicht
FR2011823A1 (de) * 1968-05-07 1970-03-13 Hitachi Ltd
DE1621522A1 (de) * 1967-05-13 1970-07-30 Telefunken Patent Verfahren zum Einbringen von nicht als Diffusionsmaske wirkenden Schichten oder OEffnungen in eine,einen Halbleiterkoerper bedeckende Siliziumnitridschicht
DE1764543A1 (de) * 1967-09-29 1971-08-05 Texas Instruments Inc Verfahren zur Verbesserung der Stabilitaet einer Halbleiteranordnung
DE1923265B2 (de) * 1969-05-07 1972-06-22 Licentia Patent Verwaltungs GmbH, 6000 Frankfurt Verfahren zum herstellen eines feldeffekttransistors mit isolierter steuerelektrode
US3795557A (en) * 1972-05-12 1974-03-05 Lfe Corp Process and material for manufacturing semiconductor devices
DE2414982A1 (de) * 1973-04-02 1974-10-10 Ncr Co Verfahren zur herstellung eines halbleiter-bauelementes

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3632433A (en) * 1967-03-29 1972-01-04 Hitachi Ltd Method for producing a semiconductor device
NL162250C (nl) * 1967-11-21 1980-04-15 Philips Nv Halfgeleiderinrichting met een halfgeleiderlichaam, waarvan aan een hoofdoppervlak het halfgeleideroppervlak plaatselijk met een oxydelaag is bedekt, en werkwijze voor het vervaardigen van planaire halfgeleider- inrichtingen.
US3652324A (en) * 1968-08-15 1972-03-28 Westinghouse Electric Corp A METHOD OF VAPOR DEPOSITING A LAYER OF Si{11 N{11 {0 ON A SILICON BASE
US3759761A (en) * 1968-10-23 1973-09-18 Hitachi Ltd Washed emitter method for improving passivation of a transistor
US3925120A (en) * 1969-10-27 1975-12-09 Hitachi Ltd A method for manufacturing a semiconductor device having a buried epitaxial layer
US3917495A (en) * 1970-06-01 1975-11-04 Gen Electric Method of making improved planar devices including oxide-nitride composite layer
DE2047998A1 (de) * 1970-09-30 1972-04-06 Licentia Gmbh Verfahren zum Herstellen einer Planaranordnung
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
US3764423A (en) * 1972-03-15 1973-10-09 Bell Telephone Labor Inc Removal of dielectric ledges on semiconductors
NL7204741A (de) * 1972-04-08 1973-10-10
GB1437112A (en) * 1973-09-07 1976-05-26 Mullard Ltd Semiconductor device manufacture
US3874919A (en) * 1974-03-13 1975-04-01 Ibm Oxidation resistant mask layer and process for producing recessed oxide region in a silicon body
DE2557079C2 (de) * 1975-12-18 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum Herstellen einer Maskierungsschicht

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1621522A1 (de) * 1967-05-13 1970-07-30 Telefunken Patent Verfahren zum Einbringen von nicht als Diffusionsmaske wirkenden Schichten oder OEffnungen in eine,einen Halbleiterkoerper bedeckende Siliziumnitridschicht
DE1764543A1 (de) * 1967-09-29 1971-08-05 Texas Instruments Inc Verfahren zur Verbesserung der Stabilitaet einer Halbleiteranordnung
DE1800348A1 (de) * 1967-10-02 1969-11-06 Hitachi Ltd Halbleiterbauelemente mit stabilisierender Isolierschicht
FR2011823A1 (de) * 1968-05-07 1970-03-13 Hitachi Ltd
DE1923265B2 (de) * 1969-05-07 1972-06-22 Licentia Patent Verwaltungs GmbH, 6000 Frankfurt Verfahren zum herstellen eines feldeffekttransistors mit isolierter steuerelektrode
US3795557A (en) * 1972-05-12 1974-03-05 Lfe Corp Process and material for manufacturing semiconductor devices
DE2414982A1 (de) * 1973-04-02 1974-10-10 Ncr Co Verfahren zur herstellung eines halbleiter-bauelementes

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
"IBM Technical Disclosure Bulletin", Bd. 11 (Mai 1969), Nr. 12, S. 1690 u. 1691 *
"Journal of the Electrochemical Society", Bd. 121 (1974), Nr. 6, S. 809 bis 815 *
"Philips Research Reports", Bd. 26 (Juni 1971), Nr. 3, S. 157-165 *
"Solid-State Electronics", Bd. 15 (1972), Nr. 6-D, S. 649 bis 651 *

Also Published As

Publication number Publication date
FR2334206A1 (fr) 1977-07-01
DE2654689C2 (de) 1986-10-23
US4155802A (en) 1979-05-22
JPS5267970A (en) 1977-06-06
JPS5922381B2 (ja) 1984-05-26
GB1536003A (en) 1978-12-13
FR2334206B1 (de) 1980-10-17

Similar Documents

Publication Publication Date Title
DE3841588C2 (de)
DE2125303C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2661099C2 (de)
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
DE2423846A1 (de) Verfahren zur herstellung eines halbleiter-bauelements
EP0005166B1 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit isolierten Bereichen aus polykristallinem Silicium und danach hergestellte Halbleiteranordnungen
DE3031708A1 (de) Verfahren zum herstellen von feldeffekttransistoren
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE3901114A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2639465C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterstruktur
DE2445879A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE2654979A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1961634A1 (de) Verfahren zur Herstellung eines Misfet
DE2031235C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2814695A1 (de) Verfahren zum herstellen einer integrierten schaltung
DE2839933A1 (de) Integrierte schaltung mit isolierendem substrat
DE2855823A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
DE2654689A1 (de) Verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ

8181 Inventor (new situation)

Free format text: YONEZAWA, TOSHIO, YOKOSUKA, JP ISHIDA, HIDEKUNI HIRAKI, SHUNICHI, YOKOHAMA, JP KITANE, SHOICHI, HIMEJI, JP

D2 Grant after examination
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8364 No opposition during term of opposition