DE1800348A1 - Halbleiterbauelemente mit stabilisierender Isolierschicht - Google Patents

Halbleiterbauelemente mit stabilisierender Isolierschicht

Info

Publication number
DE1800348A1
DE1800348A1 DE19681800348 DE1800348A DE1800348A1 DE 1800348 A1 DE1800348 A1 DE 1800348A1 DE 19681800348 DE19681800348 DE 19681800348 DE 1800348 A DE1800348 A DE 1800348A DE 1800348 A1 DE1800348 A1 DE 1800348A1
Authority
DE
Germany
Prior art keywords
silicon nitride
insulating layer
nitride film
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681800348
Other languages
English (en)
Other versions
DE1800348B2 (de
Inventor
Seiichi Iwamatsu
Masaya Ohta
Minoru Ono
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE1800348A1 publication Critical patent/DE1800348A1/de
Publication of DE1800348B2 publication Critical patent/DE1800348B2/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Halbleiterbauelemente mit stabilisierender Isolierschicht Die ERfindung bezieht sich auf Halbleiterbauelemente, deren Substratoberflächen mit einem oder mehreren Grenzschichtrandbereichen eine stabilisierende Isolierschicht aufweisen, insbesondere auf Oberflächen-Feldeffekt-Transist;oren und Verfahren zu ihrer Herstellung.
  • Es ist allgemein bekannt, daß die Substratoberfläche bei der Herstellung von Halbleiterbauelementen mit einem Siliziumdioxydfilm abgedeckt wird, um so einen Schutz gegenUber der äußeren Umgebung su erreichen. Eine solche Siliziumdioxydschicht auf der Halbleiteroberfläche kann gleichzeitig als elektrische Isolierschicht, d.h. als Dielektrikum und als selektive Maske oder Abdeckung ftir das Eindiffundieren von Fremdatomen in das Halbleitersubstrat dienen.
  • Infolge der Oberflächenladungsdichte (im allgemeinen mit NDS bezeichnet) eines solchen SiO2-Films von etwa 3 ' 1011 -2 wird an (bzw. in) der Oberfläche(nschicht) des darunterliegenden Halbleitersubstrates eine Inversion des eitungstyps oder eine Änderung der Leitfähigkeit induziert, und zwar entsteht eine schwach p-leitende (p-)-Schicht auf bzw. in einem stark p-leitenden (p+)-Substrat, eine n-leitende "Inversionsschicht" auf bzw. in einem schwach p-leitenden (p-)-Halbleitersubstrat und eine stark n-leitende (n+)-Schicht auf bzw, in einew n-leitenden Halbleitersubstrat. Diese Inversion bzw. Änderung der Leitfähigkeit in der Oberflächenschicht wird vermutlich durch die Anwesenheit positiver Ionen z.B. Natriumionen im SiO2-Film bedingt.
  • Eine solche Schicht hat im allgemeinen einen ungünstigen Einfluß auf das elektrische Verhalten: die Durchbruchspannung eines vorhandenen pn-Überganges nimmt ab, der Restetrom steigt dagegen an.
  • Weiter verursachen die unterschicdlichen Wärmeausdehnungs koeffizienten des SiO2-Films und des Silizium-Substrates eine mechanische Spannung an der Oberfläche, die ebenfalls einen nachteiligen Einfluß auf das elektrische Verhalten des 3au elementes hat. Wie Messungen zeigen, beträgt der Wärmeausdehnungs koeffizient des SiO2 4,4 # 10-7 pro Grad bei 20°C, während derjenige von Si zwischen -30°C und 18°C bei 2,49 # 10-6 pro Grad liegt. Beim Planartransistor verursacht die dadurch hervorgerufene (mechanische) Spannung eine Zunahme des Collektor-Rückstromes, ICBO, und eine Abnahme der Kurzschluß-Stromverstärkung, HFE sowie der Durchbruchspannung BVCBO der Collektorsperrschicht.
  • Im Falle eines Oberflächen-Feldeffekt-Transistors verursacht sie eine Abnahme der Kurzschluß-Steilheit.
  • Kürzlich wurde im Siliziumnitrid, Si3N4, ein Material für die Isolierschicht eines Halbleiterbauelementes gefunden, das stabiler als Siliziumozyd ist und praktisch den gleichen Wärmeausdehnungskoeffizienten wie Silizium hat (er beträgt 2,5 # 10-6 pro Grad bei 20°C).
  • Leider ist jedoch die Oberflächenladungsdichte (NDS) des Si3N4-Filmes höher als beim SiO2-Film; sie beträgt etwa 5 # 1012 cm-2. Dieser Wert ändert sich im übrigen selbst bei Raumtemperatur noch ziemlich leicht mit dem an den Film angelegten elektrischen Feld. Die Stabilisierung on Si3N4-Filmen bildet daher ein großes Problem für die Halbleiterindustrie.
  • Hauptziel der Erfindung ist daher ein lurch eine verbesser'se Isolierschicht passiviertes Halbleiterbauelement, die stabiler ist als die SiO2- und Si3N4-Filme sowie ein Verfahren zur Herstellung solcher Bauelemente.
  • Dieses Ziel wird erreicht durch eine auf das Halbleiter- bzw.
  • Siliziumsubstrat direkt oder indirekt unter Zwischenschaltung einer Siliziumoxydschicht aufgebrachte Si3N4-Schicht, deren Oberfläche mit einer anorganischen Siliziumoxyd und Phosphoroxyd enthaltenden Schicht bedeckt ist.
  • Ein sclches Halbleiterbauelement wird beispielsweise dadurch erhalten, daß man auf einer der Hauptflächen des Halb leitersubstrates direkt oder unter Zwischenschaltung einer Siliziumoxydschicht einen Siliziumnitridfilm erzeugt und dessen Oberfläche anschließend einer Phosphor oder oxydierten Phosphor (z.B. P2O5) enthaltenden oxydierenden Atmosphäre aussetzt.
  • Im nachfolgenden wird die Erfindung snhand der angefügten Zeichnungen näher erläutert; es zeigen: Fig. 1 einen Längsschnitt durch ein Halbleiterbauelement gemäß einer Ausführungsform der Erfindung; Fig. 2a bis 2d die einzelnen Herstellungsstufen der in Fig. 1 gezeigten Anordnung im Schnitt; Fig. 3 und 4 die elektrischen Kennlinien eines Halbleiterbauelementes gemäß der Erfindung und eines solchen bekannter Art; Fig. 5 eine graphische Darstellung der Änderung der Dicke einer Silizium- und Phosphoroxyd enthaltenden Isolierschicht auf einem Siliziumnitridfilm in Abhäng@gkeit von der Behandlungszeit; Fig. 6 Infrarotspektren von verschiedenen Filmen; Fig. 7 bis 10 Längsschnitte durch Halbleiterbauelemente gemäß anderer Ausführungsformen der Erfindung.
  • Fig. 1 zeigt ein Beispiel für eine "MIH-Diode" (Metall-Isolator-Halbleiter-Diode) gemäß der Erfindung, bei der das Halbleitersubstrat 1 aus Germanium, Silizium oder einer intermetallischen Verbindung bzw. Zusammensetzung besteht. 2 ist eine Elektrode zur Herstellung eines nicht-gleichrichten@on Kontaktos (nonrectifying contact) mit der Unterseits des Halbleitersubstrates, 3 ein Siliziumnitridfilm auf dessen Oberfläche, 4 eine anorganische Isolierschicht auf dem Siliziumnitridfilm 3, die Siliziumozyd und Phosphoroxyd enthält und 5 ist schließlich eine auf der anorganischen Isolierschicht orgesehene Metallelektrode.
  • Anhand der Fig. 2a bis 2d wird ein Vorfahren zur Herstellung einer solchen Halbleitoranordning, wis si@ in Fig. 1 gezoigt wird, näher erläutert.
  • Wie Fig. 2a zoigt, wird zunächst ein n-leitendes Siliziumsubstrat 1 mit einem Widerstand von 5# cm horgestellt. Dieses wird 5 bis 10 Minuten lang einer 20 1/min Stickstoff, 200 ml/min Ammoniakgas (ammonium gas) und 10 ml/min Monosilan enthaltenden Atmosphäre bei 875°C ausgesetzt, wodurch eine Siliziumnitridschicht 3 einer bicke von otwa 2 800 Å auf der Oberfläche des Halbleitersubstrates gebildet wird, wie Fig. 2b zeigt.
  • Danach wird das Substrat 1 bzw. die so erhaltene Anordnung etwa 10 Minuten lang einer 2 1/min Sauerstoff und 0,5 1/min Phosphoroxydchlorid (POCl3) enthaltenden Atmosphäre bei 1100°C ausgesetzt. Auf diese Weise wird auf der Oberfläche des Siliziumnitridfilms 3 eine anorganische Isolierschicht 4 mit Siliziumoxyd und Phosphoroxyd gebildet, wie sie in Fig. 2c gezeigt ist, und zwar in einer Dicke on etwa 1000 Å. Schließlich wird die in Fig. 2d gezeigte Aluminiumelektrode 5 in einem bestimmten Muster auf der anorganischen Isolierschicht 4 erzeugt. Das Substrat 1 bzw. die entsprechend mit Isolierschicht versehene Anordnung wird längs der angedeuteten Linien 10 zur Erzielung einer Halbleiterscheibe gewünschter Größe zerteilt. Diese Scheibe wird mit einer z.B. goldplattierten Metallplatte 2 verbunden und man erhalt so ein Halbleiterbauelement, wie es in Fig. 1 gezeigt ist, Die elektrischen Kennlinien dieser Halbleiteranordnung sind gegenüber bekannten Anordnungen merklich verbessert, wie anhand der Fig. 3 und 4 gezeigt werden wird.
  • Die in Fig. 1 gezeigte MIH-Diode wird 30 Minuten lang bei einer bestimmten Temperatur gehalten und danach auf Zimmertemperatur abgeküglt; während disser Behandlung liegt eine Spannung Va an den Elektroden 2 und 5 (dieser Vorgang wird üblicherweise "Kühlung (cooling) im elektrischen Feld" oder "Temperaturbehandlung unter Spannung" bezeichnet). Danach wird die C-V-Kennlinie (Kapazitanz gegen Spannung) der MIH-Diode gemessen. Die Fig. 3 zeigt die Abhängigkeit zwischen der angelegten Spannung Va und der Änderung der ebenen Bandspannung bzw. Flachbandspannung (flat band voltage) VFB an der Oberfläche des Halbleitersubstrats VFB ist hier die von außen zwischen den Substrat und der auf der Isolierschicht angebrachten Elektrode angelegte Spannung zur Glättung bzw. Abflachung des Energiebandes an er Ober fläche des Halbleitersubstrates. # VFB ist in Fig. 3 die Differenz zwischen der "Flachbandspannung VFBO vor der Kühlung im elektrischen Feld" und der "Flachbandspannung" VFBI nach dieser Behandlung.
  • In Fig. 3 zeigen die Kurven 6 und 7 die Kennlinien für Va gegen #VFB der MIH-Diode nach einer "Küblung bzw. Temperaturbehandlung im elektrischen Feld" bei 25°C und 200°C. Für diese Messungen wird eine Diode wie in Fig.@ 1 hergestellt und 30 Minu@ ten lang bei 25°C in der freien Atmosphäre unter Anlegung einer Spannung Va von etwa 200 Volt zwischen den Elektroden 2 und 5 belassen. Die Ergebnisse der Messungen der C-V-Kennlinie dieser MIH-Diode zeigen, daß die "Flachbandspannung VFB" (der erfindungsgemäßen Diode bei 25°C) um etwa 2 Volt verändert wird, wie der Punkt P der Kurve 6 zeigt.
  • Fig. 4 zeigt Ergebnisse ähnlicher Messungen an einer MIH-Diode, bei der ein Siliziumnitridfilm einer Dicke von etwa 2800 Å auf einem n-leitenden Siliziumnitrat mit einem spezifischen Widerstand von 5 # cm gebildet und eine Metallelektrode direkt auf diesem Siliziumnitridfilm ohne Zwischenschaltung irgend einer anorganischen Siliziumoxyd und Phosphoroxyd enthaltenden Isolierschicht angebracht wird, Die so erzeugte MIH-Diode wird 30 Minuten lang bei Zimmertemperatur (250C) unter etwa 200 V belassen. Wie der Punkt Q in Fig. 4 zeigt, ändert sich VFB um etwa 50 V.
  • Ein Vergleich zwischen den Fig. 3 und 4 zeigt, daß die elektrischen Eigenschaften der Halbleiteranordnung gemäß der Erfindung merklich verbessert sind. Selbst nach einer "Kühlung btw, Temperaturbehandlung im elektrischen Feldn erleidet das erfindungsgemäße Halbleiterbauelement nur eine geringe Veränderung hinsic11tlicn VFB@ Das bedeutet, daß diese Anordnung sehr stabil gehalten worden kann, selbst wenn sie einem starken äußeren elektrischen Feld tind einer hohen Temperatur ausgesetzt wird.
  • Das heißt, die Passivierung durch die Siliziumoxyd und Phosphoroxyd enthaltende anoraanische Isolierschicht auf dem Siliziumnitridf>ilm kann die Halbleiteroberfläche gegenflber Änderungen der Temperatur und des äußeren Felder stabilhalten.
  • Wie weiter unten mehr erläutert wird kann die Erfindung bei einem Halbleiterbauelement mit einein pn-Übergang zur Passivierung des Randgebietes bzw. Durchstoßbereiches des pn-Über- , ganges an der Oberfläche mit Erfolg ausgenutzt werden.
  • Nachfolgend wird ein Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterbauelementes naher beschrieben, bei dem ein Siliziumnitridfilm einer Phosphor oder ein Oxydationsprodukt desselben enthaltenden oxydierenden Atmosphäre zur Bllw dung einer anorganischen Isolierschicht mit Siliziumoxyd und Phosphoroxyd auf der Oberfläche des Films ausgesetzt wird.
  • Nach der vorstehend angegebenen Herstellungsweise gemaß der Erfindung kann die Dicke der anorganischen Isolierschicht durch die Aufheiztemperatur und -zeit sowie Menge des zugelieferten Sauerstoffs und Phosphoroxyds während der Behandlung willkürlich kontrolliert werden. So zeigt Fig. 5 eine Kurve fUr die Dicke der anorganischen Isolierschicht in Abhängigkeit von der Behandlungszeit. Diese Behandlung wurde bei etwa 11000C in einem Reaktionsrohr durch Einleiten von 300 ml/min mit POCl3-Gas gesättigtem Sauerstoff vorgenommen. Obgleich es möglich ist, die Dicke durch die Behandlungsdauer willkürlich, d.h, auf irgendeinen Wert einzustellen, wurde anhand von zahlreichen Untersuchungen gefunden, daß die anorganische Isolierschicht vorzugsweise stärker als 100 R sein sollte.
  • Weiter kann die Behandlungstemperatur, obgleich sie bei der vorstehend beschriebenen Ausführung bei etwa 11000C lag, zwischen 800 und 12000C und vorzugsweise zwischen 1000 und 11000 C liegen, um den (angestrebten) elektrischen Eigenschaften der Halbleiter gemäß der Errindung zu genUgen.
  • Die (Siliziumoxyd und Phosphoroxyd enthaltende) anorganische Isolierschicht gemäß der Erfindung mit ihren gUnatigen Wirkungen kann nicht erhalten werden, wenn der Siliziumnitridfilm allein einem Sauerstoffstrom ohne Phosphor oder Phosphoroxyd bzw. oxydiertem Phosphor ausgesetzt und auf 1000 bis 1100°C aufgeheizt wird.
  • Die Bildung der anorganischen Isolierschicht bei dieser Herstellungsart ist einigermaßen schwierig zu erklSren. Es wird angenommen, daß die Oberfläche des Siliziumnitridfilms infolge der starken Oxydationswirkung von P205 oder der katalytischen Wirkung des Phosphors oxydiert und in Siliziumoxyd umgewandelt wird. Es wird weiter angenommen, daß bei genUgend langer Behandlungsdauer der Sillztumnitridfilm nahezu vollständig in eine Siliziumoxyd und Phosphoroxyd enthaltende Isolierschicht umgewandelt wird.
  • Fig. 6 zeigt Ergebnisse von Messungen der Infrarotdurchlässigkeit einer stärkeren anorganischen Isolierschicht gemäß der Erfindung im Vergleich zu Siliziumdioxyd- und Siliziumnitrid-Filmen. Die Kurven 32,33 und 54 entsprechen den anorganischen Isolierschichten gemäß der Erfindung, die nach 5, 15 und 30 Ninuten langer Behandlung erhalten werden. Es wird gefunden, daß der erfindungsgemäße anorganische Film Siliziumoxyd und Phosphoroxyd enthält und es wird angenommen, daß dieser anorganische Film wahrscheinlich eine glasähnliche Struktur zeigt.
  • Nachfolgend wird die Anwendung der Erfindung bei verschiebe nen Halbleiteranordnungen mit einem oder mehreren pn-Übergängen im Halbleitersubstrat beschrieben.
  • Fig. 7 zeigt einen npn-Bipolar-Transistor. it 11 iiird ein n-leitendes Siliziumsubstrat mit geringem Widerstand bezeichnet, 12 ist eine n-leitende durch Epitaxialwachstum erzeugte Collek torschicht von hohem WiderstandS 13 eine durch Diffusion erzeugte p-leitende Basiszone und 14 eine ebenfalls durch Diffusion hergestellte n-leitende Emitterzone. Oberhalb dieser Leitfähigkeitszonen befinden sich ein Siliziumnitridfilm 15, eine Siliziumoxyd und Phosphoroxyd enthaltende anorganische Isolierschicht 16 und Elektroden 17 und 18 in ohmsches Kontakt mit den Zonen 13 bzw. 14.
  • Ein solcher Transistor wird im wesentlichen durch folgende Verfahrensschritte hergestellt: Die Diffusionszonen 13 und 14 werden unter Anwendung der Ublichen Technik mit Siliziumdioxydabdeckung bzw. -maske und Eindiffundieren von Fremdatomen in die Ipitaxialsohicht 12 hergestellt. Danach wird die Siliziumdioxydabdeckung entfernt und der Siliziumnitridfilm 15 sowie die anorganische Isolierschicht 16 auf der Halbleiteroberfläche in der durch die Fig. 2a bis 2d veranschaulichten Art erzeugt.
  • Dann wird ein Fotolack bzw. ein Material fUr ein Fotodruckverfahren auf die Oberfläche der Isolierschicht 16 aufgebracht. In bekannter Weise wird ein vorher festgelegter Teil des Fotodruckmaterials nach entsprechender Exposition der Anordnung entfernt und die darunterliegende Isolierschicht durch Ätzen mit Flußsäurelösung entfernt. Der verbleibende Siliziumnitridfilm wird durch Behandlung mit siedender Phosphorsäure bei etwa 1800C (an den gewünschten Stellen) abgetragen.
  • Die vorstehend angegebene Ätzbehandlung in zwei Stufen fUr die Isolierschichten 15 und 16 hat den folgenden Vorteil: Die Isolierschicht 16 wird durch eine im wesentlichen flußsäurehaltige Ätzlösung gut entfernt, während sie durch siedende Phosphorsäure nur schwach angegriffen wird. Die Isolierschicht 16 wirkt dann also als selektive Abdeckung rWr die Abtragung bestimmter Bereiche des Si3N4-Films, wobei ein sich nach den Seiten hin ausbreitender Angriff der Isolierschicht durch ein Abheben der Fotolackschicht vermieden werden Dann. Man erhält also auf diese Weise eine saubere Xtsabtragung der Isolierschicht an den gewünschten Bereichen.
  • Schließlich werden die Elektroden 17 und 18 angebracht und nan erhält einen Transistor mit den Kollektorzonen 11 und 12, der Basiszone 13 und der Emitterzone 14e Das Verhalten dieses gemäß der Erfindung hergestellten Transistors ist sehr stabil, da die Isolierschicht 15 und 16 eine leichte Beeinflussung der leitenden oder der Inversionsschichten durch die umgebende Temparatur und ein von außen angelegtes Feld verhindert. Da die Wärmeausdehnungskoeffizienten von Siliziumnitrid und Silizium nahezu gleich sind, treten keine unerwünschten Wärmespannungen an der Oberfläche des Halbleitersubstrates auf. Die elektrischen Eigenschaften und Verläßlichkeit des neuen Halbleiterbauelements sind mithin gegenüber der bisher gebräuchlichen Art verbesserte Weiterhin wird der Rückwärts-Reststrom des pn-Uberganges verringert.
  • Fig. 8 zeigt einen Oberflächen-Feldeffekt-Transistor mit einem n-Kanal mit erfindungsgemäßer Isolierschicht. 21 ist hier ein p-leitendes Siliziumsubstrat, 22 und 23 Sind n-leitende Diffusionszonen, 24 ist ein Siliziumnitridfilm, 25 eine Siliziumoxyd und Phosphoroxyd enthaltende anorganische Isolierschicht, 26 eine Quelle-Elektrode in ohmschem Kontakt mit der Diffusionszone 22, 27 eine isolierte Tor oder 8teuerelektrode und 28 eine Senko- bzw. Drain-Elektrode in ohmschem Kontakt mit der Diffusionszone 23. Die nleitenden Zonen 22 und 23 können unter Verwendung einer SiO2-Maske bzw. Abdeckung der Oberfläche des Siliziumsubstrates 21 und Eindiffundieren von n-leitenden Frewdatomen durch die selektive SiO2-Abdec!cung in das Substrat 21 erzeugt werden. Die SiO2-Maske wird anschließend entfernt und der Siliziumnitridfilm 24 und die Isolierschicht 25 werden dann nacheinander auf der Oberfläche des Siliziumsubstrates gebildet. Bestimmte Teile dieser Schichten 24 und 25 werden dann im Ätzerfahren unter Bildung von Aussparungen für die Elektroden 26 und 28 entfernt. Schließlich werden letztere (d.h. die Elektroden bzw. Anschlüsse 26 und 28) abgeschieden.
  • Der Siliziumnitridfilm and die Siliziumoxyd und Phosphoroxyd enthaltende anorganische Isolierschicht haben eine bemerkenswerte Wirkung insbesondere bei einer3 Oberflächen-Feldeffekt-Transistor, dessen Isolierschicht einem starken elektrischen Feld und/oder hohen Temperaturen ausgesetzt wird.
  • Bs wurde festgestellt, daß der gemäß der Erfindung hergestellte Feldeffekt-Transistor in seinem Verhalten stabiler ist als ein herkömmlicher Typ. Da die Dielektrizitätskonstante des vorstehend beschriebenen Isolierfilms etwa 2,6-mal größer ist als diejenige eines SiO-Films (dessen Dielektrizittskonstante 3,8 beträgt) kann die Kurzschluß-Steilheit Cm des Oberflächen-Feldeffekt-Transistors erhöht sein.
  • Da weiter die vorstehend beschriebene Isolierschicht im wesentlichen den gleichen Wärmeausdehnungskoeffizienten hat wie das Siliziumsubstrat 21 und somit nicht zur Ausbildung höherer Wärmespannungen an der Substratoberfläche führt, ist die Isolierschicht gemäß der Erfindung besonders dann bei einem Halbleiter'bauelement wirksam bzw. von Interesse, wenn dessen Oberfläche für seinen Betrieb wesentlich bestimmend ist.
  • Obgleich bei den vorstehend beschriebenen Ausführungsarten von Halbleiterbauelementen die Siliziumnitridschicht Jeweils direkt auf der Substratoberfläche erzeugt wurde, ist die Erfindung nicht auf diese Ausführung allein beschränkt, sondern kann auch bei Halbleiteranordnungen angewandt werden, bei den en eine Siliziumdioxydzwischenschicht zwischen dem Halbleitersubstrat und dem Siliziumnitridfilm angeordnet ist, wie in den Fig. 9 und 10 gezeigt wird, Fig. 9 eeigt einen pnp-Bipolar-Transistor, bei dem 31 ein p-leitendes Siliziumsubstrat ist, 33 und 35 n- bzw. p-leitende Diffusionszonen sind und 36 einen auf der Substratoberfläche ge bildeten SiO2-Film einer Dicke von 2000 bis 5000 R darstellt.
  • 37 ist ein Siliziumnitridfilm, 38 eine anorganische Silizium-und Phosphoroxyd enthaltende Isolierschicht und 39 und 40 sind Basis- und Emitter-Elektroden.
  • Pigo 10 zeigt eine integrierte Halbleiterschaltung, bei der eine Mehrzahl von Oberflächen-Feldeffekt-Transistoren innerhalb eines einzigen Substrates zusammengefaßt sind, Dabei ist 41 ein n-leitendes Siliziumsubstrat, 43 und 47 und durch Diffusion erzeugte pn-leitende Quelle-Zonen, 45 und 49 p-leitende Senke-Zonen, die ebenfalls durch Diffusion erzeugt wurden, und 51 ist ein SiO2-Film mit einer Dicke von 1000 bis 5000 2 auf der Substratoberfläche, 52 ein Siliziumnitridfilm, 53 eine Siliziumoxyd und Phosphoroxyd enthaltende anorganische Isolierschicht; 54 und 55 sind Tor- bzw. Steuerelektroden und 56, 57 und 58 leitende Schichten in ohmsches Kontakt mit den Quelle- und Senke-Zonen.
  • Obgleich sich die vorstehenden Erläuterungen auf Halbleiterbauelemente beziehen, bei denen das Halbleitersubstrat aus Silizium besteht, kann die Erfindung selbstverstlindlicn auch auf andere Materialien angewandt werden. Ebenso sind die vorstehend beschrieben. Behandlung und das Verfahren zur Ersetzung der Isolierschicht gemäß der Erfindung nicht einschränkend aursufassen: So kann beispielsweise der SiO2-Film nach Aufbringen auf din Oberfläche der 8i3N4-Schicht unter Bildung von phosphorhaltiger Glas verglast werden.

Claims (6)

  1. Patentansprüche 1. Halbleiterbauelemente, deren Substratoberflächen uit ein oder mehreren Grenzschiohtrandbereich(en) eine stabilisierende Isolierschicht aufweisen, insbesondere Oberflächen-Feldeffekt-Transistoren, g e k e n n z e i c h n e t durch einen Siliziumnitridfilm auf der Substratoberfläche und eine auf diesem gebildete Siliziumoxyd und Phosphoroxyd enthaltende anorganische Isolierschicht.
  2. 2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß zwischen Substratoberfläche und Siliziumnitridfilm ein.
    Siliziumoxydschicht eingeschaltet ist.
  3. 3. Verfahren zur Herstellung eines Halbleiterbauelementes nach den AnsprUchen 1 oder 2, dadurch gekennzeichnet, daß man auf der Halbleitersubstratoberfläche die gegebenenfalls noch eine SiO2-Schicht aufweist, einen Siliziumnitridfilm erzeugt und diese Anordnung in einer Phosphor oder oxydierten-Phospher wie Phosphorpentoxyd enthaltenden oxydierenden Atmosphäre bis zur Bildung einer Phosphoroxyd und Siliziumoxyd enthaltenden anorganischen isolierenden Oberflächenschicht auf dem Siliziuinitridfilm aufheizt.
  4. 4. Verfahren naeh Anspruch 3, dadurch gekennzeichnet, daß man den Siliziumnitridfilm durch Aufheizen des Substrates in einer Stickstoff, Ammoniak und Monosilan enthaltenden Atmosphäre auf etwa 875°C innerhalb von 5 bis 10 Minuten in einer Stärke von etwa 2800 R erzeugt.
  5. 5. Verfahren nach den AnsprUchen 3 oder 4, dadurch gekennzeichnet, daß man das mit Siliziumnitrid bedeckte Substrat zur Bildung einer Siliziumoxyd und Phosphoroxyd enthaltenden Oberflächenschicht von vorzugsweise flehr als 100 R Dicke bei Temperaturen zwischen 800 und 12090C vorzugsweise zwischen 1000 und 1100°C behandelt.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß man das mit Siliziumnitrid bedeckte Substrat etwa 10 Minuten lang bei 11000C einer Sauerstoff und Phosphoroxydchlorid enthaltenden Atmosphäre aussetzt.
    7, Verfahren zur Herstellung eines Halbleiterbauelementes nach Anspruch 1, unter Anwendung eines der AnsprUche 3 bis 6, dadurch gekennzeichnet, daß man die Aussparungen in der Isolierschicht zur Anbringung der Elektroden bzw. Anschlüsse durch selektive Abtragung der Siliziumoxyd und Phosphoroxyd enthaltenden anorganischen Isolierschicht mit einem im wesentlichen FluX-säure enthaltenden Ätzmittel und anschließende Entfernung des Siliziumnitridfilms mit siedender Phosphorsäure erzeugt.
    L e e r s e i t e
DE19681800348 1967-10-02 1968-10-01 Verfahren zum herstellen von halbleiterbauelementen Pending DE1800348B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6306367 1967-10-02

Publications (2)

Publication Number Publication Date
DE1800348A1 true DE1800348A1 (de) 1969-11-06
DE1800348B2 DE1800348B2 (de) 1971-07-22

Family

ID=13218491

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681800348 Pending DE1800348B2 (de) 1967-10-02 1968-10-01 Verfahren zum herstellen von halbleiterbauelementen

Country Status (4)

Country Link
DE (1) DE1800348B2 (de)
FR (1) FR1586940A (de)
GB (1) GB1192144A (de)
NL (1) NL6814072A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2654689A1 (de) * 1975-12-03 1977-06-16 Tokyo Shibaura Electric Co Verfahren zur herstellung einer halbleitervorrichtung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5975661A (ja) * 1982-10-22 1984-04-28 Fujitsu Ltd 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2654689A1 (de) * 1975-12-03 1977-06-16 Tokyo Shibaura Electric Co Verfahren zur herstellung einer halbleitervorrichtung

Also Published As

Publication number Publication date
DE1800348B2 (de) 1971-07-22
FR1586940A (de) 1970-03-06
NL6814072A (de) 1969-04-08
GB1192144A (en) 1970-05-20

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3019850C2 (de)
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE1764056B1 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2004576A1 (de) Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE68920657T2 (de) Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur mit Einfangplätzen.
DE2423846A1 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
EP0025854A1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2449012A1 (de) Verfahren zur herstellung von dielektrisch isolierten halbleiterbereichen
DE1950069B2 (de) Verfahren zum Herstellung einer Halbleiteranordnung
DE2128884A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2639465A1 (de) Integrierte halbleiterstruktur und verfahren zur herstellung
DE3650573T2 (de) Leitfähigkeitsmodulations-Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2448478A1 (de) Verfahren zum herstellen von pn-halbleiteruebergaengen
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2054535B2 (de) Verfahren zur Herstellung von Feldeffekt-Halbleiteranordnungen in einem Halbleiterplättchen
DE1800348A1 (de) Halbleiterbauelemente mit stabilisierender Isolierschicht