DE1764543A1 - Verfahren zur Verbesserung der Stabilitaet einer Halbleiteranordnung - Google Patents

Verfahren zur Verbesserung der Stabilitaet einer Halbleiteranordnung

Info

Publication number
DE1764543A1
DE1764543A1 DE19681764543 DE1764543A DE1764543A1 DE 1764543 A1 DE1764543 A1 DE 1764543A1 DE 19681764543 DE19681764543 DE 19681764543 DE 1764543 A DE1764543 A DE 1764543A DE 1764543 A1 DE1764543 A1 DE 1764543A1
Authority
DE
Germany
Prior art keywords
insulating layer
layer
glass
silicon oxide
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681764543
Other languages
English (en)
Inventor
Brown George Axel
Carlson Harold Gary
Fuller Cleyde Rhea
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE1764543A1 publication Critical patent/DE1764543A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/017—Clean surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

Dr. Gertrud Homer βοοο m-rt« »β. 25. Juni 1968
_.· ■ ■ ^* t.f · _l I ! Ermbargeritrass· 19 -www
Dipl.-Ing. Gottfried Leiser Patentanwälte
Telegramme ι Labyrinth MOnchen
Telefon ι 83 15 10
Postscheckkonto: MOnchen 117078
Texas Instruments Incorporated 135ΟΟ North Central Expressway Dallas/Texas, V.St.A.
Unser Zeichen; T 715
Verfahren zur Verbesserung der Stabilität einer Halbleiteranordnung
Die Erfindung betrifft ein Verfahren zur Verbesserung der Stabilität einer Halbleiteranordnung gegen störende Beeinflussungen durch Ionen, indem die Konzentration der Störstellen an der Oberfläche der Anordnung abgebaut wird.
Das konventionelle Verfahren zur Herstellung planarer Halbleiteranordnungen umfaßt einen Verfahrensschritt zur Passivierung der an der Oberfläche des Halbleiterträgers austretenden Übergänge durch eine isolierende Schicht, z.B. SiIiciumoxyd. Hierzu wird die anfängliche isolierende Schicht,
Fs/Ja die
109832/1362
die vor dem ersten Diffusionsschritt gebildet wird, entweder während der Ausbildung der nachfolgenden Diffusionsbereiche beibehalten und schließlich auf der fertiggestellten Anordnung belassen oder nach der letzten Diffusion entfernt und durch eine neue isolierende Schicht ersetzt, in die neue öffnungen zur Anbringung der Kontakte eingeätzt werden. In beiden Fällen enthält die zurückgelassene Schicht eine hohe Konzentration von Störstellen, die zu einem instabilen Verhalten der Anordnung führen können. Derartige Störstellen, die eine Instabilität der Anordnung führen, sind gewöhnliche Metalle, deren Atome und Ionen unter dem Einfluß eines elektromotorischen Potenti Ί~ ,■« andern. Derartige Metalle sind Natrium, Kupfer, Sisen und sogar Gold, wovon Natrium das ungünstigste Verhalten zeigt. Aus diesem Grund wird nachfolgend zur Darstellung der Schwierigkeiten und deren Lösung Natrium als Beispiel verwendet.
Die Natriumverunreinigung kann von chemischen Reaktionen und von der chemischen Bearbeitung der Oberfläche herrühren, die zur Ausbildung einer isolierenden Schicht vorgenommen wird,
jedoch kann das Natrium auch aus einer zufälligen Verunreinigung über eine physikalische oder chemische Absorption aufgenommen werden. Eine besonders günstige Gelegenheit für eine solche Verunreinigung ergibt sich bei denjenigen Verfahrensschritten bei der Herstellung der Halbleiteranordnung,
die 109832/1362 —
BAD ORIQINAL
die nach, der Herstellung der Schichten durchgeführt werden, wie z.B. der Anbringung von Kontakten, die Festlegung der Kontaktbereiche durch photolithographische Verfahren und Ätzung, das Ritzen und Brechen der Anordnung in einzelne Elemente, die Montage der einzelnen Elemente sowie die Anbringung der Leitungen und das Einkapseln der Halbleiteranordnungen in Schutzgehäuse. Eine derartige Zufallsverunreinigung ergibt sich aus gewissen Störstellen, die in den während dieser Verfahren benutzten Chemikalien vorhanden sind aus in der Luft enthaltenen Materialien oder auf Grund der Handhabung durch Arbeitskräfte infolge von zufälliger Beatmung oder Berührung oder der Verwendung verunreinigter Gefäße.
Auf Grund der Beweglichkeit der Natriumionen in der für die Passivierung des Übergangs verwendeten Siliciumoxydschicht infolge eines elektrischen Feldes besteht eine besondere Neigung zur Instabilität bei Halbleiteranordnungen, die isolierende Schichten mit einem hohen Natriumgehalt aufweisen. Halbleiteranordnungen mit Metalloxyd, z.B. Feldeffekttransistoren, sind derartigen infolge von Natriumverunreinigungen in dem Tordielektrikum verursachten Instabilitäten besonder ausgesetzt. Die Einlagerung von Störstellen in Gläser und Kieselerde sowie der damit verbundene Ladungsübergang
in
109832/1362
BAD OHIGINAL
in diesen Medien auf Grund thermischer Ionisation und deren von einem stationären Zustand ausgehenden nachfolgenden Wanderung unter dem Einfluß elektrischer Felder wurde ausführlich in dem Buch von A.E. Owen "Progress in Ceramic Science",, Band III, MacMillan Company, New York, 1963 diskutiert.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zu schaffen, um die Stabilität von Halbleiteranordnungen zu verbessern.
Biese Aufgabe wird erfindungsgemäß dadurch gelöst, daß auf der Oberfläche des Halbleiterträgers eine isolierende Schicht gebildet wird, und daß ein kleiner außenliegender Anteil der isolierenden Schicht, der die Oberfläche des außenliegenden Anteils umfaßt und den größten Anteil der Störstellen in der isolierenden Schicht enthält, entfernt wird.
Durch Verfahrensschritte nach den Merkmalen der Erfindung kann die Stabilität in vorteilhafter Weise verbessert werden, da festgestellt wurde, daß die Konzentration der Störstellen in der isolierenden Schicht im Bereich der Oberfläche sehr hoch ist, und daß nur ungefähr 200 X der isolierenden Schicht beseitigt werden müssen, um den größten Anteil der verunreinigenden Störstellen zu entfernen. Dies ist deshalb der Fall, da nur der Oberflächenschichtbereich der isolieren
den 109832/1362
BAD OWQiNAL
den Schicht mit einer Dicke von ungefähr 200 S die verunreinigenden Störstellen in einer solchen Konzentration enthält, daß dadurch eine Instabilität verursacht werden kann.
Obwohl die restliche Dicke der isolierenden Schicht für die Passivierung der Übergänge allein verwendet werden kann, wobei der oberste Schichtanteil während des letzten Verfahrensschrittes entfernt wird, ist es jedoch vorzuziehen, die Verunreinigungen in einem früheren Schritt des Herstellungsverfahrens zu entfernen und auf der isolierenden Schicht eine Sperrschicht anzubringen. Eine Sperrschicht besteht aus einem Material, das von den verunreinigenden Störstellen nicht durchdrungen werden kann. Ein geeignetes Material für eine solche Sperrschicht sind Siliciumnitride, Aluminiumoxyd oder weitere nachfolgend beschriebene Materialien, Der Grund, warum Störstellen durch derartige Sperrschichten nicht hindurchdringen können,ist nicht genau bekannt.
Von der isolierenden Schicht kann ein geeigneter Schichtanteil durch zwei verschiedene Techniken entfernt werden. Die eine Technik besteht in einer physikalischen oder chemischen Entfernung der Oberflächenschicht bis zu einer Tiefe von 200 Ä. Bei einem anderen Verfahren wird durch eine Reaktion des für die Diffusion der verschiedenen Bereiche der Halbleiteranordnung verwendeten Störstellenmaterials mit
der
109832/1362
der isolierenden Schicht ein Glas gebildet und dieses Glas entfernt.
Beispielsweise Ausführungsformen der Erfindung sind in der Zeichnung dargestellt; es zeigen:
Fig.1 die Natriumkonzentration in verschiedenen von der Oberfläche einer auf einem Siliciumträger angeordneten Siliciumoxydschicht aus gemessenen Tiefen;
Fig.2 eine Phosphor- und Natriumkonzentration in
verschiedenen Tiefen einer Siliciumoxydschicht, nachdem durch eine Reaktion des Phosphor mit der Oberfläche der Schicht ein Phosphorsilikatglas gebildet ist;
Fig.3 einen Schnitt durch einen Metalloxyd-Halbleiterkondensator, der für ein Element typisch ist, an dem die Werte gemäß Fig.1 und 2 gemessen wurden;
Fig.4 eine Serie von Meßkurven entsprechend zunehmender Testzeit, die die Kapazität in Abhängigkeit der Spannung an einem Testkörper mit einem Siliciumoxyd herkömmlicher Art angeben;
Fig.5 eine Kurve, die bei zunehmender Testzeit die Kapazität über der Spannung für ein Prüfelement darstellt, bei dem, eine Siliciumschicht
109832/1362
176A543
gemäß der Erfindung Verwendung findet;
Fig.6a bis 6f eine Serie von Schnitten durch einen
Metalloxyd-Feldeffekttransistor während verschiedener Herstellungsschritte, während welchen ein Phosphorsilikatglas gebildet und von der Oberfläche der Siliciumoxydschicht entfernt wird;
Fig.7a bis ?d eine öerie von -chnitten für eine andere Hcrstellungstechnik, die mit dem 'Verfahrensschritt gemäß Fig.6c beginnt;
Fig.8a bis 8f eine Serie von Schnitten zur Herstellung einen bipolaren Transistors;
Fig.9a und 9b Schnitte durch einen bipolaren Tran-
sitor, bei dem eine Natriumsperrschicht Vervendung findet und die an die Verfahrensschritte für die Herstellung gemäß Fig.8e anschließen.
Die Gründe, warum die Erfindung für die Stabilisierung der Halbleiteranordnung besonders vorteilhaft ist, ergeben sich aus der detaillierten nachfolgenden Betrachtung der Oberflächenphänomene. Der Grund für den Erfolg der ersten Technik, bei der ein Oberflächenteil der isolierenden Schicht bis zu einer Tiefe von 200 A entfernt wird, ist in Fig.1 dargestellt. Diese Darstellung zeigt die Konzentration des
109832/1362
BAD ORIGINAL
Natrium in einer üblichen Siliciumoxydschicht mit 2000 Ä Dicke auf einem Siliciumträger. Auf der Ordinate ist in logarithmischem Maßstab die Konzentration des Natriums in
■j. -
Atomen/cnr dargestellt, während auf der Abszisse der Abstand in % von der Oberfläche der Siliciumoxydschicht in Richtung auf den Siliciumtrager angegeben ist. Die größte Konzentration von Natriumatomen in der Schicht liegt in einem Schichtbereich, der die ersten 200 S von der Oberfläche der Siliciumoxydschicht aus umfaßt. Unter diesem Schichtbereich ist die Konzentration des Natriums nahezu konstant und beträgt etwa 10 ' Atome/cm . Das heißt, die ersten 200 % des obersten Schichtanteils besitzen den Hauptanteil an Natrium, unabhängig von der Gesamtdicke der Schicht.
Aus dem Beispiel gemäß Pig.1 ergibt sich, daß ungefähr 99% des gesamten Natriumgehaltes der Siliciumoxydschicht innerhalb der ersten 200 & liegen. In der restlichen Dicke von etwa 90% der Siliciumoxydschicht liegt weniger als 1% der Natriumverunreinigung der Schicht.
Eine Konzentration unter 10 ' Atome/cm* hat geringfügigen schädlichen Einfluß auf das Verhalten der Halbleiteranordnung, d.h. mit dem Entfernen der ersten 200 % der Silioiumschicht wird der größte Anteil des in der Siliciumschicht
109832/1362
vorhandenen Natriums entfernt. Es wurde festgestellt, daß Anordnungen mit einer Natriumkonzentration, wie sie in Fig.1 dargestellt ist, z.B. unter 10 Atome/cnr stabil sind.
Der Grund für den Erfolg der anderen Technik, bei der ein Glas auf der Oberfläche der isolierenden Schicht gebildet und anschließend entfernt wird, ist in Fig.2 dargestellt. Diese Figur zeigt die Natrium- und Phosphorkonzentration in einem Phosphorsilikatglas und einer darunterliegenden Siliciumoxydschicht. Das Glas wurde durch eine Reaktion des Phosphor mit der Oberfläche der Siliciumoxydschicht auf dem Siliciumträger gebildet. Die Glasschicht ist etwa 1000 2 dick. Das Phosphorsilikatglas, das in dem Bereich 1 gestrichelt dargestellt ist, wirkt als Getter für das Natrium in der Siliciumoxydschicht und ist die Ursache dafür, daß die Konzentration des Natriums in der restlichen Schicht viel geringer ist als dies normalerweise ohne das Vorhandensein des Glases der Fall wäre. Wenn somit das Glas durch einen Itzvorgang entfernt wird, wird auch der Hauptanteil des Natriums, das in der ursprünglichen Oxydschicht vorhanden ist, entfernt. Der verbleibende Phosphor in der restlichen Siliciumoxydschicht, die dem Bereich 2 gemäß Fig.2 entspricht, hat keinen schädlichen Einfluß auf die Wirkung der Halbleiteranordnung.
109832/1362
ORIGINAL INSPECTED
Offensichtlich gibt es eine Schwellenkonzentration,unterhalb der die Störstellen nicht mehr genügend Kationen bilden, die für die elektrische Instabilität im nachfolgenden Gebrauch verantwortlich sind. Beide der angegebenen Techniken reduziert offensichtlich die Konzentration der Störstellen unter diesen Schwellbereich, da durch diese Techniken stabile Halbleiteranordnungen gewonnen werden.
In Fig.3 ist ein Metalloxydkondensator dargestellt, der . für eine Anordnung typisch ist, mit der die Daten gemäß Pig.1 und 2 ermittelt wurden. Auf der einen Oberfläche eines Siliciumträgers 4, der der einen Kondensatorplatte entspricht, ist eine Siliciumoxydschicht 3 angebracht, die als Dielektrikum wirksam ist. Auf der gegenüberliegenden Oberfläche des Siliciumträgers 4 ist eine Metallschicht 6 vorgesehen, die in guter ohmischer Verbindung mit dem Siliciumträger 4 steht. Eine Metallschicht 5 auf der Siliciumoxydschicht 3 dient als zweite Platte des Kondensators.
Die Abhängigkeit der Kapazität von der Spannung eines Kondensators gemäß Fig.3 ist in Fig. 4 dargestellt, wobei die herkömmliche Siliciumoxydschicht eine Dicke von 2000 % aufweist und die Verhältnisse nach einem mehrstündigen Test
werdeny unter voller Spannungsbeanspruchung berücksichtigt. Dabei
109832/116 2
c.
vmrde eine Spannung von ungefähr 10 Volt/cm unter Berücksichtigung der Schichtdicke an den Kondensator angelegt, wobei die Kondensatorplatte 5 auf einem gegenüber der Kondensatorplatte 6 positivem Potential gehalten wurde. Nach jedem Test vmrde der Kondensator aus einem temperaturgeregelten Ofen entnommen und auf Zimmertemperatur abgekühlt, wobei die angelegte Spannung beibehalten wurde. Anschließend wurde die Spannung entfernt und die Kapazität mit einer zunehmenden Prüfspannung mit entgegengesetzter Polarität gemessen und die in Fig.4 dargestellten Daten ermittelt. Anschließend wurde die Spannung erneut angelegt und der Kondensator für einen weiteren Test in den Ofen zurückgebracht. In der Darstellung gemäß Fig.4 zeigt die Kurve das Verhalten, bevor der Kondensator einer Temperaturbelastung und einer Spannungsbelastung ausgesetzt wurde. Die Kurve 12 zeigt das Verhalten des Testmodells, nachdem es fünf Minuten unter Spannungsbelastung bei einer Temperatur von 120° gehalten wurde. Die Kurven 13 und 14 wurden grundsätzlich nach demselben Verfahren wie die Kurve 12 ermittelt, jedoch wurde bei der Kurve 13 eine Erwärmung auf 125°C für 30 Minuten und bei der Kurve 14- eine Erwärmung auf 125°C für 60 Minuten vorgenommen. Die in der herkömmlichen Siliciumoxydschicht enthaltene Natriumverunreinigung verursacht eine Veränderung der Testergebnisse in Abhängigkeit von der Zeit,der Temperatur und Spannungsbeanspruchung.
Die
109832/1362
Die Testergebnisse bei einer Halbleiteranordnung mit einer Siliciumoxydschicht von ungefähr 1050 Ä Dicke, die nach einer Entfernung von ungefähr 200 & der Oberflächenschicht gemäß der Erfindung gebildet wurde, ist in Fig.5 dargestellt, Die Kurve 15 gibt die Ergebnisse der Versuche wieder, die den Versuchen gemäß Fig.4 entsprechen. Die Kurve 15 besteht in Wirklichkeit aus zwei Kurven, deren Abstand voneinander kleiner als 0,1 Volt ist. Die erste Kurve ergab sich aus einer Messung der Anordnung, bevor diese einer Temperatur und Spannungsbelastung unterzogen wurde, während die zweite Kurve dem Verhalten der Halbleiteranordnung nach einer Erwärmung auf 3000C für 1000 Minuten entspricht, wobei eine Spannung von 10 Volt/cm bezogen auf die Oxydschichtdicke angelegt wurde. Durch die Entfernung der Oberflächenschicht mit einer hohen Natriumkonzentration enthielt die zurückbleibende Schicht nur noch eine so geringfügige Natriumverunreinigung, daß eine Spannungsverschiebung unter dem Einfluß der Temperatur und der Spannungsbelastung nicht mehr erfolgte. Aus Fig.5 kann somit entnommen werden, daß durch die Anwendung der Erfindung eine extrem stabile Halbleiteranordnung erzielbar ist.
Als Ausführungsbeispiel der Erfindung wird die Herstellung eines Metalloxyd-Feldeffekttransistors an Hand der Fig.6a bis 6f beschrieben. Ein in Fig.6a dargestellter Träger 22
109832/1362
besteht üblicherweise aus einem Teil einer größeren Halbleitermaterialscheibe, z.B. Silicium mit P-Leitung, auf dem eine Vielzahl von einzelnen Elementen aufgebaut wird.
Auf dem Träger 22 wird mit Hilfe herkömmlicher Verfahren eine isolierende Schicht 21 aus Siliciumoxyd angebracht. Dazu kann z.B. ein thermisches Niederschlagen bei niederer Temperatur oder ein thermisches Wachsen bei hoher Temperatur Verwendung finden, wobei beim letzteren Verfahren der SiIiciumträger auf einer Temperatur von etwa 1100 C in einer Dampfoder Trockenluftatmosphäre gehalten wird. Die Oberfläche der Siliciumoxydschicht 21 wird mit einer lichtempfindlichen Deckschicht, z.B. KMER, überzogen . Die Oberfläche der Deckschicht wird einer bereichsweisen Belichtung ausgesetzt, wobei nur diejenigen Teile der KMER Schicht dem Licht ausgesetzt werden, die Teile der Oxydschicht im nachfolgenden Ätzvorgang schützen sollen. Da nur diejenigen Bereiche polymerisieren, die dem Licht ausgesetzt worden sind, werden die nicht polymerisierten Teile des KMER Materials während einer Entwicklung mit z.B. Trichloräthylen aufgelöst, wodurch die darunterliegenden Teile der Schicht 21 freigelegt werden. Das Element wird rammehr einer Ätzung unterzogen, während der die polymerisieren Teile des KMER Materials und die freiliegenden Teile der Oxydschicht entfernt werden, so daß eich die öffnungen 23 in der Oxydechicht 21 gemäß Fig.6b aus-
ΛηΛ bilden 109832/1362 0RIGINAL inspected
bilden. Für die Ätzung wird normalerweise eine Lösung aus Fluorwasserstoff verwendet, die mit Ammoniumbifluorid gepuffert ist. Nach dieser Ätzung wird der restliche Anteil des KMER Materials entfernt.
Anschließend wird die teilweise mit Siliciumoxyd 21 bedeckte Trägerschicht 22 in einen Diffusionsofen gebracht und einer Atmosphäre mit Phosphoroxyd ausgesetzt. Damit werden zwei Ziele angestrebt. Einmal die Bildung von Phosphorsilikatglas, um die Störstellen, wie Natrium, in der Oberfläche der Glasschicht zu konzentrieren und zum anderen, um Phosphor als Dotierungsmaterial in die Siliciumträgerschicht durch die öffnungen 23 einzudiffundieren. Die Phosphoroxyd-f atmosphäre wird durch eine Reaktion von Phosphoroxychlorid (POCl^) mit Sauerstoff gebildet. Die Temperatur im Diffusionsofen wird hoch genug eingestellt, damit das Phosphoroxyd mit der Siliciumoxydschicht und mit dem Teil des SiIiciumträgers reagieren kann, der durch die öffnungen 23 frei liegt. Andererseite wird die Diffusionstemperatur jedoch so niedrig gehalten, daß nur wenig Phosphor in das Silicium- oxyd 21 eindiffundiert. Zum Beispiel werden 200 bis 400 cnr pro Minute von Stickstoff unter Blasenbildung durch das Phosphoroxychlorid geführt und mit 50 cm*/Minute trockenen Sauer- stoffe in einem 8trom von ungefähr 1600 car/Minute trockenen | Stickstoffe eine Atmosphäre für eine Phosphorniederschle-gung
109832/1382
ORIGINAL INSPECTED
1764343
gebildet, wobei eine Temperatur von 700 bis 900 G vorhanden ist. Die Reaktionszeit beträgt etwa 60 Minuten bei etwa 700°G und etwa 5 Minuten bei ungefähr 900°C. Auf der Oberfläche der Siliciumoxydschicht 21 bildet sich eine dünne Schicht aus Phosphorsilikatglas, wogegen die durch die öffnungen 23 freiliegenden Oberflächen des Halbleiterträgers 22 eine Phosphorverglasung 20b erhalten. Das Phosphor diffundiert in einem gewissen Umfang in den Halbleiterträger und bildet diffundierte Bereiche 24a und 25a gemäß Fig.6c.
Das Phosphorsilikatglas wirkt als Getter für z.B. die Natriumstörstellen und verursacht,dass derjenige Teil der üliciumoxydschicht 21, der mit dem Phosphor reagiert, um die Glasschicht 20a zu bilden, eine höhere Konzentration an Störstellen aufweist, als dies normalerweise ohne die Glasbildung der Fall wäre. Das Eindringen der Phosphorsilikatglasschicht 20a ist genau voraussagbar in Abhängigkeit von der Temperatur der Reaktionszeit und der Konzentration des Phosphor in der Atmosphäre, die für die Diffusion benutzt wird. Die Abhängigkeit der Eindringtiefe X in cm von der Temperatur T in 0K und der Reaktionszeit t in Sekunden ww für das zuvor beschriebene Beispiel, bei dem 200 bis 400 cm^ Stickstoff pro Minute unter Blasenbildung durch Phosphoroxychlorid geführt werden, ergibt sich aus folgender Gleichung:
109832/1362
X2A = 1,6 χ 10~6 exp (-1,66/KT)cm2/sec.
wobei K die Boltzmann-Konstante in Elektronenvolt/°Kelvin mit ungefähr 0,861 χ 10"^ ist.
Zur Steuerung der Schichtdicke des Phosphorsilikatglases und der gewünschten Dicke des unverglasten Siliciumoxyds mit einer niederen Störstellenkonzentration, nachdem die Glasschicht entfernt ist, erfolgt mit Hilfe der Reaktionszeit bei einer gegebenen Temperatur und Konzentration des Phosphoroxyds. Nach der Diffusion wird der Halbleiterträger aus dem Ofen entfernt und die Glasschicht 20a sowie die glasierte Schicht 20b durch Ätzung entfernt. Die verhältnismäßig hohe Ätzgeschwindigkeit des Glases verglichen mit der darunterliegenden Siliciumoxydschicht erleichtert die exakte Entfernung des Glases unter Zurücklassung der gewünschten Siliciumoxydschichtdicke mit der gewünschten niedrigen Konzentration an Störstellen ganz erheblich.
Es muß jedoch bei dem Ätzvorgang und den nachfolgenden Verfahrensschritten besondere Vorsicht angewandt werden, um eine erneute Verunreinigung der Silicumoxydschicht zu vermeiden. Aus diesem Grund wird das Element vorzugsweise mit einer Sperrschicht überzogen.
Der
109832/1362
BAD ORIGINAL
Der Halbleiterträger 22 >:ird anschließend in einem anderen Ofen "bei einer Temperatur von ungefähr 100O0G in einer oxydierenden Atmosphäre für eine ausreichend lange Zsit gehalten, um das Eindiffundieren des Phosphor in den Träger für die Herstellung der ^uell- und Senkbereiche 24 und 25 mit N-Leitung gemäß Fig.Gd zu ermöglichen, !/ährend dieses DiffusionsVorgangs bildet sich eine Oxydschicht 26 auf den freiliegenden Teilen des oiliciumträgers aus.
In dieser Oxydschicht 26 v/erden über dem Quellbereich 24 und dem Senkenbereich 25 gemäß Fig.6e öffnungen 27 angebracht, wobei hierfür die herkömmliche photolithographische Technik Verwendung finden kann. Wenn der Teil der Oxydschicht 21, vj-elcher auf der Oberfläche des Halbleiterträgers über dem Gatter 19 liegt, zu dick ist, wird auch dieser Teil so lange einer Ätzung unterzogen, bis die gevninschte Dicke erreicht ist.
Um den Metalloxyd-Foldeffekbtransistor fertigzustellen, werden der Quellkontakt 23, der CratterkonUalrfc 29 und der Oenkenkontakt 30 in Form von Mc-fcallanschlüauen. gemäß Fig.Gf angebracht.
Obwohl im vorausgehenden Beispiel nur dio 7^i .!oaaiuw; von Pho:;ph'<rni 1 ikatgla3 bunehriebon uur-l;, n-u iLir.uiL' hi n^wi
109832/1362
BAD ORIGINAL
sen
sen, daß jedes Glas eine Konzentration der störstellen in der Glasschicht mit ähnlichen Ergebnissen bewirkt. Zum Beispiel kann auf der Halbleiteranordnung Borsilikatglas verwendet v/erden, insbesondere, wenn Bor als Dotierungsmaterial benötigt wird. Nach dem Entfernen dieser Glasschicht besitzt die zurückgelassene darunterliegende Siliciumoxydschicht ebenfalls eine niedere Konzentration an Störstellen und bewirkt somit die Schaffung eines Elementes für hohe Stabilitäts- und LeJabungsanforderungen.
Eine weitere Ausführung der Erfindung ist in den Fig.7a bis 7d dargestellt. Der ^uellbereich 24· und der 3enkenbereich 25 werden in derselben V/eise durch Diffusion gebildet, wie dies an Hand der Fig.6a bis 6d beschrieben wurde. Nach Abschluß dieses Diffusionsvorgangs wird die gesamte Oberfläche des Halbleiterkörpers 22 einer chemischen Ätzung unterzogen und die Oxyd- und Glasschichten aus den vorausgehenden Verfahrensschritten vollkommen entfernt. Auf das derart hergestellte Halbleiterelement gemäß Fig.7a. wird eine neue Siliciumoxydschicht 31 aufgebracht, die die gesamte Oberfläche des Halbleiterträgers 22 überzieht (siehe Fig.7b).
Um den wesentlichen in der jiliciiunoxydschicht 31 enthaltenen Anteil der Natriumverunreinigung zu entfernen, wird von der ■.jchichb y\ ein Oberflächenbereich in. ausreichender Dicke mt-
BAD ORIGINAL fernt
109832/1382
fernt. Dazu ist, wie "bereits erwähnt, nur die Entfernung einer Schichtdicke von 200 α notwendig, jedoch kann auch ein größerer Anteil der Schicht entfernt werden. Bei bestimmten Halbleiteranordnungen können die Metallkontakte für die einzelnen Bereiche der Anordnung direkt auf der nach dem Entfernen des ochichtanteils mit hoher Störstellenkonzentration verbleibenden Oberfläche der Schicht 3^ angebracht werden. Bei anderen Anordnungen ist es zweckmäßig, eine ."Verrschicht 32 aus einem Material, wie z.B. Siliciumnitrid, Aluminiumoxyd oder Phosphor-dotiertem Siliciumoxyd anzubringen. Es können auch andere organische oder anorganische Materialien, wie z.B. Galciumdotiertes iliciumoxyd verwendet werden, die ein Durchdringen von Natrium durch die Sperrschicht verhindern. Die sperrschicht wird auf die Oberfläche der Siliciuinoxydschicht 3*i mit für die speziell verwendete Schicht besonders geeignete Verfahren aufgebracht und bildet eine isolierende Schicht gemäß Fig.7c, die nur geringfügig verunreinigt ist und eine weitere Verunreinigung durch natrium verhindert.
In den beiden schichten 51 und 32 werden mit Hilfe eines herkömmlichen phctolithographischen Verfahrens öffnungen 30 angebracht. Um bei der Verwendung von Siliciuranitrid ale Sperrschicht cliche schneller zu durchatmen, kann phosphorite
^aure 109832/1362
SAD ORIGINAL
Säure bei einer Temperatur von 1800G verwendet werden. Mit Hilfe eines Rückflußkondensors und einer Heizanordnung kann die Konzentration der Lösung während der Ätzung relativ konstant gehalten werden.
Um den Metalloxyd-Feldeffekttransistor gemäß Fig.7d fertigzustellen, werden ein metallischer Quellkontakt 28, ein Gatterkontakt 29 und ein Senkenkontakt 30 angebracht.
Eine weitere Ausführungsform der Erfindung ist in den Fig.8a bis 8f dargestellt, die die Anwendung der Erfindung für einen bipolaren Transistor zeigen. Auf einem Siliciumträger 42 wird in herkömmlicher Weise eine isolierende Schicht 41, z.B. aus Siliciumoxid, angebracht, was in Fig.8a dargestellt ist. In der isolierenden Schicht 41 wird mit Hilfe einer photolithographischen Technik eine Öffnung 43 gemäß Fig.8b vorgesehen.
Unterhalb der Öffnung 43 wird mit Hilfe einer zweistufigen Diffusion ein Kollektorbereich 44 mit einer gegenüber dem Trägermaterial entgegengesetzten Leitfähigkeit vorgesehen. Dieser Vorgang wurde vorausgehend bereits beschrieben und ist in den Fig.8c und 8d dargestellt. Nach dem ersten Diffusionsschritt wird eine Photosilikatglasschicht 40a auf der Oberfläche der Siliciumoxydschicht 41 und eine Phosphorglasierung 40b auf der Oberfläche des durch die Öffnung 43
freiliegenden 109832/136 2
BAD ORIGINAL
freiliegenden oiliciumträgers 42 angebracht. Während des ersten Diffusionsschrittes bildet sich ein dünner diffundierter Bereich 44a gemäß Fig.8c aus. Anschließend wird die Phosphorsilikatglasschicht 40a und die Phosphorglasierung 40b durch Ätzung entfernt.
Der Träger 42 wird nunmehr in einem Ofen auf 10000G für eine Zeit gehalten, die ausreicht, um das Phosphor bis zu einer für den Kollektorbereich notwendigen Tiefe einzudiffundieren. Durch den zweiten Diffusionsschritt bildet sich auf der Oberfläche des durch die Öffnung 43 freiliegenden Siliciumträgers 42 ein Oxyd 45. Mit Hilfe der herkömmlichen lithographischen Technik wird eine neue Öffnung 46 in der Oxydschicht 45 gemäß Fig.8d angebracht.
Die Basis- und Emitterbereiche werden in der gleichen Weise wie der Kollektorbereich hergestellt, indem das durch die Diffusion verursachte Glas anschließend wieder entfernt wird und schließlich ein Aufbau gemäß Fig.8e entsteht, der einen Kollektorbereich 44, einen Basisbereich 46 und einen Emitterbereich 47 umfaßt.
In der Oxydschicht 48 werden Öffnungen 49 angebracht, durch die ein metallischer Kollektorkontakt 50, ein metallischer Basiskontakt 51 und ein metallischer Emitterkontakt 52 auf
dem 109832/1362
dem Kollektorbereich 44-, dem Basisbereich 46 und dem Emitterbereich 47 gemäE Pig.Bf angeordnet werden.
Vor dem Anbringen der Kontakte kann auf der im wesentlichen nicht verunreinigten Siliciumoxydschicht 48 eine Sperrschicht 53 gegen Natrium, z.B. aus Siliciumnitrid oder Aluminiumoxyd, angeordnet werden. Diese in Fig.9a dargestellte Sperrschicht schützt den Aufbau vor weiterer Verunreinigung. IiI der Sperrschicht 53 sowie der darunterliegenden Siliciumoxydschicht 48 werden öffnungen y\- angebracht, durch die der Kollektorkontakt 50, der Basiskontakt 51 und der Emitterkontakt 52, die jeweils aus Metall bestehen, in der bereits beschriebenen Weise angebracht werden. Die fertiggestellte Anordnung ist in Fig.9b dargestellt.
Patentansprüche
BAD ORIGINAL
109832/1362

Claims (8)

Patentansprüche
1. Verfahren zur Verbesserung der ►Stabilität einer Halbleiteranordnung gegen störende Beeinflussungen durch Ionen, in dem die Konzentration der störstellen an der Oberfläche der Anordnung abgebaut wird, dadurch gekennzeichnet, daß auf der Oberfläche des Halbleiterträgers (22) eine isolierende Schicht (21) gebildet wird, und daß ein kleiner außenliegender Anteil der isolierenden Schicht (21), der die Oberfläche des außenliegenden Anteils umfaßt und den größten Teil der Störstellen in der isolierenden Schicht enthält, entfernt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daC die isolierende Schicht (21) aus Siliciumoxyd hergestellt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dal. der außenliegende von der isolierenden Schicht entfernte Anteil 200 & dick ist.
BAD OHfGiNAL
109832/1362
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Entfernung des äußeren Anteils durch die Bildung eines als Getter für die Störstellen wirkenden Glases (2Oa) und die nachfolgende Entfernung dieses Glases erfolgt, wobei der Hauptanteil der isolierenden Schicht zurückbleibt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß für das Glas (20a) entweder Phosphorsilikatglas oder Borsilikatglas verwendet wird,
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Sperrschicht (32) auf der Oberfläche des nicht entfernten Anteils der isolierenden Schicht angebracht wird, und daß die Sperrschicht aus einem Material besteht« das eine weitere Verunreinigung der isolierenden Schicht verhindert.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß für die Sperrschicht (32) entweder Siliciumnitrid, Aluminiumoxyd, Phosphor-dotiertes Siliciumoxid oder Calcium-dotiertes Siliciumoxyd verwendet wird.
8. Verfahren nach Anspruch 1, mit den im wesentlichen eine natriumfreie isolierende Schicht gebildet wird, dadurch
109 8 32/1362 bad
gekennzeichnet, daß auf der Oberfläche des Halbleiterträgers eine isolierende Schicht 21 angebracht wird, daß auf der isolierenden Schicht ein Störstellenmaterial niedergeschlagen wird, daß die isolierende Schicht und das Störstellenmaterial für eine ausreichend lange Zeit erhitzt wird, um zu bewirken, daß das Störstellenmaterial mit einem Teil der isolierenden Schicht unter Bildung eines Glases (20a) reagiert, und daß das Glas, das einen wesentlichen Anteil des in der isolierenden Schicht enthaltenen Natriums enthält, anschließend entfernt wird.
9« Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die isolierende Schicht aus einer das Trägermaterial überziehenden Siliciumoxydschicht besteht, daß nachdem über der isolierenden Schicht ein Phosphorsilikatglas gebildet ist, die Halbleiteranordnung in einem tempers raturgeregelten Ofen angebracht und während 200 bis 400 cnr pro Minute Stickstoff unter Blasenbildung durch Phosphoroxychlorid zusammen mit 59 cnr pro Minute trockenen Sauerstoffe und 1600 cm* pro Minute trockenen Stickstoffs eingeführt werden, auf einer Temperatur von 700 bis 0X)O0C für etwa 60 bis 5 Minuten gehalten wird, wobei die genaue hierfür erforderliche Zeit in Abhängigkeit von der Temperatur durch folgende Gleichung bestimmt wird:
ORIGINAL INSPECTED
109832/1362
X2A - 1,6 χ 1(Γ6 βχρ (-1,66/KT) cm2/sec.
wobei K die Boltzmann-Konstante in eV/°K mit 0,861 χ 1Cf4, X die Tiefe der Diffusion in cm, t die Zeit der Reaktion in Sekunden und T die Temperatur in 0K ist, daß das Phosphorsilikatglas durch Ätzen mit einer Flüssigkeit, die Fluorwasserstoff enthält, entfernt wird, daß auf der zurückbleibenden Siliciumoxydschicht eine Sperrschicht (32) nach der Entfernung des Phosphorsilikatglases angebracht und die Halbleiteranordnung zur Diffusion des Phosphors in den Halbleiterträger zur Bildung eines Bereiches entgegengesetzter Leitfähigkeit erhitzt wird, und daß in der Sperrschicht Offnungen (27) angebracht werden, durch welche das Trägermaterial und die darin vorgesehenen Bereich entgegengesetzter Leitfähigkeit mit ohm'sehen Eontaktanschlüssen verbunden werden, um dadurch eine Halbleiteranordnung zu schaffen, bei der keine Kationenwanderung unter dem Einfluß der elektromotorischen Kräfte unter Bildung einer störenden Ionenbeeinflussung auftritt.
109832/1362
Leerseite
DE19681764543 1967-09-29 1968-06-25 Verfahren zur Verbesserung der Stabilitaet einer Halbleiteranordnung Pending DE1764543A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US67171067A 1967-09-29 1967-09-29

Publications (1)

Publication Number Publication Date
DE1764543A1 true DE1764543A1 (de) 1971-08-05

Family

ID=24695582

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681764543 Pending DE1764543A1 (de) 1967-09-29 1968-06-25 Verfahren zur Verbesserung der Stabilitaet einer Halbleiteranordnung

Country Status (6)

Country Link
US (1) US3632438A (de)
DE (1) DE1764543A1 (de)
FR (1) FR1571223A (de)
GB (1) GB1227779A (de)
NL (1) NL6809091A (de)
SE (1) SE338620B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2654689A1 (de) * 1975-12-03 1977-06-16 Tokyo Shibaura Electric Co Verfahren zur herstellung einer halbleitervorrichtung

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3783119A (en) * 1969-06-18 1974-01-01 Ibm Method for passivating semiconductor material and field effect transistor formed thereby
US3829888A (en) * 1971-01-08 1974-08-13 Hitachi Ltd Semiconductor device and the method of making the same
FR2228301B1 (de) * 1973-05-03 1977-10-14 Ibm
US3945856A (en) * 1974-07-15 1976-03-23 Ibm Corporation Method of ion implantation through an electrically insulative material
US4053335A (en) * 1976-04-02 1977-10-11 International Business Machines Corporation Method of gettering using backside polycrystalline silicon
AT380974B (de) * 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
JPH0614524B2 (ja) * 1984-03-01 1994-02-23 株式会社東芝 半導体装置
US4525239A (en) * 1984-04-23 1985-06-25 Hewlett-Packard Company Extrinsic gettering of GaAs wafers for MESFETS and integrated circuits
US5069740A (en) * 1984-09-04 1991-12-03 Texas Instruments Incorporated Production of semiconductor grade silicon spheres from metallurgical grade silicon particles
US4861126A (en) * 1987-11-02 1989-08-29 American Telephone And Telegraph Company, At&T Bell Laboratories Low temperature intrinsic gettering technique
US5418173A (en) * 1992-11-24 1995-05-23 At&T Corp. Method of reducing ionic contamination in integrated circuit fabrication
US5789308A (en) * 1995-06-06 1998-08-04 Advanced Micro Devices, Inc. Manufacturing method for wafer slice starting material to optimize extrinsic gettering during semiconductor fabrication
US6208071B1 (en) * 1996-12-26 2001-03-27 Canon Kabushiki Kaisha Electron source substrate with low sodium upper surface
TW390963B (en) * 1997-09-26 2000-05-21 Shinetsu Handotai Kk Method and apparatus for detecting heavy metals in silicon wafer bulk withhigh sensitivity
US7115991B1 (en) * 2001-10-22 2006-10-03 Lsi Logic Corporation Method for creating barriers for copper diffusion
US6998343B1 (en) 2003-11-24 2006-02-14 Lsi Logic Corporation Method for creating barrier layers for copper diffusion
US7910393B2 (en) * 2009-06-17 2011-03-22 Innovalight, Inc. Methods for forming a dual-doped emitter on a silicon substrate with a sub-critical shear thinning nanoparticle fluid

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3447958A (en) * 1964-03-06 1969-06-03 Hitachi Ltd Surface treatment for semiconductor devices
US3503813A (en) * 1965-12-15 1970-03-31 Hitachi Ltd Method of making a semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2654689A1 (de) * 1975-12-03 1977-06-16 Tokyo Shibaura Electric Co Verfahren zur herstellung einer halbleitervorrichtung

Also Published As

Publication number Publication date
SE338620B (de) 1971-09-13
GB1227779A (de) 1971-04-07
FR1571223A (de) 1969-06-13
US3632438A (en) 1972-01-04
NL6809091A (de) 1969-04-01

Similar Documents

Publication Publication Date Title
DE1764543A1 (de) Verfahren zur Verbesserung der Stabilitaet einer Halbleiteranordnung
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2641752C3 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE2419030A1 (de) Integrierte optische vorrichtung mit lichtwellenleiter und photodetektor, sowie verfahren zu ihrer herstellung
DE2400670A1 (de) Verfahren zur herstellung von mostransistoren
DE2425382A1 (de) Verfahren zur herstellung von isolierschicht-feldeffekttransistoren
DE1614540A1 (de) Halbleiteranordnung
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2023936C3 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1514018C3 (de) Verfahren zum Aufbringen von Schutz- und Passivierungsschichten auf Halbleiterplättchen
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2531003A1 (de) Verfahren zur ionenimplantation durch eine elektrisch isolierende schicht
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE3024295C2 (de) Ionenmessfühler und Verfahren zu dessen Herstellung
DE1514359B1 (de) Feldeffekt-Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0062725B1 (de) Verfahren zum Herstellen eines integrierten Planartransistors
DE2211709A1 (de) Verfahren zur Herstellung von Halbleitereinrichtungen
DE2738961A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung mit luftisolation
DE2439535A1 (de) Verfahren zum eindiffundieren aktiver stoerelemente in halbleitermaterialien
DE2148431C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
DE3007500A1 (de) Verfahren zum passivieren eines integrierten schaltkreises