DE2636280A1 - Anordnung aus einem substrat und mindestens einer darauf aufgebrachten schicht und herstellungsverfahren hierfuer - Google Patents

Anordnung aus einem substrat und mindestens einer darauf aufgebrachten schicht und herstellungsverfahren hierfuer

Info

Publication number
DE2636280A1
DE2636280A1 DE19762636280 DE2636280A DE2636280A1 DE 2636280 A1 DE2636280 A1 DE 2636280A1 DE 19762636280 DE19762636280 DE 19762636280 DE 2636280 A DE2636280 A DE 2636280A DE 2636280 A1 DE2636280 A1 DE 2636280A1
Authority
DE
Germany
Prior art keywords
layer
substrate
aluminum
silicon
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762636280
Other languages
English (en)
Inventor
Eugene Arthur Irene
Victor Joseph Silvestri
Stanley Zirinsky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2636280A1 publication Critical patent/DE2636280A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Amtliches Aktenzeichen:
N euanmeldung
Aktenzeichen der Anmelderin: YO 974 038
Anordnung aus einem Substrat und mindestens einer darauf aufgebrachten Schicht und Herstellungsverfahren hierfür
Die Erfindung betrifft eine Anordnung f bestehend aus einem Substrat und mindestens einer darauf aufgebrachten Schicht und ein
Verfahren zur Herstellung dieser Anordnung.
Die vorliegende Erfindung hat insbesondere Bedeutung bei Halbleiter
anordnungen f wie z.B, MISFET (Metall-Isolator-Halbleiter-Feld- ; effekttransistor)-Anordnungen, zu denen MOSFET (Metall-Oxid-Halb- '■ leiter-Feldeffekttransistor)- und MIOSFET (Metall-Isolator-Oxid- ' Halbleiter-Feldeffekttransistor)-Anordnungen gehören. Die Materialien für die Ladungsspeicherschichten, welche im Augenblick
für MOS (Metall-Oxid-Halbleiter)-und MIOS(Metall-Isolator-Oxid- j Halbleiter)-Ladungsspeicheranordnungen, welche in der Form von j Feldeffekttransistoren innerhalb eines Speiehersystems betrieben ; werden, schließen Siliciumnitrid (Si3N4) oder Aluminiumoxid j (Al2O3) ein. Diese Materialien werden beispielhaft von D. Frohman j u.a. in Proceedings IEEE, Band 58, Nr. 8, August 1970, von M.White j u.a. in IEEE Transactions, Electrochemical Division, Band ED-19, ; Nr. 12, Dezember 1972, von C.Nabor u,a. in Semiconductor Silicon, ' 1973, Edition, Electrochemical Society, Princeton, New Jersy, von ; C.Salama in Journal of the Electrochemical Society, Band 117,
Nr. 7, Seite 913 (Juli 1970) und von BaIk u.a. in Journal of the
Electrochemical Society, Band 118, Seite 1936 (1971) beschrieben,
7 0 9 8 1 0 / Π 1 2
263628Ü
Die oben angegebenen isolierenden Materialien haben eine weite ! Anwendung gefunden, da sie verschiedene günstige elektrische I Eigenschaften besitzen, welche für akzeptable Ladungsspeicheran- ■ Ordnungen benötigt werden, wie z.B. große verbotene Zwischenräume ' (gap) zwischen Leitfähigkeitsbändern, hohen Gleichstromwiderstand und hohe Durchbruchsspannung und das Vorhandensein von Energiefallen zur Ladungsspeicherung innerhalb des verbotenen Zwischenraums. Diese elektrischen Eigenschaften sind wichtig für Anordnungen, wie z.B. Festspeicher (read only oder read mostly memories), welche die Fähigkeit erfordern. Ladungen für relativ lange Zeiträume, wie z.B, mehrere Jahre, zu halten und elektrisch mit praktisch verwendbaren Spannungsimpulsniveaus, welche verträglich mit üb- [ liehen elektrischen Energiesystemen für Computer sind, veränderbar j zu sein, >
Jedoch ist die Anwendung von Si3N4 und Al3O3 etwas eingeschränkt ! worden wegen der Probleme, welche mit dem Löschen von vorher ; injizierten Ladungen durch Anlegen einer Gegenspannung zusammenhängen. Obwohl Al3O3 elektrisch bei relativ niedrigen Spannungen, ι wie z*B, solchen zwischen etwa 15 und etwa 25 Volt, beschrieben : : (written) werden kann, erfordert das Löschen, um den ursprünglicher Zustand wieder herzustellen, Spannungsimpulse bis zu etwa 35 Volt. Die Anwendung einer großen Zahl von Schreib- und Lösch(Laden u. !Entladen)-Impulszyklen endet wegen der hohen Löschspannung oft mit einem frühen Ausfall der Anordnung, Si3N4 benötigt sowohl zum j [Schreiben als auch zum Löschen Spannungsimpulse oberhalb 25 Volt, j !um brauchbare Ladungsfenster (charge windows) zu erhalten» \
\ I
Eine notwendige Eigenschaft für die Anwendung bei Langzeitspeichern ist die Fähigkeit der für die eigentliche Speicherung verwendeten Anordnung, einen vorher eingeschriebenen Ladungszustand während jdes gewünschten Zeitraums, welcher im allgemeinen mehrere Jahre beträgt, zu halten. Es ist sowohl theoretisch als auch experimentell festgestellt worden, daß wenn ein Ladungszustand einge- ! schrieben worden ist, ständig Ladung abgebaut wird, wobei die Ί
974 038 7 0 9 810/1112
■■'■-. 3 - I
; Geschwindigkeit des Abbaus außer von den Eigenschaften der La-I dungsspeicherschicht abhängt von der Dicke einer zwischen Substrat j und Ladungsspeicherschicht aufgebrachten Oxidschicht, welche bei- j
j spielsweise aus Siliciumoxid besteht, der Ladungsmenge, welche in . ; die Ladungs spei eher schicht injiziert worden ist, und von den '■ j besonderen elektronischen Eigenschaften der Ladungsspeicherschicht, j welche von deren chemischer Zusammensetzung abhängen. Wegen der Einzelheiten wird auf S, Zirinsky, "Charge Transfer Properties of ; I MNOS Structures as Influenced by Processing Parameters", AIME, !
ί .
iElectronic Materials Division Meeting, Boston, Massachusetts, |
Paper No. C3, September 1974,Journal of Electronic Materials, \
: Plenum Press, New York, Juni 1975, Band 4, Nr, 3, Seite 591 und ' auf L,Ludkvist u.a., Solid State Electronicsf Band 16, Seite 811
! (1973) verwiesen,
;Eine Methode um das Speicherungszurückhalteverhalten einer spe- j ι ■ ■ i
Jziellen Anordnung zu kennzeichnen, ist die Spezifizierung der ;
,Geschwindigkeit des Ladungsverlustes pro Zeitdekade (Volt pro >
; Zeitdekade) , nachdem anfänglich auf ein spezifiziertes Ladungs- '·
niveau (anfängliche Voltzahl) aufgeladen worden ist, Sowohl ;
IAl2O3 als auch Si3N4 zeigen eine lineare Verlustrate pro Zeitde- !
!kade, wobei der Ladungsverlust im allgemeinen eine Millisekunde j
Inach der Anwendung des Schreibimpulses einsetzt. j
!Wird anfänglich auf ein Ladungsniveau im Bereich zwischen +4 und I :+5 Volt aufgeladen, wird die Entladung mit einer Geschwindigkeit zwischen 0,25 und o,35 Volt pro Zeitdekade vor sich gehen. Nach ! Zeiträumen zwischen 1 und 10 Jahren (10 bis 11 Zeitdekaden) wird J das übriggebliebene Ladungsniveau im Bereich zwischen 1 und 1,5 j ■Volt liegen, was nicht als akzeptabel für die Anwendung bei Spei- ] 'ehern angesehen wird. Werden höhere Ladungsniveaus eingeschrieben, '■ so wird dadurch dieses Problem nicht gelöst, weil dann höhere La-. i dungsverlust-Geschwindigkeiten beobachtet werden, wobei sich dann j nach den oben genannten Zeiträumen dieselben Ladungsniveaus, wie \ oben, einstellen. Niedrigere Ladungsverlust-Geschwindigkeiten können nur erhalten werden, indem die Oxidschicht relativ dicker
YO 974 038 70 9810/11 M
gemacht wird. Dies, jedoch verlangt dann den Gebrauch von übermäßig hohen Einschreibspannungen, welche einen frühen Ausfall der Anordnung verursachen, wenn der Schreib- und Lösch-Impulszyklus ofIj: durchlaufen worden ist.
Es ist die Aufgabe der Erfindung, eine Anordnung mit einer Ladungs-f :Speicherschicht, welche ein Schreiben und Löschen von Ladung unter; \Anlegung möglichst geringer Spannungen erlaubt, und ein Verfahren '' I
anzugeben, mit dem eine solche Anordnung in einem fabrikmäßigen Rahmen reproduzierbar und mit vorher festgelegten Eigenschaften ί hergestellt werden kann, \
Der erste Teil dieser Aufgabe wird mit einer Anordnung der eingangs genannten Art mit den Merkmalen des Anspruchs .1 gelöst,
Die erfindungsgemäße Anordnung benötigt bei ihrer Anwendung als elektrisch veränderbares Schreib-Lösch-Spannungs-Fenster (writeerase-voltage window) im Vergleich zu Anordnungen gemäß dem Stand der Technik geringere Spannungen zum Einschreiben und Löschen Von Ladungen, Diese erfindungsgemäßen Anordnungen haben auch .verglichen mit den Anordnungen gemäß dem Stand der Technik reduzierte Spannungserfordernissef um ein stabiles Speicherspannungs-Fenster (memory-voltage-window) aufrechtzuerhalten,
,Besonders ausgeprägt sind diese vorteilhaften Eigenschaften, wenn in der auf dem Substrat aufgebrachten Schicht zwischen etwa 50 und etwa 57 Atom % Stickstoff, zwischen etwa 5 und etwa 30 Atom % Aluminium und zwischen etwa 20 und etwa 40 Atom% Silicium, bezogen auf die Gesamtatomzahl der drei Elemente enthalten sind. Dabei ist es' günstig, wenn die Schicht zwischen etwa 50 und 1000 S dick ist.
Die günstigen Eigenschaften der erfindungsgemäßen Anordnung lassen sich besonders dann ausnutzen, wenn es sich bei dem Substrat um ein Halbleitersubstrat handelt. In vorteilhafter Weise ist in diesem Fall die Anordnung so ausgebildet, daß das
YO 974 038 703810/1112
Halbleitersubstrat bis auf Bereiche, welche zu einem zweiten
Leitfähigkeitstyp gehören, einem ersten Leitfähigkeitstyp angehören und daß durch die Schicht bzw. die Schichten auf dem ; Substrat hindurch ohm'sche elektrische Kontakte zu festgelegten ! Bereichen des Substrats und ggf. auf der Schicht bzw. den Schichten eine oder mehrere isolierte Elektroden ausgebildet sind.
Befinden sich zwischen dem Substrat und der Schicht noch eine
isolierende Zwischenschicht und auf der Schicht noch eine isolierende Abdeckschicht mit geringer Leitfähigkeit, dann hat
die erfindungsgemäße Anordnung bei ihrer Anwendung in Langzeit-.Speichern noch wesentliche weitere Vorteile gegenüber Anordnungen gemäß dem Stand der Technik. Langzeitspeicher sollen - wie
oben ausgeführt - eine eingeschriebene Ladung mehrerer Jahre
halten« Die Zwischenschicht zwischen Substrat und Ladungsspeicherschicht verhindert ein schnelles Abfließen der Ladung und ' zwar um so mehr, je dicker diese isolierende Isolierschicht ist.
Dabei liegt der Beginn des Abfließens wesentlich später als bei ; bekannten Anordnungen, Mit der Dicke der Schicht nimmt auch das
Ladungsniveau zu, bis zu dem der Ladungsverlust eintritt. Mit : der Dicke der Zwischenschicht nehmen aber auch die zum Einschrei- :
ben und Löschen der Ladungsspeicherschicht notwendigen Spannungen |
i zu. Solche erhöhten Spannungen führenfwenn der Schreib-Löschzyklus j
häufig wiederholt wird, bei bekannten Anordnungen bald zu j
einem Ausfall einer solchen Anordnung, Die erfindungsgemäße j
Aluminium, Stickstoff und Silicium enthaltenede Ladungsspeicher- | schicht benötigt jedoch zum Einschreiben und Löschen so geringe
Spannungen, daß eine Erhöhung der Zwischenschichtdicke zur
Erzielung eines günstigen Langzeitverhaltens vorgenommen werden j kann, ohne daß die zum Einschreiben und Löschen notwendigen
Spannungen so hoch werden, daß die Anordnung bei häufigem Durch- !
laufen des Einschreib- und Löschzyklus ausfällt, '
In vorteilhafter Weise besteht die isolierende Zwischenschicht
aus Siliciumoxid und die isolierende Abdeckschicht aus Al3O3 oder
Si3N4.
YO 974 038 . 7 09810/11 1S
:Der zweite Teil der Aufgabe, nämlich die Herstellung der erfin- ; •dungsgemäßen Anordnung läßt sich mit einem Verfahren der eingangs j
!genannten Art mit den Merkmalen des Anspruchs 8 lösen. !
•Der apparative Aufwand bei der Durchführung des Verfahrens hält sich in dem beispielsweise in der Halbleitertechnik üblichen Rahmen. Die Reaktionsapparatur läßt sich für die Fabrikation großer und kleiner Stickzahlen auslegen. In jedem Fall ist gewährleistet, daß die Dicke und die Zusammensetzung der Schicht auf einem Substrat und innerhalb einer Charge homogen sind.
In vorteilhafter Weise läßt sich das Aufwachsen der Schicht ■ ■steuern, wenn das Volumverhältnis von Trägergas zur Mischung aus den Verbindungen in der Reaktionszone zwischen etwa 10 ; 1 und etwd. 100 ; 1 eingestellt wird.
Einen guten Kompromiß zwischen der vernünftigen Steuerbarkeit des Verfahrens und akzeptablen Aufwachszeiten stellt es dar, wenn die lineare Gasflußgeschwindigkeit in der Reaktionszone izwischen etwa 5 und etwa 75 cm pro Sekunde eingestellt wird«
I ■
pine brauchbare Aufwachsgeschwindigkeitf ohne daß die Substrate und die Reaktionsapparatur zu starken Belastungen ausgesetzt herden, ist gegebenf wenn das Substrat bzw,die Substrate in der fleaktionszone auf eine Temperatur im Bereich zwischen etwa 700
i Q
find 1000 C erhitzt werden.
Es ist vorteilhaftf als Trägergas mindestens ein Gas der Gruppe Wasserstofff Stickstoff, Argon oder Helium zu verwenden.
Es ist günstig, als N-Verbindung mindestens eine Verbindung aus «Her Gruppe Ammoniak, primäre und sekundäre Amine und Hydrazin, ils Al-Verbindung mindestens eine Verbindung aus der Gruppe Aluminiumhalogenide, Aluminiumalkoholate, Trialky!-Aluminiumverbindungen, Alkylaluminium-Halogenide und Dialkylaluminium-Halogenide und als Siliciumverbindung mindestens eine Verbindung
YO 974 038 7 0 9 810/1112
263628Ü
aus der Gruppe Silan und Silicium-Halogenide zu verwenden. Dabei ' hat es sich als besonders vorteilhaft ergeben, wenn eine Mischung j aus Ammoniak, Aluminiumchlorid und Silan verwendet wird. [
Zur Herstellung einer Anordnung, welche ein Halbleitersubstrat mit! Bereichen, welche sich in ihrem Leitfähigkeitstyp unterscheiden, ; enthält und welche ohm'sche elektrische Kontakte zu festgelegten ! Bereichen des HalbleiterSubstrats und ggf. auf der aufgebrachten ( Schichten bzw, den aufgebrachten Schichten eine oder mehrere iso- ί lierte Elektroden aufweist, ist es vorteilhaft, wenn nach dem Her-: stellen mindestens einer Schicht auf dem Substrat mittels der j bekannten Ionenimplantation oder Diffusionsverfahren die Bereiche vom zweiten Leitfähigkeitstyp erzeugt werden und schließlich nach !bekannten Methoden die elektrischen Kontakte hergestellt werden.
Die Erfindung wird anhand von in den Zeichnungen erläuterten Ausführungsbeispielen beschrieben. Es zeigen:
jFig, 1 in schematischer Darstellung eine Vorrichtung f \ mit der das erfindungsgemäße Verfahren durchge-
■ führt werden kann,
j Fig. 2 in schematischer Darstellung im Querschnitt eine
MOS-Feldeffekttransistoranordnung, welche gemäß dem erfindungsgemäßen Verfahren hergestellt worde^i ist und
;Fig. 3 ein Flußdiagramm von Verfahrensschritten, mit j I denen eine Halbleiteranordnung hergestellt werdenj
• kann, ί
Fig. 1 ist eine schematische Darstellung einer zum chemischen * ;-Niederschlagen aus der Dampfphase geeigneten Vorrichtung, in der das erfindungsgemäße Verfahren durchgeführt werden kann. In der 1 ist das Reaktionsrohr mit der Nr. 1 bezeichnet, welches mittels eines Dreizonenwiderstandsofens 27 geheizt wird und aus einem Quarzrohr mit doppelter Wandung besteht, wobei die beiden Rohr-
YO 974 038 7098 10/ 1 1. 1 S
Wandungen mit den Nrn, 2 und 3 bezeichnet werden. In der speziellen gezeigten Ausführungsform ist das innere Rohr etwa 101,6 cm lang und hat einen Durchmesser von etwa 50,8 mm. Zwischen der äußeren und der inneren Wandung des Glasrohrs wird ein Stickstoffstrom, welcher durch das Rohr 4 zuströmt, aufrechterhalten, um eine Entglasung der Reaktionsrohrwand und die Eindiffusion von Verunreinigungen in das Rohr zu verhindern.
Mit der Zahl 5 wird ein Einlegrohr aus Quarz bezeichnet, welches, wenn notwendig, ohne weiteres ausgewechselt werden kann. Die Nr. bezeichnet einen Substrathalter aus Quarz, und die Nr, 7 ein Quarzrohr, welches mit dem Substrathalter aus Quarz entlang dessen Längsachse verschmolzen ist. Das Quarzrohr 7 wirkt als unterstützender Stab und kann durch die Dichtung 8, welche mit der Endkappe 9 verbunden ist, hin und her verschoben werden, um auf diese Weise eine genügende Flexibilität bei der Positionierung des Substrats zu erreichen. Die Nr, 10 bezeichnet ein Platin/Platin mit 10 % Rhodium-Thermoelement, welches innerhalb des Quarzrohrs 7 sich befindet, und dazu dient, die Temperatur des Ofens im mittleren Bereich, wo sich die Substrate befinden, zu messen.
Es sei klargestellt, daß auch andere Typen von Reaktionsζonen verwendet werden können. Beispielsweise kann induktiv mit Radiowellen oder mit einer Quarzjodlampe ebenso geheizt werden wie mit den oben offenbarten Heizungstypen, Der spezielle Typ der Reaktionskammer, in welcher die Schritte des erfindungsgemäßen Verfahrens durchgeführt werden, ist nicht kritisch.
Mit der Nr. 11 sind die Substrate bezeichnet, auf welchen die Aluminium, Stickstoff und Silicium enthaltende Schicht niedergeschlagen werden soll. Bevorzugt besteht das Substrat aus einem Halbleitermaterial. Insbesondere kann das Substrat aus irgend einem der bekannten Halbleitersubstrate bestehen, welche einem ersten Leitfähigkeitstyp angehören, und eine aktive dotierende Verunreinigungen von einem ersten Typ enthalten.
YO 974 038 7098 ID/ 1 1 1 2
Beim Diskutieren einer Herstellungsmethode für Halbleiter, bei welcher das beschriebene Verfahren bevorzugt angewandt wird, wird die übliche Terminologie, welche in der Transistortechnologie wohl bekannt ist, benutzt werden. Wird von Konzentration gesprochen, so ist damit diejenige von Majoritäts- oder Minoritätsträgern gemeint .
Mit "Träger" sind die freien Löcher oder Elektronen, welche für den Stromdurchgang durch ein Halbleitermaterial verantwortlich sind, gemeint. Der Ausdruck "Majoritätsträger11 wird für Löcher in Material vom p-Typ und für Elektonen im Material vom η-Typ verwendet. Mit dem Ausdruck "Minoritätsträger" sollen Löcher im Material vom η-Typ oder Elektronen im Material vom p-Typ bezeichnet werden. Bei den gebräuchlichsten Halbleitermaterialien, welche heutzutage bei Transistorstruktüren benutzt werden, beruht die Trägerkonzen- j tration im allgemeinen auf der Konzentration der "wesentlichen Verunreinigung" ("significant impurity"), Darunter versteht man solche Verunreinigungen, welche Leitfähigkeitseigenschaften echten ■ Halbleitermaterialien mitteilen.
Wenn nichts anderes gesagt ist, so bezieht sichf wenn im folgenden von einer Verunreinigung vom ersten Typ und von einer Verunreinigung vom zweiten Typ gesprochen wird, der "erste Typ" auf Material vom ; n- oder vom p-Typ und der "zweite Typ" auf das andere Material, D.h., wenn der erste Typ ρ ist, dann ist der zweite Typ η und wenn der erste Typ η ist, dann ist der zweite Typ p. Wenn beispielsf· yreise gesagt wird, daß ein Bereich eine bestimmte Konzentration ■ einer Verunreinigung vom p-Typ enthält, so ist damit gemeint, daß !
die "wesentliche Verunreinigung" vom p-Typ ist und daß die Majori- I
tätsträger Löcher sind.
Zu den geeigneten Substraten gehören Silicium, Germanium, Gallium-Arsenid oder andere IH-V, H-V oder H-VI Halbleitermaterialien, Die im folgenden verwendeten Ausdrücke "dielektrisches Substrat" und "Halbleitersubstrat" beziehen sich auf dielektrische oder
YO 974 038 7098 i 0/ 1 1 1 2
-ίο- 263628Ü
Halbleitermaterialien an sich oder auf eine Schicht aus Halbleitermaterial auf einer nicht leitfähigen bzw. isolierenden Unterlage. Die Dicke und Leitfähigkeit des Substrats sind nicht beson- j ders kritisch und hängen davon ab, wozu das fertige Produkt im = besonderen verwendet wird, und sind hauptsächlich bestimmt durch wirtschaftliche und praktische Überlegungen. Beispielsweise kann das Substrat zwischen etwa 25,4 μ und etwa 1,27 mm dick sein.
Ein Beispiel einer Verunreinigung vom p-Typ in Silicium oder : Germanium ist Bor. Zu den Verunreinigungen vom η-Typ in Silicium und Germanium gehören Arsen und Phosphor, Wie in der Fig. 1 beispielhaft gezeigt istf wird eine Vielzahl von Substraten benutzt, * Die Substrate können vorgereinigt werden, wobei ein Reinigungsverfahren f wie es von Kern u,a, in dem R.C,A, Review r Band 31 f Seite 187 (.197Q) diskutiert wird, benutzt werden kann, und können dann waagrecht auf den Substrathalter zum Niederschlagen einer | Schicht geladen werden.
Die Aluminiumverbxndung r welche in der Lage istf bei den Bedingungen in der Reaktionszone reaktivesf gasförmiges Aluminium bereitzustellen, wird durch die Leitung 12 in die Reaktionskammer geleitet. Die Eigenschaften der Aluminiumverbindung machen es möglicherweise notwendig, daß die Leitung 12 geheizt wird und chemisch widerstandsfähig ist, Die Aluminiumverbindung wird von einem Behälter und einem Verdampfer 13 aus, welche aus rostfreiem Stahl oder einem anderen chemisch widerstandsfähigen Material bestehen, durch die Leitung 12 zu der Reaktionszone geleitet, Die Aluminiumverbindung kann jede Aluminium enthaltende Verbindung sein, soweit sie in der Lage ist, gasförmiges Aluminium, j welches unter den in der Reaktionszone herrschenden Bedingungen ; mit den anderen gasförmigen Materialien reagiert. Wenn es erwünscht ist, können auch Mischungen aus Aluminiumverbindungen j benutzt werden. Zu den Beispielen von geeigneten Aluminiumver- J bindung gehören: Aluminiumhalogenide, wie Aluminiumchlorid (AlCl3) ,! Aluminiumbromid (AlBr3) und Aluminiumjodid; Trialkylaluminiumver- !
YO 974 038 7 0 9810/111
263628Ü
- 11 bindungen, wobei die Alkylgruppe im allgemeinen zwischen 1 und
"etwa 6 Kohlenstoffatome enthält, wie Trimethylaluminium, Triäthyl-; aluminium, Tri-n-propylaluminium und Tri-n-butyläluminium; Aluminiumalkoholate, wie solche der Formel Al(OR)3, wobei R für eine Alkylgruppe mit 1 bis etwa 6 Kohlenstoffatome steht, zu denen Aluminiumisopropylat, Aluminium-n-Butylat, Aluminiumäthylat gehören; und Alkylaluminiumhalogenide und Dlalkylaluminium-Halogenide, wobei die Alkylgruppe im allgemeinen zwischen 1 und etwa 6 Kohlenstoff atome enthält und zu denen Alurniniumdiäthylchlorid gehört» Die bevorzugten Aluminiumverbindungen sind die Aluminiumhalogenide, von welchen das Aluminiumchlorid (AlCl-.) das bevorzugteste ist. :
Ein Trägergas für die Aluminiumverbindung wird von unten in den Verdampfer über die Leitung 14 eingeleitet. Als Gase, die geeignet sind, die Aluminiumverbindung ebenso wie auch die Stickstoff- und die Siliciumverbindung in die Reaktionszone zu transportierenf werden im allgemeinen Wasserstoff, Stickstoff und die Inertgase, wie z.B. Argon und Helium verwendet. Wenn es erwünscht ist, : können auch Mischungen von Trägergasen verwendet werden. Die bevorzugten Trägergase sind Wasserstoff und Stickstoff, wobei Stick- J stoff das bevorzugteste ist. Die Nr. 16 bezeichnet Ventile, wel- ' ehe den Fluß des Träger-Gases und/oder der Aluminiumverbindung ; regulieren. Der Verdampfer kann innerhalb des Ofens 17 erhitzt Werden, Als nächstes wird die Aluminiumverbindung durch die mit der Nr. 12 bezeichneten erhitzten Leitungen 12 geleitet. Die Temperatur in den Leitungen kann zwischen etwa 100 und etwa : 200 0C gehalten werden, wobei die bevorzugte Temperatur, wenn kluminiumhalogenide verwendet werden, zwischen etwa 115 und etwa ; 150 0C liegt. Mit Nr. 15 ist eine Ausstoßleitung bezeichnet, die es erlaubt, den Fluß der Aluminiumverbindung vor ihrer Einführung in die Reaktionszone einzustellen.
. Das Trägergas, die Stickstoffkomponente, welche in der Lage ist, reaktiven Stickstoff zu liefern, und die Sliliciumverbindung, welche in der Lage ist, reaktives Silicium zu liefern, werden
YO 974 038 709 810/1112
durch die Leitungen 18, 19 bzw. 20 in die Leitung 21 geleitet
und dort vorgemischt. Zusätzlich bilden das Ventil 22 und die !
Leitung 23 einen Gasausstoß, durch welchen die Gase vor der j
Einleitung in die Reaktionszone weggeleitet werden können. Äußer- '
dem kann, wenn dies erwünscht ist, ein zusätzlicher Trägergas- ι
strom durch die Reaktionszone mittels einer zusätzlichen Träger- ■
gaszuleitung 24 aufrechterhalten werden. Das Ventil 25 kontrol- :
liert den Trägergasfluß in der Leitung 24. :
Die Stickstoffverbindung kann aus irgend einer Stickstoff enthal-
tenden Verbindung bestehen, vorausgesetzt, daß sie in der Lage ist;, gasförmigen Stickstoff bereitzustellen, welcher unter den Be- ■ dingungen in der Reaktionszone mit den anderen gasförmigen Ma- ;terialien reagieren kann, Wenn dies erwünscht ist, können Mischungen aus Stickstoffverbindungen verwendet werden, Zu den Beispielen geeigneter Stickstoffverbindungen gehören Ammoniak, 'primäre Amine r sekundäre Amine und Hydrazine, Die bevorzugte { Stickstoffverbindung ist Ammoniak.
,Als Siliciumverbindung kann irgend eine Silicium enthaltende Ver- , !bindung dienen, sofern sie in der Lage ist, gasförmiges Silicium, I welches mit den anderen gasförmigen Materialien unter den Bedingungen, welche in der Reaktionszone herrschen, reagieren kann, \
t ;
j Wenn dies erwünscht istf können Mischungen von Siliciumverbin- j düngen angewandt werden, ;
Beispiele einiger geeigneter Siliciumverbindungen schließen Silan '· j (SiH4) und Siliciumhalogenide, wie Chlorsilan, Dichlorsilan, Trichlorsilan, Siliciumtetrachlorid, Siliciumhexabromid und Siliciumhexachlorid ein.
Die bevorzugte Siliciumverbindung ist Silan. Das Verhältnis des \Trägergasvolumens zum Gesamtvolumen der Aluminiumverbindung, Stickstoffverbindung und Siliciumverbindung in der Reaktionszone liegt zwischen etwa 10:1 und etwa 100:1. Zusätzlich ist die lineare Gasstromgeschwindigkeit des Trägergases und der reaktiven
YO 974 038 7 0 9 8 i 0 / 1 1 12
Gase in der Reaktionszone im allgemeinen zwischen etwa 5 und etwa 75 cm pro Sekunde. Die relativen Mengen der Aluminiumver- :bindung, der Stickstoffverbindung und der Siliciumverbindung werden so ausgewählt, daß die gewünschten relativen Mengen von Aluminium-, Stickstoff- und Siliciumatomen in der aufgebrachten Schicht erzielt werden. Die relativen Mengen der drei Elemente in der aufgebrachten Schicht können leicht von Fachleuten auf dem hier in Frage stehenden Gebiet, welche die vorliegende Beschreibung kennen, ohne zusätzliche, ,unangemessene Versuche ermittelt werden.
;Die unten stehende Tabelle I zeigt anhand einiger Beispiele relative Strömungsgeschwindigkeiten zwischen Aluminiumchlorid und Silan und andere Reaktionsbedingungen f welche befolgt werden können, um Schichten des hierin offenbarten Typs herzustellen.
TABELLE
I*
Ungefähre Zusammensetzung der niedergeschlagenen Schicht
Al
Si
(D 6 Strömungs-
geschwindigk
1 % SiH4
(cc/min)		 38,0 56 .0
U2) 14 800 30,5 55 ,5 :
(3) 27 600 20.0 53 .0 i
N2-FIuB
durch die
AlCl3-QUeIIe
(cm/min)		 235 'verhältnis
SiH./AlCl,
fr «3		 Strömungs-
geschwin-
digk. NH3
(cc/min)		 Strömungs- ■
ges chwindigk .i
des N2-Trä- j
gergases j
(Liter/min) i
(D 225 3,2 600 14
(2) 225 2.4 600 14
(3) 225 0,95 600 14
YO 974 038
7 0 9 810/1112
ι *Die Temperatur des Substrats ist etwa 900 0C, die Ver-ί dampfungstemperatur von Aluminiumchlorid ist etwa 130 C,
• Es wird angenommen, daß die niedergeschlagenen Schichten erhalten werden, indem die folgenden Gleichgewichtsreaktionen,, in denen Ammoniak, Silan und Aluminiumchlorid als beispielhafte Reaktions- : teilnehmer verwendet werden, ablaufen:
3SiH4 + 4NH3 ν=» Si3N4 + 12H2 (1)
AlCl3 + NH3 v=^ AlN + 3HCl (2)
Die Temperatur des Substrats in der Reaktionszone während des Niederschiagens der Schicht liegt im Bereich zwischen etwa 500 und etwa 1300 C und bevorzugt im Bereich zwischen etwa 700 und ;etwa 1000 0C,
Die gemäß der Erfindung hergestellten Schichten sollten zwischen etwa 50 und etwa 57 Atom% Stickstoff, zwischen etwa 5 und etwa '. 30 Atom% Aluminium und zwischen etwa 20 und etwa 40 Atom% SiIi-•cium enthalten. Die Atom% von Stickstoff, Aluminium und Silicium
I basieren auf der Gesamtzahl der Stickstoff-r Aluminium- und i Siliciumatome in der Schicht, Zusätzlich können die Schichten
■andere Atome in solchen Mengen enthalten, welche die Schicht j nicht ungünstig in einem unerwünschten Ausmaßf z,B, in den Verunjreinigungsniveaus, beeinflussen. Es wird jedoch bevorzugt, daß ;die Schichten im wesentlichen - wenn nicht vollständig - aus AIu-[minium, Stickstoff und Silicium zusammengesetzt sind. Die rela- ;tive Dicke der niedergeschlagenen Schicht kann über einen großen :Bereich variieren und hängt in erster Linie von der späteren j Benutzung der Anordnung und von praktischen und wirtschaftlichen j Überlegungen ab. Von besonderem Interesse sind solche Schichten, ;welche zwischen etwa 50 und 1000 8 dick sind. Nachdem die Schicht niedergeschlagen worden ist, kann ihre Dicke und ihr Brechungsindex ellipsometrisch gemessen werden. Einzelheiten des Meßverifahrens wurden von S. McCrackin u,a. im Jorurnal Reserach of the
YO 974038 709810/1112
Nation Bureau of Standards, Academy of Physics and Chemistry, 67A[4] 363 (1963) beschrieben.
Die Fig. 2 stellt eine schematische Darstellung einer MIOSFET (Metall-Isolator-Oxid-Halbleiter)-Anordnung, welche unter Anwendun des erfindungsgemäßen Verfahrens hergestellt werden kann, dar. Die Nr, 30 in der Fig. 2 bezeichnet das Substrat, welches bevorzugt aus Silicium besteht, welches eine Verunreinigung vom ersten I Typ enthält. Die Nm, 31 und 32 bezeichnen ausgewählte Bereiche, !welche Verunreinigungen eines zweiten Typs enthalten* Die Nr, 33 !bezeichnet eine isolierende Oxidschicht, wie z.B, eine Silicium-I oxidschicht, welche auf dem Siliciumsubstrat erzeugt werden kann, indem das Siliciumsubstrat so lange oxydiert wird, bis die gelwünschte, vorher festgelegte Tiefe erreicht ist. In der gezeigten speziellen Ausführungsform kann die Siliciumoxidschicht zwischen 'etwa 25 und etwa 50 R dick sein. Die Nr, 34 bezeichnet die Schicht I oder den Film, welcher Aluminium, Stickstoff und Silicium enthält !und als Ladungsspeicherschicht dienen soll. Die Nr. 35 bezeichnet ;eine isolierende Schicht, beispielsweise aus Al3O3 oder Si3N4, welche im vorliegenden Fall bevorzugt zwischen etwa 300 und etwa ! 600 8 dick ist. Die Nm. 36, 37 und 38 bezeichnen die Quellen-, di 'Gate- bzw. die Senkenelektrode, Es sei angemerkt, daß die Quellen-I und die Senkenelektrode einen ohm'schen elektrischen Kontakt zum >Substrat haben.
Die Fig. 3 illustriert eine Folge von Verfahrensschritten, welche benutzt werden können, um MIOSFET-Anordnungen, welche die besonde-{ ren Aspekte der vorliegenden Erfindung benutzen, herzustellen, Der] Schritt 3A in der Fig. 3 bezeichnet die Bereitstellung eines Halbleitersubstrats vom ersten Leitfähigkeitstyp, wobei entsprechend bekannter Verfahren zur Bereitstellung von Halbleitersubstraten vorgegangen werden kann. Beispielsweise sind die Verfahren, welche in den US-Patenten 3 655 457 und 3 770 516 beschrieben sind, für die Herstellung des Substrats geeignet, bzw. dabei anwendbar. Ein spezieller Substrattyp, welcher angewandt werden kann, besteht aus einem Siliciumsubstrat mit p- oder η-Leitfähigkeit, welches
YO 974 038 7 0981 0/1112
j bevorzugt einen spezifischen Widerstand zwischen etwa 0,5 und etwa' 5 Ohm cm hat. Im nächsten Schritt wird das Substrat mit einer Oxidj-
<schicht versehen, um auf diese Weise bei FET-Anwendungen die '
I dielektrische Schicht des Gates bereitzustellen. In den Fällen, j
in denen ein Silicium-Halbleitersubstrat angewandt wird, ist es \
j vorteilhaft, eine Siliciuiadioxidschicht zu verwenden, welche } ;auf dem Substrat mittels thermischer Oxydation des Substrats
erzeugt werden kann, wobei bis in eine vorher festgelegte Tiefe . ■ oxydiert wird, um die gewünschte Oxiddicke zu erzielen.
Im nächsten Schritt kann die aktive Verunreinigung von einem
,zweiten Typ in vorher ausgewählte Bereiche des Substrats unter
\Anwendung irgend eines der wohlbekannten Verfahren gemäß dem
'Stand der Technik eingebracht werden. Das Ergebnis zeigt der
Schritt 3C, Zu den genannten Verfahren gehören die Ionenimplantation und die thermische Diffusion. Eine vollständigere Diskussion der Ionenimplantation findet sich in den US-Patenten ;
;3 655 457 und 3 770 516. j
;Als nächstes wird, wie im Schritt 3D gezeigt ist, die Aluminium r \ Stickstoff und Silicium enthaltende Schicht auf der oberen Oberflä-f :Che der Oxidschicht mittels des oben beschriebenen, bei hohen I Temperaturen ablaufenden chemischen Niederschlagverfahrens aus j !der Gasphase aufgebracht. Im nächsten folgenden Schritt 3E wird i eine Isolierschicht aus Al3O3 oder Si3N4 mit niedriger Leitfähig- ι ikeit auf die obere Fläche der Aluminium, Stickstoff und Silicium ' !enthaltenden Schicht aufgebracht, wobei im Stande der Technik J •wohlbekannte Verfahren, wie chemisches Niederschlagen aus der
Dampfphase oder ähnliche angewandt werden. Im nächsten in der
Fig. 3 gezeigten Schritt wird geätzt, bzw, durch Entfernung von
ausgewählten Bereichen der Oxidschicht 33 f der Aluminium, Stickstoff und Silicium enthaltenden Schicht 34 und der isolierenden Schicht die Voraussetzung geschaffen, um ohm'sche elektrische Kontakte
zwischen den anschließend aufzubringenden elektrischen Kontakten
aus Metall und dem Substrat herzustellen. Der Schritt 3F illustriert
YO 974 038 7 09810/1112
263628Ü
das Aufbringen einer Vielzahl von Elektroden an vorher ausgewählten Plätzen, wobei eine vorher bestimmte Anzahl von diesen Elektroden mit vorher ausgewählten Bereichen des Substrats in ohm1sehen elektrischen Kontakt gebracht werden, wodurch die Halbleiteranordnung geschaffen wird.
Es sei klargestellt, daß mittels der hier beschriebenen Verfahrens Anordnungen mit groß angelegter Integration (LSI(large scale integration) ) hergestellt werden können, indem den hier beschriebenen Verfahrensschritten gefolgt wird und indem beispielsweise eine Vielzahl von Quellen, Senken und Gates für MIOSFETs bereitgestellt werden.
Zusätzlich sei klargestellt f daß verschiedene der Verfahrensschritte untereinander ausgetauscht werden können, solange das Endprodukt erhalten wird. Beispielsweise kann die Einführung der dotierenden Verunreinigung vom zweiten Typ in die vorher ausge- , wählten Bereiche des Substrats vorgenommen werden, nachdem die Schicht 34 oder 35 aufgebracht worden ist, und nicht schon, wie gezeigt, im Schritt 3C, Es wäre auch möglich, die vorher festgelegten Bereiche jeweils nach dem Aufbringen der entsprechenden Schicht wegzuätzenf anstatt alle Schichten in den vorher festgelegten Bereichen auf einmal wegzuätzen f nachdem die drei verschiedenen Schichten aufgebracht worden sind. Zusätzlich sei angemerkt, daß es sowohl möglich ist, alle drei Schichten unter Verwendung einer Ätzlösung wegzuätzen, als auch - wenn notwendig verschiedene Ätzlösungen zu verwenden. Beim Entfernen der Materialien werden Methoden angewandt, welche im Stand der Technik wohl bekannt sind und deshalb in der vorliegenden Anmeldung nicht im Detail besprochen werden müssen. Beispielsweise kann ein Photolack oder eine Elektronenstrahl empfindliche Zusammensetzung mittels konventioneller Aufbringtechniken, wie z.B. Sprühen, Tauchen, Aufschleudern und ähnlichem auf die Unterlage aufgebracht werden. Der Gegenstand wird dann durch eine dem gewünschten Muster entsprechende Maske belichtet, wobei bekannte Techniken, wie z.B. UV-Licht-, Elektronenstrahl- oder Röntgenstrahltechniken
YO 974 038
709810/ 1112
angewandt werden. Beim Entwickeln mittels bekannter Techniken werden im Fall eines positiven Lacks die belichteten Bereiche und im Fall des negativen Lacks die unbelichteten Bereiche durch Ätzen oder Auflösung in einer geeigneten Flüssigkeit entfernt. Anschließend werden die Oxidschichten in den nicht von Lack abgedeckten Bereichen entfernt, indem in einer geeigneten Zusammensetzung, welche den abdeckenden Lack nicht beeinträchtigt, aber die Oxidschichten entfernt, geätzt wird. Zu den Beispielen von geeigneten Ätzlösungen gehören wässrige Lösungen von gepufferter Flußsäure.
Halbleiteranordnungen des in der Fig. 2 gezeigten Typs, welche entsprechend der Erfindung hergestellt worden sind, werden mit Anordnungen verglichen, welche Schichten verwendetf welche nicht unter den Schutzbereich der Erfindung fallen. In der folgenden Tabelle II sind die elektrischen Schreib-Löschdaten, welche bei diesem Vergleich erhalten worden sindf aufgelistet.
YO 974 038 7 09810/1112
TABELLE II
Vergleich der elektrischen Schreib-Lösch-Daten von Anordnungen mit Al , N und Si enthaltenden Schichten mit Daten von Anordnungen, welche Schichten aus Si und N oder Si, N und 0 oder Al und 0 enthalten
Struktur
Schreibspannung CSpannungsimpulsbreite in see.) Speicherspan- Löschspan- Speichernungsverschie- nungtSpan- spannungsbung beim nungsimpuls- verschiebung
Schreiben breite i.see), beim Löschen
Spannungs-Fenster (Schreiben-Löschen)
25 S. SiO2
olus
500 X S1,N.
Cn=2.0)*J 4
35 8 SiO2
plus
375 K Al Si N
x y
piuso
250 K Al9O, U=Q,05;^y=Q,39; z=Q,56)
40 R SiO9 Plus £ 380 % AlxSiN plus * Y z 250 Ä Al2O3 Cx=Q,27; y=Q,2; Z=O,53)
+25 V 100
+25 V
1 Millisec.
+20 V
1 Millisec,
-25 1V
psec.
-25 V
Millisec.
-20 V
Millisec,
-2.5
-9 V
-6 V
+4.0 +1.5
+8.0 -1.0
+8.0 +2.0
oo η O
CD NJ OO O
TABELLE II (Fortsetzung)
Vergleich der elektrischen Schreib-Lösch-Daten von Anordnungen mit Al, N und Si enthaltenden
Schichten mit Daten von Anordnungen, welche Schichten aus Si und N oder Si, N und 0 oder Al
und 0 enthalten
Struktur
Speicherspan-
Schreibspannung nungsverschie-(Spannungsimpulsbung beim breite in see,) Schreiben
Löschspan- Speicher- Spannungsnun(Span- spannungs- Fenster nungsimpuls- verschiebung (Schreibenbreite I.see. beim Löschen Löschen)
° I
CD		 25 8 SiO2 +25 0,4 +25 V +2 ,5 -25 V -1.5 +2 .5 + 1 .0 cn
O
plus
500 Ä Si0N0 J 		100 100 psec. 100 jisec.
ο ι (n=1.9)*J J'6
■■ ■*■■ 25 8 SiO2 (1) +20 V + 1 ,7 -25 V -1.0 + 1 .7 +0.7
—* plus 100 usec. 100 usec.
ro 500 8 Si,N,0,
(n=1.66)ÄJ Δ * 		(2) +30 +7 ,7 0 + 7 .7 +7.7
29 8 SiO2 V -25 V
plus usec. +1 4.0 400 usec. -5.0 + 1 4.7 +9.0
V -30 V
5 Mlllisec. 5 Millisec.
*n = optischer Brechungsindex
Es ist beobachtet worden, daß die Verwendung von Al, N und Si I 'enthaltenden Schichten entsprechend der vorliegenden Erfindung ; die Bereitstellung von Anordnungen ermöglicht, in welche leichter J eingeschrieben werden kann und bei denen deshalb viel dickere ; Oxidunterschichten verwendet werden können, als bei Anordnungen,
bei denen Si3N4- oder Al3O3-Schichten verwendet werden, auch
wenn dieselbe oder eine niedrigere Ladung benutzt wird. Das Vermögen dickere Unterschichten aus Oxid als Sperrfilm zu verwenden,
macht es möglich, Anordnungen mit verbesserten Ladungsspeichereigenschaften bereitzustellen, welche eine Verzögerung im Beginn
des Ladungsverlustes von mehreren Dekaden (decades) und eine Re- '■ ■duzierung in der LadungsVerlustgeschwindigkeit zeigen. Das ein- i
'deutige Ergebnis davon ist ein viel kleinerer Verlust an Speicher-' !fenster (memory window) als beobachtet wird, wenn Si3N4 oder Al3O3; für die Ladungsspeicherung benutzt werden« Auf der anderen Seite ; erfordert die Erhöhung der Dicke von Unterschichten aus Oxid in
Anordnungen mit Si3N4- oder Al^Og-Schichten die Anwendung von
exzessiv hohen Schreibspannungenf was, wenn eine große Zahl von
Schreib- und Löschimpulszyklen durchlaufen wird, früh zu Ausfällen: der Anordnungen führt, ;
YO 974 038 709810/1112

Claims (1)

  1. PATENTANSPRÜCHE
    Anordnung, bestehend aus einem Substrat und mindestens einer darauf aufgebrachten Schicht, dadurch gekennzeichnet, daß auf dem Substrat (30) eine Aluminium, Stickstoff und Silicium enthaltende Schicht (34) aufgebracht ist.
    .2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß in '-. der Schicht (34) zwischen etwa 50 und etwa 57 Atom-% Stickstoff, zwischen etwa 5 und etwa 30 Atom-% Aluminium und zwischen etwa 20 und 40 Atom-% Silicium, bezogen auf die ; Gesamtatomzahl der drei Elemente enthalten sind,
    3, Anordnung nach Anspruch 1 oder 2f dadurch gekennzeichnet f daß die Schicht (.34) zwischen etwa 50 und etwa 1000 α dick ist,
    4, Anordnung nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet r daß es sich bei dem Substrat (30) um ein Halbleitersubstrat handelt,
    5, Anordnung nach Anspruch 4 f dadurch gekennzeichnet, daß das j Halbleitersubstrat bis auf Bereiche (31, 32), welche zu [ einem zweiten Leitfähigkeitstyp gehören, einem ersten Leit-j fähigkeitstyp angehören und daß durch die Schicht (34) '
    : bzw. die Schichten auf dem Substrat (30) hindurch ohm'sche ; elektrische Kontakte zu festgelegten Bereichen des Substrati (30) und ggf. auf der Schicht (34) bzw. den Schichten eine oder mehrere isolierte Elektroden ausgebildet sind.
    ,6. Anordnung nach einem oder mehreren der Ansprüche 1 bis 5, ; dadurch gekennzeichnet, daß zwischen dem Substrat (30) und der Schicht (34) noch eine isolierende Zwischenschicht (33) und auf der Schicht (34) noch eine isolierende Abdeckschicht (35) mit niedriger Leitfähigkeit vorhanden sind.
    YO 974 038 7 0 9810/1112
    Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß die isolierende Zwischenschicht (33) aus Siliciumoxid und die isolierende Abdeckschicht (35) aus Al3O3 oder Si3N4 besteht
    ' 8. Verfahren zum Herstellen einer Anordnung nach einem oder mehreren der Ansprüche 1 bis 7., dadurch gekennzeichnet, daß zum Aufbringen der Aluminium, Stickstoff und Silicium enthaltenden Schicht das Substrat bzw. die Substrate (11) in einem Reaktionsrohr (1) auf eine Temperatur zwischen
    etwa 500 und etwa 1300 C erhitzt werden und daraufhin |
    über das Substrat eine in einem Trägergas enthaltene j Mischung aus mindestens einer Stickstoff-, mindestens j einer Aluminium- und mindestens einer Silicium-Verbindung, aus denen unter den Bedingungen in dem Reaktionsrohr Stickstoff, Aluminium und Silicium in reaktionsfähiger, gasförmiger Form freigesetzt werden könnenf geleitet wird.
    9. Verfahren nach Anspruch 8f dadurch gekennzeichnet, daß das ! VoI,-Verhältnis von Trägergas zur Mischung aus den Verbindungen in der Reaktionszone zwischen etwa 10;1 und etwa 100:1 eingestellt wird. ;
    10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die lineare Gasflußgeschwindigkeit in der Reaktions- ; zone zwischen etwa 5 und etwa 75 cm pro Sekunde eingestellt! wird.
    11. Verfahren nach einem oder mehreren der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß das Substrat bzw, die Substratej (11) in der Reaktionszone auf eine Temperatur im Bereich zwischen etwa 700 und etwa 1000 0C erhitzt werden. '
    12. Verfahren nach einem oder mehreren der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß als Trägergas mindestens ein Gas aus der Gruppe Wasserstoff, Stickstoff, Argon und Helium verwendet wird.
    YO 974 038 709810/1112
    13. Verfahren nach einem oder mehreren der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß als Stickstoffverbindung mindestens eine Verbindung aus der Gruppe Ammoniak, primäre I und sekundäre Amine und Hydrazin verwendet wird. '
    14. Verfahren nach einem oder mehreren der Ansprüche 8 bis 13,·
    dadurch gekennzeichnet, daß als Aluminiumverbindung mindestens eine Verbindung aus der Gruppe Aluminiumhalogenide t Aluminiumalkoholate, Trialkylaluminiumverbindungen, Alkylaluminiumhalogenide und Dialky!aluminiumhalogenide verwendet wird.
    15. Verfahren nach einem oder mehreren der Ansprüche 8 bis 14, . dadurch gekennzeichnet, daß als Siliciumverbindung mindestens eine Verbindung aus der Gruppe Silan und Silicium-; halogenide verwendet wird»
    16. Verfahren nach einem oder mehreren der Ansprüche 8 bis ! 15, dadurch gekennzeichnet, daß eine Mischung aus Ammoniak> Aluminiumchlorid und Silan verwendet wird,
    17. Verfahren nach einem oder mehreren der Ansprüche 8 bis 16 zum Herstellen einer Anordnung nach Anspruch 5, dadurch gekennzeichnet r daß nach dem Herstellen mindestens einer Schicht auf dem Substrat (30) mittels der bekannten Ionenimplantation- oder Diffusionsverfahren die Bereiche (31,32) vom zweiten Leitfähigkeitstyp erzeugt werden und schließliöh nach bekannten Methoden die elektrischen Kontakte (36, 37, ; 38) hergestellt werden.
    18. Verfahren nach einem oder mehreren der Ansprüche 8 bis 17 zum Herstellen einer Anordnung nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die Zwischenschicht (33) und die Abdeckschicht (35) nach bekannten Methoden hergestellt werden.
    YO 974 038 709810/1112
    Leerseite
DE19762636280 1975-08-25 1976-08-12 Anordnung aus einem substrat und mindestens einer darauf aufgebrachten schicht und herstellungsverfahren hierfuer Withdrawn DE2636280A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/607,420 US3974003A (en) 1975-08-25 1975-08-25 Chemical vapor deposition of dielectric films containing Al, N, and Si

Publications (1)

Publication Number Publication Date
DE2636280A1 true DE2636280A1 (de) 1977-03-10

Family

ID=24432191

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762636280 Withdrawn DE2636280A1 (de) 1975-08-25 1976-08-12 Anordnung aus einem substrat und mindestens einer darauf aufgebrachten schicht und herstellungsverfahren hierfuer

Country Status (6)

Country Link
US (1) US3974003A (de)
JP (1) JPS5226190A (de)
CA (1) CA1071941A (de)
DE (1) DE2636280A1 (de)
GB (1) GB1495924A (de)
IT (1) IT1063694B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH621366A5 (de) * 1977-05-09 1981-01-30 Balzers Hochvakuum
GB2041983B (en) * 1978-11-09 1982-12-01 Standard Telephones Cables Ltd Metallising semiconductor devices
DE3040693A1 (de) * 1979-11-08 1981-05-27 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zur metallisierung von halbleiterbauelementen
JPS5836506B2 (ja) * 1980-11-20 1983-08-09 富士通株式会社 半導体記憶装置
DE3122382A1 (de) * 1981-06-05 1982-12-23 Ibm Deutschland Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur
JPS6169116A (ja) * 1984-09-13 1986-04-09 Toshiba Ceramics Co Ltd シリコンウエハ−の連続ｃｖｄコ−テイング用サセプター
EP0220404B1 (de) * 1985-09-30 1991-02-06 Siemens Aktiengesellschaft Verfahren zur Begrenzung von Ausbrüchen beim Sägen einer Halbleiterscheibe
EP0264722A3 (de) * 1986-10-09 1989-07-12 Mitsubishi Materials Corporation Verfahren zur Herstellung von amorphem Silizium
JPH0897163A (ja) * 1994-07-28 1996-04-12 Hitachi Ltd 半導体ウエハの製造方法、半導体ウエハ、半導体集積回路装置の製造方法および半導体集積回路装置
US9306050B2 (en) * 2009-06-26 2016-04-05 Cornell University III-V semiconductor structures including aluminum-silicon nitride passivation
MY161193A (en) * 2009-11-18 2017-04-14 Rec Silicon Inc Fluid bed reactor
EP3347504A1 (de) 2015-09-11 2018-07-18 Air Products and Chemicals, Inc. Verfahren zur abscheidung eines konformen metallischen oder metalloiden siliciumnitridfilms und resultierende filme
CN117904602A (zh) 2015-10-06 2024-04-19 弗萨姆材料美国有限责任公司 用于沉积保形的金属或准金属氮化硅膜的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3306768A (en) * 1964-01-08 1967-02-28 Motorola Inc Method of forming thin oxide films
GB1060925A (en) * 1964-04-27 1967-03-08 Westinghouse Electric Corp Growth of insulating films such as for semiconductor devices
GB1104935A (en) * 1964-05-08 1968-03-06 Standard Telephones Cables Ltd Improvements in or relating to a method of forming a layer of an inorganic compound
US3475234A (en) * 1967-03-27 1969-10-28 Bell Telephone Labor Inc Method for making mis structures
US3549411A (en) * 1967-06-27 1970-12-22 Texas Instruments Inc Method of preparing silicon nitride films
US3600218A (en) * 1968-05-15 1971-08-17 Ibm Method for depositing insulating films of silicon nitride and aluminum nitride
US3540926A (en) * 1968-10-09 1970-11-17 Gen Electric Nitride insulating films deposited by reactive evaporation
US3895390A (en) * 1972-11-24 1975-07-15 Signetics Corp Metal oxide semiconductor structure and method using ion implantation

Also Published As

Publication number Publication date
US3974003A (en) 1976-08-10
JPS5226190A (en) 1977-02-26
JPS5531630B2 (de) 1980-08-19
CA1071941A (en) 1980-02-19
GB1495924A (en) 1977-12-21
IT1063694B (it) 1985-02-11

Similar Documents

Publication Publication Date Title
DE3727264C2 (de)
DE2414982C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE69020012T2 (de) Herstellung einer isolierenden Schicht, zum Beispiel in einem aktiven Matrix-Bauelement.
DE69204386T2 (de) Verfahren zur Herstellung eines polykristallinen Siliziumfilmes.
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE2605830C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP0491976A1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
DE2636280A1 (de) Anordnung aus einem substrat und mindestens einer darauf aufgebrachten schicht und herstellungsverfahren hierfuer
DE10039327A1 (de) Elektronisches Bauelement und Herstellungsverfahren für elektronisches Bauelement
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
DE1514038A1 (de) Verfahren zur Herstellung eines Feldeffekt-Transistors mit isolierter Steuerelektrode
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2911484C2 (de) Metall-Isolator-Halbleiterbauelement
DE2644832A1 (de) Feldeffekt-transistor und verfahren zu seiner herstellung
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2211709C3 (de) Verfahren zum Dotieren von Halbleitermaterial
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE10350354B4 (de) Orientierungs-unabhängige Oxidation von nitriertem Silizium
DE102004057762A1 (de) Verfahren zum Ausbilden eines Feldeffekttransistors mit einem verspannten Kanalgebiet
EP0005744B1 (de) Verfahren zum Aufwachsen von Epitaxieschichten auf selektiv hochdotierten Siliciumsubstraten
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE69322024T2 (de) Verfahren zur Herstellung eines leitenden Kontakts auf einem Halbleiterkörper
DE3915594A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee