DE60031155T2 - Ono-abscheidung für 2-bit eeprom-bauelemente - Google Patents

Ono-abscheidung für 2-bit eeprom-bauelemente Download PDF

Info

Publication number
DE60031155T2
DE60031155T2 DE60031155T DE60031155T DE60031155T2 DE 60031155 T2 DE60031155 T2 DE 60031155T2 DE 60031155 T DE60031155 T DE 60031155T DE 60031155 T DE60031155 T DE 60031155T DE 60031155 T2 DE60031155 T2 DE 60031155T2
Authority
DE
Germany
Prior art keywords
layer
silicon nitride
nitride layer
silicon
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60031155T
Other languages
English (en)
Other versions
DE60031155D1 (de
Inventor
Arvind Cupertino Halliyal
B. Robert San Jose OGLE
Hideki Fussa-shi Tokyo KOMORI
Kenneth Fremont AU
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Spansion LLC
Original Assignee
Spansion LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Spansion LLC filed Critical Spansion LLC
Publication of DE60031155D1 publication Critical patent/DE60031155D1/de
Application granted granted Critical
Publication of DE60031155T2 publication Critical patent/DE60031155T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Medicines Containing Plant Substances (AREA)

Description

  • Technisches Gebiet
  • Diese Erfindung betrifft im Allgemeinen Verfahren zur Herstellung von Halbleiterbauelementen und betrifft insbesondere Verfahren zur Herstellung; von Zwei-Bit-EEPROM-Bauelementen.
  • Hintergrund der Erfindung
  • Nichtflüchtige Speicherbauelemente werden gegenwärtig in vielfältiger Weise in elektronischen Komponenten eingesetzt, die das Speichern von Information erfordern, wenn die elektrische Leistung abgeschaltet wird. Nichtflüchtige Speicherbauelemente beinhalten Nur-Lese-Speicher (ROM), programmierbare Nur-Lese-Speicher (PROM), löschbare programmierbare Nur-Lese-Speicher (EPROM) und elektrisch löschbare programmierbare Nur-Lese-Speicher (EEPROM) Elemente. EEPROM-Bauelemente unterscheiden sich von anderen nichtflüchtigen Speicherbauelementen dahin gehend, dass diese elektrisch programmiert und gelöscht werden. Flash-EEPROM-Bauelemente sind ähnlich zu EEPROM-Bauelementen dahin gehend, dass Speicherzellen programmiert und elektrisch gelöscht werden können. Jedoch ermöglichen Flash-EEPROM-Bauelemente das Löschen aller Speicherzellen in dem Bauelement unter Anwendung eines einzelnen elektrischen Strompulses.
  • Typischerweise enthält ein EEPROM-Bauelement eine schwebende Gateelektrode bzw. eine Gateelektrode mit sich frei einstellendem Potenzial, in der elektrische Ladung gespeichert wird. Die schwebende Gatelektrode liegt über einem Kanalgebiet, das zwischen Source- und Draingebieten in einem Halbleitersubstrat angeordnet ist. Die schwebende Gateelektrode bildet zusammen mit dem Source- und dem Draingebiet einen Anreicherungstransistor. Durch Speichern von elektrischer Ladung in der schwebenden Gateelektrode kann die Schwellwertspannung des Anreicherungstransistors auf einen relativ hohen Wert gebracht werden. Wenn daher entsprechend Ladung aus der schwebenden Gateelektrode abgezogen wird, wird die Schwellwertspannung des Anreicherungstransistors auf einen relativ geringen Wert gebracht. Der Schwellwertpegel des Anreicherungstransistors bestimmt den Stromfluss durch den Transistor, wenn der Transistor durch das Anlegen geeigneter Spannungen an das Gate und an das Drain eingeschaltet wird. Wenn die Schwellwertspannung hoch ist, fließt kein Strom durch den Transistor, was als Zustand logisch 0 definiert ist. Wenn entsprechend die Schwellwertspannung gering ist, fließt ein Strom durch den Transistor, was als ein Zustand logisch 1 definiert ist.
  • In einem Flash-EEPROM-Bauelement werden Elektronen in eine schwebende Gateelektrode durch eine dielektrische Schicht gebracht, die über dem Kanalgebiet des Anreicherungstransistors liegt. Der Elektronentransfer wird durch das Injizieren heißer Elektronen oder durch den Fowler-Nordheim-Tunneleffekt bewirkt. In beiden Elektronentransfermechanismen wird ein Spannungspotential an das schwebende Gate durch eine darüber liegende Steuergateelektrode angelegt. Die Steuergateelektrode ist kapazitiv mit der schwebenden Gateelektrode gekoppelt, so dass eine an die Steuergateelektrode angelegte Spannung in die schwebende Gateelektrode eingekoppelt wird. Das Flash-EEPROM-Bauelement wird programmiert, indem eine hohe positive Spannung an die Steuergateelektrode und eine geringe positive Spannung an das Draingebiet angelegt wird, wodurch Elektronen von dem Kanalgebiet in die schwebende Gateelektrode übertragen werden. Das Flash-EEPROM-Bauelement wird gelöscht, indem die Steuergateelektrode auf Masse gelegt wird und indem eine hohe positive Spannung an das Sourcegebiet oder das Draingebiet des Anreicherungstransistors angelegt wird. Unter der Bedingung einer Löschspannung werden Elektronen aus der schwebenden Gateelektrode entfernt und in das Sourcegebiet oder das Draingebiet in dem Halbleitersubstrat übertragen.
  • Der Verlauf der Produktentwicklung in der EEPROM-Technologie konzentriert sich darauf, die Programmiergeschwindigkeit zu erhöhen, die Programmier- und Lesespannungen zu reduzieren, die Datenhaltezeit zu erhöhen, die Zellenlöschzeiten zu reduzieren und die Zellenabmessungen zu verringern. Viele der vorhergehenden Entwicklungsziele können durch das Entwickeln von Materialien und Prozessen für die Herstellung der schwebenden Gateelektrode erreicht werden. In jüngerer Zeit konzentriert sich die Entwicklungsaktivität auf dielektrische Materialien zur Herstellung der schwebenden Gateelektrode. Siliziumnitrid in Verbindung mit Siliziumdioxid ist bekannt, um eine geeignete dielektrische Trennung zwischen der Steuergateelektrode und dem Kanalgebiet des Anreicherungstransistors zu ermöglichen, wobei diese Materialien elektrische Eigenschaften aufweisen, die zur Speicherung elektrischer Ladung ausreichend sind.
  • Ein wichtiges dielektrisches Material für die Herstellung der schwebenden Gateelektrode ist eine Oxid-Nitrid-Oxid-(ONO) Struktur. Während des Programmierens wird elektrische Ladung von dem Substrat in die Siliziumnitridschicht in der ONO-Struktur übertragen. Es werden Spannungen an das Gate und das Drain angelegt, wodurch vertikale und laterale elektrische Felder erzeugt werden, die die Elektronen entlang der Kanallängenrichtung beschleunigen. Wenn die Elektronen sich entlang dem Kanal bewegen, erhalten einige von ihnen ausreichend Energie, um die Potentialbarriere der unten liegenden Siliziumdioxidschicht zu überwinden und können in der Siliziumnitridschicht eingefangen werden. Elektronen werden in der Nähe des Draingebiets eingefangen, da die elektrischen Felder in der Nähe des Drains am stärksten sind. Durch das Umkehren der Potentiale, die an das Source und an das Drain angelegt sind, wird eine Elektronenwanderung entlang des Kanals in der entgegen gesetzten Richtung bewirkt und diese können in die Siliziumnitridschicht in der Nähe des Sourcegebiets eingebracht werden. Da Siliziumnitrid elektrisch nicht leitend ist, kann die in die Siliziumnitridschicht eingebrachte Ladung dort im Wesentlichen lokalisiert bleiben. Folglich kann abhängig von dem Anlegen von Spannungspotenzialen elektrische Ladung in diskreten Gebieten innerhalb einer einzelnen zusammenhängenden Siliziumnitridschicht gespeichert werden.
  • Es sind diverse Speicherbauelemente, in denen die zuvor beschriebenen Merkmale ausgeprägt sind, im Stand der Technik bekannt. Beispielsweise beschreibt WO 82/40162 die Merkmale, die im Oberbegriff der Ansprüche genannt sind. Das deutsche Patent DE 3032364 beschreibt ebenso ein Verfahren zur Herstellung einer Speicherzelle mit schwebendem Gate, in der eine Oxid-Nitrid-Oxid-Struktur enthalten ist. Das US Patent 5,168,334 zeigt, wie Oxid-Nitrid-Oxid-EEPROM-Zellen in einem kompakten Speicherarray hergestellt werden können. Das US Patent 5,104,819 beschreibt ein Verfahren zur Herstellung einer zusammengesetzten dielektrischen Struktur mit Oxid-Nitrid-Oxid zwischen einer schwebenden Polysiliziumelektrode und einer Steuerelektrode in einem EEPROM-Bauelement, wobei die kapazitive Kopplung zwischen dem Steuergate und dem schwebenden Gate verbessert ist, während eine größere Ladungsverweilzeit im Vergleich zu früheren Verfahren bereit gestellt wird.
  • Der Artikel „Herstellung dünner gestapelter Oxid/Nitrid/Oxid-Dielektrika durch mehrfache reaktive schnelle thermische Bearbeitung in-situ" (Applied Physics Letters, Band 55, Nummer 22 Seiten 2313–2315) beschreibt ein Oxid-Nitrid-Oxid-Dielektrikum, das in situ unter Anwendung einer chemischen Dampfabscheidetechnik hergestellt wird.
  • Die Entwickler von nichtflüchtigen Speicherbauelementen nutzen die lokalisierte Natur der Elektronenspeicherung in einer Siliziumnitridschicht vorteilhaft aus und entwickeln Speicherschaltungen, die zwei Gebiete mit gespeicherten Ladungen innerhalb einer ONO-Schicht ausnutzen. Diese Art eines nichtflüchtigen Speicherbauelements ist als eine Zwei-Bit-EEPROM bekannt. Das Zwei-Bit-EEPROM ist in der Lage, zweimal soviel Information wie ein konventionelles EEPROM in einem Speicherarray mit gleicher Größe zu speichern. Ein linkes und ein rechtes Bit werden in physikalisch unterschiedlichen Bereichen der Siliziumnitridschicht in der Nähe des linken und des rechten Gebiets jeder Speicherzelle gespeichert. Es werden dann Programmierverfahren eingesetzt, die es ermöglichen, zwei Bits gleichzeitig zu programmieren und auszulesen. Die zwei Bits der Speicherzelle können individuell gelöscht werden, indem geeignete Löschspannungen an das Gate und das Source- oder Draingebiet angelegt werden.
  • Obwohl die jüngsten Fortschritte in der EEPROM-Technologie Speicherentwickler in die Lage versetzt haben, die Speicherkapazität von EEPROM-Arrays unter Anwendung einer Zwei-Bit-Datenspeicherung zu verdoppeln, gibt es dennoch zahlreiche Herausforderungen bei der Herstellung von Materialschichten innerhalb dieser Bauelemente. Insbesondere muss die ONO-Schicht sorgfältig hergestellt werden, um das Erzeugen von Grenzflächenzuständen zu vermeiden, die Ladungsleckstromwege innerhalb der ONO-Schicht erzeugen könnten. Daher sind Fortschritte in der ONO-Herstellungstechnologie erforderlich, um eine korrekte Ladungstrennung in den ONO-Strukturen, die in Zwei-Bit-EEPROM-Bauelementen verwendet werden, sicherzustellen.
  • Überblick über die Erfindung
  • Die vorliegende Erfindung betrifft einen Prozess zur Herstellung einer schwebenden ONO-Gateelektrode bzw. einer ONO-Gatelektrode mit sich frei einstellendem Potenzial in einem Zwei-Bit-EEPROM-Bauelement, wie dies in Anspruch 1 definiert ist. Die Herstellung einer zwei-bit-EEPROM-Einrichtung zur Anwendung einer schwebenden ONO-Gateelektrode erfordert die Herstellung einer qualitativ hochwertigen ONO-Struktur.
  • Dies liegt daran, dass eine korrekte Funktion des Zwei-Bit-EEPROM-Bauelements eine örtlich begrenzte Ladungsspeicherung innerhalb der ONO-Struktur erfordert. Insbesondere die obere Oxidschicht muss eine ausreichende Dichte aufweisen, um das Ausbilden von Landungsträgereinfangzentren zu minimieren. Die Ausbildung von Landungsträgereinfangzentren in der oberen Oxidschicht kann zu einem unerwünschten Leckstrom für Ladungen in der oberen Oxidschicht und an der Grenzfläche zwischen der oberen Oxidschicht und der darunter liegenden Siliziumnitridschicht führen. In einer geeignet ausgebildeten ONO-Struktur werden alle elektrischen Ladungen in der Siliziumnitridschicht gespeichert. Durch Herstellen einer oberen Oxidschicht mit hoher Qualität bleibt die in der ONO-Struktur gespeicherte Ladung innerhalb vorbestimmter Gebiete in der Siliziumnitridschicht lokalisiert.
  • Ein Prozess zur Herstellung einer schwebenden ONO-Gateelektrode umfasst das Bereitstellen eines Halbleitersubstrats und das thermische Aufwachsen einer ersten Siliziumoxidschicht auf dem Halbleitersubstrat. Anschließend wird eine Siliziumnitridschicht über der ersten Siliziumoxidschicht hergestellt. Eine zweite Schicht aus Siliziumoxid wird dann so gebildet, dass diese über der Siliziumnitridschicht liegt, wobei ein Hochtemperatur-Oxid (HTO)-Abscheideprozess angewendet wird. Der Oxidabscheideprozess mit hoher Temperatur wird bei einer Temperatur von ungefähr 700 bis ungefähr 800°C ausgeführt.
  • Kurze Beschreibung der Zeichnungen
  • 1 zeigt im Querschnitt einen Teil eines Halbleitersubstrats, in welchem ein Transistor mit schwebendem Gate enthalten ist, in dem eine ONO-Struktur, die in erfindungsgemäßer Weise hergestellt ist, enthalten ist; und
  • 2–4 zeigen im Querschnitt Prozessschritte zur Herstellung einer ONO-Struktur gemäß der vorliegenden Erfindung.
  • Es sollte beachtet werden, dass zur einfacheren und klareren Darstellung Elemente, die in den Figuren gezeigt sind, nicht notwendigerweise maßstabsgetreu gezeigt sind. Beispielsweise sind die Abmessungen von einigen der Elemente im Verhältnis zueinander für eine deutlichere Darstellung übertrieben dargestellt. Ferner wurden dort, wo dies angebracht ist, Bezugszeichen in den Figuren wiederholt, um entsprechende Elemente zu benennen.
  • Arten zum Ausführen der Erfindung und industrielle Anwendbarkeit
  • In 2 ist im Querschnitt ein Transistor mit schwebenden Gate 10 gezeigt, der zur Verwendung in einem Zwei-Bit-EEPROM-Bauelement geeignet ist. Der Transistor mit schwebenden Gate 10 umfasst Source/Drain-Gebiete 12 und 14, die in einem Halbleitersubstrat 16 angeordnet und durch ein Kanalgebiet 18 getrennt sind. Ein erstes und ein zweites Bit-Leitungs-Oxidgebiet 20 und 22 liegen über dem Source/Draingebieten 12 beziehungsweise 14. Eine Steuergateelektrode 24 liegt über dem Kanalgebiet 18 und ist davon durch eine ONO-Struktur 26 getrennt. Die Steuergateelektrode 24 und die ONO-Struktur 26 bilden eine gestapelte Gatestruktur.
  • Die ONO-Struktur 26 umfasst eine erste Siliziumoxidschicht 28, die über dem Kanalgebiet 18 liegt. Eine Siliziumnitridschicht 30 ist über der ersten Siliziumoxidschicht 28 angeordnet. Eine zweite Siliziumoxidschicht (oder obere Oxidschicht) 32 ist über der Siliziumnitridschicht 30 angeordnet.
  • Während des Betriebs des Transistors mit schwebenden Gate 10 werden Spannungen an die Steuergateelektrode 24 und die Source/Drain-Gebiete 12 und 14 angelegt, die bewirken, dass elektrische Ladung aus den Source/Drain-Gebieten 12 und 14 durch das Kanalgebiet 18 wandert. Wenn die Ladungen ein ausreichend starkes vertikales Feld antreffen, wird die Ladung aus dem Kanalgebiet 18 in die Siliziumnitridschicht 30 injiziert oder tunnelt dort hinein. Beispielsweise wird abhängig von den speziellen Spannungspegeln, die an die Steuergateelektrode 24 und die Source/Drain-Gebiete 12 und 14 angelegt werden, elektrische Ladung 34 in die Siliziumnitridschicht 30 übertragen und ist dort lokal in Gebieten in der Nähe des Source/Drain-Gebiets 12 oder des Source/Drain-Gebiets 14 angeordnet.
  • Der Fachmann erkennt, dass die korrekte Funktion einer Zwei-Bit-EEPROM-Einrichtung notwendigerweise erfordert, dass elektrische Ladungen 34 in den Gebieten der Siliziumnitridschicht 30 isoliert bleiben, in denen die Ladungen anfänglich eingeführt wurden. Die geeignete Beibehaltung der elektrischen Ladung 34 in den lokalisierten Gebieten der Siliziumnitridschicht 30 ist für die korrekte Funktion einer Zwei-Bit-EEPROM-Einrichtung wesentlich. Insbesondere muss die Qualität der ONO-Struktur 26 so sein, dass Leckstromwege für die Ladung an der Grenzfläche zwischen der ersten und der zweiten Siliziumoxidschicht 28 und 32 und der Siliziumnitridschicht minimal sind. Des weiteren muss die zweite Siliziumoxidschicht 32 ausreichend dicht sein, so dass Ladungsträgereinfangstellen innerhalb des Siliziumoxidmaterials minimiert werden.
  • Erfindungsgemäß wird die Ladungsträgerleckage innerhalb der ONO-Struktur 26 minimiert, indem eine obere Oxidschicht mit hoher Qualität hergestellt wird. Der reduzierte Leckstrom für Ladungsträger und das verbesserte Verhalten des Transistors mit schwebenden Gate, das durch die vorliegende Erfindung erreicht wird, kann besser auf der Grundlage der folgenden Beschreibung eines ONO-Herstellungsprozesses verstanden werden, der gemäß der vorliegenden Erfindung ausgeführt wird.
  • Gemäß 2 wird die erste Siliziumdioxidschicht 28 so gebildet, dass sie über der Oberfläche des Halbleitersubstrats 16 angeordnet ist. Vorzugsweise ist das Halbleitersubstrat 16 ein einkristallines Siliziumsubstrat. Das Halbeitersubstrat 16 besitzt eine obere Fläche 36, die zuvor zur Entfernung von Verunreinigungen und natürlichen Oxiden bearbeitet wurde. Vorzugsweise wird die erste Siliziumoxidschicht 28 durch thermisches Oxidieren der Oberfläche 36 bei einer erhöhten Temperatur in Anwesenheit eines trocknen molekularen Sauerstoffes gebildet. Vorzugsweise wird der Oxidationsprozess bei einer Temperatur von ungefähr 900 bis ungefähr 1100°C ausgeführt. Der Oxidationsprozess bildet eine Siliziumoxidschicht vorzugsweise mit einer Dicke von ungefähr 5 bis ungefähr 15 Nanometern und noch besser mit einer Dicke von ungefähr 10 Nanometern. Der Oxidationsprozess kann in einem thermischen Oxidationsofen mit Stapelverarbeitung oder alternativ in einer Oxidationsvorrichtung mit Einzelscheibenbearbeitung ausgeführt werden.
  • Nach der Herstellung der ersten Siliziumoxidschicht 28 wird die Siliziumnitridschicht 30 so gebildet, dass sie über der ersten Siliziumoxidschicht 28 angeordnet ist, wie in 3 gezeigt ist. Vorzugsweise wird die Siliziumnitridschicht 30 mittels eines schnellen thermischen chemischen Dampfabscheide-(RTCVD) Prozesses gebildet. Der RTCVD-Prozess wird bei einer Temperatur von ungefähr 700 bis ungefähr 800°C ausgeführt. Das Siliziumnitridmaterial wird durch eine Reaktion von Ammoniak (NH3) mit Dichlorsilan (SiCl2H2) oder Silan (SiH4) gebildet. Die Prozesse werden für eine Zeitdauer und mit Glasdurchflussraten ausgeführt, die ausreichend sind, um eine Siliziumnitridschicht vorzugsweise mit einer Dicke von ungefähr 5 bis ungefähr 15 Nanometern und noch besser mit ungefähr 100 Angström zu bilden. In einer Ausführungsform der Erfindung wir Ammoniak in die RTCVD-Anlage bei einer Durchflussrate von ungefähr 1 Standardliter pro Minute (slpm) eingeführt und es werden entweder Dichlorsilan oder Silan bei einer Durchflussrate von ungefähr 30 bis ungefähr 50 Standardkubikzentimeter pro Minute (sccm) eingeführt. Der RTCVD-Prozess wird in drei Schritten ausgeführt, zu denen ein anfänglicher Temperaturerhöhungsschritt, ein Abscheideschritt und ein Abkühlschritt gehören. Vorzugsweise beträgt die gesamte Aufenthaltszeit des Substrats 16 in der RTCVD-Anlage ungefähr 3 Minuten. Vorzugsweise ist der Siliziumnitridabscheideschritt in ungefähr 2 Minuten abgeschlossen.
  • Nach dem Herstellen der Siliziumnitridschicht 30 wird die zweite Siliziumoxidschicht 32 so gebildet, dass sie über der Siliziumnitridschicht 30 liegt, wie in 4 gezeigt ist. Erfindungsgemäß wird die zweite Siliziumoxidschicht 32 durch einen RTCVD- oder einen LPCVD-Prozess hergestellt. Die zweite Siliziumoxidschicht 32 wird in einer RTCVD-Anlage unter Anwendung von Stickoxid (N2O) und Dichlorsilan gebildet. Die RTCVD-Prozesse werden vorzugsweise bei einer Temperatur von ungefähr 700 bis ungefähr 800°C und mit einer Gesamtprozesszeit von ungefähr 3 Minuten ausgeführt. Ähnlich zu dem RTCVD-Prozess, der zum Abscheiden der Siliziumnitridschicht 30 angewendet wird, wird eine Abscheidesequenz aus drei Schritten eingesetzt, zu der ein Hochlaufschritt, ein Abscheideschritt und ein Abkühlschritt gehören. Die gesamte Prozesszeit in der RTCVD-Anlage beträgt ungefähr 3 Minuten. Vorzugsweise werden während des Abscheideschritts ungefähr 1 bis ungefähr 3 slpm und noch besser ungefähr 2 slpm aus Stickoxid verwendet. Des weitern werden ungefähr 25 bis ungefähr 75 sccm und noch bevorzugter ungefähr 50 sccm an Dichlorsilan verwendet. Der RTCVD-Prozess bildet eine Silziumoxidschicht mit einer bevorzugten Dicke von ungefähr 5 bis ungefähr 15 Nanometern und noch besser von ungefähr 10 Nanometern. In dem LPCVD-Prozess wird das zweite Oxid auf dem Nitrid in einem Ofen für Stapelverarbeitung bei Temperaturen von 700 bis 800°C abgeschieden.
  • Der vorhergehende RTCVD-Prozess für die Herstellung sowohl der Siliziumnitridschicht als auch der oberen Oxidschicht ergibt vorteilhafterweise einen in-situ-Prozess für die aufeinander folgende Ausbildung individueller Schichten innerhalb der ONO-Struktur. Insbesondere minimiert die Herstellung der Siliziumnitridschicht 30 und der zweiten Siliziumoxidschicht 32 in einer aufeinander folgenden Weise in einer in-situ-Abscheidesequenz die Kontamination an der Siliziumnitrid/Siliziumoxid-Grenzefläche. Ferner kann eine ungesteuerte natürliche Oxidation reduziert werden, um damit das Abscheiden einer einzelnen sehr dichten Siliziumoxidschicht über der Siliziumnitridschicht 30 zu gewährleisten.
  • Ein wichtiger Aspekt der Erfindung betrifft die aufeinander folgende Herstellung der Siliziumnitridschicht 30 und der zweiten Siliziumoxidschicht 32, ohne dass die Siliziumnitridschicht 30 der Umgebungsatmosphäre ausgesetzt wird. Auf das Abscheiden der Siliziumnitridschicht 30 auf der ersten Siliziumoxidschicht 28 folgt das Überführen des Substrats 16 in eine Oxidabscheidekammer unter Vakuumbedingungen, ohne dass das Substrat der Umgebungsatmosphäre ausgesetzt wird. Alternativ kann eine inerte Gasatmosphäre mit Überdruck während des Scheibentransfers erzeugt werden. Die in-situ-Nitrid- und Oxidabscheidung kann in einem LPCVD-System mit Stapelverarbeitung, das heißt, Mehrscheibenverarbeitung, ausgeführt werden.
  • Der Fachmann erkennt, dass diverse Mittel vorhanden sind, um sicher zu stellen, dass die Siliziumnitridschicht 30 nicht der Umgebungsatmosphäre ausgesetzt wird, bevor die zweite Siliziumoxidschicht 32 abgeschieden ist. Beispielsweise kann eine Cluster/Mehrkammer-Anlage eingesetzt werden, in der das Halbleitersubstrat 16 von einer Nitridabscheidekammer zu einer Oxidabscheidekammer in einer kontinuierlichen Vakuumumgebung oder in einer inerten Gasatmosphäre mit Überdruck transportiert wird. Alternativ können der Nitridabscheideprozess und der Oxidabscheideprozess nacheinander in einer einzelnen Abscheidekammer ausgeführt werden, die ausgebildet ist, diverse Prozessgase aufzunehmen. Folglich sind alle derartige Variationen und Modifizierungen in der vorliegenden Erfindung mit ein geschlossen.
  • Nach der Herstellung der ONO-Struktur 26 wird die in 1 gezeigte Stapelgatestruktur fertig gestellt, indem eine Schicht aus einem gatebildenden Material über der zweiten Siliziumoxidschicht 32 abgeschieden wird. Es werden dann eine lithographische Strukturierung und ein Ätzprozess ausgeführt, um die Steuergatelektrode 34 und die schwebende ONO-Gateelektrode zu definieren. Der Fachmann erkennt, dass diverse gatebildende Materialien eingesetzt werden können, um die Steuergateelektrode 24 herzustellen. Beispielsweise kann die Steuergateelektrode 24 aus polykristallinen Silizium, amorphen Silizium, einem hoch schmelzenden Metallsilizid und dergleichen hergestellt werden.
  • Somit ist erfindungsgemäß ein Prozess zur Herstellung einer schwebenden ONO-Gateelektrode in einer Zwei-Bit-EEPROM-Einrichtung beschrieben, die damit vollständig die zuvor dargestellten Vorteile aufweist. Obwohl die Erfindung mit Bezug zu speziellen anschaulichen Ausführungsformen beschrieben und dargestellt ist, ist nicht beabsichtigt, dass die Erfindung auf die anschaulichen Ausführungsformen beschränkt ist. Der Fachmann erkennt, dass diverse Variationen und Modifizierungen durchgeführt werden können, ohne von dem Schutzbereich der Erfindung, wie sie in den angefügten Patentansprüchen definiert ist, abzuweichen. Beispielsweise können die Dicke der einzelnen Schichten, die die ONO-Struktur bilden, im Vergleich zu den hierin beschriebenen Werten variiert werden. Es ist daher beabsichtigt, dass die Erfindung alle derartigen Variationen und Modifizierungen mit einschließt, die innerhalb des Schutzbereichs der angefügten Patentansprüche liegen.

Claims (6)

  1. Prozess zur Herstellung einer schwebenden ONO-Gateelektrode in einer EEPROM-Einrichtung mit: Bereitstellen eines einkristallinen Siliziumhalbleitersubstrats (16); thermisches Oxidieren des Siliziumsubstrats (16), um eine erste Siliziumdioxidschicht (28) auf dem Substrat (16) zu bilden; Bilden einer Siliziumnitridschicht (30) auf der ersten Siliziumdioxidschicht (28); und Abscheiden einer zweiten Schicht aus Siliziumdioxid (32) auf der Siliziumnitridschicht (30) unter Anwendung eines Hochtemperaturoxidabscheideprozesses, der bei einer Temperatur von 700 Grad C bis 800 Grad C ausgeführt wird, wobei die EEPROM-Einrichtung eine 2-Bit-EEPROM-Einrichtung ist, die bei Verwendung zum Bewahren zumindest zweier Ladungstrennungsgebiete in der Siliziumnitridschicht (30) ausgebildet ist, und wobei die Siliziumnitridschicht (30) durch eine schnelle thermische chemische Dampfabscheidung gebildet wird unter Anwendung von Ammoniak und einem zweiten Gas, das ausgewählt ist aus Silan und Dichlorsilan; dadurch gekennzeichnet, dass die Siliziumnitridschicht (30) durch eine schnelle thermische chemische Dampfabscheidung gebildet wird unter Anwendung von ungefähr 1 Standard-Liter pro Minute (slpm) Ammoniak und 30 bis 50 Standardkubikzentimeter pro Minute (sccm) des zweiten Gases, das ausgewählt ist aus Silan und Dichlorsilan.
  2. Prozess nach Anspruch 1, wobei das Abscheiden der zweiten Schicht aus Siliziumdioxid (32) eine chemische Dampfabscheidung bei geringem Druck unter Verwendung von Stickoxid und dem zweiten Gas umfasst.
  3. Prozess nach Anspruch 2, wobei das Abscheiden der zweiten Schicht aus Siliziumdioxid (32) eine chemische Dampfabscheidung bei geringem Druck unter Verwendung von 0,5 bis 2 slpm Stickoxid und 10 bis 50 sccm des zweiten Gases umfasst.
  4. Prozess nach Anspruch 1, wobei Abscheiden der zweiten Schicht aus Siliziumdioxid (32) eine schnelle thermische chemische Dampfabscheidung unter Anwendung von Stickoxid und Dichlorsilan umfasst.
  5. Prozess nach Anspruch 4, wobei Abscheiden der zweiten Schicht aus Siliziumdioxid (32) eine schnelle thermische chemische Dampfabscheidung unter Anwendung von 1 bis 3 slpm Stickoxid und 25 bis 75 sccm Dichlorsilan umfasst, um die zweite Siliziumdioxidschicht (32) mit einer Dicke von 5 bis 15 nm zu bilden.
  6. Prozess nach einem der Ansprüche 1 bis 5, wobei die mindestens zwei Ladungstrennungsgebiete bei Betrieb in der Siliziumnitridschicht (30) bewahrt werden, indem die Siliziumnitridschicht (30) und die zweite Schicht aus Siliziumdioxid (32) sequenziell bei Abwesenheit einer Einwirkung der Umgebungsatmosphäre hergestellt werden.
DE60031155T 1999-10-25 2000-10-16 Ono-abscheidung für 2-bit eeprom-bauelemente Expired - Lifetime DE60031155T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/426,672 US6265268B1 (en) 1999-10-25 1999-10-25 High temperature oxide deposition process for fabricating an ONO floating-gate electrode in a two bit EEPROM device
US426672 1999-10-25
PCT/US2000/028696 WO2001031695A1 (en) 1999-10-25 2000-10-16 High temperature oxide deposition for eeprom devices

Publications (2)

Publication Number Publication Date
DE60031155D1 DE60031155D1 (de) 2006-11-16
DE60031155T2 true DE60031155T2 (de) 2007-07-05

Family

ID=23691746

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60031155T Expired - Lifetime DE60031155T2 (de) 1999-10-25 2000-10-16 Ono-abscheidung für 2-bit eeprom-bauelemente

Country Status (9)

Country Link
US (1) US6265268B1 (de)
EP (1) EP1234324B1 (de)
JP (1) JP4907815B2 (de)
KR (1) KR100784472B1 (de)
CN (1) CN100447953C (de)
AT (1) ATE341832T1 (de)
DE (1) DE60031155T2 (de)
TW (1) TW523815B (de)
WO (1) WO2001031695A1 (de)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US20020102797A1 (en) * 2001-02-01 2002-08-01 Muller David A. Composite gate dielectric layer
US6559014B1 (en) 2001-10-15 2003-05-06 Advanced Micro Devices, Inc. Preparation of composite high-K / standard-K dielectrics for semiconductor devices
US6562491B1 (en) 2001-10-15 2003-05-13 Advanced Micro Devices, Inc. Preparation of composite high-K dielectrics
US7115469B1 (en) 2001-12-17 2006-10-03 Spansion, Llc Integrated ONO processing for semiconductor devices using in-situ steam generation (ISSG) process
US6790755B2 (en) 2001-12-27 2004-09-14 Advanced Micro Devices, Inc. Preparation of stack high-K gate dielectrics with nitrided layer
KR100426488B1 (ko) * 2001-12-29 2004-04-14 주식회사 하이닉스반도체 플래시 메모리 셀과 그 제조 방법 및 프로그램/소거/독출방법
US7031196B2 (en) * 2002-03-29 2006-04-18 Macronix International Co., Ltd. Nonvolatile semiconductor memory and operating method of the memory
US7094707B1 (en) * 2002-05-13 2006-08-22 Cypress Semiconductor Corporation Method of forming nitrided oxide in a hot wall single wafer furnace
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6912163B2 (en) * 2003-01-14 2005-06-28 Fasl, Llc Memory device having high work function gate and method of erasing same
US6885590B1 (en) 2003-01-14 2005-04-26 Advanced Micro Devices, Inc. Memory device having A P+ gate and thin bottom oxide and method of erasing same
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US6822284B2 (en) * 2003-04-16 2004-11-23 Macronix International Co., Ltd. ONO dielectric for memory cells
CN1316574C (zh) * 2003-06-11 2007-05-16 旺宏电子股份有限公司 Ono介电质及其制造方法
JP4449374B2 (ja) * 2003-09-04 2010-04-14 株式会社日立製作所 半導体装置
US7164177B2 (en) * 2004-01-02 2007-01-16 Powerchip Semiconductor Corp. Multi-level memory cell
EP1553635A1 (de) * 2004-01-08 2005-07-13 Macronix International Co., Ltd. Nichtflüchtiger Halbleiterspeicher und Betriebsverfahren des Speichers
US7390718B2 (en) * 2004-02-20 2008-06-24 Tower Semiconductor Ltd. SONOS embedded memory with CVD dielectric
KR100525448B1 (ko) * 2004-04-30 2005-11-02 동부아남반도체 주식회사 플래시 메모리 소자의 제조 방법
KR100596484B1 (ko) * 2004-05-31 2006-07-03 삼성전자주식회사 유전막 형성 방법 및 이를 이용한 불휘발성 메모리 장치의제조방법
US7518179B2 (en) 2004-10-08 2009-04-14 Freescale Semiconductor, Inc. Virtual ground memory array and method therefor
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
CN100382282C (zh) * 2004-10-20 2008-04-16 力晶半导体股份有限公司 非挥发性存储单元的制作方法
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7256454B2 (en) * 2005-07-25 2007-08-14 Freescale Semiconductor, Inc Electronic device including discontinuous storage elements and a process for forming the same
US7619270B2 (en) * 2005-07-25 2009-11-17 Freescale Semiconductor, Inc. Electronic device including discontinuous storage elements
US7582929B2 (en) * 2005-07-25 2009-09-01 Freescale Semiconductor, Inc Electronic device including discontinuous storage elements
US7262997B2 (en) * 2005-07-25 2007-08-28 Freescale Semiconductor, Inc. Process for operating an electronic device including a memory array and conductive lines
US7112490B1 (en) * 2005-07-25 2006-09-26 Freescale Semiconductor, Inc. Hot carrier injection programmable structure including discontinuous storage elements and spacer control gates in a trench
US7314798B2 (en) * 2005-07-25 2008-01-01 Freescale Semiconductor, Inc. Method of fabricating a nonvolatile storage array with continuous control gate employing hot carrier injection programming
US7619275B2 (en) * 2005-07-25 2009-11-17 Freescale Semiconductor, Inc. Process for forming an electronic device including discontinuous storage elements
US7394686B2 (en) * 2005-07-25 2008-07-01 Freescale Semiconductor, Inc. Programmable structure including discontinuous storage elements and spacer control gates in a trench
US7250340B2 (en) * 2005-07-25 2007-07-31 Freescale Semiconductor, Inc. Method of fabricating programmable structure including discontinuous storage elements and spacer control gates in a trench
US20070020840A1 (en) * 2005-07-25 2007-01-25 Freescale Semiconductor, Inc. Programmable structure including nanocrystal storage elements in a trench
US7642594B2 (en) * 2005-07-25 2010-01-05 Freescale Semiconductor, Inc Electronic device including gate lines, bit lines, or a combination thereof
US7285819B2 (en) * 2005-07-25 2007-10-23 Freescale Semiconductor, Inc. Nonvolatile storage array with continuous control gate employing hot carrier injection programming
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US20070048936A1 (en) * 2005-08-31 2007-03-01 Jongoh Kim Method for forming memory cell and periphery circuits
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7592224B2 (en) 2006-03-30 2009-09-22 Freescale Semiconductor, Inc Method of fabricating a storage device including decontinuous storage elements within and between trenches
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7838922B2 (en) * 2007-01-24 2010-11-23 Freescale Semiconductor, Inc. Electronic device including trenches and discontinuous storage elements
US7651916B2 (en) * 2007-01-24 2010-01-26 Freescale Semiconductor, Inc Electronic device including trenches and discontinuous storage elements and processes of forming and using the same
US7572699B2 (en) * 2007-01-24 2009-08-11 Freescale Semiconductor, Inc Process of forming an electronic device including fins and discontinuous storage elements
CN106463419B (zh) * 2014-04-30 2019-05-14 惠普发展公司有限责任合伙企业 集成电路
US9406683B2 (en) 2014-12-04 2016-08-02 International Business Machines Corporation Wet bottling process for small diameter deep trench capacitors
US9218978B1 (en) 2015-03-09 2015-12-22 Cypress Semiconductor Corporation Method of ONO stack formation
US9824895B1 (en) 2016-09-27 2017-11-21 Cypress Semiconductor Corporation Method of integration of ONO stack formation into thick gate oxide CMOS flow
CN109003879B (zh) * 2017-06-06 2021-03-19 中芯国际集成电路制造(上海)有限公司 栅介质层的形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3032364C2 (de) 1980-08-28 1987-11-12 Philips Patentverwaltung Gmbh, 2000 Hamburg Elektrisch programmierbarer Halbleiter-Festwertspeicher und Verfahren zu seiner Herstellung
JPS58500683A (ja) 1981-05-11 1983-04-28 エヌ・シ−・ア−ル・コ−ポレ−シヨン 閾値変更可能半導体メモリ−装置
US5168334A (en) 1987-07-31 1992-12-01 Texas Instruments, Incorporated Non-volatile semiconductor memory
US5120672A (en) * 1989-02-22 1992-06-09 Texas Instruments Incorporated Fabricating a single level merged EEPROM cell having an ONO memory stack substantially spaced from the source region
US5104819A (en) * 1989-08-07 1992-04-14 Intel Corporation Fabrication of interpoly dielctric for EPROM-related technologies
US5467308A (en) * 1994-04-05 1995-11-14 Motorola Inc. Cross-point eeprom memory array
US5619052A (en) * 1994-09-29 1997-04-08 Macronix International Co., Ltd. Interpoly dielectric structure in EEPROM device
ATE249099T1 (de) * 1995-06-16 2003-09-15 Imec Inter Uni Micro Electr Vertikale misfet-bauelemente, cmos- prozessintegration, ram-anwendungen
JPH09283642A (ja) * 1996-04-18 1997-10-31 Sony Corp Ｍｏｉｏｓ構造の形成方法
KR100255512B1 (ko) * 1996-06-29 2000-05-01 김영환 플래쉬 메모리 소자 제조방법
JP3915154B2 (ja) * 1996-12-16 2007-05-16 ソニー株式会社 半導体不揮発性記憶装置及びその製造方法
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US5972804A (en) * 1997-08-05 1999-10-26 Motorola, Inc. Process for forming a semiconductor device
JPH11111871A (ja) * 1997-10-06 1999-04-23 Seiko Epson Corp 不揮発性半導体記憶装置及びその製造方法
US6063666A (en) * 1998-06-16 2000-05-16 Advanced Micro Devices, Inc. RTCVD oxide and N2 O anneal for top oxide of ONO film
US6074917A (en) * 1998-06-16 2000-06-13 Advanced Micro Devices, Inc. LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices

Also Published As

Publication number Publication date
JP4907815B2 (ja) 2012-04-04
TW523815B (en) 2003-03-11
WO2001031695A1 (en) 2001-05-03
KR20020080330A (ko) 2002-10-23
EP1234324B1 (de) 2006-10-04
DE60031155D1 (de) 2006-11-16
EP1234324A1 (de) 2002-08-28
JP2003513445A (ja) 2003-04-08
KR100784472B1 (ko) 2007-12-11
CN1378703A (zh) 2002-11-06
ATE341832T1 (de) 2006-10-15
CN100447953C (zh) 2008-12-31
US6265268B1 (en) 2001-07-24

Similar Documents

Publication Publication Date Title
DE60031155T2 (de) Ono-abscheidung für 2-bit eeprom-bauelemente
DE112004000380B4 (de) Speicherarray mit Abstandselementen zwischen Bitleitungskontakten und Randwortleitung und Verfahren zu deren Herstellung
DE102004017164B4 (de) Verfahren zur Herstellung eines SONOS-Speichers
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE19527682B4 (de) Verfahren zur Herstellung einer EEPROM-Flashzelle
EP0341647B1 (de) Nichtflüchtige Speicherzelle und Verfahren zur Herstellung
DE10203762B4 (de) Nichtflüchtiges Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
DE112015006291B4 (de) Verfahren zur Bildung eines nichtflüchtigen Gatestapels eines Transistors in einer ersten Region und eines MOS-Transistors in einer zweiten Region eines Wafers durch einen zweistufigen Gateoxidationsprozess
DE2711895C2 (de) Speicher-Feldeffekttransistor mit zwei Gateelektroden und Verfahren zu dessen Herstellung
DE69432568T2 (de) Selbstjustierende flash-eeprom-zelle mit doppelbit-geteiltem gat
DE4114344C2 (de) Herstellungsverfahren und Aufbau einer nicht-flüchtigen Halbleiterspeichereinrichtung mit einer Speicherzellenanordnung und einem peripheren Schaltkreis
DE10326805B4 (de) Herstellungsverfahren für nichtflüchtige Speicherzellen
DE112004000248T5 (de) UV-Abblockschicht zum Reduzieren der UV-Induzierten Aufladung von SONOS-Doppelbit-Flash-Speicher-Einrichtungen in der Beol-Bearbeitung
DE102006035650A1 (de) Verfahren zum Herstellen mindestens einer Halbleiterkomponente und Speicherzellen
DE102005001291A1 (de) Charge-trapping-Speicherbauelement und Herstellungsverfahren
DE3540422C2 (de) Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen
DE3139846C2 (de)
DE102005008321B4 (de) Mittels Feldeffekt steuerbares Halbleiterspeicherelement mit verbessertem Einfangdielektrikum
EP1504471B1 (de) Schichtanordnung sowie speicheranordnung
DE2949171A1 (de) Nicht-fluechtige halbleiterspeicherelemente und verfahren zu ihrer herstellung
DE2758161A1 (de) Elektrisch programmierbare halbleiter-dauerspeichermatrix
DE60030461T2 (de) Feststoffquelldotierung der source-drain-gebiete eines flash-speichers
DE10350354A1 (de) Orientierungs-unabhängige Oxidation von nitriertem Silizium
DE112004000254B4 (de) Verbessertes Funktionsverhalten in Flash-Speichereinrichtungen
DE3032364C2 (de) Elektrisch programmierbarer Halbleiter-Festwertspeicher und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition