JPH09283642A - Ｍｏｉｏｓ構造の形成方法 - Google Patents
Ｍｏｉｏｓ構造の形成方法Info
- Publication number
- JPH09283642A JPH09283642A JP9697796A JP9697796A JPH09283642A JP H09283642 A JPH09283642 A JP H09283642A JP 9697796 A JP9697796 A JP 9697796A JP 9697796 A JP9697796 A JP 9697796A JP H09283642 A JPH09283642 A JP H09283642A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- oxide film
- forming
- moios
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 微細なセル構造を有し、大容量化及び低電圧
動作に好適で、且つ、保持特性の優れたＭＯＩＯＳ構造
を形成できる方法を提供する。 【解決手段】 シリコン基板１２上に順次、下部酸化膜
１４、絶縁膜１６、上部酸化膜１８及び金属層を形成し
て、半導体装置のためのＭＯＩＯＳ（Metal Oxide Insu
lator Oxide Silicon ）構造１０を形成するに際し、少
なくとも、下部酸化膜１４上に絶縁膜１６を成膜する絶
縁膜成膜工程及び絶縁膜上に上部酸化膜１８を成膜する
上部酸化膜成膜工程を堆積法により実施する。
動作に好適で、且つ、保持特性の優れたＭＯＩＯＳ構造
を形成できる方法を提供する。 【解決手段】 シリコン基板１２上に順次、下部酸化膜
１４、絶縁膜１６、上部酸化膜１８及び金属層を形成し
て、半導体装置のためのＭＯＩＯＳ（Metal Oxide Insu
lator Oxide Silicon ）構造１０を形成するに際し、少
なくとも、下部酸化膜１４上に絶縁膜１６を成膜する絶
縁膜成膜工程及び絶縁膜上に上部酸化膜１８を成膜する
上部酸化膜成膜工程を堆積法により実施する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特に
不揮発性メモリ素子のためのＭＯＩＯＳ構造の形成に関
し、更に詳細には、保持特性及び低電圧動作性に優れ、
かつメモリの大容量化に好適なＭＯＩＯＳ構造の形成方
法に関するものである。
不揮発性メモリ素子のためのＭＯＩＯＳ構造の形成に関
し、更に詳細には、保持特性及び低電圧動作性に優れ、
かつメモリの大容量化に好適なＭＯＩＯＳ構造の形成方
法に関するものである。
【０００２】
【従来の技術】不揮発性メモリは、電気的に自由に情報
の書き換えができ、しかも電源をオフにした状態でもデ
ータ等の情報を保持できるメモリであって、具体的に
は、電子を物理的な安定状態にトラップして蓄積してお
くことにより実現される。トラップ手段としては、ポリ
シリコン等の導電膜やＳｉ窒化膜等の絶縁膜の捕獲準位
などが考えられ、それらを用いたデバイスが開発、市販
されている。ＭＩＯＳ（Metal Insulator Oxide Silico
n ）型半導体記憶素子は、不揮発性メモリの代表的な例
で、絶縁膜中の離散的なトラップに情報を記憶させる素
子である。すなわち、ゲートと基板との間に１０〜２０
Ｖ程度の高電圧を印加して、薄いＳｉＯ2 膜とＳｉ窒化
膜との界面、またはその近傍のＳｉ窒化膜中のトラップ
準位に、基板側から電荷の注入、蓄積を行い、トランジ
スタのしきい値電圧を変化させて、情報を記憶させるも
のである。
の書き換えができ、しかも電源をオフにした状態でもデ
ータ等の情報を保持できるメモリであって、具体的に
は、電子を物理的な安定状態にトラップして蓄積してお
くことにより実現される。トラップ手段としては、ポリ
シリコン等の導電膜やＳｉ窒化膜等の絶縁膜の捕獲準位
などが考えられ、それらを用いたデバイスが開発、市販
されている。ＭＩＯＳ（Metal Insulator Oxide Silico
n ）型半導体記憶素子は、不揮発性メモリの代表的な例
で、絶縁膜中の離散的なトラップに情報を記憶させる素
子である。すなわち、ゲートと基板との間に１０〜２０
Ｖ程度の高電圧を印加して、薄いＳｉＯ2 膜とＳｉ窒化
膜との界面、またはその近傍のＳｉ窒化膜中のトラップ
準位に、基板側から電荷の注入、蓄積を行い、トランジ
スタのしきい値電圧を変化させて、情報を記憶させるも
のである。
【０００３】この素子の変形としてＭＯＩＯＳ（Metal
Oxide Insulator Oxide Silicon ）構造を備えたメモリ
素子がある。ＭＯＩＯＳ構造は、シリコン基板（Silico
n ）上に、順次、下部酸化膜（Oxide ）、絶縁膜（Insu
lator ）、上部酸化膜（Oxide ）及び金属層（Metal ）
が形成された構造である。Insulator （絶縁膜）として
Ｓｉ窒化膜を用いた構成が主に用いられており、これら
は、特に、ＭＮＯＳ，ＭＯＮＯＳ素子と呼ばれている。
ＭＯＩＯＳ構造を形成する従来の方法は、Ｓｉ基板上に
上部酸化膜として熱酸化法によりＳｉＯ2 膜を形成し、
次いで絶縁膜としてＳｉ窒化膜をＣＶＤ法等の堆積法に
より形成し、Ｓｉ窒化膜を酸化して上部酸化膜を成膜し
ている。
Oxide Insulator Oxide Silicon ）構造を備えたメモリ
素子がある。ＭＯＩＯＳ構造は、シリコン基板（Silico
n ）上に、順次、下部酸化膜（Oxide ）、絶縁膜（Insu
lator ）、上部酸化膜（Oxide ）及び金属層（Metal ）
が形成された構造である。Insulator （絶縁膜）として
Ｓｉ窒化膜を用いた構成が主に用いられており、これら
は、特に、ＭＮＯＳ，ＭＯＮＯＳ素子と呼ばれている。
ＭＯＩＯＳ構造を形成する従来の方法は、Ｓｉ基板上に
上部酸化膜として熱酸化法によりＳｉＯ2 膜を形成し、
次いで絶縁膜としてＳｉ窒化膜をＣＶＤ法等の堆積法に
より形成し、Ｓｉ窒化膜を酸化して上部酸化膜を成膜し
ている。
【０００４】
【発明が解決しようとする課題】ところで、ＭＯＩＯＳ
素子に必要とされる特性は、主として、（１）メモリと
して機能するトラップが必要十分な個数だけ存在するこ
と、（２）書き込みが短時間で容易にできること、
（３）トラップされた電子が抜けないこと、いわゆる保
持特性が良好であること、及び、（４）情報の書き込
み、消去を繰り返しても、メモリ構造が劣化しないこと
（Write ／Erase Endurance ）等である。しかし、上述
の従来の方法に形成されたＭＯＩＯＳ構造を有するメモ
リ素子には、以下に挙げるような種々の問題があった。
先ず、第１には、フローティングゲート型メモリに比
べ、保持特性が劣っており、この向上が要求されてい
る。第２には、メモリの大容量化が難しいことである。
メモリの大容量化を実現するには、Ｓｉ窒化膜を薄膜化
して、セルを微細化する必要がある。また、書き込み電
圧の低電圧化のためにも、Ｓｉ窒化膜の薄膜化は必要で
ある。しかし、従来のＭＯＩＯＳ構造の形成方法では、
Ｓｉ窒化膜を薄膜化すると、リ−ク電流が増大し、トラ
ップした電荷の保持特性が低下するという問題があっ
た。また、Ｓｉ窒化膜を薄膜化すると、Ｓｉ窒化膜の耐
酸化性が低下し、Ｓｉ窒化膜上にＳｉＯ2 膜を熱酸化法
により形成する際の支障になるという問題があった。
素子に必要とされる特性は、主として、（１）メモリと
して機能するトラップが必要十分な個数だけ存在するこ
と、（２）書き込みが短時間で容易にできること、
（３）トラップされた電子が抜けないこと、いわゆる保
持特性が良好であること、及び、（４）情報の書き込
み、消去を繰り返しても、メモリ構造が劣化しないこと
（Write ／Erase Endurance ）等である。しかし、上述
の従来の方法に形成されたＭＯＩＯＳ構造を有するメモ
リ素子には、以下に挙げるような種々の問題があった。
先ず、第１には、フローティングゲート型メモリに比
べ、保持特性が劣っており、この向上が要求されてい
る。第２には、メモリの大容量化が難しいことである。
メモリの大容量化を実現するには、Ｓｉ窒化膜を薄膜化
して、セルを微細化する必要がある。また、書き込み電
圧の低電圧化のためにも、Ｓｉ窒化膜の薄膜化は必要で
ある。しかし、従来のＭＯＩＯＳ構造の形成方法では、
Ｓｉ窒化膜を薄膜化すると、リ−ク電流が増大し、トラ
ップした電荷の保持特性が低下するという問題があっ
た。また、Ｓｉ窒化膜を薄膜化すると、Ｓｉ窒化膜の耐
酸化性が低下し、Ｓｉ窒化膜上にＳｉＯ2 膜を熱酸化法
により形成する際の支障になるという問題があった。
【０００５】以上の事情から、本発明の目的は、絶縁膜
中の離散的なトラップに記憶させるＭＯＩＯＳ構造、例
えば、ＭＯＮＯＳ構造を有するメモリ素子を形成するに
あたり、保持特性に優れ、しかも微細なセル構造を有し
て大容量化が可能であり、かつ低電圧動作を有するＭＯ
ＩＯＳ構造を形成する方法を提供することにある。
中の離散的なトラップに記憶させるＭＯＩＯＳ構造、例
えば、ＭＯＮＯＳ構造を有するメモリ素子を形成するに
あたり、保持特性に優れ、しかも微細なセル構造を有し
て大容量化が可能であり、かつ低電圧動作を有するＭＯ
ＩＯＳ構造を形成する方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明者は、この目的を
達成するために、従来のＭＯＩＯＳ構造の形成方法の問
題点を研究し、以下のような知見を得た。先ず、第１の
問題として、Ｓｉ窒化膜の耐酸化性について考察した。
一般に、Ｓｉ窒化膜は、ＳｉＯ2 膜などに比べ、結晶構
造が緻密な膜であり、不純物の拡散速度は遅い。このた
め、Ｓｉ窒化膜でコートしたＳｉ基板を酸化性雰囲気に
曝しても、酸化種がＳｉ基板に到達できず、Ｓｉ基板は
酸化されない。この特性は、例えばＬＯＣＯＳ法により
Ｓｉ基板を選択的に酸化して、基板にシリコン集積回路
のいわゆる素子分離領域を形成する際に利用されてい
る。しかし、ＭＯＩＯＳ構造のようにＳｉ窒化膜の膜厚
が１０ｎｍ以下の場合、Ｓｉ窒化膜でコ−トしたＳｉ基
板を酸化性雰囲気に曝すと、酸化種がＳｉ窒化膜を透過
してＳｉ基板に到達し、Ｓｉ基板を酸化するようにな
る。Ｓｉ窒化膜自体が酸化される速度は、Ｓｉ基板に比
べてかなり緩やかなので、Ｓｉ窒化膜の下地のＳｉ基板
が酸化されて酸化膜が形成し始めると、酸化膜の膜厚は
急速に増大する。例えば、１０ｎｍの膜厚のＳｉ窒化膜
上に４ｎｍの酸化膜を熱酸化法により形成しようとする
と、Ｓｉ基板上には膜厚２４０ｎｍ程度の酸化膜が形成
される。そのために、形成したキャパシタ容量が大幅に
減少し、デバイス設計上で設定したキャパシタ容量とは
かけ離れたものとなってしまう。従って、下地のＳｉ基
板が酸化されないような方法でＭＯＩＯＳ構造を製造す
る必要がある。一般に、Ｓｉ窒化膜を酸化して上部酸化
膜を成膜する際に下地のＳｉ基板の酸化され難さをＳｉ
窒化膜の耐酸化性と呼んでいて、Ｓｉ窒化膜が薄くなる
ほど、Ｓｉ窒化膜の耐酸化性が低下する。これが、Ｓｉ
窒化膜の薄膜化を制限する一つの要因となっている。
達成するために、従来のＭＯＩＯＳ構造の形成方法の問
題点を研究し、以下のような知見を得た。先ず、第１の
問題として、Ｓｉ窒化膜の耐酸化性について考察した。
一般に、Ｓｉ窒化膜は、ＳｉＯ2 膜などに比べ、結晶構
造が緻密な膜であり、不純物の拡散速度は遅い。このた
め、Ｓｉ窒化膜でコートしたＳｉ基板を酸化性雰囲気に
曝しても、酸化種がＳｉ基板に到達できず、Ｓｉ基板は
酸化されない。この特性は、例えばＬＯＣＯＳ法により
Ｓｉ基板を選択的に酸化して、基板にシリコン集積回路
のいわゆる素子分離領域を形成する際に利用されてい
る。しかし、ＭＯＩＯＳ構造のようにＳｉ窒化膜の膜厚
が１０ｎｍ以下の場合、Ｓｉ窒化膜でコ−トしたＳｉ基
板を酸化性雰囲気に曝すと、酸化種がＳｉ窒化膜を透過
してＳｉ基板に到達し、Ｓｉ基板を酸化するようにな
る。Ｓｉ窒化膜自体が酸化される速度は、Ｓｉ基板に比
べてかなり緩やかなので、Ｓｉ窒化膜の下地のＳｉ基板
が酸化されて酸化膜が形成し始めると、酸化膜の膜厚は
急速に増大する。例えば、１０ｎｍの膜厚のＳｉ窒化膜
上に４ｎｍの酸化膜を熱酸化法により形成しようとする
と、Ｓｉ基板上には膜厚２４０ｎｍ程度の酸化膜が形成
される。そのために、形成したキャパシタ容量が大幅に
減少し、デバイス設計上で設定したキャパシタ容量とは
かけ離れたものとなってしまう。従って、下地のＳｉ基
板が酸化されないような方法でＭＯＩＯＳ構造を製造す
る必要がある。一般に、Ｓｉ窒化膜を酸化して上部酸化
膜を成膜する際に下地のＳｉ基板の酸化され難さをＳｉ
窒化膜の耐酸化性と呼んでいて、Ｓｉ窒化膜が薄くなる
ほど、Ｓｉ窒化膜の耐酸化性が低下する。これが、Ｓｉ
窒化膜の薄膜化を制限する一つの要因となっている。
【０００７】第２として、Ｓｉ基板中の不純物分布の広
がりについて考察した。従来のＭＯＩＯＳ構造の形成方
法では、Ｓｉ窒化膜を酸化してＳｉ窒化膜とＳｉＯ2 膜
との積層膜としている。しかも、Ｓｉ窒化膜を酸化する
際のＳｉ窒化膜の酸化レ−トが遅いため、高温下で長時
間の熱酸化処理が必要になる。例えば、Ｓｉ窒化膜上に
４〜５ｎｍの酸化膜を形成するためには、９００〜９５
０℃で１〜２時間程度の水蒸気酸化が必要である。しか
し、このような高温、長時間の熱処理を行うと、Ｓｉ基
板中の不純物が拡散して広がり、不純物分布が広範囲に
形成されるという問題が生じ、ＭＯＩＯＳ構造の微細化
が難しい。
がりについて考察した。従来のＭＯＩＯＳ構造の形成方
法では、Ｓｉ窒化膜を酸化してＳｉ窒化膜とＳｉＯ2 膜
との積層膜としている。しかも、Ｓｉ窒化膜を酸化する
際のＳｉ窒化膜の酸化レ−トが遅いため、高温下で長時
間の熱酸化処理が必要になる。例えば、Ｓｉ窒化膜上に
４〜５ｎｍの酸化膜を形成するためには、９００〜９５
０℃で１〜２時間程度の水蒸気酸化が必要である。しか
し、このような高温、長時間の熱処理を行うと、Ｓｉ基
板中の不純物が拡散して広がり、不純物分布が広範囲に
形成されるという問題が生じ、ＭＯＩＯＳ構造の微細化
が難しい。
【０００８】第３の問題として、リ−ク電流について考
察した。従来のＭＯＩＯＳ構造の形成方法のように、Ｓ
ｉ窒化膜を酸化してＳｉ窒化膜とＳｉＯ2 膜の積層膜を
形成する場合、Ｓｉ窒化膜とその上のＳｉＯ2 膜との界
面には、ＳｉＯＮと表記されるような組成遷移層又は構
造遷移層が形成される。このため、界面では、図１
（ａ）に示すように、Ｓｉ窒化膜とＳｉＯ2 膜の中間的
なバンド構造が形成される。ＳｉＯ2 膜のバンドギャッ
プが８ｅＶと広いため、Ｓｉ窒化膜のバンドギャップは
界面で本来の５．ｌｅＶより広がり、逆に、ＳｉＯ2 膜
バンドギャップは界面で本来の８ｅＶより狭くなる。こ
のため、界面における電位障壁が低くなり、電荷が通り
抜けやすくなる。よって、リ−ク電流が増大し、電荷の
保持特性が劣化する。更に、界面においてＳｉ窒化膜の
バンドギャップが拡がることにより、本来、Ｓｉ窒化膜
のバンドギャップ外にエネルギー準位があるような欠陥
が、バンドギャップ内に位置してシャロー・トラップ
（Shallow Trap）として機能するようになる。その結
果、これらのシャロー・トラップを介してリ−ク電流が
増大し、やはり、電荷の保持特性が劣化する。Ｓｉ窒化
膜中の欠陥のひとつであるＳｉ Ｈ結合が、このような
エネルギ−準位を持つという報告がある（Ｍａｔ．Ｒｅ
ｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．，ｖｏｌ．４９，ｐ
２１５（１９８５））。また、以上の界面に関する問題
は、Ｓｉ窒化膜とその下部のＳｉＯ2 膜との界面でも同
様に発生する。
察した。従来のＭＯＩＯＳ構造の形成方法のように、Ｓ
ｉ窒化膜を酸化してＳｉ窒化膜とＳｉＯ2 膜の積層膜を
形成する場合、Ｓｉ窒化膜とその上のＳｉＯ2 膜との界
面には、ＳｉＯＮと表記されるような組成遷移層又は構
造遷移層が形成される。このため、界面では、図１
（ａ）に示すように、Ｓｉ窒化膜とＳｉＯ2 膜の中間的
なバンド構造が形成される。ＳｉＯ2 膜のバンドギャッ
プが８ｅＶと広いため、Ｓｉ窒化膜のバンドギャップは
界面で本来の５．ｌｅＶより広がり、逆に、ＳｉＯ2 膜
バンドギャップは界面で本来の８ｅＶより狭くなる。こ
のため、界面における電位障壁が低くなり、電荷が通り
抜けやすくなる。よって、リ−ク電流が増大し、電荷の
保持特性が劣化する。更に、界面においてＳｉ窒化膜の
バンドギャップが拡がることにより、本来、Ｓｉ窒化膜
のバンドギャップ外にエネルギー準位があるような欠陥
が、バンドギャップ内に位置してシャロー・トラップ
（Shallow Trap）として機能するようになる。その結
果、これらのシャロー・トラップを介してリ−ク電流が
増大し、やはり、電荷の保持特性が劣化する。Ｓｉ窒化
膜中の欠陥のひとつであるＳｉ Ｈ結合が、このような
エネルギ−準位を持つという報告がある（Ｍａｔ．Ｒｅ
ｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．，ｖｏｌ．４９，ｐ
２１５（１９８５））。また、以上の界面に関する問題
は、Ｓｉ窒化膜とその下部のＳｉＯ2 膜との界面でも同
様に発生する。
【０００９】本発明者は、従来のＭＯＩＯＳ構造の問題
点が、Ｓｉ窒化膜とその下のＳｉＯ2 膜との間の界面
に、及び、Ｓｉ窒化膜とその上のＳｉＯ2 膜との間の界
面に、上述した組成遷移層又は構造遷移層を形成される
ことにあると判断し、遷移層のない急峻な界面をＳｉＯ
2 膜とＳｉ窒化膜との間に、及び、Ｓｉ窒化膜とその上
のＳｉＯ2 膜との間に形成することによりこれらの問題
を解決し、本発明を完成するに到った。
点が、Ｓｉ窒化膜とその下のＳｉＯ2 膜との間の界面
に、及び、Ｓｉ窒化膜とその上のＳｉＯ2 膜との間の界
面に、上述した組成遷移層又は構造遷移層を形成される
ことにあると判断し、遷移層のない急峻な界面をＳｉＯ
2 膜とＳｉ窒化膜との間に、及び、Ｓｉ窒化膜とその上
のＳｉＯ2 膜との間に形成することによりこれらの問題
を解決し、本発明を完成するに到った。
【００１０】上記目的を達成するために、得た知見に基
づき、本発明に係るＭＯＩＯＳ構造の形成方法は、シリ
コン基板上に、順次、下部酸化膜、絶縁膜、上部酸化膜
及び金属層を形成して、半導体装置のためのＭＯＩＯＳ
（Metal Oxide Insulator Oxide Silicon ）構造を形成
するに際し、下部酸化膜上に絶縁膜を成膜する絶縁膜成
膜工程及び絶縁膜上に上部酸化膜を成膜する上部酸化膜
成膜工程の少なくともいずれかを堆積法により実施する
ことを特徴としている。
づき、本発明に係るＭＯＩＯＳ構造の形成方法は、シリ
コン基板上に、順次、下部酸化膜、絶縁膜、上部酸化膜
及び金属層を形成して、半導体装置のためのＭＯＩＯＳ
（Metal Oxide Insulator Oxide Silicon ）構造を形成
するに際し、下部酸化膜上に絶縁膜を成膜する絶縁膜成
膜工程及び絶縁膜上に上部酸化膜を成膜する上部酸化膜
成膜工程の少なくともいずれかを堆積法により実施する
ことを特徴としている。
【００１１】堆積法は、所定の膜を形成する物質を堆積
できる限り、その方法に制約はなく、減圧ＣＶＤ法、常
圧ＣＶＤ法、又はスパッタ法で良い。堆積法のプロセス
条件は、絶縁膜又は酸化膜を成膜するのに従来から使用
されて来た既知の条件で良く、装置は、ロードロック機
構付きの既知の装置である。下部酸化膜の成膜は、熱酸
化法によっても、堆積法によっても良く、得たい特性に
よっては熱酸化法が好ましいこともある。不純物混入防
止の見地から、絶縁膜堆積工程及び酸化膜堆積工程は、
それぞれ別個のチャンバで行うことが望ましい。堆積法
の実施の際に使用する反応ガスは、純度の高いガスを使
用し、無用の不純物が混入しないようにする。下部酸化
膜、例えばＳｉＯ2 膜成膜工程の実施の際には、下部酸
化膜成膜前にＳｉ基板が窒化されたり、下部酸化膜成膜
後、下部酸化膜が窒化されたりしないようにする。ま
た、上部酸化膜成膜工程の実施の際には、上部酸化膜形
成の前後で、絶縁膜、例えばＳｉ窒化膜が酸化されない
ように、上部酸化膜が窒化されないようにする。更に
は、酸化膜、絶縁膜等を成膜した後、各膜の界面で上下
の膜が相互に反応するような処理、例えば高温アニ−ル
処理等の処理を施さないようにする。好適には、不活性
ガス雰囲気又は真空雰囲気の空間を介して、下部酸化膜
成膜工程から絶縁膜成膜工程への基板の搬送、及び、絶
縁膜成膜工程から上部酸化膜成膜工程への基板の搬送を
行う。これにより、無用の不純物の混入を防止して、よ
り急峻な界面を形成することができる。
できる限り、その方法に制約はなく、減圧ＣＶＤ法、常
圧ＣＶＤ法、又はスパッタ法で良い。堆積法のプロセス
条件は、絶縁膜又は酸化膜を成膜するのに従来から使用
されて来た既知の条件で良く、装置は、ロードロック機
構付きの既知の装置である。下部酸化膜の成膜は、熱酸
化法によっても、堆積法によっても良く、得たい特性に
よっては熱酸化法が好ましいこともある。不純物混入防
止の見地から、絶縁膜堆積工程及び酸化膜堆積工程は、
それぞれ別個のチャンバで行うことが望ましい。堆積法
の実施の際に使用する反応ガスは、純度の高いガスを使
用し、無用の不純物が混入しないようにする。下部酸化
膜、例えばＳｉＯ2 膜成膜工程の実施の際には、下部酸
化膜成膜前にＳｉ基板が窒化されたり、下部酸化膜成膜
後、下部酸化膜が窒化されたりしないようにする。ま
た、上部酸化膜成膜工程の実施の際には、上部酸化膜形
成の前後で、絶縁膜、例えばＳｉ窒化膜が酸化されない
ように、上部酸化膜が窒化されないようにする。更に
は、酸化膜、絶縁膜等を成膜した後、各膜の界面で上下
の膜が相互に反応するような処理、例えば高温アニ−ル
処理等の処理を施さないようにする。好適には、不活性
ガス雰囲気又は真空雰囲気の空間を介して、下部酸化膜
成膜工程から絶縁膜成膜工程への基板の搬送、及び、絶
縁膜成膜工程から上部酸化膜成膜工程への基板の搬送を
行う。これにより、無用の不純物の混入を防止して、よ
り急峻な界面を形成することができる。
【００１２】絶縁膜を熱酸化して上部酸化膜を形成する
従来の方法とは異なり、本発明方法では、絶縁膜及び上
部酸化膜、とりわけ上部酸化膜を堆積法により成膜する
ことにより、絶縁膜と下部酸化膜との界面及び絶縁膜と
上部酸化膜との界面に構造遷移層又は組成遷移層が形成
されるようなことが無くなる。また、図１（ａ）と図１
（ｂ）との対比から判るように、絶縁膜と上部酸化膜と
の界面及び絶縁膜と下部酸化膜との界面における絶縁膜
のエネルギ−バンドギャップの拡がりが抑制される。
尚、図１（ａ）及び（ｂ）は、それぞれ従来方法及び本
発明方法により形成したＭＯＩＯＳ構造のエネルギ−バ
ンドギャップ・ダイアグラムである。この結果、界面に
おいて絶縁膜のバンドギャップが広がり、本来、絶縁膜
のバンドギャップ外にエネルギ−準位があるような欠陥
が、バンドギャップ内に位置するようになり、シャロー
・トラップとして機能するというような従来のＭＯＩＯ
Ｓ構造では生じていた現象が、本発明方法で形成したＭ
ＯＩＯＳ構造には生じない。従って、これらのシャロー
・トラップを介してリ−ク電流が増大するというような
従来のＭＯＩＯＳ構造で生じていたような現象が生じな
いので、電荷の保持特性が向上する。
従来の方法とは異なり、本発明方法では、絶縁膜及び上
部酸化膜、とりわけ上部酸化膜を堆積法により成膜する
ことにより、絶縁膜と下部酸化膜との界面及び絶縁膜と
上部酸化膜との界面に構造遷移層又は組成遷移層が形成
されるようなことが無くなる。また、図１（ａ）と図１
（ｂ）との対比から判るように、絶縁膜と上部酸化膜と
の界面及び絶縁膜と下部酸化膜との界面における絶縁膜
のエネルギ−バンドギャップの拡がりが抑制される。
尚、図１（ａ）及び（ｂ）は、それぞれ従来方法及び本
発明方法により形成したＭＯＩＯＳ構造のエネルギ−バ
ンドギャップ・ダイアグラムである。この結果、界面に
おいて絶縁膜のバンドギャップが広がり、本来、絶縁膜
のバンドギャップ外にエネルギ−準位があるような欠陥
が、バンドギャップ内に位置するようになり、シャロー
・トラップとして機能するというような従来のＭＯＩＯ
Ｓ構造では生じていた現象が、本発明方法で形成したＭ
ＯＩＯＳ構造には生じない。従って、これらのシャロー
・トラップを介してリ−ク電流が増大するというような
従来のＭＯＩＯＳ構造で生じていたような現象が生じな
いので、電荷の保持特性が向上する。
【００１３】また、従来の形成方法では界面に遷移層が
形成されるために界面での電位障壁が低くなり、電荷が
通り抜け易くなっていたが、本発明方法で形成したＭＯ
ＩＯＳ構造には遷移層が殆ど存在しないので、本来の電
位障壁が維持され、電荷の通り抜け現象が抑制される。
よって、リ−ク電流が小さく、電荷の保持特性が向上す
る。また、従来の熱酸化による成膜方法とは異なり、上
部酸化膜を堆積法で形成することにより、長時間の高温
熱酸化が不要になるので、Ｓｉ基板中の不純物が拡散し
て、不純物分布が拡がってしまう現象が抑制されること
により、また、絶縁膜の耐酸化性の問題も無くなるため
に絶縁膜の薄膜化が可能になることにより、ＭＯＩＯＳ
構造の微細化、従って、メモリの大容量化が可能にな
る。また、絶縁膜の薄膜化により、低電圧動作が可能な
ＭＯＩＯＳ構造を実現できる。
形成されるために界面での電位障壁が低くなり、電荷が
通り抜け易くなっていたが、本発明方法で形成したＭＯ
ＩＯＳ構造には遷移層が殆ど存在しないので、本来の電
位障壁が維持され、電荷の通り抜け現象が抑制される。
よって、リ−ク電流が小さく、電荷の保持特性が向上す
る。また、従来の熱酸化による成膜方法とは異なり、上
部酸化膜を堆積法で形成することにより、長時間の高温
熱酸化が不要になるので、Ｓｉ基板中の不純物が拡散し
て、不純物分布が拡がってしまう現象が抑制されること
により、また、絶縁膜の耐酸化性の問題も無くなるため
に絶縁膜の薄膜化が可能になることにより、ＭＯＩＯＳ
構造の微細化、従って、メモリの大容量化が可能にな
る。また、絶縁膜の薄膜化により、低電圧動作が可能な
ＭＯＩＯＳ構造を実現できる。
【００１４】
【発明の実施の形態】以下に、実施例を挙げ、添付図面
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。尚、実施例１及び２において示した成膜装置及
び成膜条件は、本発明方法の理解のための一つの例示で
あって、それに限定されるものではない。
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。尚、実施例１及び２において示した成膜装置及
び成膜条件は、本発明方法の理解のための一つの例示で
あって、それに限定されるものではない。
【００１５】実施例１ 本実施例は、メモリ素子のためのＭＯＩＯＳ構造を形成
するために本発明方法を適用した例である。図２は、実
施例１方法を実施する際の各工程毎の基板断面を示す断
面図である。本実施例では、Ｓｉ基板１２を抵抗化熱型
の熱処理炉に入れて、８５０℃の温度、Ｏ2 ／Ａｒ＝３
００sccm／１０slm の流量の条件下で２０分間の希釈酸
化を施し、図２（ａ）に示すように、Ｓｉ基板１２の表
面に下部酸化膜として膜厚２ｎｍのＳｉＯ2 膜１４を成
膜した。ＳｉＯ2 膜を成膜するに当たっては、成膜前に
Ｓｉ基板が窒化されたり、成膜後ＳｉＯ2 膜が窒化され
たりしないようにした。次に、抵抗加熱型のＬＰ−ＣＶ
Ｄ装置を用いて、７６０℃の温度、７０Ｐａの圧力、Ｎ
Ｈ3 ／ＳｉＨ2 Ｃｌ2 ＝２０００sccm／５０sccmの流量
の条件下で３分間ＳｉＯ2 膜１４上に窒化シリコンを堆
積させ、図２（ｂ）に示すように、絶縁膜として膜厚６
ｍｎのＳｉ窒化膜１６を形成した。Ｓｉ窒化膜１６を形
成する際、酸素、ハイドロカ−ボンなどがＳｉ窒化膜１
６内に混入するのを防止して、急峻な界面を形成するた
めに、ロ−ドロック機構を使用した、いわゆる真空搬送
を行ってＣＶＤ炉内に基板を挿入し、また、純度の高い
反応ガスを使用した。
するために本発明方法を適用した例である。図２は、実
施例１方法を実施する際の各工程毎の基板断面を示す断
面図である。本実施例では、Ｓｉ基板１２を抵抗化熱型
の熱処理炉に入れて、８５０℃の温度、Ｏ2 ／Ａｒ＝３
００sccm／１０slm の流量の条件下で２０分間の希釈酸
化を施し、図２（ａ）に示すように、Ｓｉ基板１２の表
面に下部酸化膜として膜厚２ｎｍのＳｉＯ2 膜１４を成
膜した。ＳｉＯ2 膜を成膜するに当たっては、成膜前に
Ｓｉ基板が窒化されたり、成膜後ＳｉＯ2 膜が窒化され
たりしないようにした。次に、抵抗加熱型のＬＰ−ＣＶ
Ｄ装置を用いて、７６０℃の温度、７０Ｐａの圧力、Ｎ
Ｈ3 ／ＳｉＨ2 Ｃｌ2 ＝２０００sccm／５０sccmの流量
の条件下で３分間ＳｉＯ2 膜１４上に窒化シリコンを堆
積させ、図２（ｂ）に示すように、絶縁膜として膜厚６
ｍｎのＳｉ窒化膜１６を形成した。Ｓｉ窒化膜１６を形
成する際、酸素、ハイドロカ−ボンなどがＳｉ窒化膜１
６内に混入するのを防止して、急峻な界面を形成するた
めに、ロ−ドロック機構を使用した、いわゆる真空搬送
を行ってＣＶＤ炉内に基板を挿入し、また、純度の高い
反応ガスを使用した。
【００１６】次に、抵抗加熱型のＬＰ−ＣＶＤ装置を用
いて、８００℃の温度、７０Ｐａの圧力、Ｎ2 Ｏ／Ｓｉ
Ｈ2 Ｃｌ2 ＝２００sccm／１００sccmの流量の下で２０
分間ＳｉＯ2 をＳｉ窒化膜１６上に堆積させ、図２
（ｃ）に示すように、上部酸化膜として膜厚４ｎｍのＳ
ｉＯ2 膜１８を形成した。次いで、電極層として所定の
金属層２０をスパッタ法等により形成して、図２（ｃ）
に示す本実施例のＭＯＩＯＳ構造１０を得ることができ
た。ＳｉＯ2 膜１８形成の前後で、Ｓｉ窒化膜１６が酸
化されないように、かつＳｉＯ2 膜１８が窒化されない
ようにし、更に、ＳｉＯ2 膜１４、Ｓｉ窒化膜１６、Ｓ
ｉＯ2 膜１８を成膜した後には、例えば、高温アニ−ル
処理等を行わないようにして、各々の界面で上下の膜が
相互に反応しないように注意した。
いて、８００℃の温度、７０Ｐａの圧力、Ｎ2 Ｏ／Ｓｉ
Ｈ2 Ｃｌ2 ＝２００sccm／１００sccmの流量の下で２０
分間ＳｉＯ2 をＳｉ窒化膜１６上に堆積させ、図２
（ｃ）に示すように、上部酸化膜として膜厚４ｎｍのＳ
ｉＯ2 膜１８を形成した。次いで、電極層として所定の
金属層２０をスパッタ法等により形成して、図２（ｃ）
に示す本実施例のＭＯＩＯＳ構造１０を得ることができ
た。ＳｉＯ2 膜１８形成の前後で、Ｓｉ窒化膜１６が酸
化されないように、かつＳｉＯ2 膜１８が窒化されない
ようにし、更に、ＳｉＯ2 膜１４、Ｓｉ窒化膜１６、Ｓ
ｉＯ2 膜１８を成膜した後には、例えば、高温アニ−ル
処理等を行わないようにして、各々の界面で上下の膜が
相互に反応しないように注意した。
【００１７】本実施例では、Ｓｉ窒化膜及び上部のＳｉ
Ｏ2 膜をＬＰ−ＣＶＤ法により成膜しているので、膜質
が均一かつ緻密で、不純物や構造欠陥の少ないＳｉ窒化
膜を形成することができた。また、Ｓｉ窒化膜の成膜の
際には、７６０°C という比較的高温条件下で窒化シリ
コンを堆積しているので、Ｓｉ窒化膜中に水素が混入す
るのを抑制し、Ｓｉ−Ｈ結合等の無用の不純物が形成さ
れるのを防止することができた。本実施例では、また、
Ｓｉ窒化膜と上下のＳｉＯ2 膜の界面が、急峻で、エネ
ルギーバンドギャップの広がりが少なくとも１ｅＶ以下
であり、構造遷移層又は組成遷移層が極めて薄い、少な
くとも数ｎｍ以下であるＭＯＩＯＳ構造を形成すること
ができた。本実施例によれば、本来の高い電位障壁及び
本来のバンドギャップを維持し、しかも微細化及びメモ
リの大容量化が可能で、Ｓｉ窒化膜からの電荷の漏洩を
抑制して保持特性が良く、低電圧動作が可能なＭＯＮＯ
Ｓ構造を備えたメモリ素子を実現できる。
Ｏ2 膜をＬＰ−ＣＶＤ法により成膜しているので、膜質
が均一かつ緻密で、不純物や構造欠陥の少ないＳｉ窒化
膜を形成することができた。また、Ｓｉ窒化膜の成膜の
際には、７６０°C という比較的高温条件下で窒化シリ
コンを堆積しているので、Ｓｉ窒化膜中に水素が混入す
るのを抑制し、Ｓｉ−Ｈ結合等の無用の不純物が形成さ
れるのを防止することができた。本実施例では、また、
Ｓｉ窒化膜と上下のＳｉＯ2 膜の界面が、急峻で、エネ
ルギーバンドギャップの広がりが少なくとも１ｅＶ以下
であり、構造遷移層又は組成遷移層が極めて薄い、少な
くとも数ｎｍ以下であるＭＯＩＯＳ構造を形成すること
ができた。本実施例によれば、本来の高い電位障壁及び
本来のバンドギャップを維持し、しかも微細化及びメモ
リの大容量化が可能で、Ｓｉ窒化膜からの電荷の漏洩を
抑制して保持特性が良く、低電圧動作が可能なＭＯＮＯ
Ｓ構造を備えたメモリ素子を実現できる。
【００１８】実施例２ 実施例２は、メモリ素子のためのＭＯＩＯＳ構造を形成
するために本発明方法を適用し、クラスター型等の複数
チャンバ結合型の成膜装置を使用して各工程を連続的に
実施した例である。図２は、実施例２方法を実施する際
の各工程毎の基板断面も示す。本実施例では、Ｓｉ基板
１２の表面に、実施例１方法と同じ成膜条件で膜厚２ｎ
ｍのＳｉＯ2 膜１４、膜厚６ｎｍのＳｉ窒化膜１６及び
膜厚４ｎｍのＳｉＯ2膜１８を、順次、連続して形成し
た。また、本実施例では、ＳｉＯ2 膜１４成膜用の抵抗
加熱型の熱処理炉、Ｓｉ窒化膜１６成膜用の抵抗加熱型
のＬＰ−ＣＶＤ装置、及びＳｉＯ2 膜１８成膜用の抵抗
加熱型のＬＰ−ＣＶＤ装置が、相互に真空搬送系又はＡ
ｒ等の不活性ガス雰囲気搬送系により接続されているク
ラスタ型のマルチチャンバ装置を使用した。
するために本発明方法を適用し、クラスター型等の複数
チャンバ結合型の成膜装置を使用して各工程を連続的に
実施した例である。図２は、実施例２方法を実施する際
の各工程毎の基板断面も示す。本実施例では、Ｓｉ基板
１２の表面に、実施例１方法と同じ成膜条件で膜厚２ｎ
ｍのＳｉＯ2 膜１４、膜厚６ｎｍのＳｉ窒化膜１６及び
膜厚４ｎｍのＳｉＯ2膜１８を、順次、連続して形成し
た。また、本実施例では、ＳｉＯ2 膜１４成膜用の抵抗
加熱型の熱処理炉、Ｓｉ窒化膜１６成膜用の抵抗加熱型
のＬＰ−ＣＶＤ装置、及びＳｉＯ2 膜１８成膜用の抵抗
加熱型のＬＰ−ＣＶＤ装置が、相互に真空搬送系又はＡ
ｒ等の不活性ガス雰囲気搬送系により接続されているク
ラスタ型のマルチチャンバ装置を使用した。
【００１９】本実施例方法で形成したＭＯＩＯＳ構造
も、実施例１方法で形成したＭＯＩＯＳ構造と同様の利
点を有している。また、ＳｉＯ2 膜１４、Ｓｉ窒化膜１
６及びＳｉＯ2 膜１８の界面形成時、基板が大気に曝さ
れるようなことがないので、大気からの酸素、水分、ハ
イドロカ−ボン等の吸着を抑制でき、実施例１に比べ、
界面の急峻性をより一層向上させることができた。
も、実施例１方法で形成したＭＯＩＯＳ構造と同様の利
点を有している。また、ＳｉＯ2 膜１４、Ｓｉ窒化膜１
６及びＳｉＯ2 膜１８の界面形成時、基板が大気に曝さ
れるようなことがないので、大気からの酸素、水分、ハ
イドロカ−ボン等の吸着を抑制でき、実施例１に比べ、
界面の急峻性をより一層向上させることができた。
【００２０】
【発明の効果】本発明方法によれば、ＭＯＩＯＳ構造を
形成する際に、絶縁膜及びその上の上部酸化膜の少なく
ともいずれかを堆積法で形成することにより、（１）下
部酸化膜と絶縁膜との界面及び絶縁膜と上部酸化膜との
界面での遷移層の形成を防止して、本来の高い電位障壁
及び本来のバンドギャップを維持できるので、絶縁膜か
らの電荷の漏洩を抑制して、情報の保持特性に優れたＭ
ＯＩＯＳ構造を有するメモリ素子を実現できる。また、
（２）上部酸化膜の成膜に際し、従来の形成方法とは異
なり、Ｓｉ基板が高温に曝される長時間の高温熱酸化処
理を行わないので、Ｓｉ基板中の不純物の拡散が抑制さ
れ、更には絶縁膜の耐酸化性が低くても、下地のＳｉ基
板が酸化されるようなことはない。よって、絶縁膜の薄
膜化が可能になり、ＭＯＩＯＳ構造の微細化、従って、
メモリ素子の大容量化が可能で、しかも低電圧動作に好
適なＭＯＩＯＳ構造を有するメモリ素子を実現できる。
形成する際に、絶縁膜及びその上の上部酸化膜の少なく
ともいずれかを堆積法で形成することにより、（１）下
部酸化膜と絶縁膜との界面及び絶縁膜と上部酸化膜との
界面での遷移層の形成を防止して、本来の高い電位障壁
及び本来のバンドギャップを維持できるので、絶縁膜か
らの電荷の漏洩を抑制して、情報の保持特性に優れたＭ
ＯＩＯＳ構造を有するメモリ素子を実現できる。また、
（２）上部酸化膜の成膜に際し、従来の形成方法とは異
なり、Ｓｉ基板が高温に曝される長時間の高温熱酸化処
理を行わないので、Ｓｉ基板中の不純物の拡散が抑制さ
れ、更には絶縁膜の耐酸化性が低くても、下地のＳｉ基
板が酸化されるようなことはない。よって、絶縁膜の薄
膜化が可能になり、ＭＯＩＯＳ構造の微細化、従って、
メモリ素子の大容量化が可能で、しかも低電圧動作に好
適なＭＯＩＯＳ構造を有するメモリ素子を実現できる。
【図１】図１（ａ）及び（ｂ）は、それぞれ、従来の方
法により形成したＭＯＩＯＳ構造及び本発明方法により
形成したＭＯＩＯＳ構造のエネルギ−バンドギャップ・
ダイアグラムである。
法により形成したＭＯＩＯＳ構造及び本発明方法により
形成したＭＯＩＯＳ構造のエネルギ−バンドギャップ・
ダイアグラムである。
【図２】図２（ａ）、（ｂ）及び（ｃ）は、それぞれ、
本発明方法を実施した際の各工程毎の基板断面を示す断
面図である。
本発明方法を実施した際の各工程毎の基板断面を示す断
面図である。
１０……ＭＯＩＯＳ構造、１２……Ｓｉ基板、１４……
ＳｉＯ2 膜、１６……Ｓｉ窒化膜、１８……ＳｉＯ
2 膜、２０……金属層。
ＳｉＯ2 膜、１６……Ｓｉ窒化膜、１８……ＳｉＯ
2 膜、２０……金属層。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/318
Claims (3)
- 【請求項１】 シリコン基板上に、順次、下部酸化膜、
絶縁膜、上部酸化膜及び金属層を形成して、半導体装置
のためのＭＯＩＯＳ（Metal Oxide Insulator Oxide Si
licon ）構造を形成するに際し、 下部酸化膜上に絶縁膜を成膜する絶縁膜成膜工程及び絶
縁膜上に上部酸化膜を成膜する上部酸化膜成膜工程の少
なくともいずれかを堆積法により実施することを特徴と
するＭＯＩＯＳ構造の形成方法。 - 【請求項２】 不活性ガス雰囲気又は真空雰囲気の空間
を介して、下部酸化膜成膜工程から絶縁膜成膜工程への
基板の搬送、及び、絶縁膜成膜工程から上部酸化膜成膜
工程への基板の搬送を行うことを特徴とする請求項１に
記載のＭＯＩＯＳ構造の形成方法。 - 【請求項３】 絶縁膜成膜工程において絶縁膜としてＳ
ｉ窒化膜をＣＶＤ法又はスパッタ法により形成し、上部
酸化膜成膜工程において酸化膜としてＳｉＯ2 膜をＣＶ
Ｄ法により成膜することを特徴とする請求項１又は２に
記載のＭＯＩＯＳ構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9697796A JPH09283642A (ja) | 1996-04-18 | 1996-04-18 | Ｍｏｉｏｓ構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9697796A JPH09283642A (ja) | 1996-04-18 | 1996-04-18 | Ｍｏｉｏｓ構造の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09283642A true JPH09283642A (ja) | 1997-10-31 |
Family
ID=14179282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9697796A Pending JPH09283642A (ja) | 1996-04-18 | 1996-04-18 | Ｍｏｉｏｓ構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09283642A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003513445A (ja) * | 1999-10-25 | 2003-04-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｅｅｐｒｏｍデバイス用の高温酸化膜成膜方法 |
-
1996
- 1996-04-18 JP JP9697796A patent/JPH09283642A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003513445A (ja) * | 1999-10-25 | 2003-04-08 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Ｅｅｐｒｏｍデバイス用の高温酸化膜成膜方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6074917A (en) | LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices | |
| JP5032056B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| US7109083B2 (en) | Flash memory device and a fabrication process thereof, method of forming a dielectric film | |
| US6559007B1 (en) | Method for forming flash memory device having a tunnel dielectric comprising nitrided oxide | |
| JP4001960B2 (ja) | 窒化酸化物誘電体層を有する半導体素子の製造方法 | |
| CN100452440C (zh) | 非易失性半导体存储器件 | |
| US20110254075A1 (en) | Use of dilute steam ambient for improvement of flash devices | |
| JP2003282746A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
| JPH10163348A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US6309927B1 (en) | Method of forming high K tantalum pentoxide Ta2O5 instead of ONO stacked films to increase coupling ratio and improve reliability for flash memory devices | |
| JP4617574B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US6969885B2 (en) | Non-volatile semiconductor memory device with first and second nitride insulators | |
| KR100596484B1 (ko) | 유전막 형성 방법 및 이를 이용한 불휘발성 메모리 장치의제조방법 | |
| KR100482751B1 (ko) | 반도체 소자의 제조 방법 | |
| US6162684A (en) | Ammonia annealed and wet oxidized LPCVD oxide to replace ono films for high integrated flash memory devices | |
| JPH0964205A (ja) | 窒化シリコン膜の形成方法 | |
| JP3288796B2 (ja) | 半導体装置 | |
| JPH09283642A (ja) | Ｍｏｉｏｓ構造の形成方法 | |
| JPH07297182A (ja) | ＳｉＮ系絶縁膜の形成方法 | |
| JPS59188977A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH11317463A (ja) | 半導体不揮発性記憶装置およびその製造方法 | |
| JP2004146665A (ja) | 半導体装置の製造方法 | |
| JPH10125813A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| KR20080010514A (ko) | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Effective date: 20031224 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A521 | Written amendment |
Effective date: 20040130 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A02 | Decision of refusal |
Effective date: 20051011 Free format text: JAPANESE INTERMEDIATE CODE: A02 |