DE1489258C2 - Verfahren zum Herstellen des Stromkanals eines Feldeffekttransistors - Google Patents

Verfahren zum Herstellen des Stromkanals eines Feldeffekttransistors

Info

Publication number
DE1489258C2
DE1489258C2 DE1489258A DE1489258DA DE1489258C2 DE 1489258 C2 DE1489258 C2 DE 1489258C2 DE 1489258 A DE1489258 A DE 1489258A DE 1489258D A DE1489258D A DE 1489258DA DE 1489258 C2 DE1489258 C2 DE 1489258C2
Authority
DE
Germany
Prior art keywords
silicon
current channel
conductive
channel
heating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1489258A
Other languages
English (en)
Other versions
DE1489258B1 (de
Inventor
Daniel Henry Lebanon N.J. Rauscher (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1489258B1 publication Critical patent/DE1489258B1/de
Application granted granted Critical
Publication of DE1489258C2 publication Critical patent/DE1489258C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/053—Field effect transistors fets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/062—Gold diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/162—Testing steps
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Description

Verfahren zum Herstellen von Silicium-Planartransistoren, bei dem der Siliciumkörper, nachdem er mit den erforderlichen Zonen versehen und mit einer als Diffusionsmaske ausgebildeten Oxidschicht bedeckt worden ist, vor dem Kontaktieren bei einer Temperatur zwischen 600 und 650° C in einer Wasserstoffatmosphäre getempert wird, und zwar zu dem Zweck, die Oberflächenrekombination des Planartransistors zu reduzieren.
eines Stromkanals durch das Verfahren gemäß der Erfindung und '
F i g. 2 den gleichen Körper wie F i g. 1 nach Durchführung des Verfahrens gemäß der Erfindung.
Abgesehen von dem neu gebildeten Kanal 22 stimmt der Körper nach F i g. 2 mit demjenigen nach F i g. 1 überein.
Fig. 1 zeigt eine kristalline Halbleiterscheibe 10 aus Silicium mit der Oberseite 12 und der Unterseite 14. Die Scheibe 10 kann jeden gewünschten Leitfähigkeitstyp und jede gewünschte Größe der Leit-
zu erzeugen. Vorzugsweise soll die Erhitzungsdauer etwa 10 Minuten bis 2 Stunden betragen. Der leitende Kanal besitzt dann einen Flächenwiderstand, der
Erhitzen in einer reduzierenden Atmosphäre erzeugt. Die Atmosphäre soll also aus Wasserstoff oder Mischungen von Wasserstoff mit einem nichtoxydierenden Gas, wie Argon oder Stickstoff, bestehen. Eine Mischung von einigen Prozent Wasserstoff und Stickstoff, d. h. eine Gasmischung, wie sie als Formiergas bekannt ist, eignet sich sehr gut für den vorliegenden Zweck.
Es soll nur bis auf eine Temperatur unterhalb der-Die Erfindung wird an Hand der Zeichnung näher io jenigen Temperatur erhitzt werden, bei welcher die erläutert, es zeigt Siliciumoxidschicht durch Wasserstoff reduzierbar ist.
F i g. 1 eine Querschnittsansicht eines Siliciumkör- In diesem Temperaturbereich hat die Wasserstoff pers eines MOS-Feldeffekttransistors vor der Bildung atmosphäre lediglich einen Einfluß auf das Silicium
unterhalb der genannten Oberfläche und ändert seinen Leitfähigkeitstyp in der gewünschten Weise. Normalerweise kann die Erhitzung bei Temperaturen zwischen etwa 200 und 1000° C stattfinden, vorzugsweise zwischen 300 und 700° C, wobei etwa 500° C den Optimalwert darstellt.
Die Dauer der Erhitzung hängt von der Temperatur ab. Bei sinkender Temperatur muß die Erhitzungsdauer gesteigert werden, um den gleichen spezifischen Widerstand zu erzeugen. Beispielsweise ist bei etwa 1000° C eine Erhitzungsdauer von weniger
fähigkeit besitzen, d. h., sie kann p-leitend oder 25 als 1 Minute ausreichend, während bei 200° C mehn-leitend oder ein eigenleitender Siliciumkörper sein. rere Stunden notwendig sind, um den leitenden Kanal Vorzugsweise möge die Scheibe jedoch entweder
p-leitend oder eigenleitend sein. In Fig. 1 ist lediglich zur Veranschaulichung die Scheibe 10 als p-leitend dargestellt mit einem spezifischen Widerstand im 30 zwischen etwa 3 Kiloohm pro Quadratfläche und Bereich von 1 bis 100 Ohm · cm. 100 Kiloohm pro Quadratfläche liegt, wobei etwa
Durch das bekannte Verfahren der Photomaskie- 5 bis 20 Kiloohm pro Quadratfläche als optimaler rungstechnik werden auf der Scheibe 10 zwei räum- Bereich angesehen werden.
lieh getrennte leitende Gebiete 16 und 18 vom Die Dicke der Siliciumdioxidschicht 20 beeinflußt
n-Leitungstyp durch Diffusion erzeugt und eine 35 den spezifischen Widerstand des leitenden Kanals 22 Siliciumoxidschicht 20 gebildet. nicht entscheidend. Jedoch ist für sehr dicke Oxid-
Diese Siliciumoxidschicht 20 kann auf verschie- schichten, beispielsweise für Schichten, die erheblich dene Weise hergestellt werden. Bei einem bekannten oberhalb lSOOÄngströmeinheiten liegen, eine längere Herstellungsverfahren wird das Gebiet unmittelbar Dauer der Erhitzung notwendig, um einen dünnen unterhalb der Oberfläche 12 in seinem Leitungstyp 40 leitenden Kanal von demselben spezifischen Widernicht geändert, während die Oxidschicht gebildet stand zu bilden wie bei Siliciumkörpern mit sehr wird. Beispielsweise kann die Schicht 20 durch Er- dünnem Oxidüberzug.
hitzung der Siliciumscheibe 10 in trockenem Sauer- Der Erhitzungsprozeß ändert den Leitfähigkeitstyp
stoffgas erzeugt werden, ohne die Gebiete des Si- des Kanals 22 in η-Richtung, d.h., wenn beispielsliciums unterhalb des Oxidüberzugs zu beeinflussen. 45 weise der Siliciumkörper 10 p-leitend oder eigen-Man kann aber auch die Siliciumdioxidschicht unter leitend ist, so wird Kanal 22 η-leitend, und wenn der Bedingungen erzeugen, welche eine Änderung oder
Inversion der Leitfähigkeit des Materials unterhalb
der Schicht hervorrufen. Beispielsweise kann die
Scheibe 10 in einer solchen Atmosphäre erhitzt wer- 50
den, daß sich sowohl die Siliciumoxidschicht 20 bildet als auch der Leitfähigkeitstyp unterhalb dieser
Schicht 20 umkehrt. Wenn eine Inversionsschicht
während der Oxidbildung hervorgerufen wird, so
muß diese durch Erhitzen in trockenem Sauerstoff 55 Anordnung nach F i g. 1 nach den bekannten Verfahvor der weiteren Behandlung wieder entfernt werden. ren der Diffusion und Photomaskierung gewonnen.
Der Siliciumdioxidüberzug auf der Scheibe wird durch Erhitzung der Scheibe in Sauerstoff bei etwa 1000° C für 3 Stunden hergestellt. Sodann wird
körper für die Dauer von etwa 3 Minuten bis zu 60 die Scheibe bei 500° C in einer Mischung von 1 Stunde auf eine höhere Temperatur, und zwar etwa 90 Volumprozent Stickstoff und 10 Volumprozent
Wasserstoff für etwa 50 Minuten erhitzt. Unter der Siliciumdioxidschicht auf der Oberfläche der Scheibe bildet sich dann ein dünner η-leitender Stromkanal
Bei dem erfindungsgemäßen Verfahren wird der 65 mit einem Flächenwiderstand von 20 Kiloohm pro dünne leitende Kanal 22 in dem Siliciumkörper durch Quadratfläche.
Körper 10 η-leitend ist, so wird Kanal 22 n+-leitend.
Durch das folgende Ausführungsbeispiel wird die Erfindung noch weiterhin erläutert.
Ein Einkristall aus p-Silicium mit einem spezifischen Widerstand von etwa 30 Ohm-cm wird transversal durchschnitten, so daß eine Scheibe von etwa 16 mm Durchmesser und etwa 0,125 mm Dicke entsteht. Aus einer derartigen Siliciumscheibe wird die
Man kann also dem Verfahren einen Körper von bekannten Leitungseigenschaften zugrunde legen. Zur Entfernung der Inversionsschicht wird der Silicium-
auf 400 bis 950° C im Vakuum oder in einer gasförmigen Atmosphäre, beispielsweise trockenem Sauerstoff, Stickstoff oder Argon, erhitzt.

Claims (5)

1 2 um eine metallische Steuerelektrode, die dem Kanal Patentansprüche: gegenüberliegt und den Stromfluß in diesem Kanal zu steuern gestattet.
1. Verfahren zum Herstellen des Stromkanals Bisher hat man den Siliciumoxidüberzug und den eines aus einem Siliciumkörper gebildeten Feld- 5 Stromkanal unter der Oberfläche des Halbleitereffekttransistors unter einer auf einer Oberfläche körpers in einem einzigen Verfahrensschritt hergedes Siliciurrikörpers gebildeten Siliciumoxid- stellt, indem man die Siliciumscheibe in Wasserdampf schicht, wobei die Konzentration des herzustellen- oder einer anderen oxydierenden Atmosphäre erhitzt den Stromkanals an freien negativen Ladungs- hat. Dabei bildet sich auf der Oberfläche der Siliciumträgern höher ist als diejenige des Materials des 10 scheibe eine Siliciumoxidschicht (vgl. »Proc. of the Siliciumkörpers und wobei der Siliciumkörper IEEE«,.Bd. 51 [1963], S. 1192 und 1193), undgleichnach Bildung der Siliciumoxidschicht erhitzt wird, zeitig ändert sich die Leitfähigkeit einer dünnen Zone dadurch gekennzeichnet, daß eine wäh- unterhalb der Siliciumoxidschicht, wodurch der rend der Oxidbildung etwa entstandene Inver- Stromkanal entsteht. Jedoch sind weder der Leitsionsschicht durch Erhitzen im Vakuum oder in 15 fähigkeitstyp noch der Betrag der Leitfähigkeit dieses trockenem Sauerstoff, Stickstoff oder Argon wie- Stromkanals so gut reproduzierbar, wie es für eine der entfernt wird, und daß dann die Erhitzung in Massenfertigung von Halbleiterbauelementen mit geeiner Wasserstoffgas enthaltenden, reduzierenden ringer Exemplarstreuung wünschenswert wäre. Atmosphäre bei einer Temperatur durchgeführt Der Erfindung liegt die Aufgabe zugrunde, ein wird, die unterhalb derjenigen Temperatur liegt, 20 Verfahren anzugeben, bei dem die Leitfähigkeit des bei der die Siliciumoxidschicht durch Wasserstoff Stromkanals eines Feldeffekttransistors genau vorherreduzierbar ist. bestimmbar ist, wie es für eine Massenfertigung von
2. Verfahren nach Anspruch 1, dadurch ge- Halbleiterbauelementen mit geringer Streuung der. kennzeichnet, daß als reduzierende Atmosphäre Eigenschaften der Exemplare wünschenswert ist. . eine Mischung aus Wasserstoff und Stickstoff ver- 25 Die Erfindung löst diese Aufgabe bei einem Verwendet wird, fahren der eingangs genannten Art dadurch, daß eine
3. Verfahren nach Anspruch 1 oder 2, dadurch während der Oxidbildung etwa entstandene Invergekennzeichnet, daß die Erhitzung bei einer Tem- sionsschicht durch Erhitzen im Vakuum oder in peratur zwischen 200 und 1000° C für eine Dauer trockenem Sauerstoff, Stickstoff oder Argon wieder zwischen 2 Stunden und 10 Minuten durchgeführt 30 entfernt wird, und daß dann die Erhitzung in einer wird. Wasserstoffgas enthaltenden, reduzierenden Atmo-
4. Verfahren nach einem der Ansprüche 1 bis 3, Sphäre bei einer Temperatur durchgeführt wird, die dadurch gekennzeichnet, daß die Siliciumoxid- unterhalb derjenigen Temperatur liegt, bei der die schicht auf dem Siliciumkörper durch Erhitzen Siliciumoxidschicht durch Wasserstoff reduzierbar ist. in trockenem Sauerstoff erzeugt wird. 35 Bei dem hier beschriebenen Verfahren erfolgt also
5. Verfahren nach Anspruch 1, dadurch ge-, die Bildung des Kanals im Gegensatz zu der bisher kennzeichnet, daß der Körper zur Entfernung der üblichen Methode in einem von der Oxidbildung Inversionsschicht etwa 3 Minuten bis 1 Stunde auf getrennten Verfahrensschritt. Die Erfindung hat den 400 bis 950° C erhitzt wird. - Vorteil, daß der Stromkanal eines MOS-Transistors
40 ohne Eindiffusion von Dotierstoffen so ausgebildet wird, daß er genau vorherbestimmbare Eigenschaften
■— hat.
Der ursprüngliche Siliciumkörper kann p-leitend, eigenleitend oder η-leitend sein. Der durch das Ver-
Die Erfindung betrifft ein Verfahren zum Her- 45 fahren gemäß der Erfindung gebildete Stromkanal hat stellen des Stromkanals eines aus einem Silicium- eine höhere Konzentration an negativen Ladungskörper gebildeten Feldeffekttransistors unter einer auf trägern als der ursprüngliche Siliciumkörper. Er einer Oberfläche des Siliciumkörpers gebildeten SiIi- braucht deshalb jedoch nicht unbedingt η-leitend zu ciumoxidschicht, wobei die Konzentration des herzu- sein. Wenn nämlich der Siliciumkörper am Anfang stellenden Stromkanals an freien negativen Ladungs- 50 relativ stark p-leitend war, kann der Stromkanal trägern höher ist als diejenige des Materials des schwächer p-leitend sein, ohne jedoch schon n-Lei-Siliciumkörpers und wobei der Siliciumkörper nach tung aufzuweisen. Bildung der Siliciumoxidschicht erhitzt wird. Weiterbildungen des Verfahrens gemäß der Erfin-
In der Halbleitertechnik tritt häufig das Problem dung sind in den Unteransprüchen unter Schutz auf, angrenzend an eine Oberfläche eines Silicium- 55 gestellt.
körpers eine Zone mit bestimmter spezifischer Leit- Aus der Zeitschrift »Journal of the Electrochem.
fähigkeit und einer Konzentration an freien negativen Soc«, Bd. 104, S. 547 bis 552 (Sept. 1957) ist ein Ladungsträgern, die höher ist als die Konzentration Diffusionsverfahren bekannt, bei dem Siliciumeinkridieser Ladungskörper im Material des Körpers, her- stalle durch Erhitzen in einer Atmosphäre dotiert zustellen. Als Beispiel hierfür sei die Herstellung des 60 werden, die die gewünschten Dotierstoffe in einem Stromkanals in MOS-Feldeffekttransistoren (siehe Trägergas enthält. Man hat dabei auch Wasserstoff z.B. »RCA-Review«, 24 (1963), S. 641 bis 660) ge- als Trägergas verwendet, wobei jedoch festgestellt nannt. Ein MOS-Feldeffekttransistor enthält zwei als wurde, daß freie Siliciumoberflächen bei der Verwen-Source und Drain bezeichnete Gebiete, die durch eine dung von Wasserstoff als Trägergas stark korrodieren, den Stromkanal bildende dünne leitende Zone an der 65 Eine Wirkung auf die Leitfähigkeit des behandelten Oberfläche eines Siliciumkörpers miteinander ver- Halbleitermaterials hat das Trägergas bei diesem bunden sind. Auf der genannten Oberfläche befindet Diffusionsverfahren nicht, sich eine Siliciumoxidschicht und auf dieser wieder- Gegenstand des älteren Patents 12 27564 ist ein
DE1489258A 1963-12-26 1964-12-15 Verfahren zum Herstellen des Stromkanals eines Feldeffekttransistors Expired DE1489258C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US33335163A 1963-12-26 1963-12-26
US573773A US3349474A (en) 1963-12-26 1966-08-05 Semiconductor device

Publications (2)

Publication Number Publication Date
DE1489258B1 DE1489258B1 (de) 1969-10-02
DE1489258C2 true DE1489258C2 (de) 1975-04-24

Family

ID=26988679

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1489258A Expired DE1489258C2 (de) 1963-12-26 1964-12-15 Verfahren zum Herstellen des Stromkanals eines Feldeffekttransistors

Country Status (5)

Country Link
US (1) US3349474A (de)
BE (1) BE657563A (de)
DE (1) DE1489258C2 (de)
GB (1) GB1094068A (de)
NL (1) NL140656B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3999282A (en) * 1964-02-13 1976-12-28 Hitachi, Ltd. Method for manufacturing semiconductor devices having oxide films and the semiconductor devices manufactured thereby
DE1514082C3 (de) * 1964-02-13 1984-08-30 Kabushiki Kaisha Hitachi Seisakusho, Tokio/Tokyo Feldeffekt-Transistor
US3406050A (en) * 1965-08-04 1968-10-15 Texas Instruments Inc Method of making electrical contact to a semiconductor body
US3427514A (en) * 1966-10-13 1969-02-11 Rca Corp Mos tetrode
US3528168A (en) * 1967-09-26 1970-09-15 Texas Instruments Inc Method of making a semiconductor device
US3907607A (en) * 1969-07-14 1975-09-23 Corning Glass Works Continuous processing of ribbon material
US3726002A (en) * 1971-08-27 1973-04-10 Ibm Process for forming a multi-layer glass-metal module adaptable for integral mounting to a dissimilar refractory substrate
US4138280A (en) * 1978-02-02 1979-02-06 International Rectifier Corporation Method of manufacture of zener diodes
JPS5530846A (en) * 1978-08-28 1980-03-04 Hitachi Ltd Method for manufacturing fixed memory
JPS5534444A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Preparation of semiconductor device
DE3170327D1 (en) * 1980-11-06 1985-06-05 Nat Res Dev Annealing process for a thin-film semiconductor device and obtained devices
US5514628A (en) * 1995-05-26 1996-05-07 Texas Instruments Incorporated Two-step sinter method utilized in conjunction with memory cell replacement by redundancies
US7384727B2 (en) * 2003-06-26 2008-06-10 Micron Technology, Inc. Semiconductor processing patterning methods
US7115532B2 (en) 2003-09-05 2006-10-03 Micron Technolgoy, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
US7026243B2 (en) * 2003-10-20 2006-04-11 Micron Technology, Inc. Methods of forming conductive material silicides by reaction of metal with silicon
US6969677B2 (en) * 2003-10-20 2005-11-29 Micron Technology, Inc. Methods of forming conductive metal silicides by reaction of metal with silicon
US7153769B2 (en) * 2004-04-08 2006-12-26 Micron Technology, Inc. Methods of forming a reaction product and methods of forming a conductive metal silicide by reaction of metal with silicon
US7119031B2 (en) * 2004-06-28 2006-10-10 Micron Technology, Inc. Methods of forming patterned photoresist layers over semiconductor substrates
US7241705B2 (en) * 2004-09-01 2007-07-10 Micron Technology, Inc. Methods of forming conductive contacts to source/drain regions and methods of forming local interconnects

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2748325A (en) * 1953-04-16 1956-05-29 Rca Corp Semi-conductor devices and methods for treating same
US2981646A (en) * 1958-02-11 1961-04-25 Sprague Electric Co Process of forming barrier layers
NL267831A (de) * 1960-08-17
FR1276723A (fr) * 1960-10-11 1961-11-24 D Electroniques Et De Physique Perfectionnements aux procédés de fabrication de dispositifs photo-électriques semi-conducteurs et à de tels dispositifs
BE636316A (de) * 1962-08-23 1900-01-01

Also Published As

Publication number Publication date
US3349474A (en) 1967-10-31
NL140656B (nl) 1973-12-27
DE1489258B1 (de) 1969-10-02
BE657563A (de) 1965-04-16
GB1094068A (en) 1967-12-06
NL6415066A (de) 1965-06-28

Similar Documents

Publication Publication Date Title
DE1489258C2 (de) Verfahren zum Herstellen des Stromkanals eines Feldeffekttransistors
DE2544736C2 (de) Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium
DE1564963C3 (de) Verfahren zum Herstellen eines stabilisierten Halbleiterbauelements
DE2824564A1 (de) Verfahren zum herstellen von elektronischen einrichtungen
DE2425382A1 (de) Verfahren zur herstellung von isolierschicht-feldeffekttransistoren
DE1032404B (de) Verfahren zur Herstellung von Flaechenhalbleiterelementen mit p-n-Schichten
DE2655341A1 (de) Halbleiteranordnung mit passivierter oberflaeche und verfahren zur herstellung dieser anordnung
DE2031333C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE1130932B (de) Verfahren zur Herstellung kleinflaechiger pn-UEbergaenge in Halbleiter-koerpern von einem Leitfaehigkeitstyp von Halbleiteranordnungen, z. B. Dioden oder Transistoren
DE1296266B (de) Verfahren zum elektrischen isolieren von einkristallinen bereichen in einer integrierten halbleiterschaltung
DE1944131A1 (de) Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen
EP0005744B1 (de) Verfahren zum Aufwachsen von Epitaxieschichten auf selektiv hochdotierten Siliciumsubstraten
DE2841201C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2812656C2 (de) Verfahren zur Herstellung eines InSb-Dünnschichtbauelementes
DE2230749C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
DE2013625A1 (de) Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche
DE4108394C2 (de) Verfahren zum Herstellen eines Siliziumsubstrats für eine Halbleitereinrichtung
DE1178947B (de) Verfahren zum Herstellen von Halbleiter-bauelementen mit mindestens einer durch Diffusion dotierten duennen Halbleiterschicht
DE2827330C2 (de) Verfahren zur Verminderung des Breitbandrauschens
DE2021460A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen
DE2243285A1 (de) Verfahren zur herstellung einer isolierenden schicht
DE2014903A1 (de) Halbleitervorrichtung mit niedrigem Rauschpegel und Verfahren zu deren Herstellung
DE1098316B (de) Verfahren zum Herstellen einkristalliner UEberzuege aus dotierten Halbleitergrundstoffen durch Aufdampfen im Vakuum
DE1544310C3 (de) Verfahren zum Eindiffundieren von Dotierungsstoffen in Verbindungshalbleiterkörper