DE2849597A1 - Verfahren zur herstellung einer p-n- grenzschicht, insbesondere fuer eine zener- diode - Google Patents

Verfahren zur herstellung einer p-n- grenzschicht, insbesondere fuer eine zener- diode

Info

Publication number
DE2849597A1
DE2849597A1 DE19782849597 DE2849597A DE2849597A1 DE 2849597 A1 DE2849597 A1 DE 2849597A1 DE 19782849597 DE19782849597 DE 19782849597 DE 2849597 A DE2849597 A DE 2849597A DE 2849597 A1 DE2849597 A1 DE 2849597A1
Authority
DE
Germany
Prior art keywords
time
measured
semiconductor
diffusion
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19782849597
Other languages
English (en)
Inventor
Vladimir Rodov
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE2849597A1 publication Critical patent/DE2849597A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/983—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

Patentanwälte Dipl.-Ing. C U rt Wal I ach Dipl.-Ing. Günther Koch Dipl.-Phys. Dr.Tino Haibach Dipl.-Ing. Rainer Feldkamp
D-8000 München 2 · Kaufingerstraße 8 · Telefon (0 89) 24 02 75 · Telex 5 29 513 wakai d
Datum: 15· November ΐΎί'8
Unser Zeichen: Io 4u./' - !''K/Ne
International Rectifier Corporation
LOE Angeles, California / USA
Verfahren zur Herstellung einer p-n-Orenzschicht,
insbesondere für eine Zener-Diode
909832/0500
' BAD ORIGINAL
Patentanwälte Dipl.-Ing Curt WaI lach
r Dipl.-lng. 6ünther Koch
DipL-Phys. Dr.Tino Haibach
Dipl.-lng. Rainer Feldkamp
D-8000 München 2 · Kaufingerstraße 8 · Telefon (0 89) 24 02 75 ■ Telex 5 29 513 wakai d
Datum: I5. November 197ö
Unser Zeichen: 16 417 - Fk/N6
International Rectifier Corporation Lon Angeles, California / USA
Verfahren zur Herstellung einer p-n-rGrenzschicht, insbesondere für eine Zener-Diode
DLe Erfindung; bezieht sich auf die Herstellung von Halbleiterelementen derart, daß eine vorgegebene Lawlnendurchbruchsapannung längs einer p-n-Grenzschieht genau in dem Herstellungsverfahren reproduziert werden kann, und insbesondere auf ein neuartiges Verfahren für die Hersteilung von Zener-Γ-ioden, bei denen die Sperr -Dur chbruchsspannung des halbleiterelement es beim Herstellungsvorgang Innerhalb sehr enger Toleranzen gehalten v/erden kann.
Verfahren für die Herstellung von Zener-Dioden sind gut bekannt und in einer Vielzahl von Veröffentlichungen beschrieben (beispielsweise US-Patentschrift 3 378 915) .
Zener-Dioden weisen eine genau definierte Sperr-Durchbruchspannung auf und diese Charakteristik wird weitgehend in einer Vielzahl von elektrischen Schaltungen ausgenutzt. Zener-Dioden werden normalerweise mit einer vorgegebenen Sperr-Durchbruchsspannung innerhalb einer Toleranz von plus oder minus 5 % in
9098 3 2/0500 ■/»
2649597
den Handel gebracht. Daher muß der Herstellungsvorgang sehr genau kontrolliert werden, um eine zu hohe Ausschußratc zu vermeiden.
Die tatsächliche Durchbruehspannung eines vorgegebenen Kälbleiterelementes wird durch die Tiefe der Grenzschicht und durch den spezifischen Widerstand der Halbleiterplättchen-Katerialien bestimmt .--Diese Eigenschaften werden ihrerseits durch den anfänglichen spezifischen Widerstand des Halbleiterplättchens, die DIffusionstemperatür und die Diffusionszeit für ein vorgegebenes Diffusionssystem unter Verwendung von Materialien, vom n- oder p-Leitfähigkeitstyp gesteuert. Entsprechend ändert sich die Durchbruehspannung der erzeugten Halbleiterelemente mit Änderungen eines der vorstehenden Parameter.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu schaffen, bei dem die Durchbruchsspannung mit größerer Genauigkeit und Sicherheit vorherbestimmbar und steuerbar ist.
Diese Aufgabe wird durch das erfindungsgemäße Verfahren zur Herstellung von p-n-Grenzschichten vorn Zener-Typ gelöst, bei dem die Diffusionstemperatur festgehalten wird, während die Diffusionszeit sehr genau entsprechend einem der vierten Wurzel folgenden Gesetz der folgenden Art gesteuert wird:
V= kV? VT*.
Darin ist:
V= Zener-Durchbruehspannung k = Konstante,
ς = spezifischer Widerstand des Halbleiterplättchens
vor der Diffusion;
T= gesamte Diffusionszeit.
Die vorstehend angegebene erfindungsgemäße Beziehung zeigt, daß die sich schließlich ergebende Durchbruehspannung proportional
909832/050 0 BAD
zur vierten Wurzel der Diffusionszeit während des Herstellungsvorganges ist. Die Gleichung zeigt weiterhin, daß, wenn versucht wird, sowohl die Diffus ionstemperatür (die in der Konstanten k in der erfindungsgemäßen Gleichung enthalten ist und die erfindungsgemäß konstant gehalten wird) als auch die Diffusionszeit während des Verfahrens zu ändern, das Verfahren praktisch nicht mehr kontrollierbar ist.
Die Gleichung zeigt weiterhin, daß, wenn sich der spezifische Widerstand des Ausgangs-Halbleiterplättchenmaterials lediglich geringfügig ändert, die Diffusionszelt sehr stark geändert werden muß, um eine vorgegebene Durchbruchspannung zu erzielen. Dies Ist insbesondere deshalb wichtig, weil Halbleiterkristalle üblicherweise an die Hersteller von Halbleiterelementen mit Toleranzen des spezifischen Widerstandes von plus oder minus 10 % geliefert werden.
Beispielsweise kann das Verfahren mit monokristallinen Siliziumplättchen vom p-Leitfähigkeits typ mit einem spezifischen Widerstand im Bereich von 0,07 bis 0,095 Ohm/cm begonnen werden. Ein n-Leitfähigkeitstyp-Bereich wird dann in das p-Leltfähigkeitstyp-Plättchen eindiffundiert. Die endgültige Durchbruchspannung ändert sich jedoch weitgehend, wenn die gleichen Verfahrensparameter für das Ausgangsmaterial mit einem spezifischen Widerstand von 0,07 Ohm/cm und für das Ausgangsmaterial mit einem spezifischen Widerstand von 0,095 Ohm/cm verwendet werden; die Durchbruchspannung ändert sich unkontrollierbar, wenn versucht wird, das Verfahren durch Modifikation der Diffusionstemperatür und anderer Parameter zu steuern.
Bei der Durchführung des erfindungsgemäßen Verfahrens wird der spezifische Widerstand von einem oder mehreren Kontrolloder Pilot-Plättchen gemessen, worauf die Elemente unter festen Temperaturbedingungen diffundiert werden bis ein Halbleiterelement mit der erforderlichen Durchbruchspannung von beispielsweise 54 V hergestellt Ist. Dies ermöglicht dann die
909832/0500
- sr -
Bestimmung der Konstante k in der erfindungsgemäßen Gleichung
4—,
v = kVi Vt.
Wenn beispielsweise nach 55 Stunden der Diffusion bei einer vorgegebenen Zeit und unter vorgegebenen 'L·iffusionsbedingungen unter Verwendung eines Materials, dessen spezifischer Widerstand mit 0,079 Ohm/cm gemessen wurde, ein Halbleiterelement mit einer Sperrdurchbruchspannung von 34,5 V geschaffen wird, so ergibt sich aus der vorstehenden Gleichung:
4
34,5 = k 1/0,079 'V~55~·
Wenn die nächsten Halbleiterplättchen, die zur Bildung von 34,5 V Zenerdioden diffundiert werden sollen, einen spezifischen Widerstand von 0,096 Ohm/cm aufi'jeicen, so kann die Diffusionszeit T , 61z für diese Halbleiterplättchen benötigt wird, aus den folgenden Gleichungen berechnet werden:
34,5 = k \/O,O79v
34,5 = kV 0,096
oder V-T7
und T ^ 37,24 Stunden.
Daher kann die einzige Verfahrensvariable der Diffusionszeit T nunmehr aus dem Ausgangswert des spezifischen Widerstandes des Halbleiterplättchens berechnet werden und das Verfahren ergibt Halbleiterelemente mit reproduzierbaren Sperr-Lawinendurchbruchseigenschaften innerhalb einer Toleranz von plus oder minus 5 %. Von dem vorstehend angegebenen Beispiel sei auf <3ie drastisch abweichende Diffusionszeit hingewiesen, die für das Material mit 0,096 Ohm/cm anstelle der 55 Stunden für das 0,079 Ohm/cm-Material benötigt wird, um die gleiche Durchbruchspannung zu erzielen.
90 9 832/05 0 0
.40-
Dies heißt mit anderen V/orten, daß erfindungsgemäß bei einer Änderung des spezifischen Widerstandes des Ausgangsplättchens von ^, auf t>..> die Diffusionszeit T, des Ausgangs plättchens bei einer konstanten Temperatur von T1 auf T3 geändert werden muß, wobei T2 = (t^/Vo)*~ τχ ist.
V/eitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Die Erfindung wird im folgenden anhand der Zeichnung noch näher erläutert.
In der Zeichnung zellen:
Fig. 1 eine Draufsicht auf ein monokristallines Silizium-
plättchen, das zur Herstellung einer Zener-Diode verarbeitet v/erden soll;
Fig. 2 eine Querschnittsansicht nach Fig. 1 entlang
der Linie 2-2 nach Fig. 1;
Fig. 3 das Plättchen nach Fig. 2 nach dem Diffusions-
schritt;
Fig. 4 das Plättchen nach Fig. 3 nach dem Läppen der
unteren Oberfläche;
Fig. 5 das Halbleiterplättchen nach Fig. K, nachdem
Elektroden daran befestigt wurden.
In den Figuren 1 und 2 ist ein monokristallines Siliziumplättchen gezeigt, das eine Stärke von 0,33 nim (13 mil) und einen Durchmesser von 25,4 mm (1 Zoll) aufweisen kann. Aus diesem Halbleiterplättchen werden eine oder mehrere Halbleiterelemente hergestellt. Im folgenden wird die Erfindung für den Fall einer Zener-Diode erläutert, die eine Sperrspannung von
./· 909832/0500
5^j5 V plus oder minus 1,5 V aufweist. Es ist jedoch verständlich, daß das erfinduhgsgemäße Verfahren auf die reproduzierbare Herstellung irgendeiner Lawinendurchbruchspannung, (im Bereich von ungefähr 10 V bis 100 V) für irgendeine Grenzschicht in einem Silizium-Halbleiterkörper anwendbar ist.
Das Halbleiteplättchen 10 nach den Figuren 1 und 2 ist typischerweise mit irgendeinem erforderlichen spezifischen Widerstand innerhalb eines Bereiches von ungefähr 15 % und mit irgendeiner gewünschten Fremdatom-Art erhältlich. Bei dem hier beschriebenen Beispiel sei angenommen, daß das Halbleiterplättchen 10 ein Plättchen vom p-Leitfähigkeitstyp mit einem spezifischen Widerstand in dem Bereich von 0,07 Ohm/cm bis 0,095 Ohm/cm ist.
Um die Zener-Diode zu bilden, wird das Plättchen 10 in einen geeigneten Diffusionsofen gebracht und ein Fremdatommaterial vom η-Typ wie z.B. Phosphor wird in das Plättchen eindiffundiert, um die dünne Schale 11 vom n-Leitfähigkeitstyp gemäß Fig. J5 zu bilden, die die p-n-Grenzscbicht 12 ergibt. Es könnte auch irgendein anderes Diffusionsverfahren verwendet werden, unter Einschluß von, jedoch ohne Begrenzung auf Dampfphasen-Abscheidungsverfahren. Nachdem die Zener-Diode fertiggestellt ist, wird sie mit geeigneten Elektroden 1J> und 14 versehen, wie dies in Fig. 5 gezeigt ist.
Das erfindungsgemäße Verfahren eignet sich für die Herstellung einer Grenzschicht in einer Vielzahl von Halbleiterelementen 12 derart, daß· diese eine sehr genau reproduzierbare Sperr-Durchbruchsspannungscharakteristik aufweisen. Insbesondere berußet das erfindungsgemäße Verfahren auf der Feststellung, daß, wenn die Diffus ionstemperatür konstant gehalten wird, die Durchbruchspannung mit hoher Genauigkeit durch die folgende Gleichung beschrieben werden kann:
4
V = kV^" VT (1)
909832/0500 BAD ORIGINAL
darin 1st:
V die Durchbruchspannung,
/^ der spezifische Widerstand des "albleiterplättchens IC nach den "iguren 1 und 2 vor dem Diffusionsschritt,
T die Gesamte?Iffusionszeit; k die Konstante.
Diese angenäherte Gleichung stimmt sehr genau für Durchbruchspannungen im Bereich von IO V bis 100 V.
Die Gleichung (1) wird wie folgt abgeleitet:
Die Durchbruchspannung V ist (für eine graduelle Grenzschicht) durch die folgende Gleichung beschrieben:
BradNd|
ri
ri
darin ist N. die Konzentration der Donator-Atome In dem Halbleiterkörper und X-, ist die Tiefe der Grenzschicht 12 von der Oberfläche des Kalbleiterkörpers 10 aus gemessen.
Die folgende Näherung wird für die Konzentration IT, /v\ von I. onatoratomen an irgendeiner miefe in dem Kalbleiterplättchen ve vv: end et;
darin Ist:
Nn die Oberflächenkonzentration von Donatoratomen, X die Strecke in das Innere des ^albleiterkörpers
von der Oberfläche aus;
D das Diffusionsvermögen der Donatoratome und T die Gesamtdiffuslonszeit.
90983 2/05 0 0
BAD ORIGINAL
yn -
/β.
Z Ίο Konzentration ν )Γ Akzc und ist durch die folgende
-r-k^-rr^.n Ir. ic Lebung g;;^
N, /,r
aus der ".1 cΊ.0!nung (4N ,
"a
und damit auc οεη Gleichungen (V: und ' cy
N,
Eine ."omtinatlon der lllcichangen {■:}< unc (G' erlitt:
weil ις ungefähr gleich l/N (6N
ist und weil D eine Konstante ist, wenn die Diffusionstemperatur konstant 1st ergibt eine iiomb Ina tion der Gleichungen (7) und (8) die Gleichung (1):
v = k
Vt.
Erfindungsgernäß -wird die L) if fuel ons temper a tür für die gesamte Diffusionszeit T konstant gehalten, beispielsvieise auf einem W'-rt von 12500C. Es sei bemerkt, daß die Diffusionszeit von dem Zeitpunkt, zu <3em die Halbleiterplatteben in dem Diffusionsofen gelangen, bis zu der Zeit gemessen wird, zu der die Temperatur mit einer Abkühlungsgeschwindigkeit von unge-
309S32/0 5 00
j ■ - - BAD ORIGINAL
i'änr £-"C/;;iin. al: ζ αο Ink εη beginnt. Die Anwärme- und Abkühlzeiten müssen nicht berücksichtigt werden, wenn sie nicht bei dem Eichvorgang berücksichtigt werden, der zur Berücksichtigung de£ iroportLoneiitätsfakiorc k verv^ndet wird.
Bei Verwendung des erfmdungsgemäßen Verfahrens und zur Berücksichtigung des Proportlonalitätsfaktors k werden Halbleiterplättchen ir.lt einem gemessenen spezifischen-Widerstand ^ in der Ausrüstung unter Verwendung einer festen Diffusionstemperatur1 und unter Verwendung eines vorgegebenen Γ iffusionsverfahr ens νera rbe it e fc.
Die Vorrichtung kann dann zur Verarbeitung nachfolgender HaIblelterplättchen verwendet vierden, wobei lediglich die Diffusions ze It T entsprechend dem gemessenen .spezifischen Widerstand Q der verarbeiteten Halbleiterplättchen geändert wird. So wurde bei einem Beispiel festgestellt, daß ein Halbleiterplättchen IC mit einem spezifischen 1■ Iderstand von 0,079 Ohm/cm eine 2;1,5 Volt-Grenzschicht nach 55 stunden des Diffusionsvorganges ergab. Eine neue Halbleiterplättchen-Probe mit einem spezifischen Widerstand von 0,096 ühm/cm, die Im übrigen gleich dem ursprünglichen Halbleiterplättchen ist, kann dann direkt in der gleichen Diffusionsvorrichtung verarbeitet werden, wobei jedoch die Dif'f'uslonszelt T um den Wert geändert wird, der aus der folgenden Berechnung entnehmbar ist:
34 = k /0,079 / 55
34 = k VO,096 \PF~
In dem vorstehenden Beispiel kann ein typisches Halbleiterplättchen 10 mit einem spezifischen Widerstand von 0,079 Ohm/cm eine anfängliche Stärke von 0,33 bis 0,356 mm haben. Dieses
./-9 03S3 2/O50/3
■ - ' SAP ORSGiNAL
Haltleiterplättchen wird geätzt, um ungefähr 0,0762 mm zu entfernen und. um die Oberfläche zu polieren. Danach wird eine Schicht aus-Phosphor auf der Oberfläche des Halbleiterplättehens abgeschieden, bis der Flächen- oder Blattwiderstand (sheet resistance) der Oberfläche ungefähr 0,3 Ohm beträgt. Danach wird die Temperatur auf 123C°C vergrößert und diese Temperatur wird für 55 Stunden beibehalten. Das fertige Halbleiterelement weist eine Zener-Spannung von j5'4,5 V auf.
Bei der Durchführung des erfindungsgemäßen Verfahrens ist es verständlich, daß die Verarbeitung der Halbleiterelemente üblich ist mit der Ausnahme, daß die Diffusionszeit irfder vorstehend beschriebenen Weise berechnet wird, während die Diffus ions temperatür konstant gehalten wird. Das Verfahren kann außerdem für Hehrfachgrenzschicht-Elemente mit zumindest einer Zener-Dioden-Grenzschicht verwendet werden und es kann irgendein gewünschtes Donator- und Akzeptor-Atom verwendet werden.
909832/0500
{ BAD OBlGVMAL
e rs eit e

Claims (1)

  1. Patentanwälte Dίpi.-!ηg. Curt WaIIach Dipl.-lng. 6ünther Koch Dipl.-Phys. Dr.Tino Haibach Dipl.-lng. Rainer Feldkamp
    -8000 München 2 · Kaufingerstraße 8 · Telefon (0 89) 24 02 75 · Telex 5 29 513 wakai d
    Datum: 1 5 · MoVGlIiter Iyr"3
    Unser Zeichen: 16 41/' - 7k/Ne
    Patentansprüche :
    Iy Verfahren zur Herstellung einer Zener-Diode mit einer vorgegebenen Sperrspannung (V), bei dem der spezifische Widerstand (P) eines Halbleiterkörper gemessen wird, der eine Zener-Dioden-Grenzschicht aufnehmen soll, und bei dem Fremdatome in den Halbleiterkörper bei einer konstanten Temperatur und für eine Z?:t (T) eindiffundiert werden, dadurch gekennzeichnet , daß die Zeit (T) aur-, der Gleichung
    V =
    bestimmt wird, worin k eine Konstante ist.
    2. Verfahren nach Anspruch 1, dadurch gekennzeich ne t ,daß der Halbleiterkörper anfänglich eine p-Leitfähigkeit aufweist und daß die in den Halbleiterkörper diffundierten Fremdatome Atome vom Donator-Typ sind.
    3· Verfahren zur Herstellung einer p-n-Grenzschicht in einem Halbleiterkörper, wobei die Grenzschicht eine vorgegebene Durebbruchspannung innerhalb eines Bereiches von ungefähr plus oder minus 5 % aufweist, bei dem der spezifische Widerstand des Halbleiterkörpers vor der Ausbildung der p-n-Grenzschicht gemessen wird, worauf Fremdatome in den Halbleiterkörper mit einer konstanten Temperatur für eine gesteuerte Zeitlänge eindiffundiert werden, dadurch
    909832/0500
    ί BAD ORIGINAL
    gekennzeichnet, daß d Le vorgegebene Durchtruc'nspannung proportional zum Produkt der Quadratwurzel des gemessenen spezifischen Widerstandes und zur vierten Wurzel der Diffuaionszeit ist.
    •t. Verfahren zur Herstellung einer p-n-Grenzschicht in einem Halbleiterkörper mit einer vorgegebenen Durchbruchspannung innerhalb eines Eereiches von ungefähr plus oder minus 5 %, bei dem der spezifische "Widerstand des Halbleiterkörpers vor der ausbildung der p-n-Grenzschicht gemessen wird, worauf Fremdatome in den Halbleiterkörper bei einer konstanten Temperatur und unter Änderung der Diffusionszeit eindiffundiert werden, dadurch gekennzeichnet, daß
    ist, worin T die L'li'fusionszeit, V die vorgegebene Durchbruchspannung, υ der spezifische Widerstand und k eine Konstante ist.
    5· Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Konstante k durch Verarbeitung von Halbleiterkörpern mit vorher gemessenen spezifischen Widerständen für gemessene Zeiten (T) bestimmt wird, bis ein Halbleiterelement erzeugt wird, das die vorgegebene Sperrspannung (V) aufweist, wobei dieses Halbleiterelement einen anfangs gemessenen spezifischen Widerstand Q , aufweist und für eine gemessene Zeit von T1 diffundiert wurde.
    6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Diffusionszeit T für darauffolgend produzierte Halbleiterplättchen, die unter Verwendung der gleichen Verfahren und Vorrichtungen hergestellt werden, mit denen das genannte Halbleiterelement hergestellt wurde, dadurch bestimmt wird, daß ihre spezifischen Widerstände e
    909832/0500
    BAD ORIGINAL
    gemessen und die zugehörigen Diffusionszeiten t. aus der Gleichung
    bestimmt .-werden.
    7· Verfahren nach Anspruch 4, dadurch gekennzeichn et, daß die Konstante k dadurch bestimmt wird, daß halbleiterkörper mit vorher gemessenen spezifischen Widerständen für gemessene Zeiten T verarbeitet werden, bis ein Halbleiterelement erzeugt wird, das die vorgegebene Sperrspannung (V) aufweist und das einen anfänglichen spezifischen Widerstand E, aufwies und für eine Zeit (T,) diffundiert wurde.
    8. Verfahren nach Anspruch 7, dadurch gekennzeichn e t , daß die Diffusionszeit (T ) für darauffolgend erzeugte Halbleiterplättchen dadurch bestimmt wird, daß ihre spezifischen Widerstände e, gemessen und ihre Diffusions-
    zeiten T ·aus der Gleichung:
    bestimmt werden.
    Verfahren zur Herstellung einer Zener-Diode mit einer vorgegebenen Sperr-Durchbruchspannung V innerhalb eines vorgegebenen Toleranzbereiches, bei dem der spezifische Widerstand ^, eines ersten Plättchens aus monokristallinem Halbleitermaterial gemessen und eine Grenzschicht in dieses erste Plättchen bei einer konstanten Temperatur und für eine Zeit (T-,) eindiffundiert wird, die ausreicht, um die Sperr-Durchbruchspannung V zujerzeugen, worauf der spezifische Widerstand ^2 eines zweiten Plättchens aus monokristallinem Material gemessen wird und eine Grenzschicht In das zweite Plättchen bei der konstanten Temperatur und für eine Zeit Tp;eindiffundiert wird, um die Sperr-Durch-
    909832/0500 BAD ORIGINAL
    t.rucb"f-:innun{ f_: V ir. dem zweiten Plättchen hervorzurufen, dadurch gekennzeichnet , daß die Zeit T,, durch die folgende Gleichung bestimmt ist:
    .''erfahren zur Rerstellun/v einer Zener-Diode mit einer vor- llCiy.Y.cr)en L'urchbruchnpannung, bei öprr. eine Grenzschicht In Plättchen aus Halbleitermaterial bei konstanter Temperatur un^ für eine vorgegebene L'if fusionszeit eind if fundiert vjird, '.i a-lurch gekennzeichnet , dai3, wenn der anfängliche ispez;!fische Widerstand der Plättchen, die dem Diffucionsv^rgang unterwori'en werden, von £?, auf ^0 geändert v;ird, die zur Diffusion der Plättchen mit dem spezifischen Widerstand ^1 verwendete Diffusionszeit t, auf eine Zeit -r\, geändert wird, die sich aus der folgenden Gleichung ergibt:
    m _ f 2
    909832/050Q
    BAD ORIGINAL
DE19782849597 1978-02-02 1978-11-15 Verfahren zur herstellung einer p-n- grenzschicht, insbesondere fuer eine zener- diode Withdrawn DE2849597A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/874,416 US4138280A (en) 1978-02-02 1978-02-02 Method of manufacture of zener diodes

Publications (1)

Publication Number Publication Date
DE2849597A1 true DE2849597A1 (de) 1979-08-09

Family

ID=25363706

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782849597 Withdrawn DE2849597A1 (de) 1978-02-02 1978-11-15 Verfahren zur herstellung einer p-n- grenzschicht, insbesondere fuer eine zener- diode

Country Status (6)

Country Link
US (1) US4138280A (de)
JP (1) JPS54107275A (de)
DE (1) DE2849597A1 (de)
FR (1) FR2416551A1 (de)
GB (1) GB2014359B (de)
SE (1) SE436085B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3146609A1 (de) * 1981-11-25 1983-07-07 Robert Bosch Gmbh, 7000 Stuttgart Halbleiterdiode
US4511413A (en) * 1983-10-05 1985-04-16 Analog Devices, Incorporated Process for forming an IC wafer with buried Zener diodes
EP0203231A1 (de) * 1985-05-24 1986-12-03 Semitron Cricklade Ltd. Halbleitervorrichtung mit wenigstens einer Zenerdiode zur Unterdrückung von Störungen
US4740477A (en) * 1985-10-04 1988-04-26 General Instrument Corporation Method for fabricating a rectifying P-N junction having improved breakdown voltage characteristics
US4980315A (en) * 1988-07-18 1990-12-25 General Instrument Corporation Method of making a passivated P-N junction in mesa semiconductor structure
US5166769A (en) * 1988-07-18 1992-11-24 General Instrument Corporation Passitvated mesa semiconductor and method for making same
US6420757B1 (en) 1999-09-14 2002-07-16 Vram Technologies, Llc Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability
US6433370B1 (en) 2000-02-10 2002-08-13 Vram Technologies, Llc Method and apparatus for cylindrical semiconductor diodes
US6580150B1 (en) 2000-11-13 2003-06-17 Vram Technologies, Llc Vertical junction field effect semiconductor diodes
US6537921B2 (en) 2001-05-23 2003-03-25 Vram Technologies, Llc Vertical metal oxide silicon field effect semiconductor diodes
US6958275B2 (en) * 2003-03-11 2005-10-25 Integrated Discrete Devices, Llc MOSFET power transistors and methods
KR101116766B1 (ko) 2004-06-10 2012-02-22 엘지전자 주식회사 제너 다이오드의 제작방법
KR100927256B1 (ko) 2004-07-09 2009-11-16 엘지전자 주식회사 제너다이오드가 집적된 발광소자 서브마운트 제작방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2827436A (en) * 1956-01-16 1958-03-18 Bell Telephone Labor Inc Method of improving the minority carrier lifetime in a single crystal silicon body
US2937963A (en) * 1958-07-14 1960-05-24 Int Rectifier Corp Temperature compensating zener diode construction
GB1094068A (en) * 1963-12-26 1967-12-06 Rca Corp Semiconductive devices and methods of producing them
US3340598A (en) * 1965-04-19 1967-09-12 Teledyne Inc Method of making field effect transistor device
US3453154A (en) * 1966-06-17 1969-07-01 Globe Union Inc Process for establishing low zener breakdown voltages in semiconductor regulators
DE1789021C3 (de) * 1967-09-25 1975-04-10 Hitachi, Ltd., Tokio Zenerdiode und Verfahren zu ihrer Herstellung
FR1557080A (de) * 1967-12-14 1969-02-14
US3878001A (en) * 1970-07-13 1975-04-15 Siemens Ag Method of making a hypersensitive semiconductor tuning diode
US3933527A (en) * 1973-03-09 1976-01-20 Westinghouse Electric Corporation Fine tuning power diodes with irradiation
FR2280203A1 (fr) * 1974-07-26 1976-02-20 Thomson Csf Procede d'ajustement de tension de seuil de transistors a effet de champ
CH579827A5 (de) * 1974-11-04 1976-09-15 Bbc Brown Boveri & Cie

Also Published As

Publication number Publication date
US4138280A (en) 1979-02-06
SE436085B (sv) 1984-11-05
GB2014359B (en) 1982-05-19
FR2416551A1 (fr) 1979-08-31
JPS54107275A (en) 1979-08-22
GB2014359A (en) 1979-08-22
SE7811135L (sv) 1979-08-03

Similar Documents

Publication Publication Date Title
DE2839535C2 (de) Verfahren zur Herstellung eines Meßkörpers für Interferenzmessungen von Schichtdicken eines einkristallinen Körpers und Verwendung dieses Meßkörpers für die Herstellung eines Halbleiterkörpers
DE2160427C3 (de)
DE2849597A1 (de) Verfahren zur herstellung einer p-n- grenzschicht, insbesondere fuer eine zener- diode
DE3630393C2 (de) Widerstandsthermometer
DE1246890B (de) Diffusionsverfahren zum Herstellen eines Halbleiterbauelements
DE2719731A1 (de) Mehrschichtschaltung
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE102006062029A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE1961225A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE3888663T2 (de) Bipolare Halbleiteranordnung mit einer leitenden Rekombinationsschicht.
DE2931825C3 (de) Magnetblasen-Speichervorrichtung
DE102008007222A1 (de) Halbleitervorrichtung mit Störstellen dotiertem Widerstandselement
DE2305902A1 (de) Verfahren zur erzielung eines genau eingestellten hohen widerstandswerts in einem in einer einkristallinen basis gebildeten widerstand
DE2355661C3 (de) Magnetempfindliches Dünnschichthalbleiterbauelement und Verfahren zu seiner Herstellung
DE2916732C2 (de) Verfahren zum Herstellen von integrierten Halbleiterschaltungsanordnungen, bei dem Widerstandselemente gebildet werden
DE2458734A1 (de) Verfahren zur herstellung hochohmiger widerstaende in einer integrierten halbleiterschaltung
DE1539853A1 (de) Integrierte elektronische Halbleiterschaltung und Verfahren zu deren Herstellung
DE3223842A1 (de) Halbleiteranordnung
DE1764237C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2301384C3 (de) Verfahren zur Herstellung eines Dotierungsbereichs in einer Schicht aus Halbleitermaterial
DE69025784T2 (de) Nichtflüchtige Speicher-Halbleiteranordnung
DE2414222C3 (de) MeB- und Prüfverfahren zur Bestimmung der Stromverstärkung eines Transistors wahrend der Herstellung
DE3786807T2 (de) Halbleiterbauelement mit variabler Kapazität.
DE3918094A1 (de) Verfahren zur herstellung von dotierten halbleiterschichten
DE1514073A1 (de) Verfahren zum Herstellen eines Halbleiterkoerpers

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee