DE2305902A1 - Verfahren zur erzielung eines genau eingestellten hohen widerstandswerts in einem in einer einkristallinen basis gebildeten widerstand - Google Patents

Verfahren zur erzielung eines genau eingestellten hohen widerstandswerts in einem in einer einkristallinen basis gebildeten widerstand

Info

Publication number
DE2305902A1
DE2305902A1 DE2305902A DE2305902A DE2305902A1 DE 2305902 A1 DE2305902 A1 DE 2305902A1 DE 2305902 A DE2305902 A DE 2305902A DE 2305902 A DE2305902 A DE 2305902A DE 2305902 A1 DE2305902 A1 DE 2305902A1
Authority
DE
Germany
Prior art keywords
window
resistance
resistance value
diffused area
diffused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2305902A
Other languages
English (en)
Inventor
Eva Matzner
Olaf Sternbeck
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of DE2305902A1 publication Critical patent/DE2305902A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605Resistors with PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/051Etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/136Resistors

Description

T 1161
PATENTANWilTl Dr.-lns. HANS RUSCHWi Dipl.-ing.Hr:!NZ ASULAR
BERLH-I 33
Auguste-Viktoria-Strafe f|
Telefonaktiebolaget LM Ericsson, Stockholm, Schweden
Verfahren zur Erzielung eines genau eingestellten hohen Widerstandswerts in einem in einer einkristallinen Basis gebildeten
Widerstand.
Die Erfindung bezieht sich auf ein Verfahren zur Erzielung eines genau eingestellten hohen Widerstandswerts in einem Widerstand, der in einer einkristallinen Basis in der Form eines diffundierten Bereichs gebildet ist, der in der Längen-, Breiten- und Tiefenabmessung begrenzt ist und mit einer Oxidschicht überzogen und mit einem ersten und einem zweiten Fenster in der Oxidschicht für eine; Verbindung mit zwei Anschlußkontakten versehen ist.
Bei eln.;x" bisher bekannten Struktur, bei der einzelne Komponenten in Gintr Transistorschaltung, in einer einkristallinen Basis integriert iUnu, wird eine p-dotierte Siliziumbasis mit einer darauf upitaktiEch aufgewachsenen Schicht vom η-Typ benutzt, wobei Bestandteile ei leser Schicht jeweils in isolierenden Abschnitten vom p-Tyρ cingeacnlo^en Hind, die durch die epitaktische Schicht
309834/0845
. - 2 ■ - : T 1161
sind .
gerade diffundiert/und sich daher in einem elektrischen Kontakt mit der p-Typ-Basis befinden. Beim Betrieb des Transistors wird eine Isolierung mit hohem Widerstand zwischen den einzelnen Bestandteilen dadurch erzielt, dass der pn-Grenzflache der Basis und der isolierenden Abschnitte zu der epitaktischen Schichthin eine Vorspannung in Sperrichtung erteilt wird.
In einem isolierenden Abschnitt kann ein npn-Transistor dadurch gebildet werden, dass ein flacher p-Bereich in die epitaktische Schicht eindiffundiert wird, wobei der p-Bereich und der n-Bereich auf dieser angeordnet sind und Kollektor, Basis und Emitterelektrode in dem npn-Transistor bilden. Ein einfaches Verfahren zur Bildung eines Sehaltungswiderstands besteht darin, dass ein flacher p-Bereich der "gleichen Art, wie er zur Bildung der Basiselektrode des npn-Transistors benutzt wird, innerhalb eines isolierenden Abschnitts in die epitaktische Schicht diffundiert wird, und dass der Widerstand zwischen zwei Punkten genommen wird, die sich in einem Abstand voneinander in dem betreffenden p-Bereich befinden. .
Die vorstehend beschriebene Struktur ist von der Herstellung her wirtschaftlich,, weil die p-Bereiche des Sehaltungswiderstands und der Basiselektroden in den npn-Transistoren in. einer Diffusionsstufe gebildet werden können, wobei der p-Bereich unter Berücksichtigung der Kennwerte des npn-Transistors in einer epitaktischen Schicht eine Dicke von geeigneterweise etwa 5- /um und einen
'2
spezifischen Widerstand von beispielsweise 1000 Ohm-mm./m hat.
Die p-Bereiche der .Schaltwiderstände liegen in der Form eines dünnen Streifens vor, der mit zwei Anschlußkontakten versehen ist. Bei Schaltungswiderständen mit hohen Widerstandswerten soll die Breite des Streifens im Hinblick auf strukturelle Inhomogenitäten und eine optische Reproduzierbarkeit durch·Kopieren einer Vorlage so gering wie möglich sein.. Normalerweise wird eine Streifenbreite- von etwa 10 /Um gewählt. Dem Streifen kann ferner gegebenenfalls eine hin-und hergehende Schleifenform. innerhalb eines rechteckigen Bereichs gegeben werden, wobei ein Isolierabstand von der gleichen Grosse wie die Streifenbreite gewähltwird. Aus
309834/0846
- 2 - ' τ ιι6ι
den vorstehend angegebenen Zahlenwerteh kann leicht errechnet werden, dass ein Schaltungswiderstand, der innerhalb eines Bereichs von 2.B* 0,2 χ 0,2 mm gebildet ist, keinen grösseren Widerstandswert als etwa 30000 Ohm aufweisen kann.
Nach einem Verfahren der britischen Patentschrift-1 179 876 ist es jedoch möglich, einen höheren Widerstandswert für den oben als Beispiel erläuterten Schaltungswiderstand zu erzielen, indem man in den p-Bereich desselben einen kleineren p-Bereich auf die gleiche Weise eindiffundiert, in der die Emitterelektrode des npn-Transistors erzeugt wird, zu ei^zielen. Durch dieses Verfahren wii'd eine Erhöhung dßs Widerstands erreicht, die direkt proportional der effektiven Verminderung in der Tiefenabmessung des p-Bereiehs ist.
Ein grosser Nachteil dieses bekannten Verfahrens liegt jedoch darin, dass es nicht möglich ist, die effektive Verminderung der Tiefe des p-gereichs genau vorherzubestimmen. Die dadurch gegebene Ungewissheit hinsichtlich der Bestimmung des endgültigen Widerstandswerts hat zur Folge, dass das Verfahren nur in solchen Fällen benutzt werden kann, in denen vergleichsweise breite Toleranzintervalle hingenommen werden können. Obwohl es theoretisch möglich ist, einen kleineren η-Bereich durch eine Reihe nachfolgender Diffusionsstufen zu bilden, um den Widerstandswert zwischen den Anschlusskontakten des p-Bereichs mit allmählich kleiner werdenden Teilbeträgen zu erhöhen und so mit dem gewünschten Genauigkeitsgrad einem vorbestimmten Widerstandswert zu nähern, sind die Diffusionsstufen bei dem Herstellungsverfahren zu teuer, um eine praktische Anwendbarkeit dieses Verfahrens zuzulassen.
Bas Verfahren der Erfindung ist in den zugehörigen Ansprüchen gekennzeichnet. r
Die Erfindung wird im folgenden ausführlicher in Verbindung mit aer Zeichnung erläutert. In aer Zeichnung gibt die Figur 1 eine perspektivische Schnittansicht einer Siliziumbasis wieder, in
309834/0846
;" .... ;.-. . 2305302
' - 4 - · ■-■_.■■*■ τ 1161
der ein Widerstand nach einer bekannten Struktur gebildet ist. Die" Figur 2 gibt die gleiche Siliziumbasis wie die Figur 1 wieder, wobei jedoch die Struktur des Widerstands nach dem Verfahren der Erfindung geändert worden-ist. Die Figuren 3 und 4 stellen Draufsichten des Widerstands in der Siliziumbasis nach zwei weiteren Ausführungsformen der Erfindung dar.
In der Figur l.lst ein Widerstand mit einer bekannten Struktur dargestellt, bei dem eine p-Siliziumbasis.10 eine auf ihr epitaktisch aufgewachsene Schicht 11 vom η-Typ aufweist, in die ein flacher-p-Bereich 12 diffundiert ist. Der Bereich 12 ist von einem Isolierabschnitt 13, der gleichfalls vom p-Typ ist, umgeben, der durch die epitaktische Schicht 11 gerade diffundiert ist, um in einen elektrischen Kontakt mit; der Basis 10 zu kommen« Eine Oxidschicht 14 ist auf der oberen Seite der Basis 10 angebracht und weist zwei Fenster 15 zum Herstellen von Anschlusskontakten mit dem Bereich 12 auf, der das Widerstandsfclement des Widerstands darstellt. . ;
In der Figur 2 ist die bekannte Struktur von der Figur 1 nach dem Verfahren der Erfindung so geändert worden, dass einsenau bestimmter hoher Widerstandswert in dem Widerstand erzielt werden : kann. Das Prinzip des erfindungsgemässen Verfahrens liegt darin, dass ein Fenster 20 in der Oxidschicht 14 nach einer herkömmlichen Photowiderstands- und Ätztechnik angebracht wird> worauf der p-Bereich 12,- der sich unter der Oxidschicht 14 befindet, in der ι Tiefenrichtung" durch das Fenster 20 eine vorbestimmte Zeitspanne , ; lang geätzt "wird, während welcher eine solche Materialmenge ent- . j fernt wird, dass der Widerstand der in dem Bereich 12 zurückbleibenden Materialmenge/ gemessen zwischen den Fenstern 15, dem ge- ! wünschten Widerstandswert entspricht.
ι ".■-■■-■ ' - - ■ ' ! In der Figur 2 bedeckt das Fenster 20 die gesamte Breite des . Bereichs 12 und den grösseren Teil dessen Länge zwischen den I j Fenstern 15. Das Verfahren der Erfindung kann jedoch in vorteil- j haft'er Weise auch auf andere Aus führungs formen angewendet j werden, bei denen zum Beispiel das Fenster 20 in einem solchen
30 983 A/084S.
23059Q2
- 5 - T 1161
geometrischen Flächenmuster vorliegt, dass nach dem· Ätzen in der Tiefenrichtung des Bereichs 12 in diesem zwei dünne Widerstandsstränge, die parallel oder in Reihe miteinander verbunden sind, wie es in der Draufsicht von den Figuren ^ und 4 dargestellt ist, gebildet werden. Während des Ätzens erhöht sich der Widerstand zwischen den Fenstern 15 bis zu einem maximalen Grenzwert, wodurch erreicht wird, dass die Einstellung der Ätzdauer weniger kritisch wird und dass folglich der endgültige Widerstandswert mlfc einer grösseren Sicherheit vorherbestimmt werden kann, als es in der Figur 2 dann der Fall wäre, wenn das Endresultat eine Widerstandsunterbrechung wäre, wenn das Ätzen nicht rechtzeitig abgebrochen wird.·
Das Verfahren der Erfindung basiert praktisch auf der Realisierung der Tatsache, dass das Ätzen in der Tiefenrichtung des Bereichs 12 und die eventuelle Bildung von Widerstandssträngen in demselben mit einer erheblich grösseren Genauigkeit bewirkt werden können, als sie während des ursprünglichen Diffundierens des Bereichs 12 erreicht wird, und dass das so -vorgenommene Ätzen daher eine geeignete Arbeitsweise ist, um einen genau bestimmten hohen Widerstandswert in einem Widerstand in einer einkristallinen Basis zu erzielen. Weil das Ätzen ferner eine ein- \ fache und wirtschaftliche Technik darstellt, ist es vom Kostenstandpunkt aus auch für eine Serienherstellung zur Erreichung einer ausserordentlich groseen Genauigkeit für den Endwiderstands-* wert des Widerstands geeignet, indem man Material von dem diffundierten Bereich 12 in Stufen unter abwechselndem Ätzen des diffundierten Bereichs 12 und Messen des Widerstandswerts entfernt und so den Widerstand zwischen den Fenstern 15 mit allählich kleiner unü kleiner werdenden Teilbeträgen dem gewünscnten Widerstandswert näher bringt. Der erhaltene endgültige Widerstandswert v;ird vorteilhafterwei.se gegen. Änderungen mit -der Zeit durch Über— ziehen aer Baaiü 10 mit oiliaiumüioxid bei einer relativ nMrigen in einer iieaktionEkarumer in an sich bekannter Weise
309834/0845
- 6 - T 1161
Nach dem Verfahren der Erfindung kann eine genau bestimmte Erhöhung des Widerstandswerts in einer Grössenordnung von 100 bis maximal etwa 1000 % nach dem Herstellen besonderer Widerstände innerhalb des üblichen Bereichs von 10 bis 100 kOhm mit der in der Figur 1 dargestellten Struktur erzielt werden,- wobei die .Einsparung an Fläche von der Siliziumbasis in der gleichen Grössenordnung liegt,
- Patentansprüche -
0.98 34/08 45

Claims (5)

- 7 - . T 1161 Patentans prüche
1. Verfahren zur Erzielung eines genau bestimmten hohen Widerstandswertes in einem Widerstand, der in einer einkristallinen Basis in der Form eines diffundierten Bereichs, der in der Längen-, Breiten- und Tiefenabmessung begrenzt und mit einer Oxidschicht bedeckt sowie mit einem ersten und einem zweiten Fenster zum Verbinden mit zwei Anschlusskontakten versehen ist, dadurch gekennzeichnet, dass ein drittes Fenster (20) in der Oxidschicht (14) auf der oberen Seite des diffundierten Bereichs (12) nach üblichen Photowiderstands- und Ätztechniken gebildet und dann der diffundierte Bereich in der Tiefenrichtung durch das dritte Fenster eine bestimmte Zeitspanne lang geätzt wird, während welcher eine solche Materialmenge entfernt wird, dass der Widerstand der in dem diffundierten Bereich zurückbleibenden Materialmenge, gemessen zwischen dem ersten und dem zweiten Fenster, einem vorbestimmten Widerstandswert, entspricht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das dritte' Fenster die gesamte Breite des diffundierten .Bereichs und ausserdem den grösseren Teil von dessen Länge zwischen dem ersten unddem zweiten Fenster bededfc.
3. Verfahren nach Anspruch 1, dadurchgekennzeichnet, dass dem dritten Fenster ein solches geometrisches Flächenmuster verliehen wird, dass nach dem Ätzen in der Tiefenrichtung
309834/0845
23135902
-B- .. . ·. τ ιι6ι -
des diffundierten Bereichs eine Reihe von "Widerstandssträngen, - die parallel zwischen dem ersten und aem- aweiten Fenster verbunden sind,- gebildet werden. - .
4. . Verfahren nach Anspruch. 1, dadurch gekennzeichnet., dass
dem dritten Fenster ein solches geometrisches Flächenrauster ' verliehen wird., dass nach dem Ätzen in der Tiefenrichtungdes diffundierten Bereichs eine Reihe von Widerstandssträngen, die in Reihe zwischen-dem ersten und dem zweiten Fenster ver-• bunden sind, gebildet werden.
5. VerQiren nach Ansprüchen 1 bis 4, dadurcligekennzeiehnet, dass das. Entfernen von Material aus dem diffundierten Bereich in Stufen vorgenommen wird, die aus einem abwechselnden Ätzen aes diffundierten Bereichs und Messen des.Widerstandswerts bestehen, um so den Widerstand zwischen, dem ersten unddem zweiten Fenster mit alfahücrr kleiner und kleiner werdenden Teilbeträgen näher an den vorbestimmten -Widerstandswert zu bringen, worauf der endgültig erhaltene Widerstandswert gegen Änderungen mit eier Zeit durch Überziehen der Basis mit Siliziumdioxid bei relativ nieariger" Temperatur in einer, Reaktionskammer in an sich bekannter Weise.stabilisiert wird. . - .
b. Nach einem der Ansprüche 1 bis 5:in einer einkristallinen, ".-Basis gebildeter Widerstand. '. ■
3098 34/08 45
Dr.Ve./Br. \ - \ -
DE2305902A 1972-02-15 1973-02-05 Verfahren zur erzielung eines genau eingestellten hohen widerstandswerts in einem in einer einkristallinen basis gebildeten widerstand Pending DE2305902A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE01790/72A SE354143B (de) 1972-02-15 1972-02-15

Publications (1)

Publication Number Publication Date
DE2305902A1 true DE2305902A1 (de) 1973-08-23

Family

ID=20258852

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2305902A Pending DE2305902A1 (de) 1972-02-15 1973-02-05 Verfahren zur erzielung eines genau eingestellten hohen widerstandswerts in einem in einer einkristallinen basis gebildeten widerstand

Country Status (6)

Country Link
US (1) US3860465A (de)
AU (1) AU468335B2 (de)
DE (1) DE2305902A1 (de)
FR (1) FR2172210B1 (de)
GB (1) GB1415785A (de)
SE (1) SE354143B (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3912563A (en) * 1973-06-05 1975-10-14 Matsushita Electric Ind Co Ltd Method of making semiconductor piezoresistive strain transducer
US4092662A (en) * 1976-09-29 1978-05-30 Honeywell Inc. Sensistor apparatus
US4332070A (en) * 1977-01-19 1982-06-01 Fairchild Camera & Instrument Corp. Method for forming a headless resistor utilizing selective diffusion and special contact formation
US4191964A (en) * 1977-01-19 1980-03-04 Fairchild Camera & Instrument Corp. Headless resistor
US4297670A (en) * 1977-06-03 1981-10-27 Angstrohm Precision, Inc. Metal foil resistor
DE2908361C2 (de) * 1979-03-03 1985-05-15 Dynamit Nobel Ag, 5210 Troisdorf Verfahren zum Erhöhen des Widerstandes elektrischen Zündelementen
US4830976A (en) * 1984-10-01 1989-05-16 American Telephone And Telegraph Company, At&T Bell Laboratories Integrated circuit resistor
US4999731A (en) * 1986-08-22 1991-03-12 Northern Telecom Limited Surge protector for telecommunications systems
US5057964A (en) * 1986-12-17 1991-10-15 Northern Telecom Limited Surge protector for telecommunications terminals
US5316978A (en) * 1993-03-25 1994-05-31 Northern Telecom Limited Forming resistors for intergrated circuits
JPH10242394A (ja) * 1997-02-27 1998-09-11 Matsushita Electron Corp 半導体装置の製造方法
DE10302800A1 (de) * 2003-01-24 2004-08-12 Epcos Ag Verfahren zur Herstellung eines Bauelements

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3432920A (en) * 1966-12-01 1969-03-18 Rca Corp Semiconductor devices and methods of making them
US3764409A (en) * 1969-09-29 1973-10-09 Hitachi Ltd Method for fabricating a semiconductor component for a semiconductor circuit

Also Published As

Publication number Publication date
AU5179273A (en) 1974-08-08
GB1415785A (en) 1975-11-26
SE354143B (de) 1973-02-26
FR2172210B1 (de) 1976-11-05
FR2172210A1 (de) 1973-09-28
US3860465A (en) 1975-01-14
AU468335B2 (en) 1976-01-08

Similar Documents

Publication Publication Date Title
DE2032315C3 (de) Halbleiteranordnung mit emittergekoppelten inversen Transistoren sowie Verfahren zu ihrer Herstellung
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE1196296B (de) Mikrominiaturisierte, integrierte Halbleiterschaltungsanordnung und Verfahren zu ihrer Herstellung
DE2120388A1 (de) Verbindungshalbleitervorrichtung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2305902A1 (de) Verfahren zur erzielung eines genau eingestellten hohen widerstandswerts in einem in einer einkristallinen basis gebildeten widerstand
DE3545040A1 (de) Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung
DE4030466C2 (de) Piezo-Widerstandsvorrichtung
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE3100839A1 (de) Integrierte schaltungsanordnung
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE3022122C2 (de)
DE2940975T1 (de)
DE2916732C2 (de) Verfahren zum Herstellen von integrierten Halbleiterschaltungsanordnungen, bei dem Widerstandselemente gebildet werden
DE19531618B4 (de) Bipolartransistor, Halbleitereinrichtung mit einem Bipolartransistor und Verfahren zum Herstellen derselben
DE2926785C2 (de) Bipolarer Transistor und Verfahren zu seiner Herstellung
DE2906122A1 (de) Transistor mit einer in seinem emittergebiet integrierten widerstandszone
DE2261541B2 (de) Verfahren zur Herstellung einer linearen integrierten Halbleiterschaltung für hohe Leistungen
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2947291C2 (de) Hall-Effekt-Bauelement aus einem III-V-Halbleitermaterial
DE2600375C3 (de) Halbleiteranordnung mit mindestens zwei komplementären Transistoren und Verfahren zu ihrer Herstellung
DE3003911A1 (de) Halbleiteranordnung
DE1090330B (de) Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen
DE2106540A1 (de) Halbleiterschaltung und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
OHA Expiration of time for request for examination