DE102011076845B4 - Niedrigtemperaturbindeverfahren und Heterostruktur - Google Patents

Niedrigtemperaturbindeverfahren und Heterostruktur Download PDF

Info

Publication number
DE102011076845B4
DE102011076845B4 DE102011076845.9A DE102011076845A DE102011076845B4 DE 102011076845 B4 DE102011076845 B4 DE 102011076845B4 DE 102011076845 A DE102011076845 A DE 102011076845A DE 102011076845 B4 DE102011076845 B4 DE 102011076845B4
Authority
DE
Germany
Prior art keywords
temperature
substrate
layers
annealing
binding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102011076845.9A
Other languages
English (en)
Other versions
DE102011076845A1 (de
Inventor
Gweltaz Gaudin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of DE102011076845A1 publication Critical patent/DE102011076845A1/de
Application granted granted Critical
Publication of DE102011076845B4 publication Critical patent/DE102011076845B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/27452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/2761—Physical or chemical etching
    • H01L2224/27616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2781—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83014—Thermal cleaning, e.g. decomposition, sublimation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Die Bonding (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Verfahren zum Zusammenfügen eines ersten Elementes, das wenigstens ein erstes Substrat (2) oder wenigstens einen Chip (22, 24, 26, 28) umfasst, und eines zweiten Elementes, das wenigstens ein zweites Substrat (12) umfasst, wobei das Verfahren umfasst:(a) die Bildung einer Bindeschicht genannten porösen Oberflächenschicht (4, 4', 4', 4', 4', 14) auf jedem Substrat, wobei wenigstens eine dieser Bindeschichten bei einer Temperatur kleiner oder gleich 300 °C gebildet wird;(b) ein Entgasungsglühen genanntes erstes Glühen der Bindeschichten vor dem Zusammenfügen wenigstens teilweise bei einer Temperatur von wenigstens gleich der nachfolgenden Bindegrenzflächenfestigungstemperatur (Tr), jedoch unter 450 °C;(c) ein Zusammenfügen der Substrate durch Inkontaktbringen der freiliegenden Oberflächen der Bindeschichten (4, 4', 4', 4', 4', 14);(d) ein Glühen der zusammengefügten Struktur bei einer Bindegrenzflächenfestigungstemperatur (Tr) unter 450 °C.

Description

  • Technisches Gebiet und Stand der Technik
  • Die Erfindung betrifft das bei niedriger Temperatur erfolgende Verbinden eines ersten Substrates, einer Platte oder eines Chips mit einem zweiten Substrat, einer Platte oder einem Chip, wie auch in US 2004/0126993 A1 , US 2006/0054891 A1 und US 2006/0216904 A1 gezeigt. Hierbei wird versucht, eine Bindung zu erhalten, die ungeachtet der verwendeten niedrigen Temperaturen die bestmögliche Qualität sowie die bestmögliche Bindeenergie aufweist.
  • Die Erfindung findet insbesondere auf dem Gebiet der Herstellung von Verbundsubstraten oder bei der 3D-Integration von Komponenten ihre Anwendung. Allgemein findet die Erfindung bei einer beliebigen Bildung einer Struktur durch direkte (oder „molekulare“) Bindung Anwendung, wenn die Struktur aufgrund des Vorhandenseins von Komponenten oder aufgrund der Natur der Materialien keine Hochtemperaturwärmebehandlung erfahren darf.
  • Die Erfindung findet vorzugsweise bei Strukturen Anwendung, die hohen Behandlungstemperaturen insbesondere aufgrund des Vorhandenseins von Komponenten oder Schaltungen oder Mikrokomponenten in einem der zusammenzufügenden Elemente nicht standhalten können.
  • Die Ausarbeitung „Wafer Level 3-D ICs Process Technology“ von C.S. Tan et al., Herausgeber, Seiten 197 bis 217, bietet einen Überblick über die 3D-Technologie. Sie offenbart einen Bindeprozess, der eine Abscheidung einer Bindeschicht bei niedriger Temperatur und ein Entgasungsglühen des Oxides bei einer Temperatur über der Abscheidungstemperatur des Oxides umfasst.
  • Wird diese Technik angewandt, so wird das Auftreten von Defekten an der Bindegrenzfläche beobachtet. Diese Defekte beeinflussen wiederum die Bindeenergie nachteilig.
  • Es besteht daher das Problem, einen neuartigen Prozess zum bei niedriger Temperatur erfolgenden Zusammenfügen von zwei Elementen über Bindeschichten bereitzustellen.
  • Zusammenfassung der Erfindung
  • Die Erfindung betrifft zunächst ein Verfahren zum Zusammenfügen eines ersten Elementes, das wenigstens ein erstes Substrat oder wenigstens einen Chip umfasst, und eines zweiten Elementes, das wenigstens ein zweites Substrat umfasst, wobei das Verfahren umfasst:
    1. (a) Bilden einer porösen Oberflächenbindeschicht auf jedem Substrat, wovon wenigstens eines eine Temperatur kleiner oder gleich 300 °C aufweist;
    2. (b) ein Entgasungsglühen genanntes erstes Glühen der Bindeschichten vor dem Zusammenfügen wenigstens teilweise bei einer Temperatur von wenigstens gleich der nachfolgenden Bindegrenzflächenfestigungstemperatur (Tr), jedoch unter 450 °C;
    3. (c) ein Zusammenfügen der Substrate durch Inkontaktbringen der freiliegenden Oberflächen der Bindeschichten,
    4. (d) ein Glühen der zusammengefügten Struktur bei einer Bindegrenzflächenfestigungstemperatur (Tr) unter 450 °C.
  • Wenigstens eine der beiden Bindeschichten kann durch Abscheidung, beispielsweise durch Abscheidung vom PECVD- oder LPCVD-Typ, gebildet werden.
  • Wenigstens eine der Bindeschichten kann vom Oxid- oder Nitridtyp sein, so beispielsweise Siliziumoxid SiO2 oder Siliziumnitrid Si3N4.
  • Der Glühschritt (b) kann umfassen:
    • die Erzeugung einer Temperaturrampe, um die Temperatur allmählich von einer Umgebungstemperatur zu einer Temperatur von wenigstens gleich der nach dem Zusammenfügen herrschenden Glühtemperatur zu bringen;
    • und/oder ein über eine Zeitdauer von beispielsweise zwischen 10 min oder 30 min und 2 h oder 5 h erfolgendes Halten der Temperatur bei wenigstens der nachfolgenden Bindegrenzflächenfestigungstemperatur (Tr), jedoch unter 450 °C.
  • Ein Prozess entsprechend der Erfindung kann zusätzlich vor Schritt (c) oder vor Schritt (b) einen Schritt des Präparierens der Oberfläche der porösen Oberflächenschichten im Hinblick auf den Zusammenfügeschritt umfassen.
  • Das Zusammenfügen von Schritt (c) ist beispielsweise vom Molekularadhäsionstyp.
  • Wenigstens eines von dem ersten Substrat oder Chip und von dem zweiten Substrat kann eine oder mehrere Komponenten umfassen.
  • Ein Prozess entsprechend der Erfindung kann des Weiteren vor dem Zusammenfügeschritt (c) einen Schritt des individuellen Schneidens eines der Substrate im Hinblick auf das Bilden eines oder mehrerer Chips zum Zusammenfügen mit dem anderen Substrat umfassen.
  • Wenigstens eines der Substrate oder Chips kann wenigstens teilweise aus einem Halbleitermaterial, beispielsweise aus Silizium, bestehen.
  • Die Erfindung betrifft zudem eine Heterostruktur, umfassend ein erstes Element, das wenigstens ein erstes Substrat oder wenigstens einen Chip umfasst, und ein zweites Element, das wenigstens ein zweites Substrat umfasst, wobei jedes Element eine Bindeschicht genannte poröse Oberflächenschicht umfasst, wobei die beiden Elemente über die Bindeschichten zusammengefügt sind, wobei das Zusammenfügen eine Bindeenergie von wenigstens gleich 3 J/m2 aufweist.
  • Wenigstens eine der Bindeschichten kann vom Oxid- oder Nitridtyp sein, beispielsweise Siliziumoxid oder Siliziumnitrid.
  • Wenigstens eines der Substrate oder Chips kann wenigstens teilweise aus einem Halbleitermaterial, so beispielsweise aus Silizium, bestehen.
  • Vorzugsweise ist die Zusammenfügung zwischen den Bindeschichten vom Molekularadhäsionstyp.
  • Besonders bevorzugt umfasst wenigstens eines von dem ersten Substrat oder Chip und von dem zweiten Substrat eine oder mehrere Komponenten.
  • Figurenliste
    • 1A bis 1C zeigen ein Ausführungsbeispiel eines Verfahrens entsprechend der Erfindung.
    • 2A bis 2C zeigen verschiedene Ausdrucke der Temperaturänderung während eines Schrittes des Behandelns der Bindeschichten vor dem Zusammenfügen entsprechend der Erfindung.
    • 3A bis 3C zeigen eine Variante eines Prozesses entsprechend der Erfindung.
    • 4 zeigt Messungen, die im Zusammenhang mit Vergleichstests ausgeführt worden sind.
  • Detailbeschreibung von Ausführungsbeispielen der Erfindung
  • Ein erstes exemplarisches Ausführungsbeispiel der Erfindung ist in 1A bis 1D dargestellt.
  • Es wird eine Bindeschicht, hier eine Dünnoxidschicht 4 an der Oberfläche eines ersten Substrates 2 (1A) gebildet, das beispielsweise aus einem Halbleitermaterial, vorzugsweise aus Silizium oder aus Aluminiumoxid (Al2O3) oder aus Glas oder aus Germanium besteht. Die Bindeschicht wird bei einer niedrigen Temperatur von unter 300 °C gebildet. Das Oxid ist beispielsweise Siliziumoxid SiO2, wobei eine Abscheidungstechnik hierfür die PECVD-Technik sein kann. Ein Vorläufergas kann beispielsweise vom TEOS- (Tetraethylorthosilikat) oder SiH4- oder N2-Typ sein.
  • Diese Oxidschicht weist eine Dicke e1 von beispielsweise zwischen 200 nm und 4 µm auf. Das Substrat 2 enthält allgemein mit dem Bezugszeichen 6 bezeichnende Mittel, durch die es möglich wird, eine oder mehrere elektrische oder elektronische oder andere Funktionalitäten, so beispielsweise eine oder mehrere elektronische und/oder optische Komponenten und/oder einen oder mehrere MEMS und/oder NEMS, bereitzustellen.
  • Eine weitere Bindeschicht, hier eine Dünnoxidschicht 14, ist auf einem zweiten Substrat 12 (1B) ausgebildet, das beispielsweise aus einem Halbleitermaterial, wiederum vorzugsweise aus Silizium oder aus Glas oder aus Germanium besteht. Diese Bindeschicht wird bei niedriger Temperatur unter 300 °C gebildet. Das Oxid ist beispielsweise Siliziumoxid SiO2, wobei eine Abscheidungstechnik hierfür die PECVD-Technik sein kann. Das Vorläufergas kann eines der vorstehend bereits genannten sein. Die Oxidschicht weist eine Dicke e2 von beispielsweise zwischen 200 nm und 4 µm auf. Das Substrat 12 kann gegebenenfalls auch selbst allgemein mit dem Bezugszeichen 16 bezeichnete Mittel umfassen, durch die es möglich wird, eine oder mehrere elektrische oder elektronische oder andere Funktionalitäten, so beispielsweise eine oder mehrere elektronische und/oder optische Komponenten und/oder einen oder mehrere MEMS und/oder NEMS, bereitzustellen.
  • Jede der erhaltenen Bindeschichten 4, 14 ist porös und nicht sehr dicht.
  • Im Allgemeinen wird bei einem Prozess entsprechend der Erfindung die Temperatur aufgrund des Vorhandenseins von Komponenten 6, 16 in dem einen und/oder dem anderen der Substrate unter 450 °C oder sogar unter 400 °C gehalten. Diese Bedingung wird mit Blick auf den Schritt des Bildens der Bindeschicht eingehalten, da, wie vorstehend ausgeführt worden ist, dieser Schritt bei einer Temperatur unter 250 °C oder 300 °C oder 350 °C ausgeführt wird.
  • Jede der Schichten 4, 14 kann durch Abscheidung, so beispielsweise vom LPCVD- oder PECVD-Typ, gebildet werden.
  • Vor dem Zusammenfügen der beiden Substrate wird ein erstes Glühen der Bindeschichten 4, 14 ausgeführt. Während dieses Glühens erreicht die Temperatur, der die beiden Schichten 4, 14 ausgesetzt sind, wenigstens die Temperatur Tr , die anschließend nach dem Zusammenfügen zum Ausführen einer Festigung der Bindegrenzfläche verwendet wird. Die Festigungstemperatur Tr ist selbst unter der Maximaltemperatur Tmax , die aufgrund des Vorhandenseins der Komponenten 6, 16 Anwendung finden kann, von beispielsweise 400 °C oder 450 °C.
  • Die Temperatur steigt beispielsweise allmählich entsprechend einer Rampe von einer Umgebungstemperatur bis wenigstens zur Festigungstemperatur Tr , oder es wird eine Temperatur über der letztgenannten, jedoch unter der verwendbaren Maximaltemperatur Tmax erreicht.
  • Ein Beispiel für eine derartige Rampe ist in 2A dargestellt, in der die Temperatur recht allmählich ansteigt, so beispielsweise mit einer Steigung von zwischen 1 °C/min und einigen °C/min, so beispielsweise zwischen 1 °C/min und 5 °C/min, die Festigungstemperatur Tr von beispielsweise 350 °C erreicht und anschließend bei dieser Temperatur Tr für einige Stunden gehalten wird.
  • Entsprechend einer in gestrichelten Linien dargestellten Variante kann die Temperatur mit einer Steigung wie der vorgenannten bis zu einer Temperatur T' ansteigen, die größer als die Festigungstemperatur Tr zwischen der letztgenannten und der Maximaltemperatur Tmax ist, wobei letztgenannte beispielsweise gleich 400 °C oder 450 °C ist.
  • Entsprechend einer in 2B dargestellten weiteren Möglichkeit steigt die Temperatur sehr schnell zur Festigungstemperatur Tr an und wird anschließend bei diesem Wert für eine oder mehrere Stunden stabilisiert. Entsprechend einer durch gestrichelte Linien dargestellten Variante steigt die Temperatur sehr schnell bis zu einer Temperatur T' über der Festigungstemperatur Tr zwischen der letztgenannten und der Maximaltemperatur Tmax an, die beispielsweise gleich 400 °C oder 450 °C ist.
  • Wieder eine andere Möglichkeit ist in 2C dargestellt, in der die Temperatur recht allmählich beispielsweise mit einer Steigung zwischen 1 und einigen °C/min, so beispielsweise zwischen 1 °C/min und 5 °C/min ansteigt, die Festigungstemperatur Tr von beispielsweise 350 °C erreicht, anschließend bei dieser Temperatur für eine vergleichsweise kurze Zeit von beispielsweise zwischen 10 min und 2 h gehalten wird und sodann allmählich zurück zur Umgebungstemperatur gebracht wird. Entsprechend einer durch gestrichelte Linien dargestellten Variante steigt die Temperatur mit einer recht allmählichen Steigung, wie vorstehend ausgeführt worden ist, an, erreicht eine Temperatur T' über der Festigungstemperatur Tr , jedoch unter der Maximaltemperatur Tmax , wird anschließend bei dieser Temperatur T' für eine vergleichsweise kurze Zeit von beispielsweise zwischen 10 min und 2 h gehalten, und wird anschließend zurück zur Umgebungstemperatur gebracht.
  • Die Rolle des Schrittes des Glühens der Schichten 4, 14 vor dem Zusammenfügen ist folgende. Jede der Bindeschichten, die bei niedriger Temperatur abgeschieden wird, enthält zahlreiche Verunreinigungen, die beispielsweise von dem gasförmigen Vorläufer, so beispielsweise N2O, oder von kohlenstoffbasierten Kettentypen herrühren. Werden diese nicht vorab beseitigt, so haben diese Verunreinigungen die Neigung, während des nachfolgenden Festigungsglühens der Bindegrenzfläche nach dem Zusammenfügen der beiden Substrate zu wandern (Entgasung) und „Blasen“ oder andere Defekte an der Zusammenfügegrenzfläche der beiden Substrate zu bilden. Derartige Blasen könne nicht beseitigt werden und machen die erhaltene Zusammenfügung unbrauchbar.
  • Der vorläufige Glühschritt, der vorstehend anhand 2A bis 2C beschrieben worden ist, macht es möglich, diese verunreinigenden Stoffe aus den Bindeschichten 4, 14 zu extrahieren, ohne dass dies zu einer bedeutenden Minderung der Porösität der Schichten führen würde. Hierdurch wird es zusätzlich möglich, die vorteilhaften Eigenschaften der porösen Bindematerialien zu bewahren. Im Hinblick auf die Glühtemperatur zwischen der Maximaltemperatur Tmax und der Bindegrenzflächenfestigungstemperatur Tr , die während des Glühschrittes vor dem Zusammenfügen der Substrate erreicht wird, werden diese verunreinigenden Stoffe definitiv aus den Bindeschichten 4, 14 extrahiert. Es tritt daher kein Schaden während des Festigungsglühschrittes auf, da diese vorab extrahiert worden sind, und zwar genau bei einer Temperatur von wenigstens gleich derjenigen des Festigungsglühens.
  • Nachstehend (1C) werden die beiden so behandelten Substrate über die freien Oberflächen der Bindeschichten 4, 14 zusammengefügt. Diesem Zusammenfügeschritt kann ein vorbereitender Behandlungsschritt, so beispielsweise ein chemisch-mechanisches Polieren (chemical mechanical polishing CMP) vorausgehen.
  • Schließlich werden die so zusammengefügten Strukturen bei einer Festigungstemperatur Tr kleiner oder gleich der Maximaltemperatur Tmax geglüht.
  • Das Verfahren entsprechend der Erfindung macht es möglich, hohe Bindeenergien an der Grenzfläche in der Größenordnung von einigen J/m2, so beispielsweise von mehr als 3 J/m2 oder 4 J/m2, sowie gute Qualität zu erhalten. Das Ergebnis der Verwendung des Prozesses ist das Nichtvorhandensein von Defekten vom „Blasentyp“ an der Bindegrenzfläche. Die Bindeenergie kann beispielsweise mit Techniken gemessen werden, die als „Blade“-Technik (oder „Double-Cantilever“-Technik) bekannt sind.
  • Dasselbe Prinzip kann beim Verbinden eines oder mehrerer Chips auf einer Platte angewendet werden. Hierbei ist es ausreichend, eine der Platten vor oder nach dem ersten Glühen entsprechend der Erfindung zu schneiden, um einen oder mehrere Chips zu bilden. Diese Chips werden anschließend einzeln auf der zweiten Platte zusammengefügt.
  • Dieses Beispiel ist detaillierter in 3A bis 3C dargestellt.
  • Es wird eine Bindeschicht, hier eine Dünnoxidschicht 4' an der Oberfläche des ersten Substrates 2' (3A) ausgebildet, das beispielsweise aus einem Halbleitermaterial, vorteilhafterweise aus Silizium oder aus Glas oder aus Germanium, besteht.
  • Die Oxidschicht 4' wird auf dieselbe Weise (und insbesondere bei derselben Temperatur) wie die vorstehend in Verbindung mit 1A beschriebene Schicht 4 gebildet. Sie hat daher dieselben Eigenschaften, insbesondere auch dieselben Porösitätseigenschaften.
  • Das Substrat wird anschließend in einzelne Chips 22, 24, 26, 28 zerschnitten, wie in 3A durch die vertikalen gestrichelten Linien symbolisch dargestellt ist. Jeder einzelne Chip umfasst selbst eine oder mehrere Schaltungen oder Komponenten 22', 24', 26', 28' und ist von einem Abschnitt der Bindeschicht 4'2 , 4'4 , 4'6 , 4'8 überstiegen.
  • Das in 3B dargestellte zweite Substrat ist identisch zu dem Substrat, das bereits vorstehend in Verbindung mit 1B beschrieben worden ist, wobei man die Bindeschicht unter denselben Bedingungen wie die bereits dargestellte erhält.
  • Es ist sodann möglich, jeden der einzelnen Chips 22, 24, 26, 28 und das Substrat 12 aus 3B einer Glühwärmebehandlung vor dem Zusammenfügen entsprechend der vorliegenden Erfindung, wie vorstehend beschrieben worden ist, zu unterziehen, so beispielsweise mit einer Temperaturänderung entsprechend einem der in einer der 2A bis 2C dargestellten Diagramme.
  • Nach dem Glühen ist es möglich, die so behandelten einzelnen Chips und das Substrat 12 über die freien Oberflächen der Bindeschichten 4'2 , 4'4 , 4'6 , 4'8 und 14 zusammenzufügen. Diesem Zusammenfügeschritt kann durch einen vorbereitenden Behandlungsschritt, so beispielsweise ein chemisch-mechanisches Polieren CMP der Bindeschicht jedes einzelnen Chips und der Bindeschicht 14 des Substrates 12, vorausgehen.
  • Bei einer Variante kann das Substrat 2' nach dem Vorzusammenfügungsglühschritt in einzelne Chips 22, 24, 26, 28 geschnitten werden. Die anderen Vorgänge sind ähnlich zu den bereits vorstehend beschriebenen.
  • Nachstehend wird ein exemplarisches Ausführungsbeispiel beschrieben.
  • Eine erste Platte oder ein Substrat 2 und eine zweite Platte oder ein Substrat 12 werden bereitgestellt, wobei wenigstens eine Schaltungen oder Mikrokomponenten 6, 16 umfasst. Die Konfiguration ist daher diejenige, die in Verbindung mit 1A und 1B beschrieben worden ist.
  • Auf jeder der zusammenzufügenden Oberflächen wird eine aus SiO2 bestehende Bindeschicht 4, 14 mittels einer LTO-Technologie (Low-Temperature Oxide Formation LTO, Niedrigtemperaturoxidbildung) vom PECVD-Typ, ausgehend von Silan und N2O oder TMS- (Tetramethylsilan) und N2O-Vorläufern gebildet.
  • Diese Abscheidung wird bei einer niedrigen Temperatur (kleiner oder gleich 250 °C) ausgeführt. Dieser Typ von Niedrigtemperaturausscheidung wird bevorzugt, um eine hohe Bindeenergie zu erhalten, da das auf diese Weise gebildete Oxid vergleichsweise porös ist und/oder eine niedrige Dichte aufweist. Dieser Kennwert ermöglicht, dass die Bindeschicht anschließend überschüssiges Wasser, das an der Bindegrenzfläche gefangen ist, nach dem Zusammenfügen der Substrate absorbiert.
  • Die Oxide werden anschließend gemäß dem Prozess der Erfindung geglüht, und zwar mit einer Rampe von 0,1 °C/min bis 5 °C/min (beispielsweise 1 °C/min), um eine Temperatur zwischen 350 °C und 400 °C zu erreichen. Das Glühen wird für 12 h bei dieser Temperatur fortgeführt. Der vergleichsweise niedrige Temperaturanstieg stellt ein nachfolgendes Entgasen der Stoffe, die in den Bindeoxiden 4, 14 vorhanden sind, entsprechend ihren verschiedenen Aktivierungsenergien sicher.
  • Anschließend werden die Platten mit Blick auf deren präpariert, und zwar durch eine Oberflächenplanarisierung, um so eine Rauheit herzustellen, die zu der molekularen Bindung (Rauheit kleiner als 0,5 nm RMS) passt, anschließend durch Reinigen, das durch ein Bürsten der zusammenzufügenden Plattenoberflächen ergänzt werden kann.
  • Anschließend wird das Zusammenfügen der beiden Platten durch „molekulare“ Bindung ausgeführt, wobei diese Zusammenfügung bei einer Temperatur geglüht wird, die nicht die Entgasungsglühtemperatur übersteigt, um kein hin zu der Bindegrenzfläche erfolgendes Wandern derjenigen Stoffe auszulösen, die noch in dem Oxid vorhanden sind und die nicht während der vorhergehenden Behandlung beseitigt worden sind.
  • Im Anschluss an dieses Verfahren wird es möglich, Bindeenergien vor etwa 3,6 J/m2 von guter Qualität zu erreichen. Insbesondere stellt man das Nichtvorhandensein von Defekten vom „Blasentyp“ an der Bindegrenzfläche fest. Dieser Wert kann mit der Bindeenergie von etwa 2 J/m2 für eine Standardoxid-Oxid-Bindung (gleichbedeutend mit nichtporösen/dichten Oxiden) verglichen werden.
  • Es wurden Vergleichstests für verschiedene Typen von Oxiden ausgeführt, die bei verschiedenen Temperaturen präpariert worden sind.
  • Die entsprechenden Messungen sind in 4 zusammengestellt. Drei Typen von SiO2-Oxid konnten verglichen werden. Sie wurden durch PECVD abgeschieden:
    1. (1) Das erste ist ein Oxid vom TEOS-Typ (Tetraethylorthosilikat) mit einer Abscheidung bei 400 °C und einer Abscheidungsrate von 14 nm/sec;
    2. (2) das zweite ist ein Oxid vom „Silanoxid“-Typ mit einer Abscheidung von 210 °C und einer Abscheidungsrate von 4,5 nm/sec; und
    3. (3) das dritte ist ein Oxid vom „Silanoxid“-Typ mit einer Abscheidung von 400 °C und einer Abscheidungsrate von 10 nm/sec.
  • Zusätzliche Messungen der Bindeenergie wurden mit denselben Materialien wie vorher ausgeführt, jedoch vor einem Festigungsglühen. Diese Messungen sind in 4 mit dem Ausdruck „ohne Festigungsglühen“ bezeichnet. Sie entsprechen daher Messungen der Bindeenergie für den Fall, dass noch kein Festigungsglühen ausgeführt worden ist.
  • Aus den vorstehend beschriebenen Bedingungen ergibt sich, dass nur das zweite Oxid bei einer Temperatur unter 250 °C abgeschieden worden ist.
  • Abgesehen von den mit dem Ausdruck „ohne Festigungsglühen“ bezeichneten Diagrammen zeigen die verschiedenen anderen Diagramme von 4 γ (in mJ/m2) gleich der Hälfte der Bindeenergie (auf der y-Achse), die man mit diesen drei Materialien erhalten hat, als Funktion der Festigungsglühtemperatur Tr (auf der x-Achse). Letztere variiert zwischen 200 °C und 400 °C.
  • Man kann beobachten, dass für das zweite Material (LTOB; in den Diagrammen in hellem Grau) die Bindeenergie wenigstens zweimal so groß wie diejenige ist, die man beim ersten Material (TEOS; in den Diagrammen in dunklem Grau) erhalten hat, und beinahe dreimal so groß wie diejenige, die man beim dritten Material (Silanoxid, in den Diagrammen weiß) erhalten hat.
  • Diese außerordentliche Überlegenheit bei der Bindung zu Gunsten des zweiten Oxides ist bei einer beliebigen Festigungsglühtemperatur Tr (200 °C, 350 °C oder 400 °C) zu sehen. Lediglich bei der Bedingung „ohne Festigungsglühen“ tritt kein Unterschied zwischen den drei Materialien auf.
  • Die Tests zeigen daher, dass eine Niedrigtemperaturabscheidung möglich macht, eine gewisse Porösität des abgeschiedenen Oxides zu erhalten, die niedriger als die mit Hochtemperatur-PECVDs erhaltene ist.
  • Zusätzlich bleibt die Bindeenergie ohne Festigungsglühen sehr niedrig.
  • Es ist daher klar zu sehen, dass die Kombination aus einer niedrigen Temperatur für die Bildung der Bindeschichten und einem Festigungsglühen bei einer Festigungstemperatur unter 450 °C zu einer hochenergetischen Bindung guter Qualität führt. Wie vorstehend ausgeführt worden ist, ist die Bindeenergie gleich dem Doppelten des Wertes des gemessenen Parameters γ: sie erreicht daher einen Wert von wenigstens 3 J/m2.
  • In den Diagrammen von 4 findet man dieselben Niveaus der Bindeenergien für die Materialien, die bei 400 °C abgeschieden worden sind, wie man auch das Energieniveau findet, das in 3 des Dokumentes „Low Temperature Thermal Oxide to Plasma-Enhanced Chemical Vapor Deposition Oxide Wafer Bonding for Thin Film Transfer Application“ von C.S. Tan et al., veröffentlicht bei Applied Physics Letters, Bd. 82, Nr. 116, Seiten 2649 bis 2651, 2003, dargestellt ist. In diesem Dokument sind die Oxidschichten selbst bei 400 °C abgeschieden.
  • Die Vergleichstests, die in Verbindung mit 4 dargestellt sind, sind daher eindeutig zu den aus dem Stand der Technik bekannten Daten konsistent.

Claims (18)

  1. Verfahren zum Zusammenfügen eines ersten Elementes, das wenigstens ein erstes Substrat (2) oder wenigstens einen Chip (22, 24, 26, 28) umfasst, und eines zweiten Elementes, das wenigstens ein zweites Substrat (12) umfasst, wobei das Verfahren umfasst: (a) die Bildung einer Bindeschicht genannten porösen Oberflächenschicht (4, 4'2, 4'4, 4'6, 4'8, 14) auf jedem Substrat, wobei wenigstens eine dieser Bindeschichten bei einer Temperatur kleiner oder gleich 300 °C gebildet wird; (b) ein Entgasungsglühen genanntes erstes Glühen der Bindeschichten vor dem Zusammenfügen wenigstens teilweise bei einer Temperatur von wenigstens gleich der nachfolgenden Bindegrenzflächenfestigungstemperatur (Tr), jedoch unter 450 °C; (c) ein Zusammenfügen der Substrate durch Inkontaktbringen der freiliegenden Oberflächen der Bindeschichten (4, 4'2, 4'4, 4'6, 4'8, 14); (d) ein Glühen der zusammengefügten Struktur bei einer Bindegrenzflächenfestigungstemperatur (Tr) unter 450 °C.
  2. Verfahren nach Anspruch 1, wobei man wenigstens eine der Bindeschichten durch PECVD- oder LPCVD-Abscheidung erhält.
  3. Verfahren nach Anspruch 1 oder 2, wobei wenigstens eine der Bindeschichten vom Oxid- oder Nitridtyp ist.
  4. Verfahren nach Anspruch 3, wobei wenigstens eine der Bindeschichten ein Siliziumoxid ist.
  5. Verfahren nach Ansprüchen 1 bis 4, wobei wenigstens eine der Bindeschichten bei einer Temperatur von kleiner oder gleich 250 °C gebildet wird.
  6. Verfahren nach Ansprüchen 1 bis 5, wobei die Bindegrenzflächenfestigungstemperatur (Tr) unter 400 °C ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei Schritt (b) des Glühens der Struktur vor dem Zusammenfügen die Erzeugung einer Temperaturrampe beispielsweise zwischen 1 °C/min und 5 °C/min umfasst.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei Schritt (b) des Glühens der Struktur vor dem Zusammenfügen über eine Zeitspanne zwischen beispielsweise 10 min oder 30 min und 2 h oder 5 h ein Halten der Temperatur bei wenigstens der nachfolgenden Bindegrenzflächenfestigungstemperatur (Tr), jedoch unter 450 °C umfasst.
  9. Verfahren nach einem der Ansprüche 1 bis 8, zusätzlich vor Schritt (c) oder vor Schritt (b) umfassend einen Schritt des Präparierens der Oberfläche der porösen Oberflächenschichten im Hinblick auf den Zusammenfügeschritt.
  10. Verfahren nach einem der Ansprüche 1 bis 9, wobei das Zusammenfügen von Schritt (c) vom Molekularadhäsionstyp ist.
  11. Verfahren nach einem der Ansprüche 1 bis 10, wobei wenigstens eines von dem ersten Substrat oder Chip und von dem zweiten Substrat eine oder mehrere Komponenten (6, 16, 22', 24', 26', 28') umfasst.
  12. Verfahren nach einem der Ansprüche 1 bis 11, vor dem Zusammenfügeschritt (c) umfassend einen Schritt des individuellen Schneidens eines der Substrate im Hinblick auf das Bilden eines oder mehrerer Chips zum Zusammenfügen mit dem anderen Substrat.
  13. Verfahren nach einem der vorhergehenden Ansprüche, wobei wenigstens eines der Substrate oder Chips wenigstens teilweise aus einem Halbleitermaterial, beispielsweise aus Silizium, besteht.
  14. Heterostruktur, umfassend ein erstes Element, das ein erstes Substrat (2) oder wenigstens einen Chip (22, 24, 26, 28) umfasst, und ein zweites Element, das ein zweites Substrat (12) umfasst, wobei jedes Element eine Bindeschicht genannte poröse Oberflächenschicht (4, 4'2, 4'4, 4'6, 4'8, 14) umfasst, wobei die beiden Elemente über die Bindeschichten zusammengefügt sind, wobei die Zusammenfügung eine Bindeenergie von wenigstens gleich 3 J/m2 oder 4 J/m2 aufweist.
  15. Heterostruktur nach Anspruch 14, wobei wenigstens eine der Bindeschichten vom Oxid- oder Nitridtyp ist.
  16. Heterostruktur nach einem der Ansprüche 14 und 15, wobei wenigstens eines von den Substraten oder Chips wenigstens teilweise aus einem Halbleitermaterial, beispielsweise aus Silizium, besteht.
  17. Heterostruktur nach einem der Ansprüche 14 bis 16, wobei die Zusammenfügung zwischen den Bindeschichten vom Molekularadhäsionstyp ist.
  18. Heterostruktur nach einem der Ansprüche 14 bis 17, wobei wenigstens eines von dem erstem Substrat oder Chip und von dem zweiten Substrat eine oder mehrere Komponenten (6, 16, 22', 24', 26', 28') umfasst.
DE102011076845.9A 2010-08-20 2011-06-01 Niedrigtemperaturbindeverfahren und Heterostruktur Active DE102011076845B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1056696A FR2963982B1 (fr) 2010-08-20 2010-08-20 Procede de collage a basse temperature
FR1056696 2010-08-20

Publications (2)

Publication Number Publication Date
DE102011076845A1 DE102011076845A1 (de) 2012-04-12
DE102011076845B4 true DE102011076845B4 (de) 2020-02-06

Family

ID=43827267

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011076845.9A Active DE102011076845B4 (de) 2010-08-20 2011-06-01 Niedrigtemperaturbindeverfahren und Heterostruktur

Country Status (8)

Country Link
US (2) US8790992B2 (de)
JP (1) JP5555957B2 (de)
KR (1) KR101272675B1 (de)
CN (2) CN105742258B (de)
DE (1) DE102011076845B4 (de)
FR (1) FR2963982B1 (de)
SG (1) SG178688A1 (de)
TW (1) TWI459480B (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2963982B1 (fr) * 2010-08-20 2012-09-28 Soitec Silicon On Insulator Procede de collage a basse temperature
JP6095903B2 (ja) * 2012-06-15 2017-03-15 浜松ホトニクス株式会社 固体撮像装置の製造方法及び固体撮像装置
KR101947165B1 (ko) 2012-10-16 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치와 이의 제조 방법 및 회로 필름의 회전 장치
US10236282B2 (en) 2013-12-18 2019-03-19 Intel Corporation Partial layer transfer system and method
CN104934292A (zh) * 2014-03-17 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种提高晶圆间键合强度的方法
EP3024019A1 (de) 2014-11-24 2016-05-25 IMEC vzw Verfahren zum direkten Verbinden von Halbleitersubstraten
CN104925749B (zh) * 2015-04-17 2017-01-25 上海华虹宏力半导体制造有限公司 硅片键合方法
CN104891430B (zh) * 2015-04-17 2016-09-28 上海华虹宏力半导体制造有限公司 硅片键合方法
CN105185720B (zh) * 2015-08-03 2018-05-08 武汉新芯集成电路制造有限公司 一种增强键合强度的超薄热氧化晶圆键合工艺
CN105206536B (zh) * 2015-08-17 2018-03-09 武汉新芯集成电路制造有限公司 一种增强键合强度的晶圆键合方法及结构
CN105261586B (zh) * 2015-08-25 2018-05-25 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
US9725312B1 (en) * 2016-02-05 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Preconditioning to enhance hydrophilic fusion bonding
CN107346746B (zh) * 2016-05-05 2020-09-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107633997B (zh) 2017-08-10 2019-01-29 长江存储科技有限责任公司 一种晶圆键合方法
CN108383080B (zh) * 2018-03-06 2020-04-10 苏州大学 纳米间隙原位活化的复合阳极键合方法
CN112635299A (zh) * 2020-12-17 2021-04-09 武汉新芯集成电路制造有限公司 低温沉积方法、半导体器件的键合方法和芯片
CN113380639A (zh) * 2021-05-26 2021-09-10 西安交通大学 一种原子级离子清洁活化低温键合装置及方法
US20230026052A1 (en) * 2021-07-22 2023-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition bonding layer for joining two semiconductor devices
CN114420549B (zh) * 2022-03-31 2022-11-18 深圳新声半导体有限公司 一种二氧化硅表面与硅表面低温键合的方法
CN114927538B (zh) * 2022-07-20 2022-11-11 合肥晶合集成电路股份有限公司 晶圆键合方法以及背照式图像传感器的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
US20060054891A1 (en) * 2004-09-13 2006-03-16 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
US20060216904A1 (en) * 2003-05-19 2006-09-28 Ziptronix, Inc. Method of room temperature covalent bonding

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090687A (en) 1998-07-29 2000-07-18 Agilent Technolgies, Inc. System and method for bonding and sealing microfabricated wafers to form a single structure having a vacuum chamber therein
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
ATE310009T1 (de) 2000-05-22 2005-12-15 Monsanto Technology Llc Reaktionssysteme zur herstellung von n- (phosphonomethyl)glyzin verbindungen
US6475072B1 (en) 2000-09-29 2002-11-05 International Business Machines Corporation Method of wafer smoothing for bonding using chemo-mechanical polishing (CMP)
FR2860249B1 (fr) 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
FR2895420B1 (fr) 2005-12-27 2008-02-22 Tracit Technologies Sa Procede de fabrication d'une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede.
US7485539B2 (en) * 2006-01-13 2009-02-03 International Business Machines Corporation Strained semiconductor-on-insulator (sSOI) by a simox method
FR2913528B1 (fr) 2007-03-06 2009-07-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
US7795111B2 (en) * 2007-06-27 2010-09-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of SOI substrate and manufacturing method of semiconductor device
FR2923079B1 (fr) * 2007-10-26 2017-10-27 S O I Tec Silicon On Insulator Tech Substrats soi avec couche fine isolante enterree
EP2091071B1 (de) * 2008-02-15 2012-12-12 Soitec Verfahren zum Bonden zweier Substrate
JP4947316B2 (ja) 2008-08-15 2012-06-06 信越化学工業株式会社 基板の接合方法並びに３次元半導体装置
US8173518B2 (en) * 2009-03-31 2012-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of wafer bonding
FR2963982B1 (fr) 2010-08-20 2012-09-28 Soitec Silicon On Insulator Procede de collage a basse temperature

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
US20060216904A1 (en) * 2003-05-19 2006-09-28 Ziptronix, Inc. Method of room temperature covalent bonding
US20060054891A1 (en) * 2004-09-13 2006-03-16 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques

Also Published As

Publication number Publication date
CN105742258A (zh) 2016-07-06
SG178688A1 (en) 2012-03-29
TW201218289A (en) 2012-05-01
JP2012044146A (ja) 2012-03-01
KR20120018063A (ko) 2012-02-29
US9117686B2 (en) 2015-08-25
KR101272675B1 (ko) 2013-06-11
US8790992B2 (en) 2014-07-29
US20120043647A1 (en) 2012-02-23
DE102011076845A1 (de) 2012-04-12
JP5555957B2 (ja) 2014-07-23
CN102376653A (zh) 2012-03-14
FR2963982B1 (fr) 2012-09-28
FR2963982A1 (fr) 2012-02-24
US20140327113A1 (en) 2014-11-06
CN105742258B (zh) 2020-09-29
TWI459480B (zh) 2014-11-01

Similar Documents

Publication Publication Date Title
DE102011076845B4 (de) Niedrigtemperaturbindeverfahren und Heterostruktur
DE112014001279B4 (de) Bearbeitungsverfahren einer Silizium-auf-Isolator-Struktur zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit
DE102014013107A1 (de) Neuartiges Waferherstellungsverfahren
DE102017118860B4 (de) Herstellungsverfahren für einen Dünnfilm
DE102006026481A1 (de) Verfahren zum Anordnen einer Pulverschicht auf einem Substrat sowie Schichtaufbau mit mindestens einer Pulverschicht auf einem Substrat
DE2338079A1 (de) Verfahren zur herstellung einer als fluessige silikatquelle dienenden loesung
WO2002091433A2 (de) Verfahren zum rückseitenschleifen von wafern
DE102009036412A1 (de) Entspannung einer Schicht aus gespanntem Material unter Anwendung eines Versteifungsmittels
DE102004030612B3 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
DE112008000394T5 (de) Verfahren zum Herstellen eines Substrats, das eine abgeschiedene vergrabene Oxidschicht umfasst
EP0146160B1 (de) Verfahren zum Herstellen eines geodätischen Bauelements und integrierte optische Anordnung die dieses Element enthält
DE112008000226T5 (de) Verfahren zum Herstellen eines Substrats vom Typ Silizium auf Isolator (SOI)
DE102016118509A1 (de) Silizium-auf-Isolator (SOI)-Struktur und Herstellungsverfahren
DE102010064214A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011014845B4 (de) Licht emittierendes Halbleiterbauteil und Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauteils
DE102014106505A1 (de) Verfahren zur Herstellung einer Halbleiterschichtenfolge
DE112017007283T5 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement
DE112013004407T5 (de) Verfahren zum Ablösen einer Schicht
DE19710375C2 (de) Verfahren zum Herstellen von räumlich strukturierten Bauteilen
DE102013020693A1 (de) Verfahren zum Erzeugen großflächiger Festkörperschichten
DE102012202846A1 (de) Integrierte sensorstruktur
DE2207510C3 (de) Verfahren zur Herstellung integrierter Schaltungen mit Halbleiterschichten auf isolierendem Substrat
DE102007021991A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements durch Ausbilden einer porösen Zwischensicht
DE102021206965A1 (de) Verfahren zum Herstellen eines Siliziumkarbid-Halbleiterbauelements
WO2019007899A1 (de) Verfahren zur herstellung eines schichtstapels und schichtstapel

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

R081 Change of applicant/patentee

Owner name: SOITEC, FR

Free format text: FORMER OWNER: S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES, BERNIN, FR

Effective date: 20120905

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120905

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120905

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final