FR2963982A1 - Procede de collage a basse temperature - Google Patents

Procede de collage a basse temperature Download PDF

Info

Publication number
FR2963982A1
FR2963982A1 FR1056696A FR1056696A FR2963982A1 FR 2963982 A1 FR2963982 A1 FR 2963982A1 FR 1056696 A FR1056696 A FR 1056696A FR 1056696 A FR1056696 A FR 1056696A FR 2963982 A1 FR2963982 A1 FR 2963982A1
Authority
FR
France
Prior art keywords
bonding
temperature
substrate
annealing
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1056696A
Other languages
English (en)
Other versions
FR2963982B1 (fr
Inventor
Gweltaz Gaudin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Priority to FR1056696A priority Critical patent/FR2963982B1/fr
Priority to US12/904,744 priority patent/US8790992B2/en
Priority to TW100118741A priority patent/TWI459480B/zh
Priority to JP2011120794A priority patent/JP5555957B2/ja
Priority to DE102011076845.9A priority patent/DE102011076845B4/de
Priority to KR1020110065872A priority patent/KR101272675B1/ko
Priority to CN2011101994542A priority patent/CN102376653A/zh
Priority to CN201610091145.6A priority patent/CN105742258B/zh
Priority to SG2011059490A priority patent/SG178688A1/en
Publication of FR2963982A1 publication Critical patent/FR2963982A1/fr
Application granted granted Critical
Publication of FR2963982B1 publication Critical patent/FR2963982B1/fr
Priority to US14/334,370 priority patent/US9117686B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/27444—Manufacturing methods by blanket deposition of the material of the layer connector in gaseous form
    • H01L2224/27452—Chemical vapour deposition [CVD], e.g. laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/2761—Physical or chemical etching
    • H01L2224/27616—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/2781—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/29187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/8301—Cleaning the layer connector, e.g. oxide removal step, desmearing
    • H01L2224/83014—Thermal cleaning, e.g. decomposition, sublimation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/83896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

L'invention concerne un procédé d'assemblage d'un premier élément comportant au moins un premier substrat (2) ou au moins une puce, et d'un deuxième élément comportant au moins un second substrat (12), ce procédé comportant : a) la formation d'une couche superficielle (4, 4' , 4' , 4' , 4' , 14), dite couche de collage, sur chaque substrat, l'une au moins de ces couches de collage étant formée à une température inférieure ou égale à 300° C C ; b) un premier recuit, dit recuit de dégazage, des couches de collage, avant assemblage, au moins en partie à une température au moins égale à la température ultérieure (T ) de renforcement de l'interface de collage, mais inférieure à 450°C, c) un assemblage des substrats par mise en contact des surfaces exposées des couches de collage (4, 4' , 4' , 4' , 4' , 14), d) un recuit de la structure assemblée à une température de renforcement (T ) de l'interface de collage, inférieure à 450°C.

Description

1 PROCEDE DE COLLAGE A BASSE TEMPERATURE DESCRIPTION DOMAINE TECHNIQUE ET ART ANTÉRIEUR L'invention concerne le collage, à basse température, d'un premier substrat, d'une plaque ou d'une puce avec un second substrat, plaque, ou puce. On cherche à obtenir un collage ayant la meilleure qualité possible et la meilleure énergie de collage possible, malgré les basses températures mises en oeuvre. L'invention trouve en particulier son application dans le domaine de la fabrication des substrats composites, ou dans l'intégration 3D de composants. De manière plus générale, elle peut trouver application pour toute réalisation de structure par collage direct (ou « moléculaire ») lorsque la structure ne peut subir de traitement thermique à haute température du fait de la présence de composant ou de la nature des matériaux.
L'invention s'applique de manière préférentielle à des structures qui ne peuvent résister à des températures de traitement élevées, en particulier du fait de la présence de composants ou de circuits ou de micro composants dans l'un des éléments à assembler. L'ouvrage « Wafer level 3 ICs Process technology » C.S. Tan et al. Editors, p. 197-217 présente une revue de la technologie 3D. Il divulgue un procédé de collage comportant un dépôt d'une couche de collage à basse température et un recuit de dégazage de 2 cet oxyde à une température supérieure à la température de dépôt de cet oxyde. A leur tour, ces défauts peuvent affecter l'énergie de collage. Lorsqu'on met en oeuvre cette technique, on observe la présence de défauts à l'interface de collage. Il se pose donc le problème de trouver un nouveau procédé de réalisation de l'assemblage de deux éléments, par des couches de collage, a basse température. EXPOSÉ DE L'INVENTION L'invention concerne d'abord un procédé d'assemblage d'un premier élément comportant au moins un premier substrat ou au moins une puce, et d'un deuxième élément comportant au moins un second substrat, ce procédé comportant : a) formation d'une couche superficielle de collage, sur chaque substrat, dont au moins une à une température inférieure ou égale à 300 °C ; b) un premier recuit, dit recuit de dégazage, des couches de collage, avant assemblage, au moins en partie à une température au moins égale à la température ultérieure (Ir) de renforcement de l'interface de collage, mais inférieure à 450°C; c) un assemblage des substrats par mise en contact des surfaces exposées des couches de collage, d) un recuit de la structure assemblée à une température de renforcement (Ir) de l'interface de collage, inférieure à 450°C. 3 Au moins l'une des deux couches de collage peut être formée par dépôt, par exemple par dépôt de type PECVD ou LPCVD. Au moins l'une des couches de collage peut 5 être de type oxyde ou nitrure, par exemple oxyde de silicium SiO2 ou nitrure de silicium Si3N4. L'étape b) de recuit peut comporter : - la génération d'une rampe de température, pour amener la température, progressivement depuis une 10 température ambiante à une température au moins égale à la température de recuit après assemblage, - et/ou, pendant une durée par exemple comprise entre 10 ou 30 minutes et 2h ou 5h, le maintien de la température à au moins la température 15 ultérieure (Ir) de renforcement de l'interface de collage, mais inférieure à 450°C. Un procédé selon l'invention peut comporter en outre, avant l'étape c) ou avant l'étape b), une étape de préparation de surface des couches 20 superficielles poreuses en vue de l'étape d'assemblage. L'assemblage de l'étape c) est par exemple de type adhésion moléculaire. Au moins l'un des premier substrat ou puce et du second substrat peut comporter un ou plusieurs 25 composants. Un procédé selon l'invention peut d'ailleurs comporter, avant l'étape c) d'assemblage, une étape de découpage individuel de l'un des substrats, en vue de former une ou plusieurs puces à 30 assembler avec l'autre substrat. 4 Au moins l'un des substrats ou puces peut être au moins en partie en un matériau semi-conducteur, par exemple en silicium. L'invention concerne également une hétéro structure, comportant un premier élément comportant au moins un premier substrat ou au moins une puce, et un deuxième élément comportant au moins un second substrat, chaque élément comportant une couche superficielle poreuse, dite couche de collage, les deux éléments étant assemblés via les couches de collage, l'assemblage ayant une énergie de collage au moins égale à 3 J/m2. Au moins l'une des couches de collage peut être de type oxyde ou nitrure, par exemple oxyde de silicium ou nitrure de silicium. Au moins l'un des substrats ou puces peut être, au moins en partie, en un matériau semi-conducteur, par exemple en silicium. De préférence, l'assemblage entre les couches de collage est de type adhésion moléculaire. De préférence encore, au moins l'un des premier substrat ou puce et du second substrat comporte un ou plusieurs composants. BRÈVE DESCRIPTION DES DESSINS Les figures 1A à 1C représentent un mode de réalisation d'un procédé selon l'invention ; Les figures 2A à 2C représentent diverses courbes d'évolution de la température au cours d'une étape de traitement de couches de collage, avant assemblage, conformément à l'invention ; Les figures 3A à 3C représentent une variante d'un procédé selon l'invention. La figure 4 représente des mesures réalisées dans le cadre d'essais comparatifs. 5 EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION DE L'INVENTION Un premier exemple de réalisation de l'invention est représenté en figures 1A - 1D. On forme une couche de collage, ici une couche d'oxyde mince 4 à la surface d'un premier substrat 2 (figure 1A), qui est par exemple en matériau semi-conducteur, avantageusement en silicium ou en alumine (Al203) ou en verre ou en germanium. Cette couche de collage est formée à basse température, inférieure à 300°C. L'oxyde est par exemple un oxyde de silicium SiO2, dont une technique de dépôt peut être la technique PECVD. Un gaz précurseur peut être par exemple de type TEOS (tetra-ethyl-ortho-silicate) ou SiH4 ou N2. Cette couche d'oxyde a une épaisseur el par exemple comprise entre 200 nm et 4 }gym. Le substrat 2 contient des moyens, désignés globalement par la référence 6, permettant d'assurer une ou plusieurs fonctionnalités électriques ou électroniques ou autres, par exemple un ou plusieurs composants électroniques et/ou optiques et/ou un ou plusieurs MEMS et/ou NEMS. Une autre couche de collage, ici une couche d'oxyde mince 14, est formée sur un deuxième substrat 12 (figure 1B), qui est par exemple en matériau semi-conducteur, là encore avantageusement en silicium ou en verre ou en germanium. Cette couche de collage est 6 formée à basse température, inférieure à 300°C. L'oxyde est par exemple un oxyde de silicium SiO2, dont une technique de dépôt peut être la technique PECVD. Un gaz précurseur peut être l'un de ceux déjà indiqués ci- dessus. Cette couche d'oxyde a une épaisseur e2 par exemple comprise entre 200 nm et 4 pm. Le substrat 12 peut éventuellement comporter lui aussi des moyens, désignés globalement par la référence 16, permettant d'assurer une ou plusieurs fonctionnalités électriques ou électroniques ou autres, par exemple un ou plusieurs composants électroniques et/ou optiques et/ou un ou plusieurs MEMS et/ou NEMS. Chacune des couches de collage 4, 14 obtenues est poreuse et peu dense.
D'une manière générale, dans un procédé selon l'invention, la température est maintenue inférieure à 450°C ou même à 400°C, du fait de la présence de composants 6, 16 dans l'un et/ou l'autre des substrats. Cette condition est respectée en ce qui concerne l'étape de formation de la couche de collage, puisque, comme indiqué ci-dessus, cette étape est réalisée à une température inférieure à 250°C ou 300°C ou 350°C. Chacune des couches 4, 14 peut être formée par dépôt, par exemple de type LPCVD ou PECVD. Avant assemblage des deux substrats, on procède à un premier recuit des couches 4, 14 de collage. Au cours de ce recuit, la température à laquelle sont soumises ces couches 4, 14 atteint au moins la température Tr qui sera ensuite utilisée pour, après assemblage, procéder à un renforcement de 7 l'interface de collage. Cette température de renforcement Tr est elle-même inférieure à la température maximale Tmax utilisable, du fait de la présence de composants 6, 16, par exemple 400° C ou 450° C. Par exemple, la température monte progressivement, selon une rampe, à partir de la température ambiante, jusqu'à atteindre au moins la température de renforcement Ir, ou une température supérieure à celle-ci, mais inférieure à la température maximale Tmax utilisable. Un exemple d'une telle rampe est représenté en figure 2A, sur laquelle la température monte très progressivement, par exemple avec une pente comprise entre 1°C/min et quelques °C/min, par exemple entre 1°C/min et 5°C/min, atteint la température de renforcement Ir, par exemple 350° C, puis est maintenue à cette température Tr pendant quelques heures. Selon une variante, représentée en traits interrompus, la température peut croître, avec une pente comme ci-dessus, jusqu'à une température T' supérieure à la température de renforcement Ir, comprise entre cette dernière et la température maximum Tmax, cette dernière étant par exemple égale à 400°C ou 450° C. Selon une autre possibilité, représentée en figure 2B, la température croît très rapidement jusqu'à la température de renforcement Tr, puis est stabilisée à cette valeur pendant une ou plusieurs heures. Selon une variante, représentée en traits interrompus, la température croît très rapidement jusqu'à une 8 température T' supérieure à la température de renforcement Tr, comprise entre cette dernière et la température maximum Tmax, qui est par exemple égale à 400°C ou 450° C.
Encore une autre possibilité est représentée en figure 2C, sur laquelle la température croît très progressivement, par exemple avec une pente comprise entre 1 et quelques °C/min, par exemple entre 1°C/min et 5°C/min, atteint la température de renforcement Tr, par exemple 350° C, puis est maintenue à cette température pendant une durée assez brève, par exemple comprise entre 10 minutes et 2 heures, puis est ramenée progressivement à la température ambiante. Selon une variante, représentée en traits interrompus, la température croît avec une pente très progressive, comme ci-dessus, atteint une température T' supérieure à la température de renforcement Tr, mais inférieure à la température maximale Tmax, puis est maintenue à cette température T' pendant une durée assez brève, par exemple comprise entre 10 minutes et 2 heures puis est ramenée progressivement à la température ambiante. La fonction de cette étape de recuit des couches 4, 14, avant assemblage, est la suivante. Chaque couche de collage, déposée à basse température, contient de nombreux contaminants, par exemple issus d'un précurseur gazeux tel que du N2O ou du type chaines carbonées. S'ils ne sont pas préalablement éliminés, ces polluants auront tendance à migrer (dégazer) pendant le recuit ultérieur de renforcement de l'interface de collage, après assemblage des deux substrats, et à former des « bulles » ou autres défauts 9 à l'interface d'assemblage de ces deux substrats. De telles bulles ne peuvent être éliminées et rendent inutilisables l'assemblage obtenu. L'étape de recuit préalable, expliquée ci- dessus en liaison avec les figures 2A - 2C, permet d'extraire ces espèces polluantes des couches de collage 4, 14, sans toutefois conduire à une réduction sensible de la porosité de ces couches. Elle permet donc, en outre, de préserver les propriétés avantageuses de collage des matériaux poreux. Compte tenu de la température de recuit, comprise entre la température maximum Tmax et la température Tr de renforcement de l'interface de collage, atteinte au cours de cette étape du recuit avant assemblage des substrats, ces espèces polluantes sont bien extraites des couches 4, 14 de collage. Elles ne seront donc pas gênantes au cours de l'étape de recuit de renforcement, puisqu'elles auront été extraites préalablement, justement à une température au moins égale à celle du recuit de renforcement. On procède ensuite (figure 1C) a un assemblage des deux substrats ainsi traités, par les surfaces libres des couches de collage 4, 14. Cette étape d'assemblage peut être précédée par une étape de traitement de préparation, par exemple un polissage mécano-chimique CMP. Enfin, on réalise un recuit des structures ainsi assemblées, à la température de renforcement Ir, inférieure ou égale à température maximale Tmax.
Le procédé selon l'invention permet d'obtenir des énergies élevées de collage à 10 l'interface, de l'ordre de plusieurs J/m2, par exemple supérieure à 3 J/m2 ou à 4 J/m2, et de bonne qualité. En effet la mise en oeuvre du procédé a pour conséquence une absence de défaut de type « bulle » à l'interface de collage. L'énergie de collage peut être mesurée par exemple par la technique dite « de la lame » (ou « double cantilever technique »). Le même principe peut s'appliquer au collage d'une ou plusieurs puces sur une plaque: il suffit de découper l'une des plaques, avant ou après le premier recuit selon l'invention, pour former une ou des puces. Et ces puces sont alors assemblées individuellement sur la seconde plaque. Cet exemple est représenté de manière plus détaillée sur les figures 3A - 3C. On forme une couche de collage, ici une couche d'oxyde mince 4' à la surface d'un premier substrat 2' (figure 3A), qui est par exemple en matériau semi-conducteur, avantageusement en silicium ou en verre ou en germanium. Cette couche d'oxyde 4' est formée de la même manière (notamment avec la même température), que la couche 4 décrite ci-dessus en liaison avec la figure 1A. Elle aura donc les mêmes caractéristiques, notamment de porosité. Ce substrat est ensuite découpé en puces individuelles 22, 24, 26, 28, comme symbolisé sur la figure 3A par les traits interrompus verticaux. Chaque puce individuelle comporte elle-même un ou plusieurs circuits ou composants 22', 24', 26', 28' et est 11 surmontée d'une portion de couche de collage 4'2, 4'4, 4' 4' 6, 8 Un deuxième substrat, représenté en figure 3B, est identique au substrat qui à déjà été décrit ci- dessus en liaison avec la figure 1B, et sa couche de collage est obtenue dans les mêmes conditions que celles déjà présentées. On peut ensuite faire subir à chacune des puces individuelles 22, 24, 26, 28 et au substrat 12 de la figure 3B un traitement thermique de recuit avant assemblage, conformément à la présente invention, tel que décrit ci-dessus, par exemple avec une évolution en température selon l'un des schémas représentés sur l'une quelconque des figures 2A - 2C.
Après ce recuit, on peut procéder à un assemblage des puces individuelles et du substrat 12, 14 ainsi traités, par les surfaces libres des couches de collage 4'2, 4'4, 4'6, 4'8 et 14. Cette étape d'assemblage peut être précédée par une étape de traitement de préparation, par exemple un polissage mécano-chimique CMP de la couche de collage de chaque puce individuelle et de la couche de collage 14 du substrat 12. En variante, le substrat 2' peut être découpé en puces individuelles 22, 24, 26, 28 après l'étape de recuit avant assemblage. Les autres opérations sont similaires à ce qui à déjà été décrit ci-dessus. Un exemple de réalisation va maintenant être donné. 12 On fournit une première plaque ou substrat 2 et une seconde plaque ou substrat 12, l'un au moins comportant des circuits ou microcomposants 6, 16. La configuration est donc celle qui a été décrite ci- dessus en liaison avec les figures 1A et 1B. Sur chacune des surfaces à assembler, on forme une couche 4, 14 de collage en SiO2 par une technologie LTO (formation d'oxyde à basse température, ou « low temperature oxide »), de type PECVD, à partir de précurseurs Silane et N2O ou TMS (tri methyl silane) et N2O. Ce dépôt est réalisé à basse température (inférieure ou égale à 250°C). Ce type de dépôt à basse température est favorable à l'obtention d'une forte énergie de collage, car l'oxyde ainsi formé est relativement poreux et/ou présente une faible densité. Cette caractéristique permet à cette couche de collage d'absorber ultérieurement l'eau en excès prisonnière à l'interface de collage, après assemblage des substrats.
Ces oxydes sont ensuite recuits suivant le procédé de l'invention: une rampe de 0,1°C/min à 5°C/min (par exemple: 1°C/min) pour atteindre une température entre 350°C et 400°C. On poursuit le recuit pendant 12h à cette température. La montée relativement lente en température assure un dégazage successif des espèces incorporées dans les oxydes de collage 4, 14, suivant leurs différentes énergies d'activation. On prépare ensuite les plaques en vue de leur assemblage, par planarisation de surface de manière à fournir une rugosité compatible avec le collage moléculaire (rugosité < 0,5 nm RMS), puis par 13 nettoyage, qui peut être complété par un brossage des surfaces à assembler des plaques. On procède alors à l'assemblage des deux plaques par collage « moléculaire », et on recuit cet assemblage à une température qui n'excède pas la température de recuit de dégazage, de manière à ne pas déclencher la migration vers l'interface de collage d'espèces encore présentes dans l'oxyde et qui n'auraient pas été éliminées au cours du traitement précédent. Suivant ce procédé, on peut obtenir des énergies de collage de l'ordre de 3.6 J/m2 de bonne qualité : on note en effet une absence de défaut de type « bulle » à l'interface de collage. Cette valeur est à comparer à l'énergie de collage de l'ordre de 2 J/m2 pour un collage oxyde/oxyde standard (c'est-à-dire des oxydes non poreux/dense). Des essais comparatifs ont été réalisés pour différents types d'oxydes, préparés à différentes températures. Les mesures correspondantes sont rassemblées en figure 4. Trois types d'oxyde SiO2 ont pu être comparés. Ils ont été déposés par PECVD: 1) le premier est un oxyde de type TEOS (pour tetra-ethyl-ortho-silicate), déposé à 400°C, avec une vitesse de dépôt de 14 nm/s ; 2) le deuxième est un oxyde de type « Silane Oxide » déposé à 210°C, avec une vitesse de dépôt de 4,5 nm/s ; 14 3) le troisième est un oxyde de type « Silane Oxide », déposé à 400°C, avec une vitesse de dépôt de 10 nm/s. Des mesures supplémentaires de l'énergie de collage ont été réalisées avec les mêmes matériaux que ci-dessus, mais avant tout recuit de renforcement : ces mesures sont identifiées sur la figure 4 par l'expression « sans recuit de renforcement». Elle correspondent donc à des mesures de l'énergie de collage dans le cas où aucun recuit de renforcement n'a encore été fait. Comme on le comprend des conditions indiquées ci-dessus, seul le deuxième oxyde à été déposé à une température inférieure à 250°C. À l'exception des diagrammes identifiés par l'expression « sans recuit de renforcement», les différents autres diagrammes de la figure 4 représentent y (en mJ/m2), égale à la moitié de l'énergie de collage (en ordonnée), obtenue avec ces trois matériaux, et ce en fonction de la température Tr du recuit de renforcement (en abscisses). Cette dernière varie entre 200°C et 400°C. On peut observer que, pour le deuxième matériau (LTOB, en gris clair sur les diagrammes), l'énergie de collage est au moins deux fois supérieure à celle obtenue pour le premier matériau (TEOS, en gris foncé sur les diagrammes), et quasiment le triple de celle obtenue avec le troisième matériau (Silane Oxide, en blanc sur les diagrammes).
Cette très forte supériorité du collage en faveur du deuxième oxyde est visible quelle que soit la 15 température Tr du recuit de renforcement (200°C, 350°C, ou 400°C). Il n'y a que dans les conditions « sans recuit de renforcement» qu'il n'y a pas de différence entre les 3 matériaux.
Ces essais montrent donc qu'un dépôt à basse température permet d'obtenir une certaine porosité de l'oxyde déposé, inférieure à celle obtenue avec des PECVD sous haute Température. En outre, sans recuit de renforcement, l'énergie de collage reste très faible. On voit donc bien que la combinaison d'une faible température pour la formation des couches de collage et d'un recuit de renforcement, a une température de renforcement inférieure à 450°C, conduit à un collage de qualité, d'énergie élevée. Comme indiqué ci-dessus, l'énergie de collage est égale à deux fois la valeur du paramètre y mesuré : elle atteint donc bien une valeur d'au moins 3 J/m2. Sur ces diagrammes de la figure 4, on retrouve les mêmes niveaux d'énergies de collage pour les matériaux déposés à 400°C que le niveau d'énergie représenté sur la figure 3 du document de C.S.Tan et al. « Low temperature thermal oxide to plasma-enhanced chemical vapor deposition oxide wafer bonding for thin film transfer application », Applied Physics Letters, Vol.82, n° 116, p.2649-2651, 2003. Dans ce document, les couches d'oxyde sont elles aussi déposées à 400°C. Les essais comparatifs qui sont présentés en liaison avec la figure 4 sont donc bien cohérents avec les données connues de l'art antérieur.

Claims (18)

  1. REVENDICATIONS1. Procédé d'assemblage d'un premier élément comportant au moins un premier substrat (2) ou au moins une puce (22, 24, 26, 28), et d'un deuxième élément comportant au moins un second substrat (12), ce procédé comportant : a) la formation d'une couche superficielle (4, 4'2, 4'4, 4'6, 4'8, 14), dite couche de collage, sur chaque substrat, l'une au moins de ces couches de collage étant formée à une température inférieure ou égale à 300° C C ; b) un premier recuit, dit recuit de dégazage, des couches de collage, avant assemblage, au moins en partie à une température au moins égale à la température ultérieure (Ir) de renforcement de l'interface de collage, mais inférieure à 450°C, c) un assemblage des substrats par mise en contact des surfaces exposées des couches de collage (4, 4'2, 4'4, 4'6, 4'8, 14), d) un recuit de la structure assemblée à une température de renforcement (Ir) de l'interface de collage, inférieure à 450°C.
  2. 2. Procédé selon la revendication 1, l'une au moins des couches de collage étant obtenue par dépôt PECVD ou LPCVD.
  3. 3. Procédé selon la revendication 1 ou 2, l'une au moins des couches de collage étant de type oxyde ou nitrure. 17
  4. 4. Procédé selon la revendication 3, l'une au moins des couches de collage étant un oxyde de silicium.
  5. 5. Procédé selon la revendication 1 à 4, l'une au moins des couches de collage étant formée à une température inférieure ou égale à 250° C.
  6. 6. Procédé selon la revendication 1 à 5, la température (Ir) de renforcement de l'interface de collage étant inférieure à 400°C.
  7. 7. Procédé selon l'une des revendications 1 à 6, l'étape b) de recuit de la structure avant assemblage comportant la génération d'une rampe de température, par exemple comprise entre 1°C/min et 5°C/min.
  8. 8. Procédé selon l'une des revendications 1 à 7, l'étape b) de recuit de la structure avant assemblage comportant, pendant une durée par exemple comprise entre 10 minutes ou 30 minutes et 2h ou 5h, le maintien de la température à au moins la température ultérieure (Ir) de renforcement de l'interface de collage, mais inférieure à 450°C.
  9. 9. Procédé selon l'une des revendications 1 à 8, comportant en outre, avant l'étape c) ou avant l'étape b), une étape de préparation de surface des couches superficielles poreuses en vue de l'étape d'assemblage. 18
  10. 10. Procédé selon l'une des revendications 1 à 9, l'assemblage de l'étape c) étant de type adhésion moléculaire.
  11. 11. Procédé selon l'une des revendications 1 à 10, au moins l'un des premier substrat ou puce et du second substrat comportant un ou plusieurs composants (6, 16, 22', 24', 26', 28').
  12. 12. Procédé selon l'une des revendications 1 à 11, comportant, avant l'étape c) d'assemblage, une étape de découpage individuel de l'un des substrats, en vue de former une ou plusieurs puces à assembler avec l'autre substrat.
  13. 13. Procédé selon l'une des revendications précédentes, au moins l'un des substrats ou puces étant au moins en partie en un matériau semi-conducteur, par exemple en silicium. 20
  14. 14. Hétéro structure, comportant un premier élément comportant un premier substrat (2) ou au moins une puce (22, 24, 26, 28), et un deuxième élément comportant un second substrat (12), chaque élément 25 comportant une couche superficielle poreuse (4, 4'2, 4'4, 4'6, 4'8, 14), dite couche de collage, les deux éléments étant assemblés via les couches de collage, l'assemblage ayant une énergie de collage au moins égale à 3 J/m2 ou à 4 J/m2. 10 15 30 19
  15. 15. Hétéro structure selon la revendication 14, l'une au moins des couches de collage étant de type oxyde ou nitrure.
  16. 16. Hétéro structure selon l'une des revendications 14 ou 15, au moins l'un des substrats ou puces étant au moins en partie en un matériau semi-conducteur, par exemple en silicium.
  17. 17. Hétéro structure selon l'une des revendications 14 à 16, l'assemblage entre les couches de collage étant de type adhésion moléculaire.
  18. 18. Hétéro structure selon l'une des 15 revendications 14 à 17, au moins l'un des premier substrat ou puce et du second substrat comportant un ou plusieurs composants (6, 16, 22', 24', 26', 28'). 10
FR1056696A 2010-08-20 2010-08-20 Procede de collage a basse temperature Active FR2963982B1 (fr)

Priority Applications (10)

Application Number Priority Date Filing Date Title
FR1056696A FR2963982B1 (fr) 2010-08-20 2010-08-20 Procede de collage a basse temperature
US12/904,744 US8790992B2 (en) 2010-08-20 2010-10-14 Low-temperature bonding process
TW100118741A TWI459480B (zh) 2010-08-20 2011-05-27 低溫黏附製程
JP2011120794A JP5555957B2 (ja) 2010-08-20 2011-05-30 低温結合プロセス
DE102011076845.9A DE102011076845B4 (de) 2010-08-20 2011-06-01 Niedrigtemperaturbindeverfahren und Heterostruktur
KR1020110065872A KR101272675B1 (ko) 2010-08-20 2011-07-04 저온 본딩 공정
CN2011101994542A CN102376653A (zh) 2010-08-20 2011-07-12 低温键合方法
CN201610091145.6A CN105742258B (zh) 2010-08-20 2011-07-12 低温键合方法
SG2011059490A SG178688A1 (en) 2010-08-20 2011-08-18 Low-temperature bonding process
US14/334,370 US9117686B2 (en) 2010-08-20 2014-07-17 3D integrated heterostructures having low-temperature bonded interfaces with high bonding energy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1056696A FR2963982B1 (fr) 2010-08-20 2010-08-20 Procede de collage a basse temperature

Publications (2)

Publication Number Publication Date
FR2963982A1 true FR2963982A1 (fr) 2012-02-24
FR2963982B1 FR2963982B1 (fr) 2012-09-28

Family

ID=43827267

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1056696A Active FR2963982B1 (fr) 2010-08-20 2010-08-20 Procede de collage a basse temperature

Country Status (8)

Country Link
US (2) US8790992B2 (fr)
JP (1) JP5555957B2 (fr)
KR (1) KR101272675B1 (fr)
CN (2) CN102376653A (fr)
DE (1) DE102011076845B4 (fr)
FR (1) FR2963982B1 (fr)
SG (1) SG178688A1 (fr)
TW (1) TWI459480B (fr)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2963982B1 (fr) * 2010-08-20 2012-09-28 Soitec Silicon On Insulator Procede de collage a basse temperature
JP6095903B2 (ja) * 2012-06-15 2017-03-15 浜松ホトニクス株式会社 固体撮像装置の製造方法及び固体撮像装置
KR101947165B1 (ko) 2012-10-16 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치와 이의 제조 방법 및 회로 필름의 회전 장치
US10236282B2 (en) 2013-12-18 2019-03-19 Intel Corporation Partial layer transfer system and method
CN104934292A (zh) * 2014-03-17 2015-09-23 中芯国际集成电路制造(上海)有限公司 一种提高晶圆间键合强度的方法
EP3024019A1 (fr) 2014-11-24 2016-05-25 IMEC vzw Procédé de liaison directe de substrats semi-conducteurs
CN104891430B (zh) * 2015-04-17 2016-09-28 上海华虹宏力半导体制造有限公司 硅片键合方法
CN104925749B (zh) * 2015-04-17 2017-01-25 上海华虹宏力半导体制造有限公司 硅片键合方法
CN105185720B (zh) * 2015-08-03 2018-05-08 武汉新芯集成电路制造有限公司 一种增强键合强度的超薄热氧化晶圆键合工艺
CN105206536B (zh) * 2015-08-17 2018-03-09 武汉新芯集成电路制造有限公司 一种增强键合强度的晶圆键合方法及结构
CN105261586B (zh) * 2015-08-25 2018-05-25 上海新傲科技股份有限公司 带有电荷陷阱和绝缘埋层衬底的制备方法
US9725312B1 (en) * 2016-02-05 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Preconditioning to enhance hydrophilic fusion bonding
CN107346746B (zh) * 2016-05-05 2020-09-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN107633997B (zh) * 2017-08-10 2019-01-29 长江存储科技有限责任公司 一种晶圆键合方法
CN108383080B (zh) * 2018-03-06 2020-04-10 苏州大学 纳米间隙原位活化的复合阳极键合方法
CN112635299A (zh) * 2020-12-17 2021-04-09 武汉新芯集成电路制造有限公司 低温沉积方法、半导体器件的键合方法和芯片
CN113380639A (zh) * 2021-05-26 2021-09-10 西安交通大学 一种原子级离子清洁活化低温键合装置及方法
US20230026052A1 (en) * 2021-07-22 2023-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition bonding layer for joining two semiconductor devices
CN114420549B (zh) * 2022-03-31 2022-11-18 深圳新声半导体有限公司 一种二氧化硅表面与硅表面低温键合的方法
CN114927538B (zh) * 2022-07-20 2022-11-11 合肥晶合集成电路股份有限公司 晶圆键合方法以及背照式图像传感器的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061743A1 (fr) * 2000-02-16 2001-08-23 Ziptronix, Inc. Procede de liaison basse temperature et structure liee
US20040235266A1 (en) * 2003-05-19 2004-11-25 Ziptronix, Inc. Method of room temperature covalent bonding
US20090004821A1 (en) * 2007-06-27 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of soi substrate and manufacturing method of semiconductor device
US20090111243A1 (en) * 2007-10-26 2009-04-30 Didier Landru Soi substrates with a fine buried insulating layer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090687A (en) 1998-07-29 2000-07-18 Agilent Technolgies, Inc. System and method for bonding and sealing microfabricated wafers to form a single structure having a vacuum chamber therein
CN102250141B (zh) 2000-05-22 2014-10-01 孟山都技术有限责任公司 制备n－(膦酰基甲基)甘氨酸化合物的反应系统
US6475072B1 (en) 2000-09-29 2002-11-05 International Business Machines Corporation Method of wafer smoothing for bonding using chemo-mechanical polishing (CMP)
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
FR2860249B1 (fr) 2003-09-30 2005-12-09 Michel Bruel Procede de fabrication d'une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
US7235812B2 (en) 2004-09-13 2007-06-26 International Business Machines Corporation Method of creating defect free high Ge content (>25%) SiGe-on-insulator (SGOI) substrates using wafer bonding techniques
US8101498B2 (en) * 2005-04-21 2012-01-24 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2895420B1 (fr) 2005-12-27 2008-02-22 Tracit Technologies Sa Procede de fabrication d'une structure demontable en forme de plaque, en particulier en silicium, et application de ce procede.
US7485539B2 (en) * 2006-01-13 2009-02-03 International Business Machines Corporation Strained semiconductor-on-insulator (sSOI) by a simox method
FR2913528B1 (fr) 2007-03-06 2009-07-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat comportant une couche d'oxyde enterree pour la realisation de composants electroniques ou analogues.
EP2091071B1 (fr) * 2008-02-15 2012-12-12 Soitec Procédé pour la liaison de deux substrats
JP4947316B2 (ja) 2008-08-15 2012-06-06 信越化学工業株式会社 基板の接合方法並びに３次元半導体装置
US8173518B2 (en) * 2009-03-31 2012-05-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of wafer bonding
FR2963982B1 (fr) 2010-08-20 2012-09-28 Soitec Silicon On Insulator Procede de collage a basse temperature

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061743A1 (fr) * 2000-02-16 2001-08-23 Ziptronix, Inc. Procede de liaison basse temperature et structure liee
US20040235266A1 (en) * 2003-05-19 2004-11-25 Ziptronix, Inc. Method of room temperature covalent bonding
US20090004821A1 (en) * 2007-06-27 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of soi substrate and manufacturing method of semiconductor device
US20090111243A1 (en) * 2007-10-26 2009-04-30 Didier Landru Soi substrates with a fine buried insulating layer

Also Published As

Publication number Publication date
DE102011076845A1 (de) 2012-04-12
KR101272675B1 (ko) 2013-06-11
CN105742258A (zh) 2016-07-06
US20140327113A1 (en) 2014-11-06
JP2012044146A (ja) 2012-03-01
US20120043647A1 (en) 2012-02-23
KR20120018063A (ko) 2012-02-29
CN105742258B (zh) 2020-09-29
SG178688A1 (en) 2012-03-29
US8790992B2 (en) 2014-07-29
CN102376653A (zh) 2012-03-14
TW201218289A (en) 2012-05-01
US9117686B2 (en) 2015-08-25
FR2963982B1 (fr) 2012-09-28
DE102011076845B4 (de) 2020-02-06
TWI459480B (zh) 2014-11-01
JP5555957B2 (ja) 2014-07-23

Similar Documents

Publication Publication Date Title
FR2963982A1 (fr) Procede de collage a basse temperature
EP1359615B1 (fr) Procédé de décollement de couches de matériau
EP2637197B1 (fr) Procédé de collage direct utilisant une couche poreuse compressible
EP0898307B1 (fr) Procédé de traitement pour le collage moléculaire et le décollage de deux structures
EP2073260B1 (fr) Procédé de transfer d&#39;une couche mince
EP1671361B1 (fr) Procede de fabrication d&#39;une structure en forme de plaque, en particulier en silicium, application de procede, et structure en forme de plaque, en particulier en silicium
FR2855908A1 (fr) Procede d&#39;obtention d&#39;une structure comprenant au moins un substrat et une couche ultramince
FR2811807A1 (fr) Procede de decoupage d&#39;un bloc de materiau et de formation d&#39;un film mince
FR2797347A1 (fr) Procede de transfert d&#39;une couche mince comportant une etape de surfragililisation
FR2874455A1 (fr) Traitement thermique avant collage de deux plaquettes
FR2922359A1 (fr) Procede de fabrication d&#39;une structure micro-electronique impliquant un collage moleculaire
FR3011679A1 (fr) Procede ameliore d&#39;assemblage par collage direct entre deux elements, chaque element comprenant des portions de metal et de materiaux dielectriques
FR2961515A1 (fr) Procede de realisation d&#39;une couche mince de silicium monocristallin sur une couche de polymere
FR2914488A1 (fr) Substrat chauffage dope
EP3335239A1 (fr) Procédé de fabrication d&#39;une structure semi-conductrice avec collage direct temporaire exploitant une couche poreuse
EP3365929B1 (fr) Procédé de fabrication d&#39;une structure hybride
FR2940852A1 (fr) Procede de transfert d&#39;une couche depuis un substrat de depart vers un substrat final, par double fragilisation
FR2911597A1 (fr) Procede de formation et de controle d&#39;interfaces rugueuses.
WO2020188169A1 (fr) Procede de transfert d&#39;une couche utile sur une substrat support
EP1861873A1 (fr) Procede de fabrication d&#39;une hetero-structure comportant au moins une couche epaisse de materiau semi-conducteur
WO2023151852A1 (fr) Procede de transfert d&#39;une couche mince sur un substrat support
WO2020188168A1 (fr) Procede de transfert d&#39;une couche utile sur un substrat support
FR3046874A1 (fr) Procede de fabrication de structures semi-conductrices incluant une couche a haute resistivite, et structures semi-conductrices apparentees
FR3108439A1 (fr) Procede de fabrication d’une structure empilee
FR3048425A1 (fr) Structure pour dispositif avec microsystemes electromecaniques integres

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 7

PLFP Fee payment

Year of fee payment: 8

PLFP Fee payment

Year of fee payment: 9

PLFP Fee payment

Year of fee payment: 10

PLFP Fee payment

Year of fee payment: 11

PLFP Fee payment

Year of fee payment: 12

PLFP Fee payment

Year of fee payment: 13

PLFP Fee payment

Year of fee payment: 14