CN112635299A - 低温沉积方法、半导体器件的键合方法和芯片 - Google Patents
低温沉积方法、半导体器件的键合方法和芯片 Download PDFInfo
- Publication number
- CN112635299A CN112635299A CN202011496631.9A CN202011496631A CN112635299A CN 112635299 A CN112635299 A CN 112635299A CN 202011496631 A CN202011496631 A CN 202011496631A CN 112635299 A CN112635299 A CN 112635299A
- Authority
- CN
- China
- Prior art keywords
- low
- layer
- temperature
- bonding
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000000151 deposition Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 50
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 48
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 45
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 45
- 230000008021 deposition Effects 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 65
- 239000007789 gas Substances 0.000 claims description 19
- 239000012495 reaction gas Substances 0.000 claims description 19
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 276
- 235000012431 wafers Nutrition 0.000 description 86
- 239000000758 substrate Substances 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000011229 interlayer Substances 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000004927 fusion Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 150000004760 silicates Chemical class 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-ZSJDYOACSA-N heavy water Substances [2H]O[2H] XLYOFNOQVPJJNP-ZSJDYOACSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
- C23C16/345—Silicon nitride
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/40—Oxides
- C23C16/401—Oxides containing silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明提供一种低温氧化硅层或低温氮化硅层的沉积方法、半导体器件的键合方法和芯片。所述半导体器件的键合方法包括：提供待键合的第一晶圆和第二晶圆；在所述第一晶圆的待键合的一侧表面形成第一低温键合层；在所述第二晶圆的待键合的一侧表面形成第二低温键合层；将所述第一晶圆的所述第一低温键合层面向所述第二晶圆的所述第二低温键合层键合；其中，所述第一低温键合层和所述第二低温键合层均包括低温氧化硅层和/或低温氮化硅层，沉积温度均小于等于300℃。通过低温沉积(小于等于300℃)形成第一低温键合层和所述第二低温键合层，克服高温对器件的影响，提升器件热稳定性和可靠性，消除晶圆键合界面裂缝的现象。
Description
技术领域
本发明属于集成电路制造技术领域，具体涉及低温氧化硅层或低温氮化硅层的沉积方法、半导体器件的键合方法和芯片。
背景技术
半导体器件及制造工艺中，氧化硅薄膜和氮化硅薄膜的使用范围很广，例如为介质层、牺牲层、保护层、键合界面等，目前均需在高温条件(例如≥400℃)下制备，高温会影响器件的热稳定性和可靠性。
在高度集成化的半导体发展的趋势下，半导体技术向三维方向发展。多层集成电路芯片堆叠键合，通过穿透衬底的硅通孔(TSV)三维互联实现多层之间的电信号连接，实现更小的芯片面积，更短的芯片间互联，从而减少延时。但是热问题是影响三维集成大范围应用的主要障碍之一，三维集成具有更高的器件集成度。多晶圆堆叠常采用氧化硅层对氧化硅层的熔融键合，以及金属对金属、氮掺杂碳化硅薄膜(NDC,nitride doped siliconcarbide)对氮掺杂碳化硅薄膜的混合键合。但是氧化硅层对氧化硅层的熔融键合中，形成氧化硅层(键合层)需要高温条件(例如≥400℃)；金属对金属、氮掺杂碳化硅薄膜对氮掺杂碳化硅薄膜的混合键合中，形成氮掺杂碳化硅薄膜(键合层)需要高温条件(例如≥350℃)；上述多层芯片堆叠采用熔融键合或混合键合工艺中，形成键合层(例如氧化硅层或氮掺杂碳化硅薄膜)的过程均需高温条件下形成，高温影响了器件热稳定性和可靠性，且晶圆键合界面还存在裂缝的现象。
因此，提供一种低温氧化硅层或低温氮化硅层的沉积方法显得尤为重要。
发明内容
本发明的目的在于提供一种低温氧化硅层或低温氮化硅层的沉积方法、半导体器件的键合方法和芯片，通过低温形成氧化硅层或氮化硅层，克服高温对器件的影响，提升器件热稳定性和可靠性。
本发明公开了一种低温氧化硅层或低温氮化硅层的沉积方法，包括：
提供反应气体N2O与SiH4，其流量比大于等于2，或提供反应气体NH3与SiH4，其流量比大于等于2，设定温度范围为50℃～300℃，SiH4气体流量小于等于600sccm，射频功率为50W～900W，沉积速率的范围为
优选地，采用等离子体增强化学气相沉积或等离子体增强原子层沉积方法形成所述氧化硅层或氮化硅层。
优选地，在沉积之后采用射频处理。
本发明还公开了一种半导体器件的键合方法，包括：
提供待键合的第一晶圆和第二晶圆；
在所述第一晶圆的待键合的一侧表面形成第一低温键合层；
在所述第二晶圆的待键合的一侧表面形成第二低温键合层；
将所述第一晶圆的所述第一低温键合层面向所述第二晶圆的所述第二低温键合层键合；
其中，所述第一低温键合层和所述第二低温键合层均包括低温氧化硅层和/或低温氮化硅层，沉积温度均小于等于300℃。
优选地，所述第一低温键合层和所述第二低温键合层均采用等离子体增强化学气相沉积或等离子体增强原子层沉积方法形成。
优选地，所述低温氧化硅层或所述低温氮化硅层的形成工艺包括：提供反应气体N2O与SiH4，其流量比大于等于2，或提供反应气体NH3与SiH4，其流量比大于等于2，设定温度范围为50℃～300℃，SiH4气体流量小于等于600sccm，射频功率为50W～900W，淀积速率的范围：
优选地，所述第一低温键合层面向所述第二低温键合层的键合界面的键合强度大于2J/m2。
优选地，还包括：形成第一开孔，所述第一开孔至少贯穿所述第一低温键合层并暴露出第一金属层；
形成第一键合金属层，所述第一键合金属层填充所述第一开孔并与所述第一金属层电连接；
形成第二开孔，所述第二开孔至少贯穿所述第二低温键合层并暴露出第二金属层；
形成第二键合金属层，所述第二键合金属层填充所述第二开孔并与所述第二金属层电连接；
所述第一低温键合层面向所述第二低温键合层键合的同时，所述第一键合金属层面向所述第二键合金属层键合且电连接。
优选地，所述第一键合金属层与所述第二键合金属层的材质为铜或钨。
本发明还公开了一种芯片，包括：
第一芯片，所述第一芯片包括第一低温键合层；
第二芯片，所述第二芯片包括第二低温键合层；
所述第一芯片的所述第一低温键合层面向所述第二芯片的所述第二低温键合层键合；
其中，所述第一低温键合层和所述第二低温键合层均包括低温氧化硅层和/或低温氮化硅层，沉积温度均小于等于300℃。
与现有技术相比，本发明具有如下有益效果：
本发明提供一种低温氧化硅层或低温氮化硅层的沉积方法，包括：提供反应气体N2O与SiH4，其流量比大于等于2，或提供反应气体NH3与SiH4，其流量比大于等于2，设定温度范围为50℃～300℃，SiH4气体流量小于等于600sccm，射频功率为50W～900W，沉积速率的范围为
通过低温形成所述氧化硅层或氮化硅层，应用于介质层、牺牲层、保护层或键合界面等，提高器件的热稳定性和可靠性，且扩大应用场景。
另提供一种半导体器件的键合方法和芯片，半导体器件的键合方法包括：提供待键合的第一晶圆和第二晶圆；在所述第一晶圆的待键合的一侧表面形成第一低温键合层；在所述第二晶圆的待键合的一侧表面形成第二低温键合层；将所述第一晶圆的所述第一低温键合层面向所述第二晶圆的所述第二低温键合层键合；其中，形成所述第一低温键合层和所述第二低温键合层的温度均小于等于300℃。通过低温(小于等于300℃)形成第一低温键合层和所述第二低温键合层，克服高温对器件的影响，提升器件热稳定性和可靠性，消除晶圆键合界面裂缝的现象。
附图说明
图1为本发明实施例的半导体器件的键合方法流程图；
图2为本发明一实施例的第一晶圆和第二晶圆键合后示意图；
图3为本发明一实施例的第一晶圆和第二晶圆互连后示意图；
图4为本发明又一实施例的第一晶圆和第二晶圆键合后示意图。
其中，附图标记如下：
10-第一晶圆；11-第一衬底；12-第一介质层；13-氮化硅层；14-第一金属层；15-第一低温键合层；16-互连层；17-第一键合金属层；
20-第二晶圆；21-第二衬底；22-第二介质层；23-氮化硅层；24-第二金属层；25-第二低温键合层；27-第二键合金属层。
具体实施方式
以下结合附图和具体实施例对本发明提出的低温氧化硅层或低温氮化硅层的沉积方法、半导体器件的键合方法和芯片作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明提供的低温氧化硅层或低温氮化硅层的沉积方法，包括：提供反应气体N2O与SiH4，其流量比大于等于2，或提供反应气体NH3与SiH4，其流量比大于等于2，温度范围为50℃～300℃，SiH4气体流量小于等于600sccm，射频功率为50W～900W，沉积速率的范围为
提供衬底的材料不限，优选为硅片，所述衬底经过清洗处理后置入腔室内。可以采用等离子体增强化学气相沉积或等离子体增强原子层沉积方法制备所述低温氧化硅层或低温氮化硅层。以PECVD为例，反应腔室里的压力可以是常压，也可以是低压状态。
提供反应气体N2O与SiH4作为氧化硅薄膜的氧源和硅源，提供反应气体NH3与SiH4作为氮化硅薄膜的氮源和硅源，反应气体中还包括稀释气体，例如为氮气或惰性气体。N2O与SiH4流量比大于等于2，或NH3与SiH4流量比大于等于2，进一步地，SiH4气体流量小于等于600sccm。
设定射频的功率为50W～900W，采用低温沉积所述氧化硅层或氮化硅层，设定温度为50℃～300℃，沉积速率为
在沉积完成之后增加射频处理过程，设定射频的功率为50W～900W，低温沉积所述氧化硅层是在50～1000sccm N2O或O2等含氧源气体下，低温沉积所述氮化硅层是在50～1000sccm NH3或N2等含氮源气体下，进行3～45s射频处理可以生成更加致密、杂质较少的薄膜，提高器件的稳定性和可靠性。以上所述的数值范围均包括端点值。
本发明提供一种低温氧化硅层或低温氮化硅层的沉积方法，包括：提供反应气体N2O与SiH4，其流量比大于等于2，或提供反应气体NH3与SiH4，其流量比大于等于2，设定温度范围为50℃～300℃，SiH4气体流量小于等于600sccm，射频功率为50W～900W，沉积速率的范围为
通过低温形成所述氧化硅层或氮化硅层，可应用于介质层、牺牲层、保护层或键合界面等，提高器件的热稳定性和可靠性，且扩大应用场景。
以下以低温氧化硅层或低温氮化硅层应用于三维堆叠结构的键合界面为例。
本发明实施例提供的半导体器件的键合方法，如图1所示，包括：
S1、提供待键合的第一晶圆和第二晶圆；
S2、在所述第一晶圆的待键合的一侧表面形成第一低温键合层；
S3、在所述第二晶圆的待键合的一侧表面形成第二低温键合层；
S4、将所述第一晶圆的所述第一低温键合层面向所述第二晶圆的所述第二低温键合层键合；
其中，所述第一低温键合层和所述第二低温键合层均包括低温氧化硅层和/或低温氮化硅层，沉积温度均小于等于300℃。
以下结合图2至图4详细介绍本发明实施例的半导体器件的键合方法各步骤。
如图2所示，提供第一晶圆10，所述第一晶圆10包括第一衬底11、位于第一衬底11上的第一层间介质层和嵌设于第一层间介质层中的第一金属层14。第一金属层14的材质例如为铜或铝。第一层间介质层包括层叠设置的第一介质层12和氮化硅层13。第一介质层12例如为氧化硅层或氟化硅酸盐玻璃(FSG)。在所述第一晶圆10的待键合的一侧表面形成第一低温键合层15，第一低温键合层15覆盖第一层间介质层表面。
提供第二晶圆20，所述第二晶圆20包括第二衬底21、位于第二衬底21上的第二层间介质层和嵌设于第二层间介质层中的第二金属层24。第二金属层24的材质例如为铜或铝。第二层间介质层包括层叠交错设置的第二介质层22和氮化硅层23。第二介质层22例如为氧化硅层或氟化硅酸盐玻璃(FSG)。在所述第二晶圆20的待键合的一侧表面形成第二低温键合层25，第二低温键合层25覆盖第二层间介质层表面。
如图2所示，提供的第一晶圆10与第二晶圆20均是单片晶圆，但本发明并不限于此，在一实施例中，第一晶圆和第二晶圆均可以是单片晶圆、两片或两片以上晶圆的堆叠结构，由此可以实现多片晶圆的键合。在另一实施例中，第一晶圆或第二晶圆可以是承载晶圆，以在临时键合中起承载的作用。
具体的，所述第一低温键合层15和所述第二低温键合层25均包括低温氧化硅层和/或低温氮化硅层。所述第一低温键合层15和所述第二低温键合层25均可采用化学气相沉积方法(CVD)制备，进一步可以为等离子体增强化学气相沉积(PECVD)，还可以采用等离子体增强原子层沉积(PEALD)沉积方法形成。
第一低温键合层15可包括低温氧化硅层，第二低温键合层25也可包括低温氧化硅层。示例性的，采用等离子体增强化学气相沉积(PECVD)形成低温氧化硅层。等离子体增强化学气相沉积(PECVD)技术是利用辉光放电，在高频电场下使稀薄气体电离产生等离子体，这些离子在电场中被加速而获得能量，可在较低温度下实现低温氧化硅层的生长。低温氧化硅层例如采用N2O与SiH4气体生长。具体工艺参数包括：反应气体N2O与SiH4的流量比大于等于2，温度范围：50℃～300℃，SiH4气体流量小于等于600sccm，射频功率为50W～900W，淀积速率的范围：
(埃/秒)。
反应气体(N2O与SiH4)在等离子体中被裂解成为单体，形成包含Si离子、N离子、H离子、O离子的活性基团。各种活性基团向第一层间介质层表面扩散输运，吸附在第一层间介质层表面并在表面扩散；最后，各种活性基团与表面发生结合反应成膜，形成低温键合层。
N2O→O+N2，SiH4+4O→SiO2+2H2O
在等离子体的条件下，射频功率增加，提供反应的活性离子的能量就越高，反应的几率增大，Si离子和O离子结合的几率升高，沉积速率增加，形成的低温氧化硅层具有较好的致密性。
第一低温键合层15可包括低温氮化硅层，第二低温键合层25也可包括低温氮化硅层。示例性的，采用等离子体增强化学气相沉积(PECVD)形成低温氮化硅层。可在较低温度下实现低温氮化硅层的生长。低温氮化硅层例如采用NH3与SiH4气体生长。具体工艺参数包括：反应气体NH3与SiH4的流量比大于等于2，温度范围：50℃～300℃，SiH4气体流量小于等于600sccm，射频功率为50W～900W，淀积速率的范围：
在等离子体的条件下，射频功率增加，提供反应的活性离子的能量就越高，反应的几率增大，Si离子和N离子结合的几率升高，沉积速率增加。
在沉积完成之后增加射频处理过程，设定射频的功率为50W～900W，低温沉积所述氧化硅层是在50～1000sccm N2O或O2等含氧源气体下，低温沉积所述氮化硅层是在50～1000sccm NH3或N2等含氮源气体下，进行3～45s射频处理可以生成更加致密、杂质较少的薄膜，提高器件的稳定性和可靠性。以上所述的数值范围均包括端点值。
第一低温键合层15可包括低温氧化硅层，第二低温键合层25可包括低温氮化硅层，形成氧化硅层或氮化硅层的方法在此不再赘述。
对第一晶圆10的所述第一低温键合层15和第二晶圆20的所述第二低温键合层25进行平坦化处理，可采用化学机械研磨(CMP)工艺进行平坦化，以达到键合要求。
继续如图2所示，将所述第一晶圆10的所述第一低温键合层15面向所述第二晶圆20的所述第二低温键合层25键合，形成键合界面AA’。所述第一低温键合层面向所述第二低温键合层的键合界面的键合强度大于2J/m2，增强了键合强度。键合强度大，证明两晶圆接触紧密，键合界面裂缝、空洞的影响微乎其微，利用键合技术制作的器件也较不容易受到温度、湿度等环境因子的破坏而失效。第一晶圆10和第二晶圆20采用第一低温键合层15面向所述第二低温键合层25键合，即介质层对介质层键合。
如图3所示，第一晶圆10和第二晶圆20可通过硅通孔V中的互连层16电连接。具体的，硅通孔V贯穿第一晶圆10、第二低温键合层25、部分厚度的第二层间介质层暴露出第二金属层24。互连层16与第一金属层14和第二金属层24电连接。互连层16为导电材料，可以为铜或铜合金，还可以为钨。为铜材料时，可采用电镀铜方式填充硅通孔V，并通过化学机械研磨(CMP)工艺平坦化互连层16和衬底11的表面。
图2和图3示出了第一晶圆10和第二晶圆20采用介质层对介质层键合，通过硅通孔V中的互连层16电连接的方式。
第一晶圆10和第二晶圆20也可采用介质层对介质层、金属层对金属层的混合键合方式。如图4所示，采用干法刻蚀或湿法刻蚀形成第一开孔，所述第一开孔贯穿所述第一低温键合层15和氮化硅层13并暴露出所述第一金属层14。形成第一键合金属层17，所述第一键合金属层17填充所述第一开孔并与所述第一金属层14电连接。采用干法刻蚀或湿法刻蚀形成第二开孔，所述第二开孔贯穿所述第二低温键合层25、第二介质层22和氮化硅层23并暴露出所述第二金属层24。形成第二键合金属层27，所述第二键合金属层27填充所述第二开孔并与所述第二金属层24电连接。所述第一低温键合层15面向所述第二低温键合层25键合的同时，所述第一键合金属层17面向所述第二键合金属层27键合且电连接。
所述第一键合金属层17与所述第二键合金属层27的材质均为铜；或者所述第一键合金属层17与所述第二键合金属层27的材质均为钨；或者所述第一键合金属层17与所述第二键合金属层27的材质一个为铜，另一个为钨。
本发明实施例还提供一种半导体器件，包括：
第一晶圆，所述第一晶圆包括第一低温键合层；
第二晶圆，所述第二晶圆包括第二低温键合层；
所述第一晶圆的所述第一低温键合层面向所述第二晶圆的所述第二低温键合层键合。
其中，所述第一低温键合层和所述第二低温键合层均包括低温氧化硅层和/或低温氮化硅层，沉积温度均小于等于300℃。
如图2和图3所示，第一晶圆10和第二晶圆20可采用第一低温键合层15(介质层)面向所述第二低温键合层25(介质层)键合，即介质层对介质层键合。第一晶圆10和第二晶圆20通过硅通孔V中的互连层16电连接。
如图4所示，第一晶圆10和第二晶圆20也可采用第一低温键合层15(介质层)面向所述第二低温键合层25(介质层)键合、所述第一键合金属层17面向所述第二键合金属层27键合，即介质层对介质层、金属层对金属层的混合键合。
本实施例还提供一种芯片，包括：
第一芯片，所述第一芯片包括第一低温键合层；
第二芯片，所述第二芯片包括第二低温键合层；
所述第一芯片的所述第一低温键合层面向所述第二芯片的所述第二低温键合层键合。
其中，所述第一低温键合层和所述第二低温键合层均包括低温氧化硅层和/或低温氮化硅层，沉积温度均小于等于300℃。
本实施例的所述芯片对应第一晶圆和第二晶圆键合结构划片后的颗粒。第一芯片对应第一晶圆中的颗粒，第二芯片对应第二晶圆中的颗粒。
图2至4可示意为晶圆，也可示意为芯片。如图2和图3所示，第一芯片和第二芯片可采用第一低温键合层15(介质层)面向所述第二低温键合层25(介质层)键合，即介质层对介质层键合。第一芯片和第二芯片通过硅通孔V中的互连层16电连接。如图4所示，第一芯片和第二芯片也可采用第一低温键合层15(介质层)面向所述第二低温键合层25(介质层)键合、所述第一键合金属层17面向所述第二键合金属层27键合，即介质层对介质层、金属层对金属层的混合键合。
本发明中的半导体器件，包括键合堆叠的所述第一晶圆和所述第二晶圆，将键合堆叠的第一晶圆和第二晶圆划片后即形成多个键合堆叠的芯片，本实施例中，上述各图示中显示的结构也即是键合堆叠的第一晶圆和所述第二晶圆中一个键合堆叠的芯片的结构，每个芯片包括对应于第一晶圆中的第一芯片和对应于第二晶圆中的第二芯片。
在一些实施方式中，第一衬底和第二衬底均可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如Si、Ge、SiC、SiGe等)制成。在另一些实施方式中，衬底也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底中可以形成有各种装置(不限于半导体装置)构件(图中未示出)。衬底还可以已经形成有其他层或构件，例如：栅极结构、接触孔、介质层、金属连线和通孔等等。
综上所述，本发明提供一种半导体器件的键合方法和芯片，包括：提供待键合的第一晶圆和第二晶圆；在所述第一晶圆的待键合的一侧表面形成第一低温键合层；在所述第二晶圆的待键合的一侧表面形成第二低温键合层；将所述第一晶圆的所述第一低温键合层面向所述第二晶圆的所述第二低温键合层键合；其中，形成所述第一低温键合层和所述第二低温键合层的温度均小于等于300℃。提供一种简单且低成本化的工艺，通过低温(小于等于300℃)形成第一低温键合层和所述第二低温键合层，克服高温对器件的影响，提升器件热稳定性和可靠性，消除了晶圆键合界面裂缝的现象。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种低温氧化硅层或低温氮化硅层的沉积方法，其特征在于，包括：
提供反应气体N2O与SiH4，其流量比大于等于2，或提供反应气体NH3与SiH4，其流量比大于等于2，设定温度范围为50℃～300℃，SiH4气体流量小于等于600sccm，射频功率为50W～900W，沉积速率的范围为
2.如权利要求1所述的低温氧化硅层或低温氮化硅层的沉积方法，其特征在于，采用等离子体增强化学气相沉积或等离子体增强原子层沉积方法形成所述氧化硅层或所述氮化硅层。
3.如权利要求1所述的低温氧化硅层或低温氮化硅层的沉积方法，其特征在于，在沉积之后采用射频处理。
4.一种半导体器件的键合方法，其特征在于，包括：
提供待键合的第一晶圆和第二晶圆；
在所述第一晶圆的待键合的一侧表面形成第一低温键合层；
在所述第二晶圆的待键合的一侧表面形成第二低温键合层；
将所述第一晶圆的所述第一低温键合层面向所述第二晶圆的所述第二低温键合层键合；
其中，所述第一低温键合层和所述第二低温键合层均包括低温氧化硅层和/或低温氮化硅层，沉积温度均小于等于300℃。
5.如权利要求4所述的半导体器件的键合方法，其特征在于，所述第一低温键合层和所述第二低温键合层均采用等离子体增强化学气相沉积或等离子体增强原子层沉积方法形成。
6.如权利要求4所述的半导体器件的键合方法，其特征在于，所述低温氧化硅层或所述低温氮化硅层的形成工艺包括：提供反应气体N2O与SiH4，其流量比大于等于2，或提供反应气体NH3与SiH4，其流量比大于等于2，设定温度范围为50℃～300℃，SiH4气体流量小于等于600sccm，射频功率为50W～900W，淀积速率的范围为
7.如权利要求4所述的半导体器件的键合方法，其特征在于，所述第一低温键合层面向所述第二低温键合层的键合界面的键合强度大于2J/m2。
8.如权利要求4至7任意一项所述的半导体器件的键合方法，其特征在于，还包括：
形成第一开孔，所述第一开孔至少贯穿所述第一低温键合层并暴露出第一金属层；
形成第一键合金属层，所述第一键合金属层填充所述第一开孔并与所述第一金属层电连接；
形成第二开孔，所述第二开孔至少贯穿所述第二低温键合层并暴露出第二金属层；
形成第二键合金属层，所述第二键合金属层填充所述第二开孔并与所述第二金属层电连接；
所述第一低温键合层面向所述第二低温键合层键合的同时，所述第一键合金属层面向所述第二键合金属层键合且电连接。
9.如权利要求8所述的半导体器件的键合方法，其特征在于，所述第一键合金属层与所述第二键合金属层的材质为铜或钨。
10.一种芯片，其特征在于，包括：
第一芯片，所述第一芯片包括第一低温键合层；
第二芯片，所述第二芯片包括第二低温键合层；
所述第一芯片的所述第一低温键合层面向所述第二芯片的所述第二低温键合层键合；
其中，所述第一低温键合层和所述第二低温键合层均包括低温氧化硅层和/或低温氮化硅层，沉积温度均小于等于300℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011496631.9A CN112635299A (zh) | 2020-12-17 | 2020-12-17 | 低温沉积方法、半导体器件的键合方法和芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011496631.9A CN112635299A (zh) | 2020-12-17 | 2020-12-17 | 低温沉积方法、半导体器件的键合方法和芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112635299A true CN112635299A (zh) | 2021-04-09 |
Family
ID=75316770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011496631.9A Pending CN112635299A (zh) | 2020-12-17 | 2020-12-17 | 低温沉积方法、半导体器件的键合方法和芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635299A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023272941A1 (zh) * | 2021-07-01 | 2023-01-05 | 长鑫存储技术有限公司 | 一种半导体结构及其形成方法 |
| WO2023179088A1 (en) * | 2022-03-22 | 2023-09-28 | Huawei Digital Power Technologies Co., Ltd. | Semiconductor power entity, method for producing such entity by hybrid bonding and hybrid bond sheet |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4900591A (en) * | 1988-01-20 | 1990-02-13 | The United States Of America As Represented By The Secretary Of The Air Force | Method for the deposition of high quality silicon dioxide at low temperature |
| EP0659902A1 (fr) * | 1993-11-10 | 1995-06-28 | France Telecom | Procédé de dépôt de couches minces de silice à basse température |
| US6140255A (en) * | 1998-12-15 | 2000-10-31 | Advanced Micro Devices, Inc. | Method for depositing silicon nitride using low temperatures |
| CN102376653A (zh) * | 2010-08-20 | 2012-03-14 | S.O.I.Tec绝缘体上硅技术公司 | 低温键合方法 |
| CN106555168A (zh) * | 2015-09-28 | 2017-04-05 | 沈阳拓荆科技有限公司 | 一种通过调整氮气流量改善低温氧化硅薄膜性能的方法 |
-
2020
- 2020-12-17 CN CN202011496631.9A patent/CN112635299A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4900591A (en) * | 1988-01-20 | 1990-02-13 | The United States Of America As Represented By The Secretary Of The Air Force | Method for the deposition of high quality silicon dioxide at low temperature |
| EP0659902A1 (fr) * | 1993-11-10 | 1995-06-28 | France Telecom | Procédé de dépôt de couches minces de silice à basse température |
| US6140255A (en) * | 1998-12-15 | 2000-10-31 | Advanced Micro Devices, Inc. | Method for depositing silicon nitride using low temperatures |
| CN102376653A (zh) * | 2010-08-20 | 2012-03-14 | S.O.I.Tec绝缘体上硅技术公司 | 低温键合方法 |
| CN106555168A (zh) * | 2015-09-28 | 2017-04-05 | 沈阳拓荆科技有限公司 | 一种通过调整氮气流量改善低温氧化硅薄膜性能的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023272941A1 (zh) * | 2021-07-01 | 2023-01-05 | 长鑫存储技术有限公司 | 一种半导体结构及其形成方法 |
| WO2023179088A1 (en) * | 2022-03-22 | 2023-09-28 | Huawei Digital Power Technologies Co., Ltd. | Semiconductor power entity, method for producing such entity by hybrid bonding and hybrid bond sheet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7872357B2 (en) | Protection for bonding pads and methods of formation | |
| US10910782B2 (en) | Treatment, before the bonding of a mixed Cu-oxide surface, by a plasma containing nitrogen and hydrogen | |
| US8658534B2 (en) | Method for producing a semiconductor component, and semiconductor component | |
| US7371662B2 (en) | Method for forming a 3D interconnect and resulting structures | |
| TW202027136A (zh) | 用於晶圓鍵合的電漿活化處理 | |
| US7544605B2 (en) | Method of making a contact on a backside of a die | |
| CN112567495B (zh) | 半导体结构及其形成方法 | |
| CN112635299A (zh) | 低温沉积方法、半导体器件的键合方法和芯片 | |
| US10818631B2 (en) | Semiconductor structure and method of forming the same | |
| JP2985789B2 (ja) | 半導体装置の製造方法 | |
| KR100468796B1 (ko) | 반도체 장치의 제조 방법 | |
| US11211348B2 (en) | First wafer, fabricating method thereof and wafer stack | |
| WO2024026239A1 (en) | High-performance hybrid bonded interconnect systems | |
| US10811380B2 (en) | Semiconductor structure and forming method thereof | |
| US20220020725A1 (en) | Method of forming semiconductor structure | |
| CN112802798A (zh) | 半导体器件及其制造方法 | |
| CN113964080A (zh) | 一种半导体器件及其制作方法 | |
| US7902641B2 (en) | Semiconductor device and manufacturing method therefor | |
| TWI761192B (zh) | 形成導線的方法 | |
| US20240145436A1 (en) | Composite dielectric structures for semiconductor die assemblies and associated systems and methods | |
| TW202345239A (zh) | 半導體封裝與其形成方法 | |
| CN115910817A (zh) | 晶圆接合方法及半导体器件 | |
| TW575891B (en) | Integrated circuits manufacturing method | |
| JPH09321047A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Country or region after: China Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Applicant before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |