CN115910817A - 晶圆接合方法及半导体器件 - Google Patents
晶圆接合方法及半导体器件 Download PDFInfo
- Publication number
- CN115910817A CN115910817A CN202211548583.2A CN202211548583A CN115910817A CN 115910817 A CN115910817 A CN 115910817A CN 202211548583 A CN202211548583 A CN 202211548583A CN 115910817 A CN115910817 A CN 115910817A
- Authority
- CN
- China
- Prior art keywords
- wafer
- layer
- bonding
- metal
- adhesion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提出一种晶圆接合方法及半导体器件,该方法通过在第一晶圆的金属连接层区域形成第一凹陷区;在第一凹陷区内沉积一粘附层;然后将第一晶圆和第二晶圆接合形成晶圆堆叠;接着,进行升温键结和降温退火工艺,使第一晶圆和第二晶圆形成金属键键合。本申请提供的晶圆接合方法,通过平坦化工艺形成凹陷区,然后在凹陷区形成粘附层,利用粘附层的高附着力,增加金属与金属接合界面的附着力,来增加界面键结强度,从而减少空泡,解决晶圆接合不良的缺陷,解决例如电性断路、接触不良的问题,提高产品良率。
Description
技术领域
本发明属于半导体制作方法技术领域,尤其涉及一种晶圆接合方法及半导体器件。
背景技术
目前在所述3D集成电路中大都采用硅通孔以及位于硅通孔上方的金属互连结构形成电连接,然后进一步实现晶圆之间的键合。硅片与硅片的键合技术目前常用的方法是通过CMP(化学机械研磨)处理获得铜表面,再经过酸洗后去除铜表面的氧化层,最后通过铜-铜的热压键合方式实现铜的键合,键合需要的时间长、效率低,热压键合还会影响键合的对准精度;另外,通过CMP处理获得的铜柱表面通常在控制不佳的情况下比电介质层层过低或过高,晶圆接合或是晶片接合时,由于表面不平整或是凹陷问题,或金属本身接合问题产生的接合不良,会导致缺陷产生,造成金属导线的断路或是高阻值问题,导致产品良率低。
发明内容
为克服现有技术其中一缺陷,本发明提供一种晶圆接合方法及半导体器件。
本发明采用的技术方案为:
一种晶圆接合方法,包括:
提供一第一晶圆和一第二晶圆;
进行平坦化工艺,在所述第一晶圆的金属连接层区域形成第一凹陷区;
在所述第一凹陷区内沉积一粘附层;
将所述第一晶圆和所述第二晶圆接合形成晶圆堆叠;
进行退火工艺,使所述第一晶圆和所述第二晶圆形成金属键键合。
在本申请其中一些实施例中,所述粘附层材质为钴(Co)、钌(Ru)、钛(Ti)、鉭(Ta)、钨(W)中的一种。
在本申请其中一些实施例中,在所述第一凹陷区内沉积一粘附层,具体包括:
在所述第一晶圆表面沉积一粘附层;
进行平坦化工艺,去除所述第一凹陷区以外区域的所述粘附层。
本申请还提供一种晶圆接合方法,包括:
提供一第一晶圆和一第二晶圆;
进行平坦化工艺,在所述第一晶圆的金属连接层区域形成第一凹陷区;
进行平坦化工艺,在所述第二晶圆的金属连接层区域形成第二凹陷区;
在所述第一凹陷区内沉积一第一粘附层;
在所述第二凹陷区内沉积一第二粘附层;
将所述第一晶圆和所述第二晶圆接合形成晶圆堆叠;
进行升温键结和降温退火工艺,使所述第一晶圆和所述第二晶圆创建键合。
在本申请其中一些实施例中,所述粘附层材质为钴(Co)、钌(Ru)、钛(Ti)、鉭(Ta)、钨(W)中的一种。
本申请还提供一种半导体器件,包括:
第一晶圆,其具有第一金属连接层;
第二晶圆,其具有与所述第一金属连接层相对应的第二金属连接层;
第一凹陷区,其位于所述第一金属连接层区域内;
第一粘附层,其位于所述第一凹陷区内,并连接所述第一金属连接层和所述第二金属连接层。
在本申请其中一些实施例中,所述的半导体器件,还包括:
第二凹陷区,其位于所述第二金属连接层区域内;
第二粘附层,其位于所述第二凹陷区内,并连接所述第一粘附层和所述第二金属连接层。
与现有技术相比,本发明的优点和积极效果在于:本申请提供的晶圆接合方法,通过平坦化工艺形成凹陷区,然后在凹陷区形成粘附层,利用粘附层的高附着力,增加金属与金属接合界面的附着力,来增加界面键结强度,从而减少空泡,解决晶圆接合不良的缺陷,解决例如电性断路、接触不良的问题,提高产品良率。
附图说明
图1为本发明一实施例中晶圆接合方法的流程示意图;
图2为本发明一实施例中晶圆接合方法的步骤剖面示意图,其中第一凹陷区形成;
图3为本发明一实施例中晶圆接合方法的步骤剖面示意图,其中粘附层形成;
图4为本发明一实施例中晶圆接合方法的步骤剖面示意图,其中第一凹陷区以外的粘附层被去除;
图5为本发明一实施例中晶圆接合方法的步骤剖面示意图,其中第一晶圆和第二晶圆进行接合;
图6为本发明一实施例中晶圆接合方法的步骤剖面示意图,其中第一晶圆和第二晶圆创建键合;
图7为本发明另一实施例中晶圆接合方法的流程示意图;
图8为本发明另一实施例中晶圆接合方法的步骤剖面示意图,其中第一凹陷区和第二凹陷区形成;
图9为本发明另一实施例中晶圆接合方法的步骤剖面示意图,其中第一粘附层和第二粘附层形成;
图10为本发明另一实施例中晶圆接合方法的步骤剖面示意图,其中第一凹陷区和第二凹陷区以外的粘附层被去除;
图11为本发明另一实施例中晶圆接合方法的步骤剖面示意图,其中第一晶圆和第二晶圆进行接合;
图12为本发明另一实施例中晶圆接合方法的步骤剖面示意图,其中第一晶圆和第二晶圆创建键合;
图中:
100、第一晶圆;110、第一金属连接层;120、第一电介质层;130、第一凹陷区;140、第一粘附层;
200、第二晶圆;210、第一金属连接层;220、第一电介质层;230、第一凹陷区;240、第一粘附层;
300、键合区域。
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1至图6所示,本发明实施例提供了一种晶圆接合方法,包括:
提供一第一晶圆100和一第二晶圆200;
进行平坦化工艺,在第一晶圆的金属连接层110区域形成第一凹陷区130;
在第一凹陷区130内沉积一粘附层140;
将第一晶圆100和第二晶圆100接合形成晶圆堆叠;
进行退火工艺,使第一晶圆100和第二晶圆200形成金属键键结。
本申请提供的晶圆接合方法,通过平坦化工艺形成第一凹陷区,然后在第一凹陷区形成粘附层,利用粘附层的高附着力,增加金属与金属接合界面的附着力,来增加界面键结强度,从而减少空泡,解决晶圆接合不良的缺陷,解决例如电性断路、接触不良的问题,提高产品良率。
图2至图6为本发明第一实施例中晶圆接合的方法示意图。首先,如图5所示,提供一第一晶圆100和第二晶圆200。第一晶圆和第二晶圆均包括基底(图中未示出)以及位于基底上的电介质层和位于电介质层内的金属连接层。基底可以是硅基底、含硅基底或硅覆绝缘基底等半导体基底。形成在半导体基底上的电子电路可以是适合具体应用的任何类型的电路,例如GBT、MEMS、Sensor、BCD、PMIC、CIS、Logic、Memory等各类芯片的电路。在基底中可以形成有各类有源半导体器件和各类无源半导体器件,并可以形成有相应的隔离结构、电介质层和金属连接层,本发明对此不作限定。图1中还示出了金属连接层,第一晶圆100中为第一金属连接层110,第二晶圆200中为第二金属连接层210,金属连接层110、210由金属材料形成,例如铜(Cu)、铝(Al)等。图1中还示出了电介质层,第一晶圆100中为第一电介质层120,第二晶圆200中为第二电介质层220,电介质层120、220含有电介质材料,诸如氧化硅(SiO2)、氮化硅(SiN)、低k材料等。在其中一些实施例中,金属连接层可以为铜,因此金属连接层又被称为铜柱。
本实施例中,可以采用化学机械研磨进行平坦化工艺。具体地,化学机械研磨可控制第一凹陷区130的凹陷程度,例如通过调节研磨的下压力或是化学研磨液种类浓度,最终获得预定凹陷深度的第一凹陷区130。例如,在本申请其中一些实施例中,控制第一凹陷区130的凹陷深度为第一凹陷区130区域内是平滑的表面,化学机械研磨形成具有一定弧度的平滑表面。另外,凹陷深度和第一凹陷区130的大小有关,如果金属连接层110、210暴露在晶圆表面的尺寸越大,则需要形成的第一凹陷区130越大,第一凹陷区130的凹陷深度越大,超过一定面积大小后则达到临界凹陷深度。
在其中一些实施例中,该晶圆接合方法还包括:进行平坦化工艺,在第二晶圆的金属连接层区域形成第二凹陷区。第二区可以利用CMP适当的调整凹陷深度,比第一晶圆较为平坦或同样的凹陷深度。
粘附层的形成方法可以为化学气相沉积法或是物理气相沉积法,化学气相沉积可包含等离子体增强化学气相沉积、热化学气相沉积、高密度等离子体化学气相沉积等,物理沉积为使用金属靶材经由等离子体物理气相沉积、磁控等离子物理气相沉积等。在第一晶圆表面沉积一粘附层;然后进行平坦化工艺,去除第一凹陷区以外区域的粘附层。粘附层沉积在第一晶圆待接合的表面上,通过控制沉积速率及/或沉积时间,化学气相沉积可以在粘附层厚度达到一定程度时停止。本实施例中,粘附层厚度为粘附层材质选用具有高附着力的导电材料,例如高附着力的金属材料,具体可以是选自钴(Co)、钌(Ru)、钛(Ti)、鉭(Ta)、钨(W)中的一种。若选择一般的非选择性沉积粘附层后,后续需要再进行平坦化工艺,用以去除第一凹陷区以外区域的粘附层以暴露第一晶圆的电介质层。
本实施例中,粘附层的形成方法也可以为选择性沉积法。选择性沉积法在金属连接层区域形成粘附层,而在电介质层区域不会沉积粘附层,因此形成粘附层之后可以减少去除电介质层区域的粘附层材料的CMP步骤,简化接合工艺。具体地,选择性沉积法包含以下步骤:暴露第一晶圆于第一气体中,从而钝化暴露的电介质层表面,第一气体包含含硅烷化合物、含乙烯基硅烷化合物、或醇类;使用热沉积工艺来选择性地沉积粘附层于暴露的金属连接层表面上;重复以上步骤,直至粘附层厚度达到预定值。热沉积工艺所采用的温度为200℃-400℃。第一气体可包含含硅烷化合物,诸如双(二甲基胺)二甲基硅烷、二甲基胺三甲基硅烷、1-(三甲基硅基)-1氢-吡咯、氯三甲基硅烷、或上述的组合物。粘附层是通过暴露第一晶圆于前驱物气体中来沉积。例如,粘附层为钴层时,将第一晶圆置于处理腔室中由钴前驱物气体的热沉积来形成钴层。
在另一实施例中,如图7-12所示,粘附层还可以分别形成在第一晶圆上和第二晶圆上,分别为第一粘附层和第二粘附层。此时,第一晶圆和第二晶圆的接合方法为:
提供一第一晶圆100和一第二晶圆200;
进行平坦化工艺,在第一晶圆的金属连接层110区域形成第一凹陷区130;
进行平坦化工艺,在第二晶圆的金属连接层210区域形成第二凹陷区230;
在第一凹陷区130内沉积一第一粘附层140;
在第二凹陷区230内沉积一第二粘附层240;
将第一晶圆100和第二晶圆200接合形成晶圆堆叠;
进行退火工艺,使第一晶圆100和第二晶圆200形成金属键键结。
在凹陷区130、230形成粘附层140、240之后,首先经由等离子活化使第一晶圆和第二晶圆的电介质层120、220表面产生键结活化能。例如,晶圆的电介质层为氧化硅,第一晶圆的电介质层120和第二晶圆的电介质层220经过等离子活化之后产生Si-O-H键。接着经由对准步骤使两片晶圆对准,使第一晶圆和第二晶圆的金属连接层110、210相对应,然后接合第一晶圆100和第二晶圆200,在晶圆之间形成面对面堆叠并施加压力,使第一晶圆与第二晶圆的介电层接触面形成部份的Si-O-H键结。此步骤为预键结,此时键结不完全形成。
接着,进行退火工艺,退火过程包含升温和降温部分,升温过程使第一晶圆100和第二晶圆200创建键合。首先,第一晶圆和第二晶圆的电介质层120、220键合。例如,晶圆的电介质层为氧化硅,第一晶圆的电介质层120和第二晶圆的电介质层220通过Si-O键键合。粘附层140、240和金属连接层110、210受热膨胀,第一晶圆和第二晶圆的粘附层140、240相互接触,在键合区域300形成粘结与金属键键结。退火过程会形成金属结晶,使金属品质提升,例如强度提升与阻值降低。
本实施例中,退火过程包含升温与降温部分,升温键结参数为:键合温度为200℃~500℃,升温速率为3~10℃/min,保温时间为10~60min。然后,进行降温退火工艺,本实施例中退火时间为20-90min。例如选用炉管升温与降温退火的方式,对成批的完成接合的晶圆进行退火,以使金属连接层之间、电介质层之间的键合质量得以提高,同时还能提高产量,在本实施例中也可以选用快速热退火,例如利用灯管加热或镭射加热达到炉管升温退火的效果。
本申请第二种实施例还提供一种半导体器件,包括:
第一晶圆100,其具有第一金属连接层110;
第二晶圆200,其具有与第一金属连接层110相对应的第二金属连接层210;
第一凹陷区130,其位于第一金属连接层110区域内;
第一粘附层140,其位于第一凹陷区130内,并连接第一金属连接层110和第二金属连接层210。
在其中一些实施例中,半导体器件还包括:
第二凹陷区230,其位于第二金属连接层210区域内;
第二粘附层240,其位于第二凹陷区230内,并连接第一粘附层140和第二金属连接层210。
综上,本发明的晶圆接合方法,通过在金属连接层(例如铜柱)上形成凹陷区,在凹陷区内形成粘附层(例如钴层),来增加晶圆接合界面的键结强度,减少空泡,从而提高半导体器件的良率。凹陷区的形成利用平坦化工艺(例如化学机械研磨)形成的凹陷区,形成粘附层后搭配第二次平坦化工艺(例如化学机械研磨),形成晶圆界面一定区域的改性处理,最终实现选定区域的键合强度改性。
Claims (10)
1.一种晶圆接合方法,其特征在于,包括:
提供一第一晶圆和一第二晶圆;
进行平坦化工艺,在所述第一晶圆的金属连接层区域形成第一凹陷区;
在所述第一凹陷区内沉积一粘附层;
将所述第一晶圆和所述第二晶圆接合形成晶圆堆叠;
进行退火工艺,使所述第一晶圆和所述第二晶圆形成金属键键合。
3.如权利要求1所述的晶圆接合方法,其特征在于,所述粘附层材质为钴(Co)、钌(Ru)、钛(Ti)、鉭(Ta)、钨(W)中的一种。
4.如权利要求1所述的晶圆接合方法,其特征在于,还包括:
进行平坦化工艺,在所述第二晶圆的金属连接层区域形成第二凹陷区。
5.如权利要求1所述的晶圆接合方法,其特征在于,在所述第一凹陷区内沉积一粘附层,具体包括:
在所述第一晶圆表面沉积一粘附层;
进行平坦化工艺,去除所述第一凹陷区以外区域的所述粘附层。
6.一种晶圆接合方法,其特征在于,包括:
提供一第一晶圆和一第二晶圆;
进行平坦化工艺,在所述第一晶圆的金属连接层区域形成第一凹陷区;
进行平坦化工艺,在所述第二晶圆的金属连接层区域形成第二凹陷区;
在所述第一凹陷区内沉积一第一粘附层;
在所述第二凹陷区内沉积一第二粘附层;
将所述第一晶圆和所述第二晶圆接合形成晶圆堆叠;
进行退火工艺,使所述第一晶圆和所述第二晶圆形成金属键键合。
8.如权利要求6所述的晶圆接合方法,其特征在于,所述粘附层材质为钴(Co)、钌(Ru)、钛(Ti)、鉭(Ta)、钨(W)中的一种。
9.一种半导体器件,其特征在于,包括:
第一晶圆,其具有第一金属连接层;
第二晶圆,其具有与所述第一金属连接层相对应的第二金属连接层;
第一凹陷区,其位于所述第一金属连接层区域内;
第一粘附层,其位于所述第一凹陷区内,并连接所述第一金属连接层和所述第二金属连接层。
10.如权利要求9所述的半导体器件,其特征在于,还包括:
第二凹陷区,其位于所述第二金属连接层区域内;
第二粘附层,其位于所述第二凹陷区内,并连接所述第一粘附层和所述第二金属连接层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211548583.2A CN115910817A (zh) | 2022-12-05 | 2022-12-05 | 晶圆接合方法及半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211548583.2A CN115910817A (zh) | 2022-12-05 | 2022-12-05 | 晶圆接合方法及半导体器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115910817A true CN115910817A (zh) | 2023-04-04 |
Family
ID=86478682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211548583.2A Pending CN115910817A (zh) | 2022-12-05 | 2022-12-05 | 晶圆接合方法及半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115910817A (zh) |
-
2022
- 2022-12-05 CN CN202211548583.2A patent/CN115910817A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220208650A1 (en) | Structures with through-substrate vias and methods for forming the same | |
US20230187264A1 (en) | Methods for bonding semiconductor elements | |
US10541230B2 (en) | Semiconductor device and method for manufacturing same | |
CN106571334B (zh) | 一种硅片间的混合键合方法 | |
US7872357B2 (en) | Protection for bonding pads and methods of formation | |
US7371662B2 (en) | Method for forming a 3D interconnect and resulting structures | |
US20070207592A1 (en) | Wafer bonding of damascene-patterned metal/adhesive redistribution layers | |
CN108122823B (zh) | 晶圆键合方法及晶圆键合结构 | |
US10141284B2 (en) | Method of bonding semiconductor substrates | |
CN105489512B (zh) | 临时半导体结构键合方法和相关的键合半导体结构 | |
TW200921782A (en) | Small area, robust silicon via structure and process | |
WO2007023950A1 (ja) | 半導体装置の製造方法 | |
US20140124900A1 (en) | Through-silicon via (tsv) die and method to control warpage | |
JP6290222B2 (ja) | 基板をコーティングする方法及び基板を接合する方法 | |
JP3244058B2 (ja) | 半導体装置の製造方法 | |
CN116072547A (zh) | 一种半导体结构及其形成方法、晶圆键合方法 | |
CN219832654U (zh) | 集成芯片 | |
JP3449333B2 (ja) | 半導体装置の製造方法 | |
WO2024026239A1 (en) | High-performance hybrid bonded interconnect systems | |
CN115910817A (zh) | 晶圆接合方法及半导体器件 | |
JP5391599B2 (ja) | 基板接合方法及び電子部品 | |
TW201732908A (zh) | 晶圓接合之設備及方法 | |
WO2020000376A1 (zh) | 半导体结构及其形成方法 | |
WO2012049823A1 (ja) | 半導体装置の製造方法および半導体装置 | |
TW202414562A (zh) | 基板接合方法及接合基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |