JP5391599B2 - 基板接合方法及び電子部品 - Google Patents

基板接合方法及び電子部品 Download PDF

Info

Publication number
JP5391599B2
JP5391599B2 JP2008182577A JP2008182577A JP5391599B2 JP 5391599 B2 JP5391599 B2 JP 5391599B2 JP 2008182577 A JP2008182577 A JP 2008182577A JP 2008182577 A JP2008182577 A JP 2008182577A JP 5391599 B2 JP5391599 B2 JP 5391599B2
Authority
JP
Japan
Prior art keywords
substrate
bonding
wafer
film
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008182577A
Other languages
English (en)
Other versions
JP2010021466A (ja
Inventor
真良 塩▲崎▼
誠 森口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Priority to JP2008182577A priority Critical patent/JP5391599B2/ja
Priority to EP09165177.8A priority patent/EP2145855B1/en
Priority to CN200910159812XA priority patent/CN101628705B/zh
Priority to US12/502,735 priority patent/US8048772B2/en
Publication of JP2010021466A publication Critical patent/JP2010021466A/ja
Application granted granted Critical
Publication of JP5391599B2 publication Critical patent/JP5391599B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/05—Arrays
    • B81B2207/053—Arrays of movable structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Description

本発明は基板接合方法及び電子部品に関する。具体的には、ＩＣデバイスやＭＥＭＳデバイスを作製した基板を集積する基板接合方法に関する。特に、ウエハ基板をそのまま縦集積してウエハレベルパッケージング（Wafer Level Packaging）を行うための基板接合方法に関するものである。
ＭＥＭＳ（Micro Electoro-Mechanical System）装置の製造工程においては、一般に、複数個のＭＥＭＳデバイスを作製したウエハをダイシングしてチップ化し、分割された個々のチップ（ＭＥＭＳデバイス）をパッケージ筐体に実装し、パッケージ筐体の開口をカバーで覆っている。
しかし、このような製造方法では、ＭＥＭＳデバイスを一個一個パッケージ筐体とカバーでパッケージングするのでＭＥＭＳ装置の製造工程が煩雑になるばかりでなく、製造途中においてＭＥＭＳデバイスに塵やほこりが付着して歩留まりが低下しやすい。また、パッケージ筐体の制約によってＭＥＭＳデバイスの小型化にも限界がある。
そのため、ＭＥＭＳデバイスなどをウエハ状態のままでパッケージングするウエハレベル接合技術、もしくはウエハレベルパッケージングという技術が注目されている。この方法では、複数個のデバイスを作製したウエハどうし、例えばＣＭＯＳなどのＩＣデバイスを複数個作製したウエハとＭＥＭＳデバイスを複数個作製したウエハとを縦集積（重ね合わせ）してウエハどうしを接合し、各ＭＥＭＳデバイス及びＩＣデバイスの各ペアを一つ一つウエハ間のセル内に閉じ込める。この後、接合されたウエハをダイシング等によって各セル毎に切り離すと、元々はウエハであったパッケージ内にＭＥＭＳデバイスやＩＣデバイスが納められたＭＥＭＳ装置を得ることができる。
このような製造方法によれば、ＭＥＭＳデバイスやＩＣデバイスはウエハ間に閉じ込められた状態で個別に断裁されるので、ＭＥＭＳデバイス等に塵やほこりが付着しにくくなり、また可動部を有するＭＥＭＳデバイスをベアチップ状態でハンドリングすることがなくなり、その結果、ＭＥＭＳ装置の歩留まりが向上する。さらに、ＭＥＭＳ装置の小型化を図ることができるとともに、１ウエハ当たりで得られるＭＥＭＳ装置数を増大させることができるために、コスト低減にも効果がある。
しかし、このようなウエハレベル接合技術を実用化するためには、つぎのような解決しなければならない課題がある。
ＣＭＯＳなどのＩＣデバイスやＭＥＭＳデバイスなどを作製されたウエハを縦集積してウェハレベル接合(パッケージ化)する場合には、縦集積したウエハ間で絶縁と導通を同時に達成する必要がある。例えば、ウエハ間の接合面では絶縁が必要となり、デバイスの電極どうしでは導通が必要となる。そのため、ウエハ間の接合面には絶縁膜を設けて２枚のウエハを接合している（特許文献１）。その際、ウエハ間の接合強度や信頼性を達成するためには、接合面となる絶縁膜には十分な平滑性が要求される。また、ウエハ間で気密封止性を確保する必要がある場合も、絶縁膜に十分な平滑性が必要となる。
接合面に用いる一般的な絶縁膜として、ＳｉＯ２膜がある（特許文献１）。ＳｉＯ２膜を成膜する方法としては、熱酸化による成膜方法（特許文献２）とスパッタに代表されるＰＶＤ（Physical Vapor Deposition）による成膜方法（特許文献３）とがある。
Ｓｉウエハの表面を熱酸化させて絶縁膜（ＳｉＯ２膜）を形成する熱酸化法によれば、成膜されたＳｉＯ２膜は十分な表面平滑性と膜厚均一性を有している。しかし、熱酸化法はウエハを酸素雰囲気中で約１０００℃に加熱して成膜する高温プロセスであるため、ウエハに設けた配線パターンに熱ダメージを与え、配線パターンが断線する恐れがある。
また、スパッタに代表されるＰＶＤ法によれば、１００℃程度の低温プロセスによりＳｉＯ２膜を成膜することが可能であり、配線パターンに熱ダメージを与えることがない。しかし、ＰＶＤ法では、成膜されたＳｉＯ２膜の表面平滑性や膜厚均一性が不十分であるため、ウエハとの接合強度や信頼性を十分に実現できないという課題がある。
ＬＳＩ等の製造においては接合面を研磨（ＣＭＰ：ケミカル・メカニカル・ポリッシング）によって平滑性を得ることがあるが、ＭＥＭＳデバイスではウエハの表裏に構造物や電極などが設けられていて複雑な構造となっているため、研磨するとＭＥＭＳデバイスが破損する恐れがあり、研磨によって平滑性を得ることは不可能である。そのため、ＰＶＤ法で成膜したＳｉＯ２膜を研磨によって平滑にすることもできない。
特開２００７−１８４５４６号公報 特開２００４−１６０６０７号公報 特表２００７−５０９５７８号公報
本発明は、このような技術的課題に鑑みてなされたものであって、その目的とするところは、比較的低温のプロセスによって平滑なＳｉＯ２膜を成膜することができ、平滑なＳｉＯ２膜を介して基板どうしを確実に接合させることのできる基板接合方法を提供することにある。
本発明にかかる基板接合方法は、第１の基板と第２の基板のうち少なくとも一方の基板に、ＴＥＯＳを原材料とするＣＶＤ法によりＳｉＯ２膜を堆積させることによって接合用絶縁膜を成膜する成膜工程と、前記接合用絶縁膜を介して前記第１の基板と前記第２の基板とを接合させる接合工程と、接合用絶縁膜のうち前記第１の基板及び前記第２の基板に接合している箇所を分割する位置で、接合された両基板を断裁する断裁工程とを備えたことを特徴としている。
本発明の基板接合方法にあっては、ＴＥＯＳを原材料として生成するＳｉＯ２膜を堆積させることによって接合用絶縁膜を成膜するが、このようにして成膜された絶縁膜（ＴＥＯＳ-ＳｉＯ２膜）は表面平滑性が高く、また膜厚均一性が高いので、この接合用絶縁膜を相手方基板に面接触させることにより、絶縁性を確保しつつ基板どうしを強固に接合することができる。また、接合用絶縁膜の表面平滑性及び膜厚均一性が高いので、スパッタによる絶縁膜のように成膜後に研磨を必要とせず、研磨によってデバイスを破損する恐れがなく、基板の接合前のプロセスを簡略にすることができ、またプロセスの自由度が高くなる。また、ＣＶＤ法によりＴＥＯＳを原材料としてＳｉＯ２膜を生成する方法では、比較的低温の成膜装置を用いて約５００℃以下の温度でＴＥＯＳ-ＳｉＯ２膜を成膜することができるので、Ａｌの配線パターンを溶かしたり、破損したりする恐れがなくなり、最終製品の歩留まりが向上すると共に信頼性が向上する。さらに、本発明の基板接合方法では、接合用絶縁膜のうち前記第１の基板及び前記第２の基板に接合している箇所を分割する位置で、接合された両基板を断裁しているので、接合用絶縁膜の成膜パターンを簡略にすることができる。
なお、接合用絶縁膜によって第１の基板と第２の基板とを接合させる態様としては、一方の基板に設けた接合用絶縁膜を他方の基板の表面に接合させる場合や、一方の基板に設けた接合用絶縁膜と他方の基板に設けた接合用絶縁膜を接合させる場合が含まれる。
本発明にかかる基板接合方法のある実施態様は、前記第１の基板の電極と前記第２の基板の電極のうち一方の電極に塑性変形可能な金属からなる接合用電極を設け、前記接合工程において第１の基板と第２の基板を重ねて接合する際に、前記接合用電極を他方の基板の電極に当接させてから前記接合用絶縁膜を当接させることで、前記接合用電極を他方の基板の電極に圧着させることを特徴としている。ここでいう塑性変形可能な金属とは、基板の硬さを下回る金属であって、例えばＡｕ、Ａｌ、Ｃｕ、Ａｇなどである。かかる実施態様によれば、接合用絶縁膜によって基板どうしを絶縁接合すると同時に、接合用電極によって両基板の電極どうしを導電接合することができる。
本発明にかかる基板接合方法の別な実施態様は、前記接合工程は、接合表面を活性化させる接合方法により、前記接合用絶縁膜を介して前記第１の基板と前記第２の基板とを接合させることを特徴としている。ここでいう接合表面を活性化させる接合方法とは、イオンガンやプラズマにより接合表面を活性化させてから接合する方法を指し、例えば常温接合やプラズマ接合等がある。かかる実施態様によれば、基板どうしを接合する際に比較的低温で（特に好ましくは、常温で）接合できるので、接合時にデバイスの配線パターンなどが傷む恐れがない。また、接合後に製品を冷却する必要がないので、生産性が向上する。
本発明にかかる基板接合方法のさらに別な実施態様においては、前記第１の基板はウエハ基板であり、前記第２の基板は複数のデバイスを作製されたウエハ基板であり、前記第１の基板と前記第２の基板とを接合した後、接合された両基板を前記デバイスを設けた領域ごとに断裁することを特徴としている。かかる実施態様によれば、ウエハ基板どうしを接合した後で各デバイス毎にウエハ基板を断裁して製品を作製しているので、製品が完成する最終段階までウエハ状態で扱うことができ、製造歩留まりが向上する。
本発明にかかる基板接合方法のさらに別な実施態様は、３枚以上の複数枚の基板を接合することを特徴としている。２枚の基板の接合方法を各基板間に適用することによって３枚以上の基板を集積一体化できるからである。
本発明にかかる電子部品は、第１の基板と複数個のデバイスを作製された第２の基板のうち少なくとも一方の基板に、ＴＥＯＳを原材料として生成されるＳｉＯ２膜によって接合用絶縁膜を形成し、前記接合用絶縁膜を介して前記第１の基板と前記第２の基板とを接合して両基板間に前記デバイスを封止し、接合用絶縁膜のうち前記第１の基板及び前記第２の基板に接合している箇所を分割する位置で、接合された両基板を前記デバイスを設けた領域ごとに断裁したことを特徴としている。
本発明の電子部品にあっては、ＴＥＯＳを原材料として生成するＳｉＯ２膜を堆積させることによって接合用絶縁膜を成膜するが、このようにして成膜された絶縁膜（ＴＥＯＳ-ＳｉＯ２膜）は表面平滑性が高く、また膜厚均一性が高いので、この接合用絶縁膜を相手方基板に面接触させることにより強固に基板どうしを接合することができる。また、接合用絶縁膜の表面平滑性及び膜厚均一性が高いので、スパッタによる絶縁膜のように成膜後に研磨を必要とせず、研磨によってデバイスを破損する恐れがなく、基板の接合プロセスを簡略にすることができる。また、ＴＥＯＳを原材料としてＳｉＯ２膜を生成する方法では、比較的低温の成膜装置を用いることができるので、デバイスの配線パターン等が傷みにくい。さらに、接合用絶縁膜のうち前記第１の基板及び前記第２の基板に接合している箇所を分割する位置で、接合された両基板を前記デバイスごとに断裁しているので、接合用絶縁膜の成膜パターンを簡略にすることができる。
なお、本発明における前記課題を解決するための手段は、以上説明した構成要素を適宜組み合せた特徴を有するものであり、本発明はかかる構成要素の組合せによる多くのバリエーションを可能とするものである。
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
以下、図面を参照して本発明の一実施形態を説明する。図１は縦集積してウエハレベル接合される２枚のウエハを表している。各ウエハにはそれぞれ、ＭＥＭＳ製造技術や半導体製造技術を用いて複数の微小なデバイスが作製されている。２枚のウエハに作製されるデバイスとしては、センサやトランスデューサ等のＭＥＭＳデバイスとＩＣやＬＳＩ、ＡＳＩＣ等のＩＣデバイスとの組合せ、ＩＣデバイスとＩＣデバイスとの組合せ、ＭＥＭＳデバイスとＭＥＭＳデバイスとの組合せなど、任意のデバイスが実装されていてよい。また、一方のウエハはデバイスのない単なる封止用のウエハであってもよい。以下においては、最初の組合せ、すなわち一方のウエハに複数のＭＥＭＳデバイスが作製されており、他方のウエハにＩＣデバイスを作製する場合について説明する。
図１に示す一方のウエハ１１（Ｓｉウエハ）には、複数のＩＣデバイス１２を一定ピッチ毎に作製してあり、各ＩＣデバイス１２の周囲はＴＥＯＳ-ＳｉＯ２膜からなる絶縁シール部１３（接合用絶縁膜）によって囲まれている。他方のウエハ２１（Ｓｉウエハ）には、ＩＣデバイス１２に対応させて、複数のＭＥＭＳデバイス２２が一定ピッチ毎に作製してある。
図２はウエハ１１とウエハ２１を縦集積して接合一体化させた後、ダイシングによってウエハ１１、２１を個々に断裁することで得られたＭＥＭＳ装置３１の分解斜視図である。ウエハ２１の一部からなる基板２１ａには、ＭＥＭＳデバイス２２を形成している。図２では、ＭＥＭＳデバイス２２として１軸型の加速度センサを示してあり、基板２１ａの凹部３４内に位置する重り３２がカンチレバー３３によって支持されている。重り３２は、加速度に感応して上下に変位するようになっており、この変位を静電容量方式またはピエゾ抵抗方式で計測し、計測信号を一部の電極２３へ出力できるようになっている。
ウエハ１１の一部からなるカバー基板１１ａには、ＭＥＭＳデバイス２２からの計測信号を信号処理させるためのＩＣデバイス１２を設けている。また、カバー基板１１ａの内面外周部は、絶縁シール部１３によって額縁状に囲まれている。
カバー基板１１ａ下面の周辺部には、ＩＣデバイス１２に導通した複数の電極１４を設けている。基板２１ａの周辺部上面にも複数の電極２３を設けている。電極１４と電極２３は、Ｃｒ電極膜の表面をＡｕメッキしたものであって、両電極１４、２３は互いに対応する位置に設けられている。各電極２３は基板２１ａを貫通するビアホール２４によって下面のバンプ２５に導通している。
また、各電極２３の上面にはＡｕからなる突起電極２６（接合用電極）を設けており、電極１４と電極２３はそれぞれＡｕ突起電極２６を圧着させることによって導通される。よって、カバー基板１１ａ側の電極１４も下面のバンプ２５に導通している。なお、突起電極２６の材質は、Ｓｉの硬さ６.５ＧＰａを下回る金属であればよく、Ａｕに限らず、Ａｌ、Ｃｕ、Ａｇなどであってもよい。
しかして、カバー基板１１ａに設けた絶縁シール部１３は、図１のようなウエハ状態のときに絶縁シール部１３を常温接合（Direct Bonding）、プラズマ接合（Plasma Bonding）などの接合表面を活性化させる接合方法によって基板２１ａの上面に接合され、カバー基板１１ａと基板２１ａが一体化されている。
また、回路基板などにバンプ接続されたＭＥＭＳ装置３１においては、ＩＣデバイス１２は、あるバンプ２５→ビアホール２４→電極２３→Ａｕ突起電極２６→電極１４の経路で電力を供給される。さらに、ＭＥＭＳデバイス２２から出力された計測信号は、ある電極２３→Ａｕ突起電極２６→電極１４の経路でＩＣデバイス１２へ送られる。ＩＣデバイス１２で信号処理された出力信号は、ある電極１４→Ａｕ突起電極２６→電極２３→ビアホール２４→バンプ２５の経路で外部へ出力される。
つぎに、図１に示したようなウエハ状態から図２のようなＭＥＭＳ装置３１を作製するまでの工程を、図３〜図６により詳細に説明する。図３（ａ）〜（ｄ）は、ウエハ２１にＡｕ突起電極２６を形成するまでの工程を表した概略断面図である。図４（ａ）〜（ｄ）は、ウエハ１１に絶縁シール部１３を形成するまでの工程を表した概略断面図である。図５は、Ａｕ突起電極２６を形成したウエハ２１と絶縁シール部１３を形成したウエハ１１とを縦集積して接合一体化した状態を示す概略断面図である。図６は、縦集積したウエハ１１、２１をダイシングして得られたＭＥＭＳ装置３１の概略断面図である。
図３（ａ）のウエハ２１は、ＭＥＭＳ製造技術を用いてＳｉウエハ上に複数のＭＥＭＳデバイス２２を作製され、また必要箇所にビアホール２４を形成したものである。このウエハ２１を洗浄した後、ＣＶＤ（chemical vapor deposition）法でウエハ２１の上面にＴＥＯＳ-ＳｉＯ２膜を成膜することにより、図３（ｂ）のように、ウエハ２１上面に基板絶縁膜２７を形成する。このとき、ウエハ１１との接合面となる領域（各ＭＥＭＳデバイス２２の周囲）はマスキングしておくことで基板絶縁膜２７が成膜されないようにし、ウエハ２１の表面を露出させておく。ついで、図３（ｃ）に示すように、基板絶縁膜２７の上の所定位置に下層Ｃｒ／上層Ａｕからなる二層構造の電極２３を形成し、さらに図３（ｄ）に示すように、各電極２３の上にＡｕ突起電極２６を設ける。
図４（ａ）のウエハ１１は、半導体製造プロセスによりＳｉウエハ上に複数のＩＣデバイス１２を作製されたものである。このウエハ１１を洗浄した後、ＣＶＤ法でウエハ１１の上面にＴＥＯＳ-ＳｉＯ２膜を成膜することにより、図４（ｂ）のように、ウエハ１１上面全体に下層絶縁膜１５を形成する。ついで、図４（ｃ）に示すように、下層絶縁膜１５の上の所定位置に下層Ｃｒ／上層Ａｕからなる二層構造の電極１４を形成する。さらに、図４（ｄ）に示すように、下層絶縁膜１５の上にＣＶＤ法でＴＥＯＳ-ＳｉＯ２膜を成膜することにより上層絶縁膜１６を形成し、さらにＣＶＤ法でＴＥＯＳ-ＳｉＯ２膜によってウエハ２１との接合面となる領域に絶縁シール部１３を形成し、絶縁シール部１３によってＩＣデバイス１２の周囲を囲んでいる。このとき電極１４は上層絶縁膜１６から露出させている。絶縁シール部１３の厚みは上層絶縁膜１６よりも十分に厚くなっているが、基板絶縁膜２７と電極２３とＡｕ突起電極２６の厚みの和Ｈは、電極１４の表面から測った絶縁シール部１３の上面までの高さｈよりも大きくなっている。
こうして、ＩＣデバイスウエハ１１とＭＥＭＳデバイスウエハ２１を接合する準備が整ったら、ウエハ１１、２１を有機溶剤または酸によって洗浄した後、図５に示すように、ウエハ１１を上下反転させてウエハ２１の上に重ね、ウエハ１１の絶縁シール部１３をウエハ２１の接合面に対向させるとともにウエハ２１のＡｕ突起電極２６をウエハ１１の電極１４に対向させる。基板絶縁膜２７と電極２３とＡｕ突起電極２６の厚みの和Ｈは、電極１４の表面から測った絶縁シール部１３の上面までの高さｈよりも大きいので、ウエハ１１、２１を重ねると、Ａｕ突起電極２６がウエハ１１の電極１４に当たる。Ａｕ突起電極２６は柔らかいので、絶縁シール部１３がウエハ２１の表面に当たるまでウエハ１１をウエハ２１に押し付けると、Ａｕ突起電極２６が潰れて電極１４に圧着し、電極１４と電極２３が電気的に導通する。ついで、ＴＥＯＳ-ＳｉＯ２膜からなる絶縁シール部１３を、常温接合あるいはプラズマ接合によってウエハ２１の表面に接合し、ウエハ１１とウエハ２１を一体化する。これにより、電気的導通の確保と同時に、絶縁シール部１３で完全に封止することで外側の雰囲気から完全に遮断することができる。
ついで、ウエハ２１の裏面にバンプ２５を設けた後、隣接する絶縁シール部１３間を通る位置（図５のｃ−ｃ線）で縦集積されたウエハ１１、２１をダイシングブレードなどで断裁すると、図６に示すように、基板２１ａとカバー基板１１ａからなるパッケージ内にＭＥＭＳデバイス２２とＩＣデバイス１２が封止されたＭＥＭＳ装置３１が出来上がる。なお、図５では隣接する絶縁シール部１３間で断裁しているが、絶縁シール部１３の幅をダイシングブレードの厚みよりも十分に広くしておき、絶縁シール部１３を分割する位置でウエハ１１、２１を断裁するようにしてもよい。
上記製造プロセスで述べたＴＥＯＳ-ＳｉＯ２膜とは、ＴＥＯＳすなわち"テトラエトキシシラン"（Tetraethoxysilane）Ｓｉ(ＯＣ２Ｈ５)４を原材料とし、ＴＥＯＳを原材料として生成したＳｉＯ２を成膜面に堆積させたものである。ここでは、ＣＶＤ法によりＴＥＯＳを原材料としてＳｉＯ２を生成している。
ＴＥＯＳ-ＳｉＯ２膜を成膜するためのプラズマＣＶＤ装置４１を図７に示す。このプラズマＣＶＤ装置４１では、成膜用のチャンバ４２と原料容器４３とを供給ダクト４４でつないでいる。原料容器４３内にはＴＥＯＳタンク４５から供給された液状のＴＥＯＳが溜められている。原料容器４３は５０℃前後の温度に保持されており、原料容器４３内で気化したＴＥＯＳの蒸気が供給ダクト４４を通ってチャンバ４２へ送られる。
チャンバ４２内は１〜１０Torrの低圧に保たれており、テーブル４６の上にウエハ１１又は２１が保持されている。テーブル４６の上のウエハ１１又は２１はヒーターなどで加熱されており、２００℃〜５００℃（好ましくは、３００℃前後）の基板温度に保たれている。
供給ダクト４４から供給された気化ＴＥＯＳは、チャンバ４２内のシャワーヘッド４７から噴出する。シャワーヘッド４７から噴出したＴＥＯＳはプラズマ放電のエネルギーによって分解され（Ｓｉ−Ｏ間以外の結合が切断される。）、ＳｉＯ２分子が生じる。このＳｉＯ２分子がウエハ１１又は２１の上に堆積することにより、ウエハ１１又は２１の上にＴＥＯＳ-ＳｉＯ２膜が成膜される。
なお、上記成膜条件及びその他の成膜条件をまとめて示すと、つぎの通りである。
原料室温度：５０℃前後
成膜圧力：１〜１０Torr
成膜温度：２００〜５００℃
プラズマパワー：４００Ｗ前後
サセプタ距離：５〜２０ｍｍ
上記製造プロセスにおいては、ＴＥＯＳ-ＳｉＯ２膜を形成したウエハどうしを常温接合等によって接合したが、この常温接合という接合方法は図８に示すような原理で接合するものである。接合するウエハ１１、２１を接合装置のチャンバ内に入れる。チャンバ内は常温となっており、真空度（活性化前真空度）が１.０×１０−５Ｐａ前後の高真空に保たれている。図８（ａ）に示すように、チャンバ内にセットされたウエハに対してイオンガン５１からＡｒ＋イオン５２を照射すると、Ａｒ＋イオン５２がＳｉＯ２分子５３をスパッタして弾き飛ばす。Ａｒ＋イオン５２を１〜１０分の間照射すると、図８（ｂ）に示すように、接合面全体でＳｉＯ２分子５３が飛ばされて結合手５４が露出し、ウエハ１１、２１の表面（接合面）が活性化される。ＴＥＯＳ-ＳｉＯ２膜は後述のように表面平滑性が高いので、こうしてウエハ表面を活性化する際、均一にむらなく活性化することが可能になる。こうして活性化された接合面どうしを重ね合わせて接合させると、図８（ｃ）に示すように、常温において、かつ接着樹脂などを用いることなく強固な接合を行うことができる。
なお、図８の原理説明では、ＴＥＯＳ-ＳｉＯ２膜を形成された接合面どうしを常温接合する場合について述べたが、図５の製造プロセスのように、一方のウエハの接合面に形成されたＴＥＯＳ-ＳｉＯ２膜（絶縁シール部１３）と他方のウエハの接合面に露出しているＳｉウエハ面とを常温接合してもよい（一方の接合面だけを活性化する場合）。また、一方のウエハがデバイスの形成されていない単なる封止用のウエハである場合には、封止用のウエハの接合面には熱酸化によるＳｉＯ２膜を形成したり、あるいはスパッタで成膜したＳｉＯ２膜を研磨（ＣＭＰ）によって平滑化したものであってもよい。
以上本発明の一実施形態による接合方法について説明したが、当該方法によれば、十分な表面平滑性と膜厚均一性を有する接合用絶縁膜を得ることができる。すなわち、ＣＶＤ法によりＴＥＯＳ-ＳｉＯ２膜を成膜する方法によれば、比較的低温の成膜プロセスにより十分な表面平滑性と膜厚均一性を有するＳｉＯ２膜を得ることができる。
ここでいう比較的低温とは、ＩＣデバイス等のウエハに作製されたデバイスや配線パターンにダメージを与えない程度の温度であり、例えばＣｕ配線の場合には５００℃以下であり、Ａｌ配線の場合には４００℃以下である。
つぎの表１は、ＣＶＤ法により成膜したＴＥＯＳ-ＳｉＯ２膜と、熱酸化法により成膜したＳｉＯ２膜と、スパッタ法により成膜したＳｉＯ２膜の表面平滑性、膜厚均一性、成膜プロセスの温度とを比較した結果を表している。
Figure 0005391599
また、図９は、ＣＶＤ法で成膜されたＴＥＯＳ-ＳｉＯ２膜を拡大した顕微鏡写真である。図１０は、スパッタ法により成膜されたＳｉＯ２膜を拡大した顕微鏡写真である。
スパッタ法では、図１０から認識できるように表面粗さが非常に大きく、平均表面粗さＲａ＝３.７ｎｍ、最大高低差Ｒmax＝３４.３ｎｍである。常温接合によってウエハどうしを接合させるためには、平均表面粗さが１ｎｍ以下、最大高低差が１０ｎｍ以下であることが要求されるので、スパッタ法によるＳｉＯ２膜膜では研磨によって表面を平滑化しなければならない。しかし、ＭＥＭＳデバイス等の構造物が存在する関係でウエハを研磨することができず、スパッタ法は使用できない。よって、表１の表面平滑性では、スパッタ法は「×（悪）」と評価した。
これに対し、ＴＥＯＳ-ＳｉＯ２膜のＣＶＤ法では、図９から認識できるように表面粗さが非常に小さくなっており、平均表面粗さＲａ＝０.２ｎｍ、最大高低差Ｒmax＝５.７ｎｍである。これらの値は、平均表面粗さ１ｎｍ以下、最大高低差１０ｎｍ以下という要求を満たしている。よって、表１の表面平滑性では、ＴＥＯＳ-ＳｉＯ２膜のＣＶＤ法は、熱酸化法と同様に「◎（優）」と評価した。
つぎに、図１１は、ＣＶＤ法によりＴＥＯＳ-ＳｉＯ２膜を成膜された直径８インチのウエハにおける、ＳｉＯ２膜の面内膜厚バラツキを示す図である。図１２は、スパッタ法によりＳｉＯ２膜を成膜された直径８インチのウエハにおける、ＳｉＯ２膜の面内膜厚バラツキを示す図である。いずれも最大膜厚が１.０００となるように正規化している。
スパッタ法では、図１２に示されるように、面内膜厚バラツキは５％以上となっている。よって、表１の膜厚均一性では、スパッタ法は「×（悪）」と評価した。
これに対し、ＴＥＯＳ-ＳｉＯ２膜のＣＶＤ法では、図１１に示されるように、面内膜厚バラツキは端のわずかな部分を除けば、かなり良好な膜厚均一性を得ており、面内膜厚バラツキは１％以下となっている。よって、表１の表面平滑性では、ＴＥＯＳ-ＳｉＯ２膜のＣＶＤ法は、熱酸化法と同様に「◎（優）」と評価した。
また、成膜プロセスにおける基板温度は、スパッタ法では約１００°Ｃと非常に低温であるので、配線パターンなどが損傷する恐れが非常に小さい。よって、表１のプロセス温度では、スパッタ法は「優」と評価した。
一方、熱酸化法では、基板温度が約１０００°Ｃとなるので、配線パターンなどが損傷する恐れが高い。よって、表１のプロセス温度では、熱酸化法は「不可」と評価した。
これに対し、ＴＥＯＳ-ＳｉＯ２膜のＣＶＤ法では、基板温度は２００〜５００℃、好ましくは３００℃前後となるので、スパッタ法に較べれば高温であるが、このような温度では、配線パターンなどが損傷する恐れがないので、表１のプロセス温度では、ＴＥＯＳ-ＳｉＯ２膜のＣＶＤ法は「良」と評価した。
以上述べたように、本実施形態のウエハレベル接合方法によれば、低温プロセスによって、表面平滑性と膜厚均一性に優れた接合用絶縁膜を形成することができる。成膜プロセスを５００°以下の低温プロセスとすることができるので、常温接合などと組み合わせることによってＭＥＭＳ装置３１の製造工程自体を低温プロセス化することができ、Ａｌ等の配線パターンやＭＥＭＳ構造物に損傷を与えにくくなる。また、常温接合などを用いることにより、ＭＥＭＳ装置３１を冷却する必要がないので、製造効率が向上する。
また、ＣＶＤ法によって成膜されたＴＥＯＳ-ＳｉＯ２膜を接合用絶縁膜とすることにより、高い表面平滑性と膜厚均一性を得ることができるので、この接合用絶縁膜を介してウエハどうしを絶縁状態を保ちながら接合することにより高い接合強度を得ることができるとともに接合箇所の信頼性も向上する。また、ウエハどうしを接合して高い封止性や気密性を得ることも可能になる。さらに、スパッタ等のＰＶＤ法の場合のように接合用絶縁膜を研磨する必要がなく、成膜したままの（as deposition）接合用絶縁膜を使用できるためＭＥＭＳ装置３１の製造プロセスの自由度も向上する。
なお、図８においては常温接合の場合について述べたが、本接合方法によれば十分な平滑性と膜厚均一性を有するＳｉＯ２膜を得ることができ、かつ低温プロセスが可能であるので、常温接合に限らず、プラズマ接合を用いることも可能である。
また、上記実施形態においては、２枚のウエハを接合する場合について説明したが、３枚以上の複数枚のウエハを接合する場合でもよい。例えば、図１３に示すＭＥＭＳ装置６１では、基板２１ａに設けた上下に貫通した貫通孔６４内に重り６２を配置し、重り６２を２方向のカンチレバー６３によって支持している。すなわち、基板２１ａ内には、ＭＥＭＳデバイス２２として２軸型の加速度センサを設けている。
このようなＭＥＭＳ装置６１では、下面でも貫通孔６４が開口しているので、ＭＥＭＳデバイス２２を封止するためには上面をカバー基板１１ａで覆うだけでは足りず、下面も封止する必要がある。そのため、下面もカバー基板７１ａで覆うようにしている。
カバー基板７１ａも、カバー基板１１ａと同様な構造を有しており、ＩＣデバイス７２、電極７４を備え、周辺部にはＴＥＯＳ-ＳｉＯ２膜からなる基板シール部７３（接合用絶縁膜）を有している。なお、基板２１ａの下面には、電極７４に対向させて電極６５とＡｕ突起電極を設けられている。
このような３層構造のＭＥＭＳ装置６１の場合も、２層の場合と同様にして製造される。すなわち、複数のＩＣデバイス１２を作製されたウエハ１１と複数のＭＥＭＳデバイス２２を作製されたウエハ２１とを絶縁シール部１３によって常温接合し、また複数のＩＣデバイス７２を作製されたウエハ（カバー基板７１ａの親基板）とウエハ２１とを基板シール部７３によって常温接合した３層構造のウエハをダイシングすることによってＭＥＭＳ装置６１を製作する。
なお、上記実施形態では、基板をウエハ状態で接合して、接合されたウエハを断裁するウエハレベル接合（ウエハレベルパッケージング）について説明したが、本発明はチップレベルでの接合にも適用することができる。例えば、ウエハ１１を断裁してチップ状の基板１１ａを作製し、またウエハ２１を断裁してチップ状の基板２１ａを作製した後、このチップ状態での基板１１ａ、２１ａどうしをＴＥＯＳ−ＳｉＯ２膜と常温接合等によって接合してもよい。
図１は、本発明の一実施形態によるウエハレベル接合の様子を示す斜視図であって、ＭＥＭＳデバイスを作製されたウエハとＩＣデバイスを作製されたウエハとを接合する様子を表す。 図２は、図１のウエハどうしを接合しダイシングして得られるＭＥＭＳ装置の分解斜視図である。 図３（ａ）〜（ｄ）は、一方のウエハにＡｕ突起電極を形成するまでの工程を表した概略断面図である。 図４（ａ）〜（ｄ）は、他方のウエハに絶縁シール部を形成するまでの工程を表した概略断面図である。 図５は、Ａｕ突起電極を形成したウエハと絶縁シール部を形成したウエハとを縦集積して接合一体化した状態を示す概略断面図である。 図６は、縦集積したウエハをダイシングして得られたＭＥＭＳ装置の概略断面図である。 図７は、ＴＥＯＳ-ＳｉＯ２膜を成膜するためのＣＶＤ装置の構成を説明するための概略図である。 図８（ａ）〜（ｃ）は、ウエハどうしを常温接合する工程を説明する概略図である。 図９は、ＴＥＯＳ-ＳｉＯ２膜を顕微鏡で観察した様子を示す。 図１０は、スパッタにより成膜されたＳｉＯ２膜を顕微鏡で観察した様子を示す。 図１１は、ＴＥＯＳ-ＳｉＯ２膜を成膜されたウエハにおける、ＳｉＯ２膜の面内膜厚バラツキを示す図である。 図１２は、スパッタによりＳｉＯ２膜を成膜されたウエハにおける、ＳｉＯ２膜の面内膜厚バラツキを示す図である。 図１３は、本発明の別な実施形態によるＭＥＭＳ装置を示す分解斜視図である。
符号の説明
１１ ウエハ
１１ａ カバー基板
１２ ＩＣデバイス
１３ 絶縁シール部
１４ 電極
２１ ウエハ
２１ａ 基板
２２ ＭＥＭＳデバイス
２３ 電極
２６ Ａｕ突起電極
３１ ＭＥＭＳ装置
４１ プラズマＣＶＤ装置
４２ チャンバ
４３ 原料容器
４４ 供給ダクト
４５ ＴＥＯＳタンク
４７ シャワーヘッド
５１ イオンガン
５２ Ａｒ＋イオン
５３ ＳｉＯ２分子
５４ 結合手

Claims (6)

  1. 第１の基板と第２の基板のうち少なくとも一方の基板に、ＴＥＯＳを原材料とするＣＶＤ法によりＳｉＯ２膜を堆積させることによって接合用絶縁膜を成膜する成膜工程と、
    前記接合用絶縁膜を介して前記第１の基板と前記第２の基板とを接合させる接合工程と、
    接合用絶縁膜のうち前記第１の基板及び前記第２の基板に接合している箇所を分割する位置で、接合された両基板を断裁する断裁工程と、
    を備えた基板接合方法。
  2. 前記第１の基板の電極と前記第２の基板の電極のうち一方の電極に塑性変形可能な金属からなる接合用電極を設け、
    前記接合工程において第１の基板と第２の基板を重ねて接合する際に、前記接合用電極を他方の基板の電極に当接させてから前記接合用絶縁膜を当接させることで、前記接合用電極を他方の基板の電極に圧着させることを特徴とする、請求項１に記載の基板接合方法。
  3. 前記接合工程は、接合表面を活性化させる接合方法により、前記接合用絶縁膜を介して前記第１の基板と前記第２の基板とを接合させることを特徴とする、請求項１に記載の基板接合方法。
  4. 前記第１の基板はウエハ基板であり、
    前記第２の基板は複数のデバイスを作製されたウエハ基板であり、
    前記第１の基板と前記第２の基板とを接合した後、接合された両基板を前記デバイスを設けた領域ごとに断裁することを特徴とする、請求項１に記載の基板接合方法。
  5. ３枚以上の複数枚の基板を接合することを特徴とする、請求項１に記載の基板接合方法。
  6. 第１の基板と複数個のデバイスを作製された第２の基板のうち少なくとも一方の基板に、ＴＥＯＳを原材料として生成されるＳｉＯ２膜によって接合用絶縁膜を形成し、前記接合用絶縁膜を介して前記第１の基板と前記第２の基板とを接合して両基板間に前記デバイスを封止し、接合用絶縁膜のうち前記第１の基板及び前記第２の基板に接合している箇所を分割する位置で、接合された両基板を前記デバイスを設けた領域ごとに断裁したことを特徴とする電子部品。
JP2008182577A 2008-07-14 2008-07-14 基板接合方法及び電子部品 Active JP5391599B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008182577A JP5391599B2 (ja) 2008-07-14 2008-07-14 基板接合方法及び電子部品
EP09165177.8A EP2145855B1 (en) 2008-07-14 2009-07-10 Substrate bonding method and MEMS component
CN200910159812XA CN101628705B (zh) 2008-07-14 2009-07-10 基板接合方法和电子部件
US12/502,735 US8048772B2 (en) 2008-07-14 2009-07-14 Substrate bonding method and electronic component thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008182577A JP5391599B2 (ja) 2008-07-14 2008-07-14 基板接合方法及び電子部品

Publications (2)

Publication Number Publication Date
JP2010021466A JP2010021466A (ja) 2010-01-28
JP5391599B2 true JP5391599B2 (ja) 2014-01-15

Family

ID=41133260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008182577A Active JP5391599B2 (ja) 2008-07-14 2008-07-14 基板接合方法及び電子部品

Country Status (4)

Country Link
US (1) US8048772B2 (ja)
EP (1) EP2145855B1 (ja)
JP (1) JP5391599B2 (ja)
CN (1) CN101628705B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103832970B (zh) * 2012-11-27 2016-06-15 中国科学院微电子研究所 一种低温晶圆键合方法
CN104973562A (zh) * 2014-04-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 晶圆的切割方法和mems晶圆的切割方法
CN108726470B (zh) * 2017-04-21 2020-02-21 华为技术有限公司 Mems芯片及其电封装方法
WO2020149349A1 (ja) * 2019-01-16 2020-07-23 日本製鉄株式会社 方向性電磁鋼板およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559444A (en) * 1991-06-04 1996-09-24 Micron Technology, Inc. Method and apparatus for testing unpackaged semiconductor dice
JPH0997754A (ja) * 1995-09-29 1997-04-08 Hitachi Ltd 単結晶積層構造体の位置合わせ方法
JP3733933B2 (ja) * 1996-08-27 2006-01-11 オムロン株式会社 電子部品
JPH10233413A (ja) * 1997-02-21 1998-09-02 Nec Kansai Ltd 半導体装置およびその製造方法並びに配線基板
JP2004160607A (ja) 2002-11-14 2004-06-10 Sony Corp マイクロマシンの製造方法
CN100379015C (zh) 2003-08-13 2008-04-02 胜华科技股份有限公司 有机发光双面显示元件
US7692270B2 (en) 2003-10-20 2010-04-06 University Of Dayton Ferroelectric varactors suitable for capacitive shunt switching
JP2005150686A (ja) * 2003-10-22 2005-06-09 Sharp Corp 半導体装置およびその製造方法
EP1789999B1 (en) * 2004-09-16 2017-06-07 Soitec Method of manufacturing a silicon dioxide layer
US7611919B2 (en) * 2005-04-21 2009-11-03 Hewlett-Packard Development Company, L.P. Bonding interface for micro-device packaging
US7417307B2 (en) * 2005-07-29 2008-08-26 Hewlett-Packard Development Company, L.P. System and method for direct-bonding of substrates
US20070023850A1 (en) * 2005-07-30 2007-02-01 Chien-Hua Chen Bonding surfaces together via plasma treatment on both surfaces with wet treatment on only one surface
JP4839747B2 (ja) * 2005-09-20 2011-12-21 三菱電機株式会社 静電容量型加速度センサ
US7601271B2 (en) * 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
KR20070071965A (ko) * 2005-12-30 2007-07-04 삼성전자주식회사 실리콘 직접 접합 방법
US7767542B2 (en) * 2007-04-20 2010-08-03 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of SOI substrate
US20100015782A1 (en) * 2008-07-18 2010-01-21 Chen-Hua Yu Wafer Dicing Methods

Also Published As

Publication number Publication date
JP2010021466A (ja) 2010-01-28
US8048772B2 (en) 2011-11-01
CN101628705B (zh) 2012-10-31
EP2145855B1 (en) 2020-02-26
CN101628705A (zh) 2010-01-20
EP2145855A2 (en) 2010-01-20
US20100006999A1 (en) 2010-01-14
EP2145855A3 (en) 2012-08-22

Similar Documents

Publication Publication Date Title
US8241961B2 (en) Method for manufacturing hetero-bonded wafer
US10553562B2 (en) Methods of forming bonded semiconductor structures, and semiconductor structures formed by such methods
US6822336B2 (en) Semiconductor device
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
CN108369913A (zh) 提升直接接合的接触对准容限
WO2014184988A1 (ja) 半導体装置及びその製造方法
US20130049225A1 (en) Stacked integrated circuit packages that include monolithic conductive vias
JP5462289B2 (ja) 熱膨張係数が局所的に適合するヘテロ構造の生成方法
TW201222773A (en) Integrated circuit device and method of forming the same
US10115698B2 (en) Method for direct adhesion via low-roughness metal layers
TWI464810B (zh) 形成經接合的半導體結構之方法及由該方法所形成之半導體結構
JP2021535608A (ja) ウェハレベルパッケージ方法及びパッケージ構造
JP2021535613A (ja) ウェハレベルパッケージ方法及びパッケージ構造
US20100183896A1 (en) Tin-silver bonding and method thereof
JP5391599B2 (ja) 基板接合方法及び電子部品
CN110875192A (zh) 晶圆级封装方法及封装结构
CN103579103A (zh) 三维叠层封装方法以及影像传感器的制作方法
JP2014130981A (ja) 基板の接合方法及び電子部品のパッケージ
US20080277779A1 (en) Microelectronic package and method of manufacturing same
WO2011148445A1 (ja) 半導体装置及びその製造方法
WO2011118786A1 (ja) ガラス埋込シリコン基板の製造方法
CN105826215B (zh) 半导体结构的形成方法
JP2021145072A (ja) パッケージ及びパッケージの製造方法
JP2005039078A (ja) 薄板基板構造形成用ウエーハ基板、この製造方法およびｍｅｍｓ素子の製造方法
CN217933781U (zh) 一种布线层结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130930

R150 Certificate of patent or registration of utility model

Ref document number: 5391599

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350