KR20070071965A - 실리콘 직접 접합 방법 - Google Patents

실리콘 직접 접합 방법 Download PDF

Info

Publication number
KR20070071965A
KR20070071965A KR1020050135842A KR20050135842A KR20070071965A KR 20070071965 A KR20070071965 A KR 20070071965A KR 1020050135842 A KR1020050135842 A KR 1020050135842A KR 20050135842 A KR20050135842 A KR 20050135842A KR 20070071965 A KR20070071965 A KR 20070071965A
Authority
KR
South Korea
Prior art keywords
silicon
trench
lines
substrates
silicon substrates
Prior art date
Application number
KR1020050135842A
Other languages
English (en)
Inventor
강성규
임승모
이재창
김운배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050135842A priority Critical patent/KR20070071965A/ko
Priority to US11/505,420 priority patent/US7442622B2/en
Priority to JP2006299519A priority patent/JP4616235B2/ja
Publication of KR20070071965A publication Critical patent/KR20070071965A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer

Abstract

가스에 의한 보이드 발생을 억제할 수 있는 실리콘 직접 접합 방법이 개시된다. 개시된 실리콘 직접 접합 방법은, 서로 대응되는 접합면을 가진 두 개의 실리콘 기판을 준비하는 단계와, 두 개의 실리콘 기판 중 적어도 하나의 접합면에 소정 깊이의 트렌치를 형성하는 단계와, 두 개의 실리콘 기판 중 적어도 하나에 트렌치와 연결되는 가스배출구를 접합면에 대해 수직으로 관통 형성하는 단계와, 두 개의 실리콘 기판을 클리닝하는 단계와, 두 개의 실리콘 기판을 밀착시키는 단계와, 밀착된 두 개의 기판을 열처리하여 접합하는 단계를 구비한다. 상기 트렌치는 다수의 다이싱 라인들 중 적어도 일부의 라인들을 따라 형성될 수 있으며, 양 끝단이 막혀 있는 것을 특징으로 한다. 이와 같은 구성에 의하면, 열처리 공정 중에 발생되는 가스가 트렌치와 가스배출구를 통해 원활하게 배출될 수 있으므로, 두 개의 실리콘 기판의 접합부에 가스에 의한 보이드 발생이 억제된다.

Description

실리콘 직접 접합 방법{Silicon direct bonding method}
도 1a 내지 도 1h는 본 발명의 바람직한 제1 실시예에 따른 실리콘 직접 접합 방법을 단계적으로 설명하기 위한 두 개의 실리콘 기판의 단면도들이다.
도 2는 도 1h에 도시된 단계에서 실리콘 기판의 접합면에 형성된 트렌치와 실리콘 기판을 관통하도록 형성된 가스배출구를 보여주는 사시도이다.
도 3a 내지 도 3d는 본 발명의 바람직한 제2 실시예에 따른 실리콘 직접 접합 방법을 단계적으로 설명하기 위한 두 개의 실리콘 기판의 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
110...제1 실리콘 기판 111...제1 접합면
112...실리콘 산화막 114,116...트렌치
118...가스배출구 120...제2 실리콘 기판
121...제2 접합면
본 발명은 실리콘 직접 접합 방법에 관한 것으로, 보다 상세하게는 가스에 의한 보이드 발생을 억제할 수 있는 실리콘 직접 접합 방법에 관한 것이다.
다양한 반도체 소자의 제조에는 일반적으로 웨이퍼라고 불리는 실리콘 기판이 사용된다. 즉, 이러한 실리콘 기판 상에 소정 물질층을 형성하거나 실리콘 기판의 표면을 식각하는 등의 미세 가공 공정을 거쳐 실리콘 기판 상에 다양한 반도체 소자를 형성하는 것이다.
이와 같은 반도체 소자 제조 공정에 있어서, 두 개의 실리콘 기판을 접합하여 사용하는 경우가 있으며, 이 경우 두 개의 실리콘 기판을 접합하기 위하여 통상적으로 실리콘 직접 접합(SDB: Silicon Direct Bonding) 방법이 사용되어 왔다. 상기 실리콘 직접 접합 방법은 일반적으로 다음의 단계들을 거치게 된다. 먼저, 두 개의 실리콘 기판을 준비한 후, 이 기판들을 클리닝한다. 그러면, 두 개의 기판 각각의 접합면에는 OH-, H+, H2O, H2 및 O2 등과 같은 이온들과 분자들로 이루어진 얇은 막이 형성된다. 이어서, 두 개의 기판을 서로 밀착시키면, 상기한 이온들과 분자들 사이의 반 데르 발스의 힘(Van der Waals's force)에 의해 두 개의 기판은 가접합된다. 다음으로, 밀착된 상태의 두 개의 기판을 열처리로에 넣고, 대략 1000℃ 정도로 가열하면, 두 개의 기판의 원자들 사이의 상호 확산에 의해 두 개의 기판이 강하게 결합되는 것이다.
그런데, 두 개의 기판을 열처리하는 과정에서 두 개의 기판 사이에 존재하는 상기 이온들과 분자들에 의해 가스가 형성되는데, 이러한 가스들이 완전히 배출되지 못하고 잔류되는 경우가 발생할 수 있다. 이 경우, 두 개의 기판의 접합부에는 이러한 가스들에 의해 다수의 보이드(void)가 형성된다. 이와 같이 발생된 보이드 는 두 개의 실리콘 기판 사이의 접합 강도를 저하시키고, 이 기판들에 형성되는 반도체 소자의 불량율을 높이게 되어 수율을 떨어뜨리게 되는 문제점을 발생시킨다. 특히, 이러한 문제점은 기판의 크기가 커져 접합면적이 넓을수록 더욱 발생하기 쉽다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창출된 것으로, 특히 두 개의 실리콘 기판의 접합면에 트렌치를 형성하고 이 접합면에 수직으로 트렌치와 연통되는 가스배출구를 형성하여 열처리 공정 중에 발생되는 가스가 원활하게 배출될 수 있도록 함으로써, 이러한 가스에 의한 보이드 발생을 억제할 수 있는 실리콘 직접 접합 방법을 제공하는데 그 목적이 있다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 실리콘 직접 접합 방법은,
서로 대응되는 접합면을 가진 두 개의 실리콘 기판을 준비하는 단계;
상기 두 개의 실리콘 기판 중 적어도 하나의 접합면에 소정 깊이의 트렌치를 형성하는 단계;
상기 두 개의 실리콘 기판 중 적어도 하나에 상기 트렌치와 연결되는 가스배출구를 상기 접합면에 대해 수직으로 관통 형성하는 단계;
상기 두 개의 실리콘 기판을 클리닝하는 단계;
상기 두 개의 실리콘 기판을 밀착시키는 단계; 및
밀착된 상기 두 개의 기판을 열처리하여 접합하는 단계;를 구비하는 것을 특징으로 한다.
본 발명에 있어서, 상기 두 개의 실리콘 기판 중 적어도 하나의 표면에는 실리콘 산화막이 형성되고, 상기 실리콘 산화막에 상기 트렌치가 형성될 수 있다.
본 발명에 있어서, 상기 트렌치는 양 끝단이 막혀 있는 것을 특징으로 한다.
본 발명에 있어서, 상기 트렌치는 다수의 다이싱 라인들 중 적어도 일부의 라인들을 따라 형성되고, 상기 가스배출구는 상기 트렌치를 따라 다수개 형성될 수 있다.
이 경우, 상기 다이싱 라인들은 제1방향으로 연장된 제1라인들과 상기 제1방향에 직교하는 제2방향으로 연장된 제2라인들을 포함하며, 상기 트렌치는 상기 제1라인들과 제2라인들 중 어느 하나의 라인들을 따라 다수개가 형성되거나, 상기 제1라인들과 제2라인들 모두를 따라 다수개가 형성될 수 있다. 그리고, 상기 가스배출구는 상기 다수의 트렌치 각각에 다수개 형성될 수 있다. 또한, 상기 가스배출구는 상기 제1라인들과 제2라인들이 교차하는 지점에 형성될 수 있다.
본 발명에 있어서, 상기 트렌치는 상기 접합면을 소정 깊이로 식각함으로써 형성될 수 있다.
이와 같은 본 발명에 의하면, 열처리 공정 중에 발생되는 가스가 트렌치와 가스배출구를 통해 원활하게 배출될 수 있으므로, 두 개의 실리콘 기판의 접합부에 가스에 의한 보이드 발생이 억제된다.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 실리콘 직접 접합 방법의 바람직한 실시예들을 상세히 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 가리킨다.
도 1a 내지 도 1h는 본 발명의 바람직한 제1 실시예에 따른 실리콘 직접 접합 방법을 단계적으로 설명하기 위한 두 개의 실리콘 기판의 단면도들이고, 도 2는 도 1d에 도시된 단계에서 실리콘 기판의 접합면에 형성된 트렌치와 실리콘 기판을 관통하도록 형성된 가스배출구를 보여주는 사시도이다.
도 1a를 참조하면, 본 발명에 따른 실리콘 직접 접합(SDB: Silicon Direct Bonding) 방법은 두 개의 실리콘 기판(110, 120)을 접합하는 방법으로서, 아래의 단계들을 포함한다.
먼저, 도 1a에 도시된 바와 같이, 서로 접합되는 두 개의 실리콘 기판, 즉 제1 실리콘 기판(110)과 제2 실리콘 기판(120)을 준비한다. 상기 제1 및 제2 실리콘 기판(110, 120)은 반도체 소자의 제조에 널리 사용되는 실리콘 웨이퍼일 수 있다. 그리고, 상기 제1 실리콘 기판(110)은 제1 접합면(111)을 가지며, 상기 제2 실리콘 기판(120)은 상기 제1 접합면(111)에 대응되는 제2 접합면(121)을 가진다.
다음으로, 도 1b에 도시된 바와 같이, 준비된 제1 및 제2 실리콘 기판(110, 120) 중 어느 하나, 예컨대 제1 실리콘 기판(110)의 제1 접합면(111) 상에 포토레지스트(PR1)를 도포한다. 이어서, 상기 포토레지스트(PR1)를 노광 및 현상 공정을 거쳐 소정 패턴으로 패터닝한다. 그러면, 제1 실리콘 기판(110)의 제1 접합면(111)의 일부가 노출된다.
다음으로, 도 1c에 도시된 바와 같이, 상기 포토레지스트(PR1)를 식각마스크 로 하여 노출된 제1 접합면(111)을 소정 깊이로 식각하면, 트렌치(114)가 형성된다. 이때, 상기 제1 접합면(111)의 식각은 반응성 이온 식각(RIE: Reactive Ion Etching)과 같은 건식 식각 방법이나 습식 식각 방법에 의해 이루어질 수 있다. 이어서, 상기 포토레지스트(PR1)를 스트립하면, 도 1d에 도시된 바와 같이, 제1 실리콘 기판(110)의 제1 접합면(111)에 소정 깊이로 형성된 트렌치(114)만 잔존하게 된다.
다음으로, 도 1e에 도시된 바와 같이, 제1 실리콘 기판(110)의 제1 접합면(111) 상에 포토레지스트(PR2)를 다시 도포한다. 이때, 상기 포토레지스트(PR2)는 미리 형성된 상기 트렌치(114)를 모두 덮도록 형성된다. 이어서, 상기 포토레지스트(PR2)를 노광 및 현상 공정을 거쳐 상기 트렌치(114) 상에 다수의 가스배출구 형상을 패터닝한다. 그러면, 도 1f에 도시된 바와 같이, 제1 실리콘 기판(110)의 제1 접합면(111)에 형성된 트렌치(114)의 일부가 노출되면서, 트렌치(114) 아래의 제1 실리콘 기판(110)도 노출된다.
다음으로, 도 1g에 도시된 바와 같이, 상기 포토레지스트(PR2)를 식각마스크로 하여 상기 트렌치(114) 아래의 노출된 제1 실리콘 기판(110)을 수직으로 관통되도록 식각하면, 상기 접합면(111)에 대해 수직으로 관통된 가스배출구(118)가 형성된다. 이때, 상기 제1 실리콘 기판(110)의 식각은 반응성 이온 식각(RIE: Reactive Ion Etching)과 같은 건식 식각 방법이나 습식 식각 방법에 의해 이루어질 수 있다. 이어서, 상기 포토레지스트(PR2)를 스트립하면, 제1 실리콘 기판(110)의 제1 접합면(111)에 소정 깊이로 형성된 트렌치(114)와, 상기 트렌치(114)와 연결되는 가스배출구(118)만 잔존하게 된다.
한편, 위에서는 가스배출구(118)가 제1 실리콘 기판(110)을 관통하여 형성되는 것으로 도시되고 설명되었다. 그러나, 상기 가스배출구(118)는 제2 실리콘 기판(120)을 관통하도록 형성될 수도 있다. 다시 설명하면, 상기 트렌치(114)는 제1 실리콘 기판(110)에 형성하되, 상기 가스배출구(118)는 제2 실리콘 기판(120)의 상기 트렌치(114)와 연통되는 위치에 형성될 수 있다.
위에서 설명된 단계들에서, 상기 트렌치(114)는 상기 실리콘 기판들(110, 120)에 형성되는 반도체 소자에 영향을 주지 않기 위하여 도 2에 도시된 바와 같은 다수의 다이싱 라인들(Dicing Lines)(LD1, LD2)을 따라 형성되는 것이 바람직하다. 여기에서, 다이싱이란 두 개의 실리콘 기판(110, 120)에 다수의 반도체 소자들을 형성한 후, 이 반도체 소자들 각각이 분리되도록 상기 실리콘 기판들(110, 120)을 절단하는 것을 말한다. 일반적으로, 상기 다이싱 라인들(LD1, LD2)은 제1방향으로 연장된 제1라인들(LD1)과 상기 제1방향에 직교하는 제2방향으로 연장된 제2라인들(LD2)을 포함한다. 그리고, 상기 트렌치(114)는, 도 2에 도시된 바와 같이, 상기 제1라인들(LD1)과 제2라인들(LD2) 중 어느 하나의 라인들, 예컨대 상기 제1라인들(LD1)을 따라 다수개가 형성될 수 있다. 한편, 상기 제2라인들(LD2)에도 다수의 트렌치(116)가 형성될 수 있다. 이와 같이 상기 제2라인들(LD2)을 따라 형성되는 다수의 트렌치(116)도 상기한 도 1a 내지 도 1g에 도시된 단계들에 의해 상기 트렌치(114)와 동 시에 형성될 수 있다.
본 발명에 있어서, 상기 트렌치들(114, 116)은 두 개의 실리콘 기판(110, 120)의 외주까지 연장되지 않고 양 끝단이 막혀있는 모양으로 형성된다. 이는, 상기 트렌치들(114, 116)이 두 개의 실리콘 기판(110, 120)의 외주까지 연장된 경우에는 기판(110, 120)에 크랙이 발생될 가능성이 높아지기 때문에, 이를 방지하기 위한 것이다.
그리고, 상기 가스배출구(118)는 상기 트렌치(114, 116) 각각에 다수개 형성될 수 있으며, 바람직하게는 상기 제1라인들(LD1)과 제2라인들(LD2)이 교차하는 지점에 형성될 수 있다.
한편, 상기 가스배출구(118)는 멤스(MEMS; Micro-Electro-Mechanical Systems) 소자 제작 시 관통구멍을 형성하는 공정과 동시에 형성될 수 있다. 예를 들어, 액정소자(LCD)용 멤스 헤드(MEMS Head) 제작 시 유로 관통 구멍 형성 공정을 이용하면, 추가 공정 없이 상기 가스배출구(118)를 형성할 수도 있다.
이와 같이 형성된 상기 다수의 트렌치(114, 116)는 상기 다수의 가스배출구(118)를 통해 실리콘 기판들(100, 120)의 외부와 연통됨으로써, 후술하는 바와 같이 실리콘 기판들(100, 120) 사이에서 생성된 가스를 실리콘 기판들(100, 120)의 외부로 배출시키는 역할을 하게 된다.
다음으로, 상기 제1 실리콘 기판(110)과 제2 실리콘 기판(120)을 클리닝한다. 이 때, 상기 클리닝 단계는, 세척 공정과 건조 공정을 포함할 수 있다. 그러 면, 상기 제1 실리콘 기판(110)의 제1 접합면(111)과 제2 실리콘 기판(120)의 제2 접합면(121)에는 OH-, H+, H2O, H2 및 O2 등과 같은 이온들과 분자들로 이루어진 얇은 막(미도시)이 형성된다.
다음으로, 도 1h에 도시된 바와 같이, 상기 제1 실리콘 기판(110)과 제2 실리콘 기판(120)을 서로 밀착시키면, 상기한 이온들과 분자들 사이의 반 데르 발스의 힘(Van der Waals's force)에 의해 두 개의 실리콘 기판(110, 120)은 가접합된다. 이어서, 밀착된 상태의 두 개의 실리콘 기판(110, 120)을 열처리로에 넣고, 대략 1000℃ 정도로 열처리한다. 그러면, 두 개의 실리콘 기판(110, 120)의 원자들 사이의 상호 확산에 의해 두 개의 실리콘 기판(110, 120)이 강하게 접합되는 것이다.
이 때, 상기한 열처리 단계에서는 두 개의 실리콘 기판(110, 120) 사이에 존재하는 상기 이온들과 분자들에 의해 가스가 생성되지만, 이 가스는 인접한 트렌치(114, 116)로 유입되고 이 트렌치(114, 116)와 연통된 가스배출구(118)를 통해 실리콘 기판(110, 120) 외부로 원활하게 방출될 수 있다.
상기한 바와 같이, 본 발명에 따른 실리콘 직접 접합 방법에 의하면, 열처리 공정 중 발생하는 가스가 상기 트렌치(114, 116)와 가스배출구(118)를 통해 원활하게 배출될 수 있으므로, 이러한 가스에 의해 두 개의 실리콘 기판(110, 120)의 접합부에 보이드가 발생되는 것이 방지되거나 최소화될 수 있는 것이다.
도 3a 내지 도 3d는 본 발명의 바람직한 제2 실시예에 따른 실리콘 직접 접 합 방법을 단계적으로 설명하기 위한 두 개의 실리콘 기판의 단면도들이다.
도 3a를 참조하면, 본 발명에 따른 실리콘 직접 접합 방법에 있어서, 두 개의 실리콘 기판(110, 120) 중 어느 하나, 예컨대 제1 실리콘 기판(110)의 표면에는 실리콘 산화막(112)이 형성될 수 있다. 이 경우, 상기 실리콘 산화막(112)의 표면이 제1 접합면(111)이 된다. 한편, 상기 제2 실리콘 기판(120)의 대응되는 표면에도 실리콘 산화막이 형성될 수 있다. 이와 같이, 두 개의 실리콘 기판(110, 120) 중 어느 하나 또는 모두에 실리콘 산화막이 형성되면, 두 개의 실리콘 기판(110, 120) 사이의 접합 강도가 높아지는 것으로 알려져 있다.
다음으로, 도 3b에 도시된 바와 같이, 상기 제1 실리콘 기판(110) 상에 형성된 상기 실리콘 산화막(112)을 소정 패턴으로 식각하여 트렌치(114)를 형성한다. 이때, 도 2에 도시된 트렌치(116)도 함께 형성될 수 있다. 상기 트렌치(114, 116)의 형성은 전술한 도 1b와 도 1c에 도시된 방법과 동일한 방법에 의해 이루어질 수 있다. 이때, 상기 트렌치(114, 116)는 도 3b에 도시된 바와 같이 실리콘 산화막(112)의 전체 두께를 관통하도록 형성되는 것이 바람직하지만, 실리콘 산화막(112)의 전체 두께 중 일부에만 형성될 수도 있다.
다음으로, 도 3c에 도시된 바와 같이, 상기 트렌치(114, 116) 아래의 제1 실리콘 기판(110)을 수직으로 관통되도록 식각하여 상기 접합면(111)에 대해 수직으로 관통된 가스배출구(118)를 형성한다. 상기 가스배출구(118)의 형성은 전술한 도 1e 내지 도 1g에 도시된 방법과 동일한 방법에 의해 이루어질 수 있다. 그리고, 전술한 바와 같이, 상기 가스배출구(118)는 제1 실리콘 기판(110)이 아니라 제2 실리 콘 기판(120)을 관통하도록 형성될 수도 있다.
위에서 설명된 단계들에서, 상기 트렌치(114, 116)는 상기 실리콘 기판들(110, 120)에 형성되는 반도체 소자에 영향을 주지 않기 위하여 도 2에 도시된 바와 같은 다수의 다이싱 라인들(Dicing Lines)(LD1, LD2)을 따라 형성되는 것이 바람직하다. 구체적으로, 도 2에 도시된 바와 같이, 상기 트렌치(114)는 제1방향으로 연장된 상기 제1라인들(LD1)을 따라 다수개가 형성될 수 있으며, 상기 트렌치(116)는 상기 제1방향에 직교하는 제2방향으로 연장된 상기 제2라인들(LD2)을 따라 다수개가 형성될 수 있다. 그리고, 상기 트렌치들(114, 116)은 실리콘 기판(110, 120)의 접합 면적에 따라 가스를 원활하게 배출할 수 있는 다양한 형태로 형성될 수 있다.
본 발명에 있어서, 상기 트렌치들(114, 116)은 두 개의 실리콘 기판(110, 120)의 외주까지 연장되지 않고 양 끝단이 막혀있는 모양으로 형성된다. 그리고, 상기 가스배출구(118)는 상기 트렌치(114, 116) 각각에 다수개 형성될 수 있으며, 바람직하게는 상기 제1라인들(LD1)과 제2라인들(LD2)이 교차하는 지점에 형성될 수 있다.
다음으로, 상기 제1 실리콘 기판(110)과 제2 실리콘 기판(120)을 클리닝한 후, 도 3d에 도시된 바와 같이, 상기 제1 실리콘 기판(110)과 제2 실리콘 기판(120)을 서로 밀착시킨다. 이어서, 밀착된 상태의 두 개의 실리콘 기판(110, 120)을 열처리로에 넣고, 대략 1000℃ 정도로 열처리한다. 그러면, 두 개의 실리콘 기 판(110, 120)의 원자들 사이의 상호 확산에 의해 두 개의 실리콘 기판(110, 120)이 강하게 접합되는 것이다.
이때, 전술한 제1 실시예에서와 같이, 두 개의 실리콘 기판(110, 120) 사이에 존재하는 이온들과 분자들에 의해 가스가 생성되지만, 이 가스는 인접한 트렌치(114, 116)로 유입되고 이 트렌치(114, 116)에 연통된 가스배출구(118)를 통해 실리콘 기판(110, 120) 외부로 원활하게 방출될 수 있다.
본 발명은 도면에 도시된 실시예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해서 정해져야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 실리콘 직접 접합 방법에 의하면, 두 개의 실리콘 기판의 접합면에 형성된 트렌치와 이 트렌치에 연통된 가스배출구를 통해 열처리 공정 중 발생하는 가스가 원활하게 배출될 수 있으므로, 이러한 가스에 의해 두 개의 실리콘 기판의 접합부에 보이드가 발생되는 것이 억제될 수 있다. 따라서, 두 개의 실리콘 기판의 접합 강도가 높아지고, 이 기판들에 형성되는 반도체 소자의 불량율이 낮아져 수율이 향상될 수 있다.

Claims (9)

  1. 서로 대응되는 접합면을 가진 두 개의 실리콘 기판을 준비하는 단계;
    상기 두 개의 실리콘 기판 중 적어도 하나의 접합면에 소정 깊이의 트렌치를 형성하는 단계;
    상기 두 개의 실리콘 기판 중 적어도 하나에 상기 트렌치와 연결되는 가스배출구를 상기 접합면에 대해 수직으로 관통 형성하는 단계;
    상기 두 개의 실리콘 기판을 클리닝하는 단계;
    상기 두 개의 실리콘 기판을 밀착시키는 단계; 및
    밀착된 상기 두 개의 기판을 열처리하여 접합하는 단계;를 구비하는 것을 특징으로 하는 실리콘 직접 접합 방법.
  2. 제 1항에 있어서,
    상기 두 개의 실리콘 기판 중 적어도 하나의 표면에는 실리콘 산화막이 형성되고, 상기 실리콘 산화막에 상기 트렌치가 형성되는 것으로 특징으로 하는 실리콘 직접 접합 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 트렌치는 양 끝단이 막혀 있는 것을 특징으로 하는 실리콘 직접 접합 방법.
  4. 제 1항 또는 제 2항에 있어서,
    상기 트렌치는 다수의 다이싱 라인들 중 적어도 일부의 라인들을 따라 형성되고, 상기 가스배출구는 상기 트렌치를 따라 다수개 형성되는 것을 특징으로 하는 실리콘 직접 접합 방법.
  5. 제 4항에 있어서,
    상기 다이싱 라인들은 제1방향으로 연장된 제1라인들과 상기 제1방향에 직교하는 제2방향으로 연장된 제2라인들을 포함하며, 상기 트렌치는 상기 제1라인들과 제2라인들 중 어느 하나의 라인들을 따라 다수개가 형성되고, 상기 가스배출구는 상기 다수의 트렌치 각각에 다수개 형성되는 것을 특징으로 하는 실리콘 직접 접합 방법.
  6. 제 4항에 있어서,
    상기 다이싱 라인들은 제1방향으로 연장된 제1라인들과 상기 제1방향에 직교하는 제2방향으로 연장된 제2라인들을 포함하며, 상기 트렌치는 상기 제1라인들과 제2라인들 모두를 따라 다수개가 형성되고, 상기 가스배출구는 상기 다수의 트렌치 각각에 다수개가 형성되는 것을 특징으로 하는 실리콘 직접 접합 방법.
  7. 제 6항에 있어서,
    상기 가스배출구는 상기 제1라인들과 제2라인들이 교차하는 지점에 형성되는 것을 특징으로 하는 실리콘 직접 접합 방법.
  8. 제 1항에 있어서,
    상기 트렌치는 상기 접합면을 소정 깊이로 식각함으로써 형성되는 것을 특징으로 하는 실리콘 직접 접합 방법.
  9. 제 1항에 있어서,
    상기 가스배출구는 멤스(MEMS) 소자 제작 시 관통구멍을 형성하는 공정과 동시에 형성되는 것을 특징으로 하는 실리콘 직접 접합 방법.
KR1020050135842A 2005-12-30 2005-12-30 실리콘 직접 접합 방법 KR20070071965A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050135842A KR20070071965A (ko) 2005-12-30 2005-12-30 실리콘 직접 접합 방법
US11/505,420 US7442622B2 (en) 2005-12-30 2006-08-17 Silicon direct bonding method
JP2006299519A JP4616235B2 (ja) 2005-12-30 2006-11-02 シリコン直接接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050135842A KR20070071965A (ko) 2005-12-30 2005-12-30 실리콘 직접 접합 방법

Publications (1)

Publication Number Publication Date
KR20070071965A true KR20070071965A (ko) 2007-07-04

Family

ID=38224959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050135842A KR20070071965A (ko) 2005-12-30 2005-12-30 실리콘 직접 접합 방법

Country Status (3)

Country Link
US (1) US7442622B2 (ko)
JP (1) JP4616235B2 (ko)
KR (1) KR20070071965A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129257B2 (en) * 2008-01-14 2012-03-06 The Regents Of The University Of California Vertical outgassing channels
JP2009291514A (ja) * 2008-06-09 2009-12-17 Canon Inc 静電容量型トランスデューサの製造方法、及び静電容量型トランスデューサ
JP5391599B2 (ja) * 2008-07-14 2014-01-15 オムロン株式会社 基板接合方法及び電子部品
JPWO2010061470A1 (ja) * 2008-11-28 2012-04-19 セイコーインスツル株式会社 ウエハおよびパッケージ製品の製造方法
WO2010070753A1 (ja) * 2008-12-18 2010-06-24 セイコーインスツル株式会社 ウエハおよびパッケージ製品の製造方法
TWI513668B (zh) * 2009-02-23 2015-12-21 Seiko Instr Inc 玻璃密封型封裝的製造方法及玻璃基板
JP2012186532A (ja) 2011-03-03 2012-09-27 Seiko Instruments Inc ウエハ、パッケージの製造方法、及び圧電振動子
FR2990054B1 (fr) * 2012-04-27 2014-05-02 Commissariat Energie Atomique Procede de collage dans une atmosphere de gaz presentant un coefficient de joule-thomson negatif.
FR3001225B1 (fr) * 2013-01-22 2016-01-22 Commissariat Energie Atomique Procede de fabrication d’une structure par collage direct
US9455179B1 (en) 2015-07-09 2016-09-27 International Business Machines Corporation Methods to reduce debonding forces on flexible semiconductor films disposed on vapor-releasing adhesives
EP4362064A1 (en) 2021-06-30 2024-05-01 Daikin Industries, Ltd. Method for producing multilayer body, and multilayer body

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH061752B2 (ja) * 1983-12-06 1994-01-05 株式会社東芝 半導体ウエハの接合方法
US4975390A (en) * 1986-12-18 1990-12-04 Nippondenso Co. Ltd. Method of fabricating a semiconductor pressure sensor
JPH0831608B2 (ja) * 1987-03-25 1996-03-27 日本電装株式会社 半導体圧力センサの製造方法
US6124145A (en) * 1998-01-23 2000-09-26 Instrumentarium Corporation Micromachined gas-filled chambers and method of microfabrication
JP2001024027A (ja) * 1999-07-09 2001-01-26 Oki Electric Ind Co Ltd 半導体素子、半導体素子の製造方法、半導体装置、半導体装置の製造方法
JP2001313381A (ja) * 2000-04-28 2001-11-09 Matsushita Electric Ind Co Ltd 半導体ウェーハ並びにそれを用いた半導体デバイス及びその製造方法
JP3927925B2 (ja) * 2003-06-04 2007-06-13 直江津電子工業株式会社 半導体接合ウエハ

Also Published As

Publication number Publication date
US7442622B2 (en) 2008-10-28
US20070155056A1 (en) 2007-07-05
JP2007184546A (ja) 2007-07-19
JP4616235B2 (ja) 2011-01-19

Similar Documents

Publication Publication Date Title
KR20070071965A (ko) 실리콘 직접 접합 방법
JP7129427B2 (ja) 処理された積層ダイ
JP3802507B2 (ja) 半導体装置の製造方法
EP2067167B1 (en) Method for making an electronic device
JP2011525055A (ja) 半導体ダイ分離方法
KR101784655B1 (ko) 반도체 디바이스 및 방법
US20060148129A1 (en) Silicon direct bonding method
JPH11340317A (ja) 分離構造形成方法
KR100549204B1 (ko) 실리콘 이방성 식각 방법
JP2009044020A (ja) 半導体ウェハ及びその製造方法
KR20140021415A (ko) 실리콘 기판 및 그 제조 방법
KR100602099B1 (ko) 반도체 소자의 액티브 영역의 트랜치 형성 방법
KR20000020382A (ko) 트렌치 소자 분리영역을 갖는 반도체소자 및 그 제조방법
KR100840785B1 (ko) 스택형 반도체 소자에서 단결정 실리콘 패턴 형성 방법.
CN111725137B (zh) 一种半导体器件的形成方法
JP3732979B2 (ja) 半導体装置の不良解析方法
JPS6214440A (ja) 半導体ウエハ及びその分割方法
JP3806533B2 (ja) 半導体装置の不良解析方法
CN108346555A (zh) 一种半导体器件及其制作方法
KR100575547B1 (ko) 반도체 제조 방법
CN116895600A (zh) 一种半导体器件及其制造方法
KR100417195B1 (ko) 반도체 소자의 제조방법
KR20020042312A (ko) 반도체 디바이스 및 그 제조방법
KR20080093543A (ko) 반도체 소자의 제조 방법
KR20010056766A (ko) 반도체 소자의 식각 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application