TWI513668B - 玻璃密封型封裝的製造方法及玻璃基板 - Google Patents

玻璃密封型封裝的製造方法及玻璃基板 Download PDF

Info

Publication number
TWI513668B
TWI513668B TW099100816A TW99100816A TWI513668B TW I513668 B TWI513668 B TW I513668B TW 099100816 A TW099100816 A TW 099100816A TW 99100816 A TW99100816 A TW 99100816A TW I513668 B TWI513668 B TW I513668B
Authority
TW
Taiwan
Prior art keywords
substrate
glass substrate
glass
cavity
street
Prior art date
Application number
TW099100816A
Other languages
English (en)
Other versions
TW201034987A (en
Inventor
Yoshihisa Tange
Original Assignee
Seiko Instr Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instr Inc filed Critical Seiko Instr Inc
Publication of TW201034987A publication Critical patent/TW201034987A/zh
Application granted granted Critical
Publication of TWI513668B publication Critical patent/TWI513668B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
    • H01L23/08—Containers; Seals characterised by the material of the container or its electrical properties the material being an electrical insulator, e.g. glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/164—Material
    • H01L2924/16586—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/16588—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24479—Structurally defined web or sheet [e.g., overall dimension, etc.] including variation in thickness

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

玻璃密封型封裝的製造方法及玻璃基板
本發明是有關使用於半導體裝置或水晶振動子等的電子裝置之玻璃密封型封裝的製造方法及使用於玻璃密封型封裝的玻璃基板。
在使用於圖像感應器等的半導體裝置之玻璃基板的製造方法中，如圖5所示，專利文獻1者為周知。
若根據該專利文獻1，則藉由在玻璃基板501上設置溝502，則在用以小片化的切割等的切斷前的附薄膜玻璃基板的彎曲量會被降低成與在溝502的位置切斷附薄膜503的玻璃基板501而成的附薄膜玻璃基板的彎曲量同程度。其結果，在具有複數的半導體元件的半導體晶圓貼合時可提高與該元件的貼合加工精度。
[先行技術文獻] [專利文獻]
[專利文獻1]特開2006-282480號公報
然而，相反的，若在玻璃基板多數、無間隙形成該溝那樣的空洞，則會以具有溝的側為上，基板彎曲成凸形。
一旦如此的基板的彎曲量顯著變大，則在將基板貼合於別的基板(陽極接合等)的工程中，進行對準時對位的精度會降低。亦即，加工精度會降低。因此，依情況會發生無法貼合等的不良情形。
圖3a及3b是表示在基板上形成多數用以放入半導體IC晶片或晶體坯(blank)等的半導體裝置之溝(所謂空腔)時的概略圖。
圖3a是有關玻璃基板的圖面。在圓形薄板狀的晶圓之玻璃基板部301上設置複數為了收納各電子裝置而設置的空腔302。並且，在玻璃基板部301的端部形成有切口的定向平面(orientation flat)303。A-A切斷線是表示與定向平面303的切斷部的直線平行，且以能夠通過形成於玻璃基板部301的複數個空腔302的方式切斷者。B-B切斷線是表示與定向平面303的切斷部的直線垂直，且以能夠通過形成於玻璃基板部301的複數個空腔302的方式切斷者。圖3b是表示玻璃基板部301的A-A剖面圖、及玻璃基板部301的B-B剖面圖。
若在玻璃基板部301的一面無間隙形成空腔302等的溝，則經實驗得知，如圖3b的A-A剖面圖及B-B剖面圖那樣，以具有空洞的側為上，基板彎曲成凸形。
本發明的目的是藉由使如此的基板的彎曲量低減，來實現將基板貼合於別的基板時的高安定度及高精度。
為了解決上述那樣的課題，本發明並非是在玻璃基板部全面形成空腔，而是部分地使無空腔的部分從基板端往另一基板端直線地且框架狀設置街道部(street)(空腔的配列間隔要比其他的配列間隔更廣的區域)，藉此使基板的彎曲量減低。
藉由具有街道部，在將基板貼合於別的基板(陽極接合等)的疊合工程中，進行對準(alignment)時可安定地保持對位的精度。亦即，可同時實現高精度與高安定度。
若根據本發明的玻璃密封型封裝的製造方法及其玻璃基板，則如上述般玻璃基板的彎曲量會被減低。因此，在疊合工程中，可實現對準等的對位的高精度化與高安定度化，進而能夠提供一種良質的玻璃密封型封裝。
並且，街道部的數量是根據基板的大小來設定最適的數量，藉此可將製品取數的減少設定於最小限度。其結果，可降低製品的成本。
說明本發明的兩種類的實施例。在兩種類的實施例中雖未圖示，但是例如有關使用於水晶振動子的玻璃密封型封裝及玻璃基板者。
[實施例1]
圖1a及1b是表示本發明的玻璃基板的實施例1的圖。
如圖1a所示，本發明的玻璃基板是藉由：玻璃基板部101、及安裝收納半導體晶片或晶體坯等的空腔104、以及形成於玻璃基板部101的端部的切口之定向平面105所構成。為了減低基板的彎曲，而於形成有空腔104的區域的一部分，形成未形成有空腔104的街道部102及103。街道部102是與定向平面105垂直，且形成通過玻璃基板部101的中心部。街道部103是與定向平面105平行且形成通過玻璃基板部101的中心部。街道部102及103是從玻璃基板部101的一邊的端到他端形成直線狀。並且，以對定向平面105平行及垂直的線所示的A-A切斷線及B-B切斷線是相當於後述的圖1b的A-A剖面圖及B-B剖面圖。
圖1b是表示A-A剖面圖及B-B剖面圖。在A-A剖面圖與B-B剖面圖皆是在玻璃基板部101上形成有複數的空腔104。在A-A剖面圖中部份存在未形成有空腔104的街道部102，在B-B剖面圖中也部分存在未形成有空腔104的街道部103。
玻璃基板101的製造方法是在後述的圖4的流程圖的說明項中詳細進行說明。
本發明是如實施例1所示的圖那樣設置街道部102及103，此街道部102，103可達成框架(骨架)的任務，減低玻璃基板101的彎曲。
以下，說明有關利用上述實施例1的玻璃基板101來製造將電子裝置的壓電振動片收納於空腔的玻璃密封型封裝的壓電振動子之方法。
方便起見，將形成有空腔104的玻璃基板101記載為蓋體基板，將未形成空腔的玻璃基板記載為基底基板。本發明的實施例的玻璃密封型封裝是在蓋體基板與基底基板之間配置對象物，藉由貼合來實現。
其次、一邊參照圖4所示的流程圖，一邊在以下說明有關利用基底基板及蓋體基板來一次製造複數個壓電振動子的製造方法。
首先，進行電子裝置製作工程，製作電子裝置(在本實施例是壓電振動子)(S10)。具體而言，首先，以預定的角度切割水晶的朗伯原石，而成為一定厚度的晶圓。接著，面磨此晶圓而粗加工後，依情況，進行磨光劑等的鏡面研磨加工，而成為預定厚度的晶圓。接著，對晶圓實施洗淨等適當的處理後，將該晶圓藉由光微影技術或金屬遮罩等來進行金屬膜的成膜及圖案化，而於壓電振動片形成激發電極，且在未形成空腔的另一方的玻璃基板形成用以安裝壓電振動片的繞拉電極。藉此，可製作複數的壓電振動片。
其次，進行蓋體基板製作工程(S20)，其係針對玻璃基板101製作至即將進行陽極接合之前的狀態。首先，形成將由鈉鈣玻璃所構成的玻璃基板101研磨加工至預定的厚度而洗淨之後，藉由蝕刻等來除去最表面的加工變質層之圓板狀的玻璃基板101(S21)。其次，進行凹部形成工程(S22)，其係於玻璃基板101的接合面，藉由蝕刻或壓模等的方法在行列方向形成複數個空腔104。另外，空腔104為了確保玻璃基板101的剛性，從蓋體基板的一端到另一端直線狀地形成未形成有空腔104的街道部102及103。此街道部102或街道部103是分別對定向平面105形成垂直或形成平行。街道部102及103是未形成有空腔104的直線區域。
其次，以和上述工程同時或前後的時序來進行基底基板製作工程(S30)，其係將安裝未形成有空腔104的壓電振動片的另一方的玻璃基板之基底基板製作至即將進行極接合之前的狀態。首先，形成將鈉鈣玻璃研磨加工至預定的厚度而洗淨之後，藉由蝕刻等來除去最表面的加工變質層之圓板狀的基底基板用晶圓(S31)。其次，進行貫通電極形成工程(S32)，其係於基底基板用晶圓形成複數個用以連接壓電振動片與外部端子電極之一對的貫通電極。此時，與玻璃基板101同樣，為了確保剛性，而交錯於基底基板用晶圓的玻璃基板的中心那樣街道狀地設有不形成貫通電極的非形成區域的街道部102及103。
其次，進行接合膜形成工程(S33)，其係於基底基板用晶圓的上面使導電性材料圖案化，而形成接合膜，且進行繞拉電極形成工程(S34)，且進行繞拉電極形成工程(S34)，其係形成複數個分別電性連接至各一對的貫通電極之繞拉電極。
特別是貫通電極如上述般對基底基板用晶圓的上面大致形成面一致的狀態。因此，在基底基板用晶圓的上面被圖案化的繞拉電極是之間不使產生間隙等，以對貫通電極密合的狀態連接。藉此，可使一方的繞拉電極與一方的貫通電極的導通性、及另一方的繞拉電極與另一方的貫通電極的導通性成為確實者。在此時間點完成第2晶圓製作工程。
可是就圖4而言，是在接合膜形成工程(S33)之後，進行繞拉電極形成工程(S34)的工程順序，但相反的，在繞拉電極形成工程(S34)之後，進行接合膜形成工程(S33)也無妨，或同時進行兩工程也無妨。無論哪個工程順序，皆可實現同一的作用效果。因此，即使因應所需來適當變更工程順序也無妨。
其次，進行將製作後的複數個壓電振動片分別經由繞拉電極來接合於基底基板用晶圓的上面之安裝工程(S40)。首先，在一對的繞拉電極上分別利用金線等來形成凸塊。
然後，將壓電振動片的基部載置於凸塊上之後，一邊將凸塊加熱至所定溫度，一邊將壓電振動片推至凸塊。藉此，壓電振動片會被凸塊機械性地支撐，且被形成於壓電振動片上的電極與繞拉電極會形成電性連接的狀態。
並且，若在凸塊上凸塊接合壓電振動片的電極的同時，在凸塊上凸塊接合壓電振動片的電極，則壓電振動子會在保持成與基底基板平行的狀態下被支撐。結果，壓電振動片會在從基底基板用晶圓的上面浮起的狀態下被支撐。並且，在此時間點，壓電振動片的一對的激發電極是分別對一對的貫通電極形成導通的狀態。
在壓電振動片的安裝終了後，進行疊合工程(S50)，其係對基底基板用晶圓疊合蓋體基板。具體而言，一邊將未圖示的基準標記等作為指標，一邊將兩晶圓對準於正確的位置。藉此，所被安裝的壓電振動片會形成被收容於以兩晶圓所包圍的空腔104內之狀態。
疊合工程後，進行接合工程(S60)，其係將疊合的2片晶圓放入陽極接合裝置，在真空狀態下以預定的溫度環境施加預定的電壓而陽極接合。
陽極接合是在接合膜與玻璃基板之間施加所定的電壓。於是，在接合膜與玻璃基板的界面產生電氣化學的反應，兩者會分別牢固地密合而被陽極接合。
其次，進行切斷工程(S80)，其係將被接合的晶圓體切斷成一個一個的壓電振動子，而小片化。其結果，可一次製造複數個2層構造式表面安裝型的壓電振動子，其係於被互相陽極接合的基底基板與蓋體基板之間形成的空腔104內密封壓電振動片。
然後，進行判斷是否為不良品的檢查工程(S90)。亦即，測定壓電振動片的共振頻率、共振電阻值、驅動電平特性(共振頻率及共振電阻值的激發電力依存性)等而檢查。並且，一併檢查絕緣電阻特性等。然後，進行壓電振動子的外觀檢查，檢查尺寸或品質等。在全部的檢查完了的時間點，完成壓電振動子的製造
在此，就以往的例子而言，有記載於專利文獻1的實施例所說明的圖5那樣為了減低基板的彎曲而形成溝502者被提案。然而，如圖3a及3B所示相反的若這樣的溝形成於玻璃基板全面，則會以空腔302為上側彎曲成弓狀。而且，在研磨工程中，一旦研磨表面，則基板的彎曲會更惡化。
如本發明的實施例1所示的圖那樣，藉由設置街道部102及103，此街道部102，103可達成框架(骨架)的任務，減低玻璃基板的彎曲。
[實施例2]
根據圖2a及2b說明實施例2。
在圖2a中，本發明的玻璃基板是藉由：玻璃基板部201、及安裝收納半導體晶片或晶體坯等的空腔204、以及形成於玻璃基板部201的端部的切口之定向平面205所構成。為了減低基板的彎曲，而形成有空腔204的區域的一部分會置換成未形成空腔204的街道部202及203。街道部202是與定向平面205垂直且以能夠分割複數的空腔204之方式形成複數個。街道部203是與定向平面205平行且以能夠分割複數的空腔204之方式形成複數個。街道部202及203是從玻璃基板部201的一邊的端到他端形成直線狀。並且，以對定向平面205平行及垂直的線所示的C-C切斷線及D-D切斷線是相當於後述的圖2b的C-C剖面圖及D-D剖面圖。
圖2b是表示C-C剖面圖及D-D剖面圖。在C-C剖面圖及D-D剖面圖皆是在玻璃基板部201上形成有複數的空腔204。在C-C剖面圖中部份存在未形成有空腔204的街道部202，在D-D剖面圖中也部分存在未形成有空腔204的街道部203。
又，藉由增加每一片基板所能取晶片的個數來降低成本。此時是將玻璃基板更大型化。因為此大型化，若像實施例1的街道部102及103那樣水平及垂直於定向平面105各形成1條，則基板的彎曲低減會不夠充分。
此時，如圖2a及2b所示般，藉由增加街道部203及204的條數來減低基板的彎曲。此時，空腔204之處的數量會減少。亦即，每一片基板所能取晶片的個數會變少。
街道部203及204是考量玻璃基板的大小及每一片的取數等的成本來設置最適的條數。
如此，即使在大型化的玻璃基板中，還是可藉由將街道部202及203形成網眼狀來減輕玻璃基板的彎曲。
之後的研磨工程等是與實施例1同樣的工程。
並且，有關製造複數個壓電振動子的製造方法也是按照利用圖4在實施例1所說明過的工程流程圖來進行製造。
另外，本發明並非是限於上述實施例1及實施例2的形態。非僅具有定向平面的圓形基板，亦可為四角形狀等的多角形形狀。而且，亦可採用將導電性的基板使用於基底基板，藉此來貼合玻璃基板的蓋體基板與導電性基板的手法。
並且，只在蓋體基板形成空腔104，但亦可只在基底基板形成空腔，或在蓋體基板及基底基板的雙方形成空腔。
又，街道部102、103、202、203的寬度並非一定要是空腔1個份的寬度，亦可根據各種條件來使街道部的寬度增減，或在作成複數的街道部時，使各街道部的寬度有所不同。
例如，雖未圖示，但玻璃基板中央部的街道部的寬度大，而隨著離開中心部，街道部的寬度變窄之類的構造也為本專利的意圖者。
[產業上的利用可能性]
本發明的玻璃基板是適合作為安裝、封裝半導體IC晶片、晶體坯、感測器元件等的電子裝置之構件。
101、201、301．．．玻璃基板部
102、103、202、203．．．街道部
104、204、302．．．空腔
105、205、303．．．定向平面
501．．．玻璃基板
502．．．溝
503．．．薄膜
圖1a及1b是有關本發明的實施例1的玻璃基板的概略圖。
圖2a及2b是有關本發明的實施例2的玻璃基板的概略圖。
圖3a及3b是未框架狀形成空腔時的玻璃基板的概略圖。
圖4是製造本發明的實施例的壓電振動子時的流程的流程圖。
圖5是表示以往例的玻璃基板的剖面圖。
101．．．玻璃基板部
102、103．．．街道部
104．．．空腔
105．．．定向平面

Claims (4)

  1. 一種玻璃密封型封裝的製造方法，該玻璃密封型封裝係具備：至少在一方配列有複數的空腔而形成之玻璃材所構成的蓋體基板及基底基板、及收納於上述蓋體基板與上述基底基板之間所形成的空腔之電子裝置，其特徵為：製作具有至少一部分的上述空腔的配列間隔形成比其他的上述空腔的配列間隔更廣的街道部之蓋體基板或基底基板，疊合上述蓋體基板與上述基底基板，而於上述空腔內收納電子裝置，接合上述蓋體基板與基底基板，上述街道部為了抑制上述蓋體基板或上述基底基板的彎曲而形成複數條，街道部係中央部的寬度為最廣，隨著距離離開中央部而寬度變窄。
  2. 如申請專利範圍第1項之玻璃密封型封裝的製造方法，其中，上述空腔係於上述蓋體基板或基底基板上配列成二次元狀，上述街道部係藉由在上述空腔的任意的一次元的方向形成未被配列上述空腔的預定間隔所構成。
  3. 一種玻璃基板，係於基板上配列有複數的空腔而形成的玻璃基板，其特徵為：形成有至少一部分的上述空腔的配列間隔形成比其他 的上述配列間隔更廣的街道部，上述街道部為了抑制上述玻璃基板的彎曲而形成複數條，上述街道部係中央部的寬度為最廣，隨著距離離開中央部而寬度變窄。
  4. 如申請專利範圍第3項之玻璃基板，其中，上述空腔係於成為蓋體基板的上述玻璃基板上配列成二次元狀，上述街道部係藉由在上述空腔的任意的一次元的方向形成未被配列上述空腔的預定間隔所構成。
TW099100816A 2009-02-23 2010-01-13 玻璃密封型封裝的製造方法及玻璃基板 TWI513668B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009039334 2009-02-23

Publications (2)

Publication Number Publication Date
TW201034987A TW201034987A (en) 2010-10-01
TWI513668B true TWI513668B (zh) 2015-12-21

Family

ID=42621652

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099100816A TWI513668B (zh) 2009-02-23 2010-01-13 玻璃密封型封裝的製造方法及玻璃基板

Country Status (5)

Country Link
US (1) US8656740B2 (zh)
JP (1) JP5371817B2 (zh)
KR (1) KR101629520B1 (zh)
CN (1) CN101814442B (zh)
TW (1) TWI513668B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186532A (ja) 2011-03-03 2012-09-27 Seiko Instruments Inc ウエハ、パッケージの製造方法、及び圧電振動子
JP7292077B2 (ja) 2018-07-11 2023-06-16 三菱電機株式会社 パッケージ素子の製造方法およびパッケージ素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181547A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Ind Co Ltd 水晶振動子の周波数調整方法および調整治具
US20040017004A1 (en) * 2001-08-17 2004-01-29 Takao Kasai Electronic device and production method therefor
JP2007181130A (ja) * 2005-12-28 2007-07-12 Kyocera Kinseki Corp 圧電デバイス及びその製造方法
JP2007325250A (ja) * 2006-05-01 2007-12-13 Epson Toyocom Corp 圧電振動子およびその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH655423GA3 (zh) * 1984-02-15 1986-04-30
JPH01241825A (ja) * 1988-03-24 1989-09-26 Toshiba Corp 半導体装置の製造方法
JP3405108B2 (ja) 1997-01-24 2003-05-12 株式会社村田製作所 外力計測装置およびその製造方法
JP3620302B2 (ja) 1998-09-03 2005-02-16 株式会社村田製作所 電子部品の製造方法
US6686225B2 (en) * 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US6660562B2 (en) * 2001-12-03 2003-12-09 Azimuth Industrial Co., Inc. Method and apparatus for a lead-frame air-cavity package
US6955976B2 (en) * 2002-02-01 2005-10-18 Hewlett-Packard Development Company, L.P. Method for dicing wafer stacks to provide access to interior structures
JP2004304066A (ja) * 2003-03-31 2004-10-28 Renesas Technology Corp 半導体装置の製造方法
US6879035B2 (en) * 2003-05-02 2005-04-12 Athanasios J. Syllaios Vacuum package fabrication of integrated circuit components
JP2005019667A (ja) * 2003-06-26 2005-01-20 Disco Abrasive Syst Ltd レーザ光線を利用した半導体ウエーハの分割方法
CN1670978B (zh) * 2004-02-26 2010-12-29 京瓷株式会社 电子装置的制造方法
JP2006229295A (ja) * 2005-02-15 2006-08-31 Kyocera Kinseki Corp 振動子パッケージ
JP4704792B2 (ja) 2005-04-04 2011-06-22 シャープ株式会社 薄膜付きガラス基板、その製造方法およびそれを用いた半導体装置
JP2006339896A (ja) 2005-05-31 2006-12-14 Kyocera Kinseki Corp 圧電振動子の製造方法及び圧電振動子
KR20070071965A (ko) * 2005-12-30 2007-07-04 삼성전자주식회사 실리콘 직접 접합 방법
CN101068107A (zh) * 2006-05-01 2007-11-07 爱普生拓优科梦株式会社 压电振子及其制造方法
JP4840771B2 (ja) 2006-08-29 2011-12-21 セイコーインスツル株式会社 力学量センサの製造方法
KR20090007173A (ko) * 2007-07-13 2009-01-16 삼성전자주식회사 웨이퍼 레벨 패키지, 바이오칩 키트 및 이들의 패키징 방법
JP5216290B2 (ja) * 2007-09-27 2013-06-19 日本電波工業株式会社 圧電デバイス及び圧電デバイスの製造方法
JP5134357B2 (ja) * 2007-12-20 2013-01-30 セイコーインスツル株式会社 圧電振動子の製造方法
US7622365B2 (en) * 2008-02-04 2009-11-24 Micron Technology, Inc. Wafer processing including dicing
US7859084B2 (en) * 2008-02-28 2010-12-28 Panasonic Corporation Semiconductor substrate
JP4843012B2 (ja) 2008-11-17 2011-12-21 日本電波工業株式会社 圧電デバイスとその製造方法
WO2010061470A1 (ja) 2008-11-28 2010-06-03 セイコーインスツル株式会社 ウエハおよびパッケージ製品の製造方法
JPWO2010070753A1 (ja) * 2008-12-18 2012-05-24 セイコーインスツル株式会社 ウエハおよびパッケージ製品の製造方法
JP2010186956A (ja) * 2009-02-13 2010-08-26 Seiko Instruments Inc ガラス封止型パッケージの製造方法、ガラス封止型パッケージの製造装置および発振器
JP2012186532A (ja) * 2011-03-03 2012-09-27 Seiko Instruments Inc ウエハ、パッケージの製造方法、及び圧電振動子
JP2012186729A (ja) * 2011-03-07 2012-09-27 Seiko Instruments Inc ウエハおよびパッケージ製品の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181547A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Ind Co Ltd 水晶振動子の周波数調整方法および調整治具
US20040017004A1 (en) * 2001-08-17 2004-01-29 Takao Kasai Electronic device and production method therefor
JP2007181130A (ja) * 2005-12-28 2007-07-12 Kyocera Kinseki Corp 圧電デバイス及びその製造方法
JP2007325250A (ja) * 2006-05-01 2007-12-13 Epson Toyocom Corp 圧電振動子およびその製造方法

Also Published As

Publication number Publication date
JP2010219505A (ja) 2010-09-30
KR101629520B1 (ko) 2016-06-13
CN101814442A (zh) 2010-08-25
JP5371817B2 (ja) 2013-12-18
US8656740B2 (en) 2014-02-25
KR20100096028A (ko) 2010-09-01
US20100215906A1 (en) 2010-08-26
CN101814442B (zh) 2014-11-05
TW201034987A (en) 2010-10-01

Similar Documents

Publication Publication Date Title
KR101730661B1 (ko) 관통 전극을 가진 글래스 기판의 제조 방법 및 전자 부품의 제조 방법
CN101807895A (zh) 压电振子、压电振子的制造方法以及振荡器
JP2010186956A (ja) ガラス封止型パッケージの製造方法、ガラス封止型パッケージの製造装置および発振器
JP2003110388A (ja) 圧電振動素子とその製造方法、および圧電デバイス
TWI513668B (zh) 玻璃密封型封裝的製造方法及玻璃基板
JP6112505B2 (ja) 圧電ウエハおよび圧電振動素子の製造方法
JP2012029262A (ja) 圧電振動片及びその製造方法
KR20140095003A (ko) 전자 디바이스의 제조 방법 및 전자 디바이스
KR101722268B1 (ko) 관통 전극을 갖는 글래스 기판의 제조 방법 및 전자 부품의 제조 방법
US20120228744A1 (en) Wafer and method of manufacturing package product
US9172347B2 (en) Wafer, method of manufacturing package, and piezoelectric oscillator
US20150035410A1 (en) Piezoelectric vibrating piece, method for fabricating the piezoelectric vibrating piece, piezoelectric device, and method for fabricating the piezoelectric device
JP2008199660A (ja) 圧電基板、圧電振動素子、圧電振動子、圧電発振器、圧電基板ウェハ及び圧電基板ウェハの製造方法
JP5434042B2 (ja) 水晶振動子用素子の製造方法
JP2009225220A (ja) 圧電デバイスおよびその製造方法
JP6545957B2 (ja) 水晶素子の製造方法
JP5401414B2 (ja) ウエハ、ウエハの製造方法および静電容量式加速度センサの製造方法
JP2006317182A (ja) 加速度センサ
JP6276341B2 (ja) 圧電振動素子および圧電ウエハ
JP6004957B2 (ja) 水晶振動子及びその製造方法
JP2010187268A (ja) ガラスパッケージ、圧電振動子、ガラスパッケージのマーキング方法および発振器
JP6110663B2 (ja) 水晶振動子の製造方法
JP2015186105A (ja) 圧電デバイス及び圧電デバイスの製造方法
JP2016050150A (ja) 水晶ウエハの製造方法