JP2011525055A - 半導体ダイ分離方法 - Google Patents

半導体ダイ分離方法 Download PDF

Info

Publication number
JP2011525055A
JP2011525055A JP2011514731A JP2011514731A JP2011525055A JP 2011525055 A JP2011525055 A JP 2011525055A JP 2011514731 A JP2011514731 A JP 2011514731A JP 2011514731 A JP2011514731 A JP 2011514731A JP 2011525055 A JP2011525055 A JP 2011525055A
Authority
JP
Japan
Prior art keywords
die
wafer
interconnect
cutting
streets
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011514731A
Other languages
English (en)
Inventor
コ，レイナルド
メルチャー，ディアン・アイリーン
パン，ウェイピング
ヴィラヴィセンシオ，グラント
Original Assignee
ヴァーティカル・サーキツツ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴァーティカル・サーキツツ・インコーポレーテッド filed Critical ヴァーティカル・サーキツツ・インコーポレーテッド
Publication of JP2011525055A publication Critical patent/JP2011525055A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Abstract

本発明によるウェハを2つのステージで切ることによって、ダイシフトが減少し又はかなり除去される。ある実施形態では、第1のウェハ切断プロシージャは規定のダイ厚にウェハを薄くする前に実行され、他の実施形態では、ウェハは第1のウェハ切断プロシージャを実行する前に規定のダイ厚まで薄くなる。第1のウェハ切断プロシージャは、規定のダイ厚より大きな深さに、通りの第1のセットに沿ってカットを含み、任意に、ダイ厚より少ない深さに第２のセットの通りに沿って切断することを含む。第1の切断プロシージャの結果により、ダイのストリップ又はブロックの配列を生じ、各々は複数の接続されたダイを包含し、個別にダイを単一化することよりも少ないシフトにすることができる。第２のウェハ切断プロシージャでは、ダイは、第２のセットの通りに沿って切断することにより単一化される。第1の切断プロシージャに続いて、第２の切断プロシージャの前に、ダイシフトに影響する追加的なダイ準備プロシージャを実行できる。

Description

＜関連出願についてのクロス・リファレンス＞
[0001] 本出願は、2008年6月19日に出願されたR. Co等の米国仮出願番号第61/132,708号、および、2008年11月25日に出願されたR. Co等の米国出願No.12/323,288から優先権を主張し、いずも「Semiconductor die separation method"Semiconductor die separation method（半導体ダイ分離方法）」という発明の名称であり、いずれもリファレンスとしてここに組み入れられる。
[0002] 本出願は、2008年6月19日に出願されたS. J. S. McElrea等による「Wafer level surface passivation of stackable integrated circuit chips」と題した米国特許出願No.12/142,589に関連し、それはリファレンスとしてここに組み入れられる。
[0003] 本発明は、半導体ウェハ処理に関し、特に単一化（singulated）された半導体に集積回路ダイを用意することに関する。
[0004] ダイ準備のある段階で、ウェハはダイを単一化（singulate）するために切られる。すなわち、（例えば、ダイの活性化回路領域間の「通り（streets）」に沿って、ウェハを鋸で切ることにより）ウェハは切断され、ウェハ支持部上のダイ（「ウェハ配列」）の列を形成する。単一化されたダイは、それから更なる処理のために（例えば「pick-and-place」ツールを用いて）個々に操作されることができる。
[0005] すなわち、多くのダイ準備プロシージャは、ダイ単一化の前にウェハ・レベルで実行されることができる。しかし、ダイを準備するためのいくらかの処置は、ダイ側壁への接近を必要とする。例えば、ダイエッジおよび側壁の上の電気絶縁を提供することが必要であり、ダイの相互接続のために使用されることができ、ダイエッジまたはダイ側壁を接触させることができる電気導体を有するダイの半導体ボディの短絡を妨げる。
[0006] この種の手順は、個々の単一化されたダイに実行されることができる。しかし、増加するスループットのために、ウェハ配列からダイを取り外す前にダイについてのこの種の手順を実行することは、有利でありえる。
[0007] 一般的に、単一化されたダイは、サポートにシフトすることができる。単一化されたダイは、例えば、回転できるかまたは配列に関して移動できる。そして、その結果、移されたダイは適当なレジスタにおいてもはやない。特に、ウェハの切断プロシージャ中のダイシングソーの移動により、ダイをレジスタからシフトさせることができる。
[0008] レジスタの外の（Out-of-register）ダイは、配列のダイの次の準備のためのチャレンジを提示できる。
[0009] 例えば、ダイシフトは配列のダイとのスペースの狭小化に結果としてなることができ、その結果、通りはある場所で狭くなるかまたはまっすぐでない。次のダイ準備プロシージャが通りによる切断ツールの追加的なパスを必要とする所で、ツールは追加的なパスの間、衝撃を与えることができ、移されたダイにインパクトを与えることができる。例えば、ダイを使用することは、ダイ配列の後方にフィルムを取り付けるのが望ましく、次いで、切断ツールを配列の通りに通すことによりダイ取り付けフィルムを切り、個々のフィルムバック単一化ダイの列に結果としてなる。
[0010] そして、例えば、ダイシフトは、レジスタからダイの特徴の置き換えに結果としてなることができる。次のダイ準備プロシージャがこれらの特徴の処理を必要とする所で、位置がずれる特徴は次の手順を実行するための装置に、もはやアクセスできてはならない。レジスタから外れた特徴のシフトによって、この種の手順の失敗が生じ得る。例えば、それはパターン化されたマスクまたはステンシルを使用している好ましいものまたは、例えば、相互接続エッジ末を使用するダイ上の相互接続パッドを対象にするかまたはパッドの上に横たわるパシベーション層を取り除くためのオートメーション化したツールであってもよい。
[0011] かかる例におけるダイシフトは、スループットを増やす努力を失敗させ、ダメージを受けたダイまたは失敗したプロシージャとなる。
[0012] 本発明によれば、ダイシフトは、ウェハを2つの段階に切ることによって、減少するかまたは、かなり除去される。ある実施形態では、第1のウェハ切断プロシージャは、規定のダイ厚にウェハを薄くする前に実行され、他の実施形態では、ウェハは第1のウェハ切断プロシージャを実行する前に規定のダイ厚に薄くなる。
[0013] 第1のウェハ切断プロシージャでは、切断は少なくとも規定のダイ厚と同程度の深さに、セットの通りに沿って実行され、任意に、切断は規定のダイ厚より少なく深さまで他のセットの通りに沿って実行される。第1のセットの通りに沿った切断によりダイ側壁を生じ、任意に、作られる所で、第２のセットの通りに沿った切断は部分的な側壁に結果としてなる。第1の切断プロシージャおよび薄くなっているウェハの結果は、ダイ（実施形態によってはダイのブロック）の列のアレイであり、列またはブロックは、互いから切り離され、その一方で、各々の列またはブロックの範囲内のダイは、切られないかまたはダイ厚より少ない深さに切られなかった通りのセットのウェハの切られていない部分によって、残されて接続される。ダイの列またはブロックは、主な理由として、それらが下に横たわるウェハ支持部との接触のより大きな領域を有するので、単一化されたダイがそうなるよりもシフトするために晒されなくなる。後のカットプロシージャでは、ダイが、第２のセットの通りに沿って第２のウェハ切断プロシージャを実行することにより単一化され、薄くされたウェハ配列を完全に通り抜ける。
[0014] 一つ以上のダイ準備プロシージャが、第1の切断プロシージャに続いて、実行されることができる。かかるダイ準備プロシージャは、選択されたダイエッジまたはダイ側壁への接近を必要とする。例えば、電気相互接続導線またはタブまたはトレースとの接触の際に、エッジおよび／または側壁を電気的に保護するために、相互接続ダイエッジに隣接するダイ側壁、および／または、相互接続ダイエッジに電気的に絶縁のコーティングを適用することは望ましい。したがって、このような場合には第1のウェハ切断プロシージャの間、第1のセットの通り（カットが少なくともダイ厚と同程度大きな深さに実行されるところ）は、相互接続ダイエッジを前面に持つ通りを含む。他のかかるダイ準備プロシージャは、例えばダイパッドのようなダイの特徴に関するオペレーションを含む。例えば、前に適用されたパシベーション層がダイパッドを被覆し、パッドの次の電気接続のために、電気的接点のためのパッド表面を明かすことは選択的にパッドの上のパシベーション層を取り除くのに必要である。または、例えば、次の電気接続を容易にするために、選択されたダイパッドに相互接続エッジターミナルを取り付けることは望ましい。
[0015] ある一般的な態様（ウェハ薄化の前の第１のウェハ切断プロシージャ）では、本発明は、単一化した半導体ダイを準備するための方法の特徴として以下のステップを有する：半導体チップ活性化領域が形成されるフロントサイドを備えたウェハを提供するステップであって、前記活性化領域が鋸の通りによって囲まれ、前記活性化領域が相互接続エッジにそって相互接続マージンにアレンジされた相互接続パッドを備えることを特徴とするステップと、第１のウェハ切断プロシージャを実行するステップであって、切断が、フロントサイドから、規定されたダイ厚さと少なくとも同じくらいの深さまで、第１のセットの通りに沿ってなされることを特徴とするステップと、任意に、規定のダイ厚さよりも浅い深さまで第２のセットの通りに沿って切断が実行され、その後、ダイ準備プロシージャを実行するステップと、第１のセットの通りに沿って第２のウェハ切断プロシージャを実行するステップであって、薄くされたウェハアレイを完全に貫通することを特徴とするステップとを有する。第1のウェハ切断プロシージャは、ダイエッジを画定し、少なくとも第1のウェハ切断プロシージャのダイ厚と同程度大きな深さに切断を実行することによりダイ側壁を定める。ある実施形態では、第1のセットの通りは、相互接続ダイエッジに面する通りを含み、少なくともダイ厚と同じ大きさの深さまで切断を実行することにより、相互接続エッジおよび相互接続側壁を画定する。ある実施形態では、ダイ準備プロシージャは、少なくとも相互接続エッジ上に電気絶縁を適用することを含み、ある実施形態では、ダイ準備プロシージャは少なくとも相互接続側壁上へ電気絶縁を適用することを含む。ある実施形態では、ダイ準備プロシージャは、ダイ取り付けフィルムのような電気絶縁層を、薄くされたウェハアレイのバックサイド上に適用することを含む。ある実施形態では、ダイ準備プロシージャは、ダイ取り付けフィルムを切るこを含む。ある実施形態では、ダイの活性化側が保護フィルムによって被覆され、準備プロシージャは、（ダイ相互接続パッドのような）特徴を晒すためにフィルムに開口部を形成することを含む。ある実施形態では、ダイ準備プロシージャは、例えば、相互接続の他の特徴またはバンプの大量の形成、または、相互接続パッド上の大量のコイニング、または、相互接続パッド上の電気的伝導性のタブまたはリボンの大量の形成のような、相互接続パッドの特徴を大量に処理することを含む。ある実施形態では、ダイ準備プロシージャは、例えば、相互接続パッドの他の特徴又はバンプの大量の形成、または、相互接続パッドのバンプの大量のコイニング、または、相互接続パッドの電気伝導性タブまたはリボンの大量の形成のような相互接続パッドでの特徴の大量の処理を含む。他のダイ準備プロシージャも企図される。
[0016] ある実施形態では、第1のウェハ切断プロシージャが、ダイの相互接続マージンを前面に持つ鋸の通りで、ウェハを薄くする前に実行され、ウェハは、少なくとも定められたダイ厚と同程度大きなウェハの深さに切られ、その結果、これらの通りに沿った側壁は全てのダイ厚によって完全に形成される。したがって、これらの側壁は、更なる処理に使える。ダイの相互接続マージンを前面に持たない鋸の通りでは、ウェハは、任意に（ダイ準備プロシージャを実行する前に）、ウェハの厚さの途中までだけ切断され、その結果、ダイは、ウェハ薄化プロシージャ中に完全に切断されない。ウェハのダイの相互接続マージンが、ある方向（「N−S通り」）に走る平行な通りに沿って全て配置され、薄化プロシージャにより、ダイの列の配置を生じ、各列のダイは、（「Ｅ−W通り」で）接続され、または、（「Ｅ−W通り」の部分的な切断で）部分的に接続され、列は、N−S通りによって分離される。部分的に切断されたダイの列またはブロックは、完全に単一化されたダイよりレジスタからシフト（ダイシフト）しそうにない。後のカットプロシージャは、ダイの分離（ダイ単一化）を完了させる。（明らかなように、呼称「N-S」および「Ｅ-W」は、本願明細書において、任意であり、便宜的な参照であって、ウェハの特定の方向には関係しない。）
[0017]
別の一般的な態様（ウェハ切断の前のウェハ薄化）では、本発明は、単一化した半導体ダイを準備するための方法の特徴として以下のステップを有する：単一化された半導体ダイを準備する方法であって、半導体チップの活性化領域が形成されるフロントサイドを備えたウェハを提供するステップであって、前記活性化領域が鋸の通りによって囲まれ、前記活性化領域が相互接続エッジに沿った相互接続マージンに配置された相互接続パッドを備えることを特徴とするステップであって、規定されたダイ厚さまで前記ウェハを薄くするステップと、第１のウェハ切断プロシージャを実行するステップであって、切断が、フロントサイドから、規定されたダイ厚さと少なくとも同じ深さまで第１のセットの通りに沿ってなされる（典型的には、ウェハを全て通る）ことを特徴とするステップと、任意に、切断は、規定の厚さよりも浅い深さまで第２のセットの通りに沿って実行され、その後、ダイ準備プロシージャを実行するステップと、第２のセットの通りに沿って第２のウェハ切断プロシージャを実行するステップであって、薄くされたウェハアレイを完全に貫通することを特徴とするステップとを有する。第1のウェハ切断プロシージャは、ダイエッジを画定し、少なくとも第1のウェハ切断プロシージャのダイ厚と同程度大きな深さに切断を実行することによりダイ側壁を定める（典型的にはウェハ全体を通る）。ある実施形態では、第1のセットの通りは、相互接続ダイエッジに面する通りを含み、少なくともダイ厚さと同じ深さまでの切断を実行することにより、相互接続エッジおよび相互接続側壁を画定する。ある実施形態では、ダイ準備プロシージャは、少なくとも相互接続エッジ上へ電気絶縁を適用することを含み、ある実施形態では、ダイ準備プロシージャは少なくとも相互接続側壁上へ電気絶縁を適用することを含む。ある実施形態では、ダイ準備プロシージャは、ダイ取り付けフィルムのような電気絶縁層を、薄くされたウェハアレイのバックサイド上に適用することを含む。ある実施形態では、ダイ準備プロシージャは、ダイ取り付けフィルムを切断することを含む。ある実施形態では、ダイの活性化側は、保護フィルムによってカバーされ、ダイ準備プロシージャは、（ダイ相互接続パッドのような）特徴を露出するためにフィルムに開口部を形成することを含む。ある実施形態では、ダイ準備プロシージャは、例えば、相互接続の他の特徴またはバンプの大量の形成、または、相互接続パッド上の大量のコイニング、または、相互接続パッド上の電気的伝導性のタブまたはリボンの大量の形成のような、相互接続パッドの特徴を大量に処理することを含む。他のダイ準備プロシージャも企図される。
[0018] ある実施形態では、カットの前に、ウェハがダイ厚まで薄くなる所で、ダイの相互接続マージンを前面に持つ鋸の通りで、ウェハは、薄くされたウェハを通して全体的に切断され、その結果、これらの通りに沿ったダイ側壁は全てのダイ厚を通して完全に形成される。したがって、これらの側壁は、更なる処理に使える。ダイの相互接続マージンを前面に持たない鋸の通りでは、ウェハは、任意に（ダイ準備プロシージャを実行する前に）、ウェハの厚さの途中までだけ切断され、その結果、ダイは、ウェハ薄化プロシージャ中に完全に切断されない。ウェハのダイの相互接続マージンが、ある方向（「N−S通り」）に走る平行な通りに沿って全て配置され、薄化プロシージャにより、ダイの列の配置を生じ、各列のダイは、（「Ｅ−W通り」で）接続され、または、（「Ｅ−W通り」の部分的な切断で）部分的に接続され、列は、N−S通りによって分離される。部分的に切断されたダイの列またはブロックは、完全に単一化されたダイよりレジスタからシフト（ダイシフト）しそうにない。後のカットプロシージャは、ダイの分離（ダイ単一化）を完了させる。（明らかなように、呼称「N-S」および「Ｅ-W」は、本願明細書において、任意であり、便宜的な参照であって、ウェハの特定の方向には関係しない。）
[0019] 別の態様では、本発明は、ウェハ支持部上の半導体ダイ（実施形態によってはダイのブロック）の列のアレイを特徴づけ、ダイのブロック又は列が、第１のセットの通りで分離され、各列又はブロックのダイが、第２のセットの通りのウェハ材料によって接続される。
[0020] ある実施形態では、電気的に絶縁のフィルムが、ダイ（実施形態によってはダイのブロック）の列のアレイの露出したバックサイド上に適用され、ダイは、フィルムを介して切断されることにより単一化される。例えば、カットは機械の技術（鋸切断、破壊、引き裂き）により、または、レーザー・カットまたはアブレーション、または、水ジェット切断、または、切断技術の組み合わせによって達成される。。
[0021] かかるいくつかの実施形態では、電気的に絶縁のフィルムが、ダイ取り付け接着フィルム、熱処理フィルム、又は、例えば、プリント回路基板または他のダイ又は基板に取り付けるための媒体として構成されたフィルムのような接着フィルムを含む。
[0022] 本発明の方法は、例えば、スタックされたダイアセンブリ、多数のチップ・モジュール、バイオメディカルコンポーネント、オプトエレクトロニクス装置、MEMSおよび垂直相互接続半導体アセンブリを含む様々なデバイスに関する半導体ダイを準備するのに用いることができる。例えば、装置は、建築コンピュータ、電気通信装置および消費者向けで産業エレクトロニクス装置のために使うことができる。
[0023] 別の態様では、本発明は上記のように、ダイ-to-ダイを電気的に相互接続する、多くの装置を含むアセンブリを特徴づける。
[0024] 別の態様では、本発明は、上記のように、下に横たわる回路（例えば基板または回路基板の）に、電気的に相互接続する、ダイまたはダイのスタックを含むアセンブリを特徴づける。
[0025] 本発明によるアセンブリは、建築コンピュータ、電気通信装置および消費者向けで産業エレクトロニクス装置のために使うことができる。
[0026] ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの実施形態のステージを示している概略図である。 [0027] ウェハ配列の単一化されたダイを提供するプロセスの他の実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの他の実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの他の実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの他の実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの他の実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの他の実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの他の実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの他の実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの他の実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの他の実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの他の実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの他の実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの他の実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの他の実施形態のステージを示している概略図である。 ウェハ配列の単一化されたダイを提供するプロセスの他の実施形態のステージを示している概略図である。[0028] これらの図（図１Ａ乃至図１１Ｃ）では、対応する図の（示される所で）「A」とラベルをつけたのは平面図であり、（示される所で）「B」および「C」とラベルを付けられたのは、お互いに全体に垂直な断面を示し、例えば、図１Ｂに示される断面図の方位は図１ＡのB−Ｂで示され、図１Ｃに示される断面図の方位は、図１ＡのC−Ｃで示される。また、これらの図では、（示される所で）「D」、「E」および「F」とラベルをつけた対応する図は、プロセスの他のステージで示す。 [0029] 図１２は、集積回路チップ領域を有する半導体ウェハの正面の（活性化）側の一部を示す平面図の概略図である。 [0030] 従来の方法の図１２に記載のウェハを鋸で切ることによって形成されるアレイの一部の単一化された半導体ダイを示す平面図の概略図である。 [0031] 図１３ＡにマークされたＢのアウトライン部分を示す平面図の拡大概略図である。 従来の方法の図１２に記載のウェハを鋸で切ることによって形成されるアレイの一部の単一化された半導体ダイを示す平面図の概略図である。 図１４ＡにマークされたＢのアウトライン部分を示す平面図の拡大概略図である。 [0032] 集積回路チップ領域を有する半導体ウェハの正面の（活性化）側の一部を示す平面図の概略図である。 [0033] 図１５Ａに記載のウェハに、本発明のある実施形態による第１のウェハ切断プロシージャを実行することにより形成されるウェハアレイを示す平面図の概略図である。 集積回路チップ領域を有する半導体ウェハの正面の（活性化）側の一部を示す平面図の概略図である。 図１６Ａに記載のウェハに、本発明のある実施形態による第１のウェハ切断プロシージャを実行することにより形成されるウェハアレイを示す平面図の概略図である。
[0034] 本発明の別の実施形態を例示する図面を参照して更に本発明を詳細に記載する。図面は、本発明の特徴および他の特徴および構造に対するそれらの関係を示し、図表では一定の比率になっていない。説明の明快さのために、本発明の実施形態を例示してい図面では、他の図面に示される要素に対応する要素は全て特に数え直されないが、それらは全ての図面において、全て直ちに定義可能である。また、説明を明確にするため、本発明の理解のために必要でない場合、図面中で示されない場合がある。例えば、ダイ内の回路の詳細は、省略される。
[0035] 図12に戻ると、活性化側を有するシリコン・ウェハのような、半導体ウェハ120の一部を平面図に示す。多くの集積回路チップはウェハの上に形成され、その一つは12Bに示される。鋸の通り121および123に囲まれる、チップの活性化領域120を示す。相互接続パッドは、チップ120の活性化領域の対向エッジのそばに、列において、配列され、かくして、図12（および、他の図面）の実施形態として示されるチップは周辺パッド・チップである。
[0036] 図13A、14Aは、ダイシフトを例示する通り121、123に沿って従来の方法で図12に記載のウェハを鋸で切ることから生じる一部の配列の単一化された半導体ダイを示し、それぞれ、「B」とマークされた部分は図13B、14Bにおいて拡大される。
[0037] 図13A、13Bでは、ダイ130（および、通り131間の列の他のダイ）は回転し、その結果、通り133および131に沿ったダイ側壁はもはや平行でなく、その結果、通り133および131は若干の位置で狭くなって、もはやまっすぐでない。さらに、回転されるダイ上の相互接続パッドは、切られていないウェハの同じパターンに、もはや配置されない。
[0038] 図14A、14Bでは、ダイ140（および、通り141、141’間の列の他のダイ）が（図の右に）位置がずれ、その結果、通り141は切られていないウェハでより広く、通り141’は切られていないウェハでより狭い。さらに、位置がずれたダイ上の相互接続パッドは、切られていないウェハの同じパターンに、もはや配置されない。
[0039] 図13A、13Bおよび14A、14Bで明瞭であるように、例えばダイの下にフィルムを取り付けたダイを切断するために、通りに沿って切断ツールを通す試みは、シフトしたダイに損傷を生じさせる結果になる。さらに、パッドが予想される位置にもはやないので、マスクまたはスクリーンを使用する相互接続パッドを対象にする試み、若しくは、（例えば、パッドの上の電気伝導バンプまたは塊を堆積させるかまたは上に横たわっているパシベーション層を選択的に取り除くために）オートメーション化したツールは失敗する。
[0040] 本発明によれば、ダイシフトは、減少するかまたは、ウェハを2つの段階に切ることによって、かなり除去される。図1A乃至6Bは、第1のウェハ切断プロシージャが、定められたダイ厚にウェハを薄くする前に実行される実施形態を例示し、図7A乃至11Bは、ウェハが、第1のウェハ切断プロシージャを実行する前に定められたダイ厚に薄くなる実施形態を例示する。第1のウェハ切断プロシージャでは、切断は、少なくとも定められたダイ厚と同程度大きな深さまで、セットの通りに沿って実行され、任意に、切断は、定められたダイ厚より少ない深さまで通りの他のセットに沿って実行される。第1の切断プロシージャおよびウェハ薄化の結果は、列の配列またはダイのブロックであり、列またはブロックは、互いから切り離され、その一方で、各々の列またはブロックの残りの範囲内のダイは、切られないかまたはダイ厚より少ない深さに切られた通りのセットのウェハの切られていない部分によって接続される。ダイの列またはブロックは、それらが、下に横たわるウェハ支持部との接触のより大きな領域を有するので、主に部分的に単一化されたダイよりもシフトするためにより従属しない。
[0041] 一つ以上のダイ準備プロシージャは、次いで、列の配列またはダイのブロックで実行される。その後で、ダイは、薄くされたウェハ配列を完全に通り抜けて、通りの第２のセットに沿って第２のウェハ切断プロシージャを実行することによって、単一化される。
[0042] ある例では、第1の切断プロシージャに続いて、実行されるダイ準備プロシージャは、選択されたダイエッジまたはダイ側壁への接近を必要とする。例えば、相互接続ダイエッジに、および／または、相互接続ダイエッジに隣接するダイ側壁に電気的に絶縁のコーティングを塗布することは望ましく、電気相互接続導線またはタブまたはトレースとの接触の場合には、エッジおよび／または側壁を電気的に保護する。したがって、このような場合には第1のウェハ切断プロシージャの間、通り（カットが少なくともダイ厚と同程度大きな深さで実行されるところ）の第1のセットは、相互接続ダイエッジを前面に持つ通りを含む。
[0043] ある例では、第1の切断プロシージャに続いて実行されるダイ準備プロシージャは、ダイ（例えばダイパッド）の特徴に関する動作を含む。例えば、前に適用されたパシベーション層は、ダイパッドにカバーされることができ、パッドでの次の電気接続のために、電気的接触のためにパッド表面を明かすことは選択的にパッドの上のパシベーション層を取り除くのに必要である。または、例えば、次の電気的接続を容易にするために、選択されたダイパッドに相互接続エッジ末を取り付けることは望ましい。ウェハを薄くする前い最初にウェハを切断する。
[0044] 図1Aに戻ると、活性化側を有するシリコン・ウェハのような一部の半導体ウェハ10を平面図に示す。多くの集積回路チップは、ウェハの上に形成される。鋸の通り11および13に囲まれる、チップの活性化領域12は示される。相互接続パッド18は、チップ12の活性化領域の端のそばに配列され、したがって、この図（および、本願明細書における他の図）の実施形態として示されるチップは周辺のパッド・チップである。パッドは、このように提供されるように（すなわち、オリジナルのダイパッドが、最適に配置された周辺パッドであってもよいように）ウェハに位置でき、または、ルーティング回路は、所望の周辺の相互接続場所に提供されるように、ウェハ上でパッドを接続できる。これらの図に示される実施形態では、相互接続パッド18は、各々のチップ（例えばパッド16の列18）2つの対向エッジ15に列に配列され、これらのエッジは、便宜上「相互接続エッジ」と称される。相互接続パッド18の列16が配列される相互接続エッジに隣接するダイの活性化側の領域12は、便宜上「相互接続マージン」と称される。ウェハの鋸の通りのいくらかは、相互接続エッジまたはマージンを前面に持つ。これらの図に示される実施形態では、相互接続エッジまたはマージン（例えば、通り11）を前面に持つ通りは、一方向に全て並行に走り、相互接続エッジまたはマージン（例えば、通り13）を前面に持たない通りは、第一に対して垂直な別の方向に平行に走る。相互接続エッジまたはマージンが面する通りHは、便宜上「N−S通り」と称され、他の通り13は便宜上「Ｅ−W通り」と称されることができる。呼称「N−S」および「Ｅ−W」は、本願明細書において、任意で、便利な参照であって、ウェハをいかなる特定の方位に関連付けることではない。
[0045] 図1Bおよび1Cにおいて明らかなように、ウェハ10は、ウェハ処理装置と関係するサポート19（例えば、鋸チャック）に載置され、この段階で、ウェハはサポートから向きがそれている前方側面に取り付けられる。例えば、ダイシングフレームのダイシングテープは、鋸チャックに配置され、ウェハはダイシングテープに載置されるが、テープはこの段階では必要でなく、ウェハは鋸チャックに直接配置される。図1Bおよび1Cを参照すると、提供されたようなウェハは、最終的なダイ厚みdより大きい（典型的には、何倍も大きな）厚みwを有する。
[0046] 提供されたウェハは、厚みを有し、典型的なウェハは、公称で約30milまたは約760 urnの厚さを有する。いくつかの実施形態では、完結したダイは、有することができる約20 urn乃至約250umのレンジの厚さを有し、トレンチの深さは、所望の完結したダイ厚によって決定される。例えば、ある実施形態では、完結したダイが約120um乃至約250umのレンジの「標準の」厚みを有し、または、それは約80um乃至約120umのレンジの厚さを備えて「薄く」、または、約20um乃至約80umのレンジの厚さの「極薄」であってもよい。
[0047] 取り付けられたはウェハは、ウェハが通りの第1のセットに沿って、そして、任意に、通りの第２のセットに沿って（例えば、ダイシング鋸を使用することによって）切られる第1の切断プロシージャに晒される。図2A、2B、2Cは、最終的なダイ厚みdより大きいウェハの深さsに、ウェハの前方側面に平行なトレンチ21を形成するために通り11（ここでは、N-S通り）の第1のセットに沿って、カットの結果を例示する。トレンチは側壁25により定義されるストリップを画定し、各ストリップは接続ダイ22の列を含む。この段階で、ストリップは、トレンチ21のフロアーに残っているウェハ材料により接続される。
[0048] 図3A、3B、3Cは、最終的なダイ厚より少ないウェハの深さにウェハの前方側面に平行なトレンチ33を形成するために通り13（ここでは、Ｅ-W通り）の第２のセットに沿って、（任意の）切断の結果を例示する。通りの第２のセットに沿った浅い切断の深さは、最終的なダイ厚より非常に少なくてもよく、ある実施形態では、浅い切断はほぼ0であってもよい。浅い切断は、非相互接続ダイエッジを定め、少なくとも、部分的なダイ非相互接続側壁37を定めることができる。
[0049] 第1のウェハ切断プロシージャの第1の部分および（使用される場合には）第２の部分は、いかなるオーダーでも実行され、すなわち、第２の部分は、第1の切断の前に実行され、または、第１の部分は第２の部分の前に実行され、切断が通りの他のセットに沿って完了される前に、あるセットの通りに沿った全ての切断が完了される必要があるというわけではない。
[0050] 第1の切断プロシージャのこの浅い切られた部分は、全く省略されることができる。しかし、少なくともダイエッジを画定するために浅い切断を実行することへの若干の利点があってもよく、特に、例えば、電気的絶縁コーティングが第1の切断プロシージャに続いて配列に適用され、コーティングは浅い切断により画定されるダイエッジ（および、部分的なダイ側壁上）の上（同様に、より深い切断によって確定されたダイエッジおよび側壁の上）に形成される。その後で、通りの第２のセットに沿った次の切断が行われるときに、切断エッジのコーティングのいかなる裂け目または破片は、ダイ前表面のエッジにではなく、浅いトレンチにある。
[0051] さまざまな切断深さを、特定できる。ある例では、標準のウェハは約29milの厚みを有し、50urnのダイ厚さが要求され、相互接続マージンを前面に持つ通りは約65urnの深さ（最終的なダイ厚より約15urn深い）に切られ、他の通りは公称約15urnの深さに切られ、それらの通りに沿ってダイエッジを画定する。
[0052] それから、backgrindingテープのようなサポート49は、ウェハの前方側面に適用され、ダイシングテープが以前に使われる場合、ダイシングテープはウェハのバックサイドをさらすために取り外される。それから、ウェハは、例えば、最終的なダイ厚までbackgrindingすることにより薄くなる。結果として生じる構造物は、図4A、4B、4Cに示される。この例では、N-S通りに沿ったトレンチ21がダイ厚より大きな深さに形成されるので、ウェハを薄くすることは、これらのトレンチのままになっている材料の除去に結果としてなり、その結果、側壁（ここでは、相互接続ダイ側壁）45により画定される完全に分離された平行ストリップ44の配列となり、ダイ４２の列を包含する。下に横たわるサポート49の領域41は、ディープトレンチ21によって以前に画定された側壁（ここで、相互接続ダイ側壁）45の間で、さらされる。より浅い切断（それが実行されたところさえ）は、ウェハ薄化オペレーションによってさらされるのに十分深くないため、いくつかのウェハ材料43は、通り（ここで、Ｅ−W通り）の第２のセットのままである。
[0053] 第1の切断プロシージャに続き、配列はバックテープのようなサポートに載置され、backgrindingテープは、薄くされた配列の前方側面および分離されたストリップを露出するために除去される。結果を、図5A、5B、5Cに示す。ストリップ54のバックサイド42は、サポート59に適用される。サポート59の領域51は、ストリップ54の間でさらされる。各々のストリップは、列のダイ52を含み、それは通り13のウェハ材料の残りの部分43により接続される。ダイ準備プロシージャは、配列の露出した部分で実行され、特に、様々な手順のいずれかで、ダイ（例えば相互接続パッド）の前方側面の特徴で実行され、および／または、様々な手順のいずれかで、側壁55上にまたはストリップ間の空間で実行される。たとえば、ダイが取り付けられる場合、フィルムはウェハまたは配列の後方に以前に適用されており、フィルム（これらの図では図示せず）は切断ツール（いくぶん第1の切断プロシージャで使用されるツールより狭い）をストリップ間の側壁55により画定されたスペースに通すことによって、切られることが可能である。または、たとえば、絶縁層が、ダイ準備プロシージャの一部として配列上に適用される場合、絶縁層は、ダイパッドの上に選択的に開けられ、後の電気接続のためにパッド表面を明け、ストリップ間の絶縁層は、切断ツール（いくぶん第1の切断プロシージャで使用されるツールより狭い）をストリップ間の側壁55により定義されるスペースに通すことにより除去されることができる。
[0054] 上記したように、第1の切断プロシージャ（および、図3A、3B、3Cに示される結果として生じる段階）の浅く切られた部分を、全く省略することができる。このような実施形態では、例えば、図2A、2B、2Cに示されるような通りの第1のセットに沿ってウェハを切ることから生じている配列は、次のように薄くすることができる。backgrindingテープのようなサポート49は、ウェハの前方側面に適用され、ダイシングテープは、ウェハのバックサイドをさらすために取り外される。それから、ウェハは、例えば、最終的なダイ厚までbackgrindingすることにより薄くなる。結果として生じる構造物は、図4D、4E、4Fに示される。この例では、N−S通りに沿ったトレンチ21が、ダイ厚より大きな深さに形成されたので、ウェハを薄くすることにより、これらのトレンチに残る材料の除去に結果としてなり、その結果、側壁（ここでは、相互接続ダイ側壁）415により定義される完全に分離された平行ストリップ414の配列となり、ダイ412の列を含む。下に横たわるサポート49の領域41は、ディープトレンチ21によって以前画定された、側壁（ここでは、相互接続ダイ側壁）415の間でさらされる。より浅い切断（それが実行されたところさえ）が、ウェハ薄化オペレーションによってさらされるのに十分深くないので、通り413（ここでは、Ｅ−W通り）の第２のセットは、通り抜けられない。
[0055] 薄化手順に続き、ダイシングテープのようなテープは、ウェハ配列のバックサイド上に配置される。任意に、および、いくつかの実施形態では、ダイ取り付けフィルムは、ウェハ配列の背面に配置され、次いで、テープ（ダイシングテープ）は、ダイ取り付けフィルム上に配置されるのが好ましい。backgrindテープは、次いで、薄くなって分離されたストリップの配列の前方側面をさらすために取り外される。その結果、第1の切断プロシージャの浅い切られた部分が省略され、図5D 、5E、5Fに示される。ストリップ514の後方412は、サポート59に適用される。サポート59の領域51は、ストリップ514の間でさらされる。各々のストリップは、列のダイ512を含み、それは通り13のウェハ材料413により接続される。ダイ準備プロシージャは、配列の露出した部分で実行され、特に、様々な手順のいずれかが、ダイ（例えば相互接続パッド）の前方側面の特徴上で実行され、および／または、様々な手順のいずれかが、側壁515上にまたはストリップ間のスペースで実行される。たとえば、ダイ取り付けフィルムが、ウェハまたは配列の後方に以前に適用されていた場合、フィルム（これらの図では図示せず）は切断ツール（いくぶん第1の切断プロシージャで使用されるツールより狭い）をストリップの間で側壁515により定義されるスペースに通すことによって、切られることが可能である。または、たとえば、絶縁層が、ダイ準備プロシージャの一部として配列の上に摘要される場合、絶縁層がダイパッドの上に選択的に開けられ、後の電気接続のためにパッド表面を明け、ストリップ間の絶縁層は、切断ツール（いくぶん第1の切断プロシージャで使用されるツールより狭い）をストリップ間の側壁515により定義されるスペースに通すことにより除去されることができる。
[0056] ダイ準備プロシージャの他の実施形態は、第２のウェハ切断プロシージャを実行する前に、都合よくなされ得る。これらは、例えばスクリーン印刷によって、例えばダイ相互接続パッド上のバンプの大きな形成を含み、また、相互接続パッド上のバンプ金属下の形成を含む。ダイ準備プロシージャが加熱を必要とする所で、耐熱テープは、配列を支持するために用いることができる。
[0057] その後、ダイの単一化は、第２のカット手順で完了され、ウェハはダイの間の通りの第２のセットに沿って残っているウェハ材料を除去するために通り抜けられる（配列の正面または後方からのどちらでも）。単一化されたダイの結果として生じる列は、図6A、6B、6Cに示される。ダイ62が、側壁67（ここでは、非相互接続側壁）によって、および、側壁65（ここでは、相互接続側壁）により定義される。サポート69の領域63およびサポート69の領域61は、ダイ62間の通りの第２のセットにおいて明かされる。単一化されたダイは、配列において更に処理され、または、それらは、サポートから取り除かれることができ、ピックおよび配置（pick-and-place）ツールを使用して操作されることができる。
第1のウェハ切断の前のウェハ薄化
[0058] 図7A乃至11Cは、第1のウェハ切断プロシージャを実行する前に、ウェハが、定められたダイ厚にまで薄くなる実施形態の段階を示す。段階は、ウェハのフロントサイドに適用されるbackgrindテープのようなサポート上にウェハを取り付け、所望のダイ厚さ(図7A, 7B, 7C)を薄くし、薄くされたウェハのバックサイドに適用されたダイシングテープのようなサポート上に薄くされたウェハを取り付け、薄くされたウェハ(図8A, 8B, 8C)のフロントサイドを明けるためにbackgrindingテープを除去し、第1の切断プロシージャを実行し、第1のセットの通り（ここでは、N-S通り）（図9A, 9B, 9C）においてサポート（すなわち、少なくともダイ厚さｄと同じ大きさの深さｓ１）を（わずかに）介して切断することを含み、（任意に）、ダイ厚みｄよりも少ない（よりもわずかに少ない）深さｓ２をウェハ内に切断すること（図１０A、10B、10C）を含む。この段階での結果は、通り（NS通り）の第1のセットの第1の切断プロシージャにより形成されるトレンチによって互いから切り離されるストリップの配列であり、各々のストリップは、通りの第２のセットのままになっているウェハ材料によって、取り付けられる（または部分的に取り付けられた）ダイの列を含む。
[0059] 図7A、7B、7Cは、ウェハの前方側面に適用されるbackgrindテープのようなサポート79に載置されたウェハの部分70を示し、最終的なダイ厚みdまで薄くなる。ダイ72は、鋸通り11および13に囲まれ、それは切られていないウェハ材料71、73をそれぞれ含む。薄化ウェハのバックサイドを、図7Aに示し、相互接続パッド18を含む、ダイ72の活性化側は、サポート79に直面する。
[0060] 図8A、8B、8Cは、薄くされたウェハのバックサイドに適用されるダイシングテープのようなサポート上に薄化されたウェハを取り付け、薄化されたウェハのフロントサイドを明けるためにbackgrindingテープを除去する結果を示す。
[0061] 図9A、9B、9C、10A、10Bおよび10Cは、第1のウェハ切断プロシージャの結果を示し、ウェハは、通りの第1のセットに沿って、および、任意に、通りの第２のセットに沿って（例えば、ダイシング鋸を使用することを切ることによって）切られる。図9A、9B、9Cは、少なくとも最終的なダイ厚みdと同程度大きな深さs1に対して、ウェハの前方側面の平行したトレンチ91を形成するために通り11（ここでは、N-S通り）の第1のセットに沿って切断の結果を例示する。ウェハが、最終的なダイ厚みdまで以前に薄くなったので、トレンチは、ウェハを通ってサポート79内に延びる。トレンチは、ストリップを画定し、側壁95によって画定され、各ストリップは、接続されたダイ92の列94を含む。この段階では、ストリップは、互いに切り離され、および、ダイで92は、通り13に残っているウェハ材料によって、完全に接続される。
[0062] 図10A、10B、10Cは、最終的なダイ厚みdより少ないウェハの深さs2に、ウェハの前方側面の平行したトレンチ103を形成するために通り13（ここでは、Ｅ-W通り）の第２のセットに沿って、（任意の）切断の結果を例示する。通りの第２のセットに沿った浅い切断の深さは、最終的なダイ厚より非常に少なくてもよく、ある実施形態では、浅い切断はほぼ0であってもよい。浅い切断は、ダイ102の非相互接続ダイエッジを画定し、少なくとも、ダイ非相互接続の部分的な側壁107を画定する。
[0063] 上記したように、第1のウェハ切断プロシージャは、段階的に実行され：ある（「第1の」）位相では、ウェハが、少なくともダイ厚と同程度大きな深さであり、別の（任意の「第２の」）位相では、ウェハはダイ厚より少ない深さで通りの第２のセットに沿って切断される。第1のウェハ切断プロシージャの両方の位相が実行される所で、それらは、いかなるオーダーでも実行され、すなわち、任意の第２の位相は、第1の位相の前に実行されることができ、または、第1の位相は、任意の第２の位相の前に実行されてもよく、切断が通りの他のセットに沿って完了される前に、あるセットの通りに沿った全ての切断が完了される必要があるというわけではない。そして、上記したように、第２の位相を、省略できる。
[0064] より浅いトレンチを形成する任意の切断が実行されるのであるにせよ、上記した様に、ダイ準備プロシージャは、配列の露出した部分で実行され、特に、例えば、様々な手順のいずれかが、ダイ（例えば相互接続パッド）の前方側面の特徴上で実行され、および／または、様々な手順のいずれかが側壁上にまたはストリップ間のスペースにおいて実行されうる。実施形態は、上で挙げられる。
[0065] ダイ準備プロシージャに続いて、ダイは少なくとも通り（ここでは、Ｅ-W通り）（図11A、11B、11C）の第２のセットのダイ厚みdと同程度大きな深さs3に、ウェハを通した切断によって単一化されることができる。ウェハが最終的なダイ厚みdまで以前に薄くなっているので、トレンチは、ウェハを通って又は113で示すように、サポート79内に延びる。単一化されたダイ112は、配列において、更に処理されることができ、または、それらはサポートから取り除かれることができ、ピックおよび配置（pick-and-place）ツールを使用して操作されることができる。
[0066] 前述の実施形態では、ダイが、活性化領域の2つの対向エッジのそばの列に配列される相互接続パッドを有し、すなわち、各々のダイが、2つの対向する相互接続エッジを有する。他の実施形態では、ダイは1つの辺だけのそばに配列される相互接続パッドを有することができ、すなわち、各々のダイは1つの相互接続エッジだけを備えることができる。または、さらに他の実施形態では、ダイは2つの隣接した辺のそばに配列される相互接続パッドを有することができ、すなわち、各々のダイはダイの角で合う2つの相互接続エッジを備えることができる。パッドは、提供される（すなわち、最初のダイパッドは、最適に配置された周辺パッドであってもよい）ように、このようにウェハに位置でき、または、ルーティング回路は、所望の周辺の相互接続場所に提供されるように、ウェハ上のパッドを接続できる。
[0067] 図15Aは、各々のダイが1つの相互接続エッジを備えているウェハの部分150を示す。ダイの活性化領域は、一方向へ平行な鋸の通り151、151’に囲まれ、且つ、第１のものと垂直な別の方向に平行に走る鋸の通り153によって囲まれる。通り151、151’は、便宜のために「N−S通り」と称し、通り153は便宜のために「Ｅ−W通り」と称される。相互接続パッド158は、各々のダイ152の活性化領域の端に沿って、列156に配列され、相互接続155を画定し、パッド158’の相互接続は、各々のダイ152の活性化領域の端に沿って列156’に配列され、相互接続エッジ155’を画定する。この例では、隣接したダイ152、152’のそれぞれの相互接続エッジは、反対方向に面し、したがって、通り151’は、相互接続エッジ155’によって、両側に面し、通り151および153は非相互接続エッジを前面に持つ。
[0068] かかる構成では、第1の切断プロシージャは、通り151’で実行され、別の平行な通り151は切断されないままにされる。前述の実施形態において使用された用語では、通り151’は、第１のセットの通りを構成し、残りの通りは、第２のセットの通りを構成する。結果を図１５Bに示す。前述の実施形態のように、第1の切断プロシージャは、最終的なダイ厚より大きい深さに、ウェハの前方側面の平行したトレンチを形成する。トレンチは、相互接続側壁159によって画定されたストリップ157を画定し、各々のストリップは2つの接続されたダイ152、１５２’を含む。実施形態では、ウェハは、第1の切断プロシージャの前に薄くされ、トレンチは、ウェハ支持部まで薄くされたウェハを通り（および、いくぶんその内部まで延び）、第1の切断手順は、完全に分離された平行のストリップの配列を生じる。ある実施形態では、第1の切断プロシージャは、ウェハ薄化に先行し、薄くした結果が、完全に分離された平行ストリップ157の配列である。2つの被接続ダイを含むストリップは、1つの列の被接続ダイだけを含むストリップより広く、したがって、それらは、より大きなサポートとの接触領域を有する。サポートとの接触のより大きな領域を有するストリップは、配列上の次の動作の間、シフトしそうになくてもよい。
[0069] 第1の切断プロシージャはこの段階で終了していてもよく、または、前述の実施形態のように、より浅い切断がいくつかまたは残りの通りの全てに沿って任意になされてもよい。ダイ単一化は、残りの通りに沿って残っているウェハ材料を除去するために、第２のカット手順を実行することで生じる。
[0070] 図16Aは、各々のダイが、2つの隣接した相互接続エッジ、すなわち、ダイの角で各々のダイに合う2つのエッジを備えているウェハの部分160を示す。ダイの活性化領域は、ある方向に平行に走る鋸の通り161、161’によって囲まれ、且つ、第１のものに垂直な、別の方向に平行に走る鋸の通り163、163’によって囲まれる。通り161、161’は、便宜のために「N−S通り」と称し、通り163、163’は便宜のために「Ｅ−W通り」と称する。相互接続パッド168は、各々のダイ162、162’の活性化領域の端に沿って列166に配列される、相互接続エッジ165を画定し、同様に、相互接続パッドが、各々のダイ162、162’の活性化領域の端に沿って列166’に配列され、相互接続エッジ165’を画定する。相互接続パッド178は、各々のダイ162、162’の活性化領域の端に沿って列176に配列され、相互接続エッジ175を画定し、同様に、相互接続パッドが、各々のダイ162”、162'"の活性化領域の端に沿って列176’に配列され、相互接続エッジ175’を画定する。図に実例を示すように、各々のダイは、N−S通り161’に面している相互接続エッジを備え、相互接続エッジはＥ−W通り163’に面している。この例では、隣接したダイ162、162’のそれぞれの相互接続エッジ165、165’は、反対方向に面し、隣接したダイ162、162”のそれぞれの相互接続エッジ175、175’は、反対方向に面し、従って、通り161、163’は、相互接続エッジによって両側に面し、通り161および163は、非相互接続エッジを前面に持つ。
[0071] この構成では、第1の切断プロシージャは、通り161’、163’において実行され、別の平行な通り、それぞれ161、163は、切断されないままにされるかまたは部分的に切断されるだけである。前述の実施形態において使用される用語では、通り161’、163’は、第1のセットの通りを構成し、残りの通りは、第２のセットの通りを構成する。結果は図16Bに示される。前述の実施形態のように、第1の切断プロシージャは、最終的なダイ厚より大きい深さに、ウェハの前方側面の垂直な方向に平行なトレンチを形成する。トレンチは、相互接続側壁165, 165'および175, 175'によって画定されるブロック１６７を画定し、各ブロックは４つの接続されたダイ162、162'、162"、162'"を包含する。ある実施形態では、ウェハは、第1の切断プロシージャの前に薄くなり、トレンチは薄くなったウェハをウェハ支持部まで通過し（そして、幾分その中に延び）、第1の切断手順は、完全に分離されたブロックの配列を生じる。ある実施形態では、第1の切断プロシージャは、ウェハ薄化に先行し、薄くなった結果が、完全に分離されたブロック167の配列である。4つの被接続ダイを含むブロックは、単一のダイより大きなサポートとの接触の領域を有し、サポートとの接触のより大きな領域を有するブロックは配列上の次の動作の間、シフトしそうになくてもよい。
[0072] 第1の切断プロシージャはこの段階で終了していてもよく、または、前述の実施形態のように、より浅い切断がいくつかまたは残りの通りの全てに沿って任意になされてもよい。ダイ単一化は、残りの通りに沿って残っているウェハ材料を除去するために、第２のカット手順を実行することから生じる。
実施形態：ウェハ薄化の前の第１のウエハ切断；被覆されたダイ表面およびダイ取り付けフィルム
[0073] 次の実施形態は、ダイ分離プロセスにおけるステップを詳細に例示し、少なくともいくつかのダイ表面は、電気的絶縁の重合体コーティングを有し、ダイはダイ取り付けフィルムで提供される。
[0074] プロセスは、鋸の通りに囲まれた活性化ダイ領域を画定する半導体回路を含む半導体ウェハで始まる。各々の活性化ダイ領域は、少なくとも一つのエッジ（「相互接続エッジ」）に沿って相互接続パッドがある。パッドはファブ（fab）から提供されるようなウェハに位置決めされることができ、または、リルーティング回路（rerouting circuitry）が、一つ以上の相互接続エッジに沿ってある相互接続パッドにオリジナルのダイパッドを接続するように提供されるウェハの上に形成され得る。例えば、提供されたようなウェハのダイは、センターパッドダイであってよい。または、提供されるようなウェハのダイがは、周辺パッドダイであってよく、パッドは、用途のために適切に配置されていなくても良く、パッドは、所望の相互接続エッジに配置されていなくてもよく、または、パッドは所望の相互接続技術のために一緒に近くにあってもよい。
[0075] ウェハは、次いで、第1の切断プロシージャを受ける。上で概説したように、第1の切断プロシージャは、第1の部分を含み、切断は、少なくとも最終的なダイ厚と同程度大きな深さに対するウェハの前方側面から、相互接続ダイエッジを前面に持つ通りの第1のセットでなされる。切断パラメータ、特に切断幅および切断深さを選択する際に気をつけることは有効である。
[0076] 通常、鋸切り溝は、通りの幅より狭くなければならない。切断幅は、プロセスパラメータでり、結果として生じるダイエッジの近くにダイパッドを有することは望ましく、切断は可能な限り広くなされなければならないが、切断がダイエッジでダイ封止にダメージを与えるほど広くはない。通りの幅は、仕様で、または、直接測定により決定され、より狭い鋸のブレードによって1つの標準のルールに従って選ばれ、ブレード幅は、通りの幅未満の約35urnであるのが好ましく、少なくとも通りの幅の半分と等しく、通常は大きいのが好ましい。例えば、80umの通りの幅に関して、切断幅が少なくとも40um且つ50um未満を提供するブレードが選択され、40-50umのレンジ（公称幅45um）の切断幅を提供する「DF」ブレードは、この要求に適する。
[0077] 上記したように、次のウェハ薄化が、被接続ダイのブロックまたはストリップを完全に分離するように、通りの第1のセットの切断から生じるトレンチは、十分に深くなければならず、すなわち、切断深さは、少なくとも最終的なダイ厚と同程度大きくなければならない。従来の「研削前のダイシング（dice-before-grind）」ダイ単一化プロセスでは、切断は最終的なダイ厚より約50um深い深さになされるのが典型的であり、すなわち、50um厚のダイに関して、切断は、ウェハにおいて約100umの深さまでなされる（50um「オーバーカット」）。この種の在来の切断に関して、トレンチが遭遇されたあと、backgrindingが、ウェハの50umと同じだけ続く。backgrindingツールは、薄化プロシージャ中、ウェハに対して応力を強いて、backgrinding中、トレンチ（またはそれらの一部）が遭遇するとすぐに、これらの応力は、配置から外れたダイのブロックの結果として生じる分離されたストリップを強制する傾向がある。したがって、全てのトレンチが遭遇したあと、離れた接地点でなければならないウェハ材料の量を制限するために、backgrindingしている時間を、全てのストリップまたはブロックの全てのトレンチおよび影響分離に遭遇することを必要とする最低限の近くで制限するために有利でもよい。これは、すなわち、オーバーカットを制限することによって、切断深さを最終的なダイ厚の近くで制限することによって、本発明を達成することができる。backgrindingした後のウェハの厚み、および、実際の切断のいかなる変化にも対応するために、切断深さは、少ない量だけ最終的なダイ厚を上回るべきである。これは、ダイシング鋸が、ダイ厚より僅かに深い（例えば15urn）目標深さに切るようにプログラムすることにより達成される。例えば、約50urnの所望のダイ厚に関し、鋸は、約65urn（15urnオーバーカット）の深さまで切断するようにセットされる。
[0078] 切断高さは、様々な方法のいずれかにインデックスを付けられ得る。従来の方法では、鋸は切断テーブルより上で指定された高さに切断するようにセットされる。切断高さは、ウェハ＋ダイシングテープの全体の厚さから所望の切断深さを減ずることで決定される。それから、鋸は、切断高さに切断するようにセットされる。例えば、従来の方法で、ウェハは約760urnの厚みを有し、約110urnの厚みを有するダイシングテープに載置され、ウェハ＋テープの総厚さは870umであり、所望のダイ厚さ50umおよび所望50umオーバーカットのために、ブレードの高さは、切断テーブルの上の770umにプログラムされる。切断高さが切断テーブルにインデックスを付けられるとき、典型的には50umオーバーカットが要求され、厚みのより大きなバリエーションのために補償され、15umオーバーカットは、この従来の方法を用いて確実にはなし遂げられない。
[0079] 好ましい別の方法では、切断深さは、切断テーブルからではなく、ウェハの前方側面からインデックス付けされる。この能力は、例えば、ディスコ社（日本）によって、作られるプログラム可能な鋸で提供され得る。ある方法では、ウェハは、切断テーブルに配置され、テストカットはウェハのエッジの近くでなされる。たとえば、キーエンス社（日本）によってつくられるもののような非接触装置は、装置を調整するために、テストカットの深さを計量するのに用いられる。それから、鋸は、ウェハ前側面の下で所望の深さに切るようにプログラムされる。装置は、第1の切断プロシージャの間、さまざまな間隔で（例えば、各々の通りに沿った切断の完成に続くのと同程度の頻度で）再調整するようにプログラムされることができる。
[0080] 上記したように、相互接続エッジを前面に持つ通りに沿った切断により形成されるトレンチは、ダイパッドが配列された相互接続エッジに隣接した相互接続側壁を定める。ダイ前方側面および相互接続エッジ及び側壁は、かくして、更なる処理のために使えるようにされる。
[0081] 任意に、上で概説されるように、第1の切断プロシージャの第２の部分は実行され、それは、最終的なダイ厚さ未満の深さまで、相互接続エッジを前面に持たない通りに沿って切断をすることを構成する。約15umの浅いトレンチ深さは、適切である。この手順が実行される所で、結果として生じるより浅いトレンチは非相互接続エッジ、および部分的な非相互接続側壁を画定し、それは、更なる処理に追加的に使えるようにされる。
[0082] 本発明によれば、ダイは第1の切断プロシージャによって単一化されないので、第1の切断プロシージャの前にウェハをダイシングテープに取り付ける必要はない。他方、ダイシングテープは、次の処理の間、ウェハ配列のバックサイドを保護できる。ダイシングテープが要求される場合、ウェハは、ダイシングテープに載置され、第1の切断プロシージャを実行する前に、ダイシングテープはフィルム・フレーム（例えばダイシングリング）に載置される。第1の切断プロシージャに続いて、ダイシングテープは、ウェハをフィルム・フレームから自由にするために、ウェハの外側エッジとフレームの内側エッジとの間で切断され、一方、ウェハのバックサイドのダイシングテープをそのまま残す。
[0083] 第1の切断プロシージャが終了したあと、第1の切断プロシージャによってウェハにさらされる特徴は、ダイ準備プロシージャに従属してもよい。この例では、パリレン・コーティングは、部分的に切られたウェハの全ての露出表面に適用される。
[0084] 標準のパリレン・プロセスが採用される。部分的に切られたウェハは、（例えば、酸素プラズマを使用して）プラズマ清浄され、粘着力プロモータは、表面にパリレンの良い粘着力を確実にするために適用されることができる。例えば、適切な粘着力プロモータは、さまざまな「シラン」粘着力プロモータを含み、例えば「Silquest」という名前の下で市場に出される「Silquest A-174」のようなmethacryloxyシランを含む。テープ（例えば、ダイシングテープ）により保護されるバックサイドを備えるのが好ましい部分的に切られたウェハは、パリレン室に配置され、パリレンは前方側面を含む全ての露出表面、壁およびより深いトレンチおよび壁のフロアに置かれ、（あるならば）任意のより浅いトレンチの中で側および壁に置かれる。パリレン堆積プロセスは、全ての露出表面上の全体的に均一の絶縁保護コーティングに結果としてなる。例えば、結果として生じるコーティングの厚みは、プロセス時間を制御することにより制御されることができる。パリレン・プロセスは、連続コーティング（好ましくはピンホールから自由な）を提供するために実行される。さまざまな実施形態では、さまざまなパリレン厚が使われ、例えば、約2.5urnの厚みを有するパリレンCのコーティングは十分でありえる。他の実施形態では、約10urnのコーティング厚が、使われた。
[0085] より厚いパリレン・コーティング（例えば10urn）は、パリレン堆積に続いて作られて切られる鋸によって破れる。パリレンの保護値は、ダイエッジの近くでコーティングの裂け目によって、危うくされ得る。トレンチの床の裂け目は、有害な影響を備えず、したがって、より厚いこの種のパリレン・コーティングが使われる所で、より浅いトレンチを形成するカットは有利でもよい。他方、より薄いパリレン・コーティング（例えば、2.5urn）はソーカットにより裂けていそうになく、より薄いパリレン・コーティングが使われる所で、第1の切断プロシージャの第２の相は不必要でもよい。
[0086] 上記したように、パリレン・プロセスは全ての露出表面上のパリレンの堆積に結果としてなり、パリレンプレカーサー分子は非常に薄いスペースを侵略できる。ウェハのバックサイド上のパリレンは、グラインディングホイールをローディングすることによって、次のbackgrindingプロセスと干渉する。したがって、（例えば、パリレン・プロセスが完了するまで、適所にテープを残しておくことによって）ウェハのバックサイドを保護することは有利であり、その結果、パリレンはそこで形をなさない。パリレン・プロセスが完了した後、（ある所で）ダイシングテープはウェハのバックサイドから取り外されることができる。
[0087] 一つ以上の追加的なダイ準備プロシージャを、実行できる。特に、この実施形態に記載したように、相互接続パッドが部分的に切られたウェハの全ての露出表面上のパリレン・コーティングに隠れている所で、ダイの電気相互接続がなされることになっているパッドはさらされなければならない。パッドをさらすための特に適切な技術は、レーザーアブレーションであり、これは、ダイが単一化される前に、ウェハ配列ステージで実行されるのが好ましく、その結果、ダイはシフトせず、ダイ（そして、パッド）は適切に配列される。レーザー装置は、組み立てられることができ、整列配置して、次いで、パッドからパッドへ及びダイからダイへロボットのように進められる。
[0088] ダイ準備プロシージャに続いて、ウェハ薄化プロシージャが続き、例えば、選択されたグラインディングホイール（カップ、ディスク）を用いてバックグラインディングすることにより実行される。テープをウェハの（この例では、パリレン被覆）の前方側面に適用することによって、ウェハは研磨テープに載置される。一旦、（あるものが使われたところで）ダイシングテープが取り外されると、ウェハのバックサイドはバックグラインディングするためにさらされる。
[0089] バックグラインディングするための特定のプロトコルに従うことは有利である。この例でのプロトコルは、ストリップ又はブロック、若しくは、アレイにおけるダイのシフトを最小にし、ウェハを通してストレスの伝播を最小にするために、薄化オペレーション中に、ウェハアレイおよびウェハ上のグラインディングホイールの機械的インパクトを最小にする方向を目指す。段階において薄化プロシージャを実行するのは好ましく、この例では、第1の段階は、粗いグラインディングホイール（例えば320グリット）を採用し、第２の段階は、より細かいビトリファイド・グラインディングホイール（例えばビトリファイド4800グリット）を採用し、第3の段階は、研摩用ホイールを採用する。ビトリファイド（硝子無機繊維）ホイールは、例えば、ディスコ社（日本）から入手可能である。機械のインパクトがビトリファイドホイールの使用により減少するとき、ダイのブロックまたはストリップの分離が、第２の段階の間に起こる。
[0090] この例では、ダイ取り付けフィルムは、薄くされたウェハの磨かれたバックサイドに適用される。好適なダイ取り付けフィルムは、日立（例えばFH 900）またはニットー（例えばEM 500、EM 700）から入手可能であり、例えば、フィルムは、ウェハ配列に対する信頼性が高い粘着力を確実にして、特に前方側面からの研磨テープの除去の間、ダイシフトを最小化するために（例えば、少なくとも約4時間）の間、「セット」するようにされることができる。
[0091] 一旦ダイ取り付けフィルムが十分にセットされたならば、グラインディングテープは、それを剥がすことにより除去される。従来のグラインディングテープ除去では、テープは、コーナーからコーナーに、例えば、ダイエッジに関して４５度の角度で、ダイから剥がされる。この例では、テープは、ブロック又はストリップの横道応力を最小にするために、相互接続エッジ通りに対して平行（または、ダイブロックに関して、より長い相互接続エッジに対して平行）な方向にはがすことによって除去されるのが好ましい。
[0092] それから、ダイ取り付けフィルムは、相互接続エッジを前面に持つディープトレンチに切られる。配列シフトが最小化されたので、ダイ取り付けフィルムカットは、相互接続ダイ側壁に（ある所で）パリレンフィルムまたはダイに損傷を与えることなく確信してなされ得る。このカットに関して鋸が使われるところで、相互接続側壁上でダイまたはパリレンフィルムに（ある所で）インパクトがないように、鋸は十分狭い必要がある。明らかなように、より厚いパリレンフィルムは、通りの幅のより大きな部分を占め、これはより薄い鋸を必要とする。また、ダイ取り付けフィルムカットに関するソーの制御を洗練することは有利であろう。従来のソープロシージャでは、鋸は、第1の切断のために整列配置され、その後、通りから通りまでウェハ全体にステップをつけ、特定のステップインターバル上の適当な配置を信頼する。ある改良では、各々の通りと関連す基準を使用して通りの全て又は選択されたものを切断する前に、鋸は再編成/組み替えられうる。他の改良では、多くの測定が通りで又はその中でなされ、通りに関する最適なソーパスを決定するために、データは統計的に処理される。
[0093] それから、ダイエッジを相互接続することにより面していない通りのままにするウェハ材料を通して、および、これらの通りの下のダイ取り付けフィルムを通して、全ての方法で切断することを実行し、その結果、単一化されたダイを生じる。単一化されたダイ配列は、更なる処理の準備ができており、選択および配置（pick-and- place）ツールを使用して、例えば除去することおよび配置することを含む。
[0094] 上記したように、上述したように単一化されたダイがスタックされ、ダイは、スタックされたダイアセンブリに電気的な接続を形成するためにダイからダイ（die-to-die）に電気的に接続される。上記したように、上述のように単一化されたダイのスタックまたはダイは、下に横たわる回路に電気的に接続される。明らかなように、他のダイパッド（例えば、積み重ねられたダイアセンブリ）に接続していることになっているか、または、下に横たわる回路上のサイトを結合することになっているそれぞれのダイ上のさまざまなパッドは、電気的接点を作るためにさらされなければならない。前に形成されたパッシベーション層が接続される、パッドまたは結合サイトの上で、まだ移動されなかった所で、パッシベーションの選択的な除去は、単一化に続いて行われることができ、ダイのスタッキングに続き、または、サポート上へダイの取付けまたはダイのスタックに続く。例えば、選択されたパッドまたはサイトの上のパシベーション層の選択的な除去の適切な技術は、レーザーアブレーションを含む。
[0095] 他の実施形態は、請求項の範囲内である。

Claims (24)

  1. 単一化された半導体ダイを準備する方法であって、
    半導体チップ活性化領域が形成されるフロントサイドを備えたウェハを提供するステップであって、前記活性化領域が鋸の通りによって囲まれ、前記活性化領域が相互接続エッジにそって相互接続マージンにアレンジされた相互接続パッドを備えることを特徴とするステップと、
    第１のウェハ切断プロシージャを実行するステップであって、切断が、フロントサイドから、規定されたダイ厚さと少なくとも同じくらいの深さまで、第１のセットの通りに沿ってなされることを特徴とするステップと、
    ダイ準備プロシージャを実行するステップと、
    第１のセットの通りに沿って第２のウェハ切断プロシージャを実行するステップであって、薄くされたウェハアレイを完全に貫通することを特徴とするステップと
    を有することを特徴とする方法。
  2. 前記第１のウェハ切断プロシージャが更に、規定されたダイ厚さよりもあさい深さまで第２のセットの通りに沿って切断することを有することを特徴とする請求項１に記載の方法。
  3. 前記第１のウェハ切断プロシージャが、ダイエッジを画定し、
    前記第１のウェハ切断プロシージャにおけるダイ厚さと少なくとも同じ深さまで切断を実行するステップが、ダイ側壁を画定することを特徴とする請求項１に記載の方法。
  4. 前記第１のウェハ切断プロシージャが、ダイエッジを画定し、
    前記第１のウェハ切断プロシージャにおけるダイ厚さと少なくとも同じ深さまで切断を実行するステップが、ダイ側壁を画定することを特徴とする請求項２に記載の方法。
  5. 前記第１のセットの通りが、相互接続ダイエッジによって形成された通りを含み、前記ダイ厚さと少なくとも同じ深さまで切断を実行するステップが相互接続エッジおよび相互接続側壁を画定することを特徴とする請求項１に記載の方法。
  6. 前記準備プロシージャが、露出したウェハ表面上に電気的絶縁を提供することを含むことを特徴とする請求項１に記載の方法。
  7. 前記準備プロシージャが、少なくとも相互接続エッジ上に電気的絶縁を提供することを含むことを特徴とする請求項３に記載の方法。
  8. 前記準備プロシージャが、少なくとも相互接続側壁上に電気的絶縁を提供することを含むことを特徴とする請求項３に記載の方法。
  9. 前記規定されたダイ厚さまでウェハを薄くするステップを更に有することを特徴とする請求項１に記載の方法。
  10. 前記ウェハを薄くするステップにより、接続されたダイの別々のストリップのアレイを生じることを特徴とする請求項９に記載の方法。
  11. 前記ウェハを薄くするステップにより、接続されたダイの別々のブロックのアレイを生じることを特徴とする請求項９に記載の方法。
  12. 薄くされたウェハのバックサイド上に電気的絶縁層を適用することを更に有することを特徴とする請求項９に記載の方法。
  13. 単一化された半導体ダイを準備する方法であって、
    半導体チップの活性化領域が形成されるフロントサイドを備えたウェハを提供するステップであって、前記活性化領域が鋸の通りによって囲まれ、前記活性化領域が相互接続エッジに沿った相互接続マージンに配置された相互接続パッドを備えることを特徴とするステップであって、
    規定されたダイ厚さまで前記ウェハを薄くするステップと、
    第１のウェハ切断プロシージャを実行するステップであって、切断が、フロントサイドから、規定されたダイ厚さと少なくとも同じ深さまで第１のセットの通りに沿ってなされることを特徴とするステップと、
    ダイ準備プロシージャを実行するステップと、
    第２のセットの通りに沿って第２のウェハ切断プロシージャを実行するステップであって、薄くされたウェハアレイを完全に貫通することを特徴とするステップと
    を有することを特徴とする方法。
  14. 前記ダイ1のウェハ切断プロシージャが更に、規定されたダイ厚さよりも浅い深さまで第２のセットの通りに沿って切断することを有することを特徴とする請求項１３に記載の方法。
  15. 前記ダイ1のウェハ切断プロシージャがダイエッジを画定し、前記第1のウェハ切断プロシージャにおいてダイ厚さと少なくとも同じ深さまで切断を実行することがダイ側壁を画定することを特徴とする請求項１３に記載の方法。
  16. 前記ダイ1のウェハ切断プロシージャがダイエッジを画定し、前記第1のウェハ切断プロシージャにおいてダイ厚さと少なくとも同じ深さまで切断を実行することがダイ側壁を画定することを特徴とする請求項１４に記載の方法。
  17. 前記第1のセットの通りが、相互接続第エッジによって形成された通りを含み、前記ダイ厚さと少なくとも同じ深さまで切断を実行することが、相互接続エッジおよび相互接続側壁を画定することを特徴とする請求項１３に記載の方法。
  18. ダイ準備プロシージャが、露出されたウェハ表面上に電気的絶縁を提供することを含むことを特徴とする請求項１３に記載の方法。
  19. ダイ準備プロシージャが、少なくとも相互接続エッジ上に電気的絶縁を提供することを含むことを特徴とする請求項１７に記載の方法。
  20. ダイ準備プロシージャが、少なくとも相互接続側壁上に電気的絶縁を提供することを含むことを特徴とする請求項１７に記載の方法。
  21. 前記ダイ1のウェハ切断プロシージャを実行することにより、接続されたダイの別々のストリップのアレイを生じることを特徴とする請求項１３に記載の方法。
  22. 前記ダイ1のウェハ切断プロシージャを実行することにより、接続されたダイの別々のブロックのアレイを生じることを特徴とする請求項２１に記載の方法。
  23. 薄くされたウェハのバックサイド上に電気的絶縁層を適用するステップを更に有することを特徴とする請求項１３に記載の方法。
  24. 半導体ダイのブロック又は列のアレイであって、ダイのブロック又は列が、第１のセットの通りで分離され、各ブロック又は列のダイが、第２のセットの通りにおいてウェハ材料によって接続されていることを特徴とする半導体ダイのブロック又は列のアレイ。
JP2011514731A 2008-06-19 2009-06-15 半導体ダイ分離方法 Withdrawn JP2011525055A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US13270808P 2008-06-19 2008-06-19
US61/132,708 2008-06-19
US12/323,288 US7863159B2 (en) 2008-06-19 2008-11-25 Semiconductor die separation method
US12/323,288 2008-11-25
PCT/US2009/047389 WO2009155247A2 (en) 2008-06-19 2009-06-15 Semiconductor die separation method

Publications (1)

Publication Number Publication Date
JP2011525055A true JP2011525055A (ja) 2011-09-08

Family

ID=41430362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011514731A Withdrawn JP2011525055A (ja) 2008-06-19 2009-06-15 半導体ダイ分離方法

Country Status (5)

Country Link
US (2) US7863159B2 (ja)
JP (1) JP2011525055A (ja)
KR (1) KR101609004B1 (ja)
TW (1) TWI479553B (ja)
WO (1) WO2009155247A2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7923349B2 (en) * 2007-06-19 2011-04-12 Vertical Circuits, Inc. Wafer level surface passivation of stackable integrated circuit chips
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
CN103325764B (zh) 2008-03-12 2016-09-07 伊文萨思公司 支撑安装的电互连管芯组件
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
US8587088B2 (en) 2011-02-17 2013-11-19 Apple Inc. Side-mounted controller and methods for making the same
JP2012195388A (ja) * 2011-03-15 2012-10-11 Toshiba Corp 半導体装置の製造方法及び半導体装置
TWI450325B (zh) * 2012-03-22 2014-08-21 Alpha & Omega Semiconductor 一種支援從晶圓背面實施切割的晶片封裝方法
US8975162B2 (en) 2012-12-20 2015-03-10 Applied Materials, Inc. Wafer dicing from wafer backside
US9722138B2 (en) 2013-10-29 2017-08-01 Koninklijke Philips N.V. Separating a wafer of light emitting devices
US9773941B2 (en) 2013-10-29 2017-09-26 Koninklijke Philips N.V. Separating a wafer of light emitting devices
JP6377936B2 (ja) * 2014-04-01 2018-08-22 エイブリック株式会社 半導体ウェハ
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
JP2018074083A (ja) * 2016-11-02 2018-05-10 株式会社ディスコ ウエーハの加工方法
CN113053770B (zh) * 2021-03-15 2024-03-08 上海华力微电子有限公司 一种晶圆切割方法

Family Cites Families (212)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53147968A (en) 1977-05-30 1978-12-23 Hitachi Ltd Thick film circuit board
US4323914A (en) 1979-02-01 1982-04-06 International Business Machines Corporation Heat transfer structure for integrated circuit package
US4363076A (en) 1980-12-29 1982-12-07 Honeywell Information Systems Inc. Integrated circuit package
US4500905A (en) 1981-09-30 1985-02-19 Tokyo Shibaura Denki Kabushiki Kaisha Stacked semiconductor device with sloping sides
JPS6149432A (ja) 1984-08-18 1986-03-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
JPH063819B2 (ja) 1989-04-17 1994-01-12 セイコーエプソン株式会社 半導体装置の実装構造および実装方法
US5200362A (en) 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5334872A (en) 1990-01-29 1994-08-02 Mitsubishi Denki Kabushiki Kaisha Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad
US5311401A (en) 1991-07-09 1994-05-10 Hughes Aircraft Company Stacked chip assembly and manufacturing method therefor
US5218234A (en) 1991-12-23 1993-06-08 Motorola, Inc. Semiconductor device with controlled spread polymeric underfill
US5331591A (en) 1993-02-01 1994-07-19 At&T Bell Laboratories Electronic module including a programmable memory
FR2704690B1 (fr) 1993-04-27 1995-06-23 Thomson Csf Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions.
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US5502333A (en) 1994-03-30 1996-03-26 International Business Machines Corporation Semiconductor stack structures and fabrication/sparing methods utilizing programmable spare circuit
US5891761A (en) 1994-06-23 1999-04-06 Cubic Memory, Inc. Method for forming vertical interconnect process for silicon segments with thermally conductive epoxy preform
US6255726B1 (en) * 1994-06-23 2001-07-03 Cubic Memory, Inc. Vertical interconnect process for silicon segments with dielectric isolation
US5698895A (en) 1994-06-23 1997-12-16 Cubic Memory, Inc. Silicon segment programming method and apparatus
US6228686B1 (en) 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US5434745A (en) 1994-07-26 1995-07-18 White Microelectronics Div. Of Bowmar Instrument Corp. Stacked silicon die carrier assembly
JP3233535B2 (ja) 1994-08-15 2001-11-26 株式会社東芝 半導体装置及びその製造方法
US5616953A (en) 1994-09-01 1997-04-01 Micron Technology, Inc. Lead frame surface finish enhancement
US5619476A (en) 1994-10-21 1997-04-08 The Board Of Trustees Of The Leland Stanford Jr. Univ. Electrostatic ultrasonic transducer
US5466634A (en) 1994-12-20 1995-11-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers and fabrication methods therefore
EP0740340B1 (en) 1995-04-07 2002-06-26 Shinko Electric Industries Co. Ltd. Structure and process for mounting semiconductor chip
US5721151A (en) 1995-06-07 1998-02-24 Lsi Logic Corporation Method of fabricating a gate array integrated circuit including interconnectable macro-arrays
US5648684A (en) 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
US5691248A (en) * 1995-07-26 1997-11-25 International Business Machines Corporation Methods for precise definition of integrated circuit chip edges
US5538758A (en) 1995-10-27 1996-07-23 Specialty Coating Systems, Inc. Method and apparatus for the deposition of parylene AF4 onto semiconductor wafers
JP3527350B2 (ja) 1996-02-01 2004-05-17 株式会社ルネサステクノロジ 半導体装置
US7166495B2 (en) 1996-02-20 2007-01-23 Micron Technology, Inc. Method of fabricating a multi-die semiconductor package assembly
US5880530A (en) 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
US6784023B2 (en) 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
JP3685585B2 (ja) 1996-08-20 2005-08-17 三星電子株式会社 半導体のパッケージ構造
US6034438A (en) 1996-10-18 2000-03-07 The Regents Of The University Of California L-connect routing of die surface pads to the die edge for stacking in a 3D array
US6962829B2 (en) 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
WO1998022980A1 (fr) 1996-11-21 1998-05-28 Hitachi, Ltd. Dispositif a semi-conducteur et son procede de fabrication
US5910687A (en) 1997-01-24 1999-06-08 Chipscale, Inc. Wafer fabrication of die-bottom contacts for electronic devices
JP3779789B2 (ja) 1997-01-31 2006-05-31 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2980046B2 (ja) 1997-02-03 1999-11-22 日本電気株式会社 半導体装置の実装構造および実装方法
US5879965A (en) 1997-06-19 1999-03-09 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
US6271598B1 (en) 1997-07-29 2001-08-07 Cubic Memory, Inc. Conductive epoxy flip-chip on chip
KR100593567B1 (ko) 1997-08-21 2006-06-28 큐빅 메모리, 인코포레이티드 유전체 절연부를 갖는 실리콘 세그먼트용 수직 상호접속 프로세스
US5888850A (en) 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
US6441487B2 (en) 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6138349A (en) 1997-12-18 2000-10-31 Vlt Corporation Protective coating for an electronic device
US6624505B2 (en) * 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
JP3891678B2 (ja) 1998-03-11 2007-03-14 松下電器産業株式会社 半導体装置
US6315856B1 (en) 1998-03-19 2001-11-13 Kabushiki Kaisha Toshiba Method of mounting electronic component
DE19833713C1 (de) 1998-07-27 2000-05-04 Siemens Ag Verfahren zur Herstellung eines Verbundkörpers aus wenigstens zwei integrierten Schaltungen
JP3516592B2 (ja) * 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
US6153929A (en) 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
US6084297A (en) 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
US6175158B1 (en) 1998-09-08 2001-01-16 Lucent Technologies Inc. Interposer for recessed flip-chip package
US6303977B1 (en) * 1998-12-03 2001-10-16 Texas Instruments Incorporated Fully hermetic semiconductor chip, including sealed edge sides
US6297657B1 (en) 1999-01-11 2001-10-02 Wentworth Laboratories, Inc. Temperature compensated vertical pin probing device
JP2000269411A (ja) 1999-03-17 2000-09-29 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
EP1041624A1 (en) 1999-04-02 2000-10-04 Interuniversitair Microelektronica Centrum Vzw Method of transferring ultra-thin substrates and application of the method to the manufacture of a multilayer thin film device
US6326689B1 (en) 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
US6338980B1 (en) * 1999-08-13 2002-01-15 Citizen Watch Co., Ltd. Method for manufacturing chip-scale package and manufacturing IC chip
KR100533673B1 (ko) 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
IL133453A0 (en) * 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6621155B1 (en) 1999-12-23 2003-09-16 Rambus Inc. Integrated circuit device having stacked dies and impedance balanced transmission lines
US6376904B1 (en) 1999-12-23 2002-04-23 Rambus Inc. Redistributed bond pads in stacked integrated circuit die package
JP2001183415A (ja) 1999-12-28 2001-07-06 Molex Inc ベアチップ用ｉｃソケット
JP3879351B2 (ja) 2000-01-27 2007-02-14 セイコーエプソン株式会社 半導体チップの製造方法
DE10004941A1 (de) * 2000-02-06 2001-08-09 Reimer Offen Temperierter Probennehmer für Flüssigkeiten
JP2001223323A (ja) 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
AU5289001A (en) 2000-03-02 2001-09-12 Microchips Inc Microfabricated devices for the storage and selective exposure of chemicals and devices
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
US6956283B1 (en) 2000-05-16 2005-10-18 Peterson Kenneth A Encapsulants for protecting MEMS devices during post-packaging release etch
US6335224B1 (en) 2000-05-16 2002-01-01 Sandia Corporation Protection of microelectronic devices during packaging
US6717245B1 (en) 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
CN1278402C (zh) 2000-06-16 2006-10-04 松下电器产业株式会社 电子器件的封装方法及电子器件封装体
US6525413B1 (en) 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
JP4361670B2 (ja) 2000-08-02 2009-11-11 富士通マイクロエレクトロニクス株式会社 半導体素子積層体、半導体素子積層体の製造方法、及び半導体装置
US6593648B2 (en) 2000-08-31 2003-07-15 Seiko Epson Corporation Semiconductor device and method of making the same, circuit board and electronic equipment
JP3405456B2 (ja) 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
SG97938A1 (en) 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
US6580165B1 (en) 2000-11-16 2003-06-17 Fairchild Semiconductor Corporation Flip chip with solder pre-plated leadframe including locating holes
DE10103186B4 (de) 2001-01-24 2007-01-18 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils mit einem Halbleiter-Chip
US20020100600A1 (en) * 2001-01-26 2002-08-01 Albert Douglas M. Stackable microcircuit layer formed from a plastic encapsulated microcircuit and method of making the same
JP2002305286A (ja) 2001-02-01 2002-10-18 Mitsubishi Electric Corp 半導体モジュールおよび電子部品
US6910268B2 (en) * 2001-03-27 2005-06-28 Formfactor, Inc. Method for fabricating an IC interconnect system including an in-street integrated circuit wafer via
US7115986B2 (en) 2001-05-02 2006-10-03 Micron Technology, Inc. Flexible ball grid array chip scale packages
US6973718B2 (en) * 2001-05-30 2005-12-13 Microchips, Inc. Methods for conformal coating and sealing microchip reservoir devices
US6900528B2 (en) 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
US20030006493A1 (en) 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
JP2003023138A (ja) * 2001-07-10 2003-01-24 Toshiba Corp メモリチップ及びこれを用いたｃｏｃデバイス、並びに、これらの製造方法
KR100394808B1 (ko) 2001-07-19 2003-08-14 삼성전자주식회사 웨이퍼 레벨 적층 칩 패키지 및 그 제조 방법
US20030038353A1 (en) 2001-08-23 2003-02-27 Derderian James M. Assemblies including stacked semiconductor devices separated by discrete conductive elements therebetween, packages including the assemblies, and methods
US7518223B2 (en) 2001-08-24 2009-04-14 Micron Technology, Inc. Semiconductor devices and semiconductor device assemblies including a nonconfluent spacer layer
US20030038356A1 (en) 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US6569709B2 (en) 2001-10-15 2003-05-27 Micron Technology, Inc. Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods
US6747348B2 (en) 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices
JP2003142518A (ja) 2001-11-02 2003-05-16 Nec Electronics Corp 半導体製造装置、半導体製造方法、半導体装置及び電子装置
US6611052B2 (en) * 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
US6627509B2 (en) 2001-11-26 2003-09-30 Delaware Capital Formation, Inc. Surface flashover resistant capacitors and method for producing same
JP2003163324A (ja) 2001-11-27 2003-06-06 Nec Corp ユニット半導体装置及びその製造方法並びに３次元積層型半導体装置
US6750547B2 (en) 2001-12-26 2004-06-15 Micron Technology, Inc. Multi-substrate microelectronic packages and methods for manufacture
TW544882B (en) * 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
US7190060B1 (en) 2002-01-09 2007-03-13 Bridge Semiconductor Corporation Three-dimensional stacked semiconductor package device with bent and flat leads and method of making same
US6607941B2 (en) 2002-01-11 2003-08-19 National Semiconductor Corporation Process and structure improvements to shellcase style packaging technology
DE10202881B4 (de) * 2002-01-25 2007-09-20 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterchips mit einer Chipkantenschutzschicht, insondere für Wafer Level Packaging Chips
US6802446B2 (en) 2002-02-01 2004-10-12 Delphi Technologies, Inc. Conductive adhesive material with metallurgically-bonded conductive particles
KR100486832B1 (ko) 2002-02-06 2005-05-03 삼성전자주식회사 반도체 칩과 적층 칩 패키지 및 그 제조 방법
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
USD475981S1 (en) 2002-03-29 2003-06-17 Mitsubishi Denki Kabushiki Kaisha Integrated circuits substrate
US7340181B1 (en) * 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
US6756252B2 (en) 2002-07-17 2004-06-29 Texas Instrument Incorporated Multilayer laser trim interconnect method
US20040036170A1 (en) 2002-08-20 2004-02-26 Lee Teck Kheng Double bumping of flexible substrate for first and second level interconnects
JP4081666B2 (ja) 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7034387B2 (en) 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US6656827B1 (en) 2002-10-17 2003-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Electrical performance enhanced wafer level chip scale package with ground
US6667543B1 (en) 2002-10-29 2003-12-23 Motorola, Inc. Optical sensor package
US7268005B2 (en) 2002-10-30 2007-09-11 Finisar Corporation Apparatus and method for stacking laser bars for uniform facet coating
TWI227550B (en) 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP2004153130A (ja) 2002-10-31 2004-05-27 Olympus Corp 半導体装置及びその製造方法
JP2004158536A (ja) 2002-11-05 2004-06-03 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP4381675B2 (ja) 2002-11-21 2009-12-09 富士通株式会社 半導体装置及びその製造方法、該半導体装置に係る測定用治具
EP1570524A4 (en) * 2002-12-09 2007-07-04 Advanced Interconnect Tech Ltd HOUSING HAVING AN INTEGRATED CIRCUIT DEVICE EXPOSED
US6881610B2 (en) * 2003-01-02 2005-04-19 Intel Corporation Method and apparatus for preparing a plurality of dice in wafers
JP2004214548A (ja) 2003-01-08 2004-07-29 Mitsubishi Electric Corp 部品内蔵基板型モジュール、それを搭載した基板、部品内蔵基板型モジュールの製造方法、および部品内蔵基板型モジュールを搭載した基板の製造方法
US7035113B2 (en) 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
KR101186919B1 (ko) 2003-02-06 2012-10-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
KR100499289B1 (ko) 2003-02-07 2005-07-04 삼성전자주식회사 패턴 리드를 갖는 반도체 패키지 및 그 제조 방법
JP2004281538A (ja) 2003-03-13 2004-10-07 Seiko Epson Corp 電子装置及びその製造方法、回路基板並びに電子機器
JP3772984B2 (ja) 2003-03-13 2006-05-10 セイコーエプソン株式会社 電子装置及びその製造方法、回路基板並びに電子機器
TWI231023B (en) 2003-05-27 2005-04-11 Ind Tech Res Inst Electronic packaging with three-dimensional stack and assembling method thereof
WO2004109771A2 (en) 2003-06-03 2004-12-16 Casio Computer Co., Ltd. Stackable semiconductor device and method of manufacturing the same
JP2005005380A (ja) * 2003-06-10 2005-01-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3842759B2 (ja) 2003-06-12 2006-11-08 株式会社東芝 三次元実装半導体モジュール及び三次元実装半導体システム
US6972480B2 (en) * 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
TWM243783U (en) 2003-06-30 2004-09-11 Innolux Display Corp Structure of chip on glass
CN100587962C (zh) 2003-07-03 2010-02-03 泰塞拉技术匈牙利公司 用于封装集成电路器件的方法和设备
JP3718205B2 (ja) 2003-07-04 2005-11-24 松下電器産業株式会社 チップ積層型半導体装置およびその製造方法
KR20050009036A (ko) 2003-07-15 2005-01-24 삼성전자주식회사 적층 패키지 및 그 제조 방법
US20050067694A1 (en) * 2003-09-30 2005-03-31 Pon Florence R. Spacerless die stacking
SG120123A1 (en) 2003-09-30 2006-03-28 Micron Technology Inc Castellated chip-scale packages and methods for fabricating the same
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
US7064069B2 (en) * 2003-10-21 2006-06-20 Micron Technology, Inc. Substrate thinning including planarization
JP4198072B2 (ja) * 2004-01-23 2008-12-17 シャープ株式会社 半導体装置、光学装置用モジュール及び半導体装置の製造方法
TWI233170B (en) * 2004-02-05 2005-05-21 United Microelectronics Corp Ultra-thin wafer level stack packaging method and structure using thereof
DE102004008135A1 (de) 2004-02-18 2005-09-22 Infineon Technologies Ag Halbleiterbauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
JP3811160B2 (ja) * 2004-03-09 2006-08-16 株式会社東芝 半導体装置
KR100890073B1 (ko) 2004-03-23 2009-03-24 텍사스 인스트루먼츠 인코포레이티드 수직으로 적층된 반도체 장치 및 그 제조 방법
US7095105B2 (en) * 2004-03-23 2006-08-22 Texas Instruments Incorporated Vertically stacked semiconductor device
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7245021B2 (en) 2004-04-13 2007-07-17 Vertical Circuits, Inc. Micropede stacked die component assembly
US7239020B2 (en) 2004-05-06 2007-07-03 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multi-mode integrated circuit structure
US20050251031A1 (en) 2004-05-06 2005-11-10 Scimed Life Systems, Inc. Apparatus and construction for intravascular device
US7125747B2 (en) * 2004-06-23 2006-10-24 Advanced Semiconductor Engineering, Inc. Process for manufacturing leadless semiconductor packages including an electrical test in a matrix of a leadless leadframe
TWI236110B (en) 2004-06-25 2005-07-11 Advanced Semiconductor Eng Flip chip on leadframe package and method for manufacturing the same
JP2006019493A (ja) 2004-07-01 2006-01-19 Disco Abrasive Syst Ltd ウェーハの分割方法
DE102004039906A1 (de) 2004-08-18 2005-08-18 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
JP4424351B2 (ja) 2004-09-08 2010-03-03 パナソニック株式会社 立体的電子回路装置の製造方法
TWI288448B (en) 2004-09-10 2007-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same
US7566634B2 (en) * 2004-09-24 2009-07-28 Interuniversitair Microelektronica Centrum (Imec) Method for chip singulation
US8324725B2 (en) * 2004-09-27 2012-12-04 Formfactor, Inc. Stacked die module
DE102004052921A1 (de) 2004-10-29 2006-05-11 Infineon Technologies Ag Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
JP2006140294A (ja) 2004-11-11 2006-06-01 Fujitsu Ltd 半導体基板、半導体装置の製造方法及び半導体装置の試験方法
JP4613590B2 (ja) 2004-11-16 2011-01-19 セイコーエプソン株式会社 実装基板及び電子機器
KR100626618B1 (ko) 2004-12-10 2006-09-25 삼성전자주식회사 반도체 칩 적층 패키지 및 제조 방법
US20060138626A1 (en) 2004-12-29 2006-06-29 Tessera, Inc. Microelectronic packages using a ceramic substrate having a window and a conductive surface region
US7326592B2 (en) 2005-04-04 2008-02-05 Infineon Technologies Ag Stacked die package
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7208345B2 (en) 2005-05-11 2007-04-24 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising stacked chips and a corresponding semiconductor device
US20060267173A1 (en) 2005-05-26 2006-11-30 Sandisk Corporation Integrated circuit package having stacked integrated circuits and method therefor
US7351657B2 (en) * 2005-06-10 2008-04-01 Honeywell International Inc. Method and apparatus for applying external coating to grid array packages for increased reliability and performance
JP2006351793A (ja) 2005-06-15 2006-12-28 Fujitsu Ltd 半導体装置
US7196262B2 (en) 2005-06-20 2007-03-27 Solyndra, Inc. Bifacial elongated solar cell devices
KR100629498B1 (ko) 2005-07-15 2006-09-28 삼성전자주식회사 마이크로 패키지, 멀티―스택 마이크로 패키지 및 이들의제조방법
JP4731241B2 (ja) * 2005-08-02 2011-07-20 株式会社ディスコ ウエーハの分割方法
US7452743B2 (en) 2005-09-01 2008-11-18 Aptina Imaging Corporation Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level
JP2007073803A (ja) 2005-09-08 2007-03-22 Toshiba Corp 半導体装置及びその製造方法
JP4750523B2 (ja) * 2005-09-27 2011-08-17 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP2007134486A (ja) 2005-11-10 2007-05-31 Toshiba Corp 積層型半導体装置及びその製造方法
US7981726B2 (en) 2005-12-12 2011-07-19 Intel Corporation Copper plating connection for multi-die stack in substrate package
US7408243B2 (en) 2005-12-14 2008-08-05 Honeywell International Inc. High temperature package flip-chip bonding to ceramic
US20070158807A1 (en) 2005-12-29 2007-07-12 Daoqiang Lu Edge interconnects for die stacking
US20070158799A1 (en) 2005-12-29 2007-07-12 Chin-Tien Chiu Interconnected IC packages with vertical SMT pads
TWI284971B (en) 2006-01-26 2007-08-01 Siliconware Precision Industries Co Ltd Multichip stack structure
SG135074A1 (en) 2006-02-28 2007-09-28 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing such devices
US8710675B2 (en) 2006-02-21 2014-04-29 Stats Chippac Ltd. Integrated circuit package system with bonding lands
US7429521B2 (en) 2006-03-30 2008-09-30 Intel Corporation Capillary underfill of stacked wafers
US7732912B2 (en) 2006-08-11 2010-06-08 Tessera, Inc. Semiconductor chip packages and assemblies with chip carrier units
US7888185B2 (en) 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
JP2008071953A (ja) 2006-09-14 2008-03-27 Nec Electronics Corp 半導体装置
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
KR100813624B1 (ko) 2006-10-25 2008-03-17 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8154881B2 (en) 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
US7952195B2 (en) 2006-12-28 2011-05-31 Tessera, Inc. Stacked packages with bridging traces
US20080173792A1 (en) 2007-01-23 2008-07-24 Advanced Chip Engineering Technology Inc. Image sensor module and the method of the same
US20080180242A1 (en) 2007-01-29 2008-07-31 Cottingham Hugh V Micron-scale implantable transponder
US20080203566A1 (en) 2007-02-27 2008-08-28 Chao-Yuan Su Stress buffer layer for packaging process
JP2008236688A (ja) 2007-03-23 2008-10-02 Hitachi Ltd テレビ放送受信装置
US7638869B2 (en) 2007-03-28 2009-12-29 Qimonda Ag Semiconductor device
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
KR100914977B1 (ko) 2007-06-18 2009-09-02 주식회사 하이닉스반도체 스택 패키지의 제조 방법
JP5049684B2 (ja) 2007-07-20 2012-10-17 新光電気工業株式会社 積層型半導体装置及びその製造方法
JP5110995B2 (ja) 2007-07-20 2012-12-26 新光電気工業株式会社 積層型半導体装置及びその製造方法
US8461672B2 (en) 2007-07-27 2013-06-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
CN101861646B (zh) 2007-08-03 2015-03-18 泰塞拉公司 利用再生晶圆的堆叠封装
US7906853B2 (en) 2007-09-06 2011-03-15 Micron Technology, Inc. Package structure for multiple die stack
KR101614960B1 (ko) 2007-10-18 2016-04-22 인벤사스 코포레이션 반도체 다이 어셈블리 및 반도체 다이 준비 방법
KR20090059754A (ko) 2007-12-07 2009-06-11 삼성전자주식회사 표시 기판 및 표시 기판의 제조 방법
CN103325764B (zh) 2008-03-12 2016-09-07 伊文萨思公司 支撑安装的电互连管芯组件
KR101655897B1 (ko) 2008-06-16 2016-09-08 테세라, 인코포레이티드 마이크로전자 조립체 및 적층형 마이크로전자 조립체의 제조 방법
US9054097B2 (en) 2009-06-02 2015-06-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package

Also Published As

Publication number Publication date
US7863159B2 (en) 2011-01-04
WO2009155247A3 (en) 2010-03-11
KR101609004B1 (ko) 2016-04-04
KR20110038636A (ko) 2011-04-14
TWI479553B (zh) 2015-04-01
US20110101505A1 (en) 2011-05-05
US8884403B2 (en) 2014-11-11
US20090315174A1 (en) 2009-12-24
WO2009155247A2 (en) 2009-12-23
TW201013768A (en) 2010-04-01

Similar Documents

Publication Publication Date Title
US7863159B2 (en) Semiconductor die separation method
US11652083B2 (en) Processed stacked dies
CN105514038B (zh) 切割半导体晶片的方法
US7923349B2 (en) Wafer level surface passivation of stackable integrated circuit chips
KR100741864B1 (ko) 반도체장치의 제조방법
JP5028988B2 (ja) 半導体装置の製造方法
CN101517728B (zh) 电子器件及其制造方法
EP1266399B1 (en) Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
US8178421B2 (en) Method of fabricating semiconductor device
CN101609828B (zh) 半导体器件以及半导体器件的制造方法
JP2003031524A (ja) 半導体装置およびその製造方法
JP3795040B2 (ja) 半導体装置の製造方法
US20070241078A1 (en) Methods for releasably attaching support members to microfeature workpieces
JP2004055852A (ja) 半導体装置及びその製造方法
JP5271610B2 (ja) 半導体装置の製造方法
US8754532B2 (en) Semiconductor device and manufacturing method thereof
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
TW201545220A (zh) 半導體結構的製造方法
JP2020092191A (ja) デバイスチップの製造方法
JP2006173153A (ja) 半導体装置の製造方法
CN108346555A (zh) 一种半导体器件及其制作方法
US11923234B2 (en) Method for singulating chips with laterally insulated flanks
TW202242976A (zh) 層積元件晶片的製造方法
CN115881634A (zh) 层叠器件芯片的制造方法
KR20090067609A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120904