CN115881634A - 层叠器件芯片的制造方法 - Google Patents
层叠器件芯片的制造方法 Download PDFInfo
- Publication number
- CN115881634A CN115881634A CN202211141529.6A CN202211141529A CN115881634A CN 115881634 A CN115881634 A CN 115881634A CN 202211141529 A CN202211141529 A CN 202211141529A CN 115881634 A CN115881634 A CN 115881634A
- Authority
- CN
- China
- Prior art keywords
- wafer
- groove
- resin layer
- device chip
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Micromachines (AREA)
Abstract
本发明提供层叠器件芯片的制造方法,能够抑制对器件芯片彼此接合的妨碍。层叠器件芯片的制造方法包含如下的步骤:第1槽形成步骤,在第1晶片上形成第1槽;固定步骤,将第1晶片固定于支承体;第1晶片磨削步骤,使第1槽露出;第1树脂层形成步骤,形成第1树脂层;第1晶片研磨步骤,使第1树脂层露出;第2槽形成步骤,在第2晶片上形成第2槽,该第2槽在正面侧比第1槽宽且在槽底侧比正面侧窄;贴合步骤,将晶片彼此贴合;第2晶片磨削步骤,使第2槽露出;第2树脂层形成步骤,形成第2树脂层;以及分割步骤,制造层叠器件芯片。
Description
技术领域
本发明涉及将芯片层叠而制造的层叠器件芯片的制造方法。
背景技术
随着电子设备的轻薄短小化,半导体装置正在推进由图案的微细化和芯片层叠而实现的小型化。例如开发了将芯片彼此层叠并直接将电极彼此接合的直接接合(directbonding)等技术(例如参照专利文献1)。直接接合是将具有TSV电极的芯片的器件面(功能层侧的面、正面)直接重叠于要重叠的芯片的背面,因此该面按照平坦且不夹入异物的方式进行加工。
专利文献1:日本特开2003-249620号公报
虽然将具有完全相同的面积的器件面的器件芯片直接接合,在相邻的器件芯片间填充有树脂的情况下,为了使器件芯片和树脂平坦化而进行研磨,但具有弹性的树脂在研磨后会略微从器件芯片的正面(被研磨面)隆起,容易从器件芯片间探出而夹在重叠的器件芯片间,有可能妨碍直接接合。
发明内容
由此,本发明的目的在于提供层叠器件芯片的制造方法,能够抑制对器件芯片彼此接合的妨碍。
根据本发明,提供层叠器件芯片的制造方法,使用在由交叉的多条分割预定线划分的正面的多个区域内分别形成有器件的晶片来制造多个器件芯片重叠而得的层叠器件芯片,其中,该层叠器件芯片的制造方法具有如下的步骤:第1槽形成步骤,沿着第1晶片的多条分割预定线,从该第1晶片的正面形成深度超过第1器件芯片的完工厚度的第1槽;固定步骤,将该第1晶片的正面侧固定于支承体;第1晶片磨削步骤,对固定于该支承体的该第1晶片从背面侧进行磨削,使该第1槽在该第1晶片的背面侧露出;第1树脂层形成步骤,在该第1晶片的该第1槽中形成第1树脂层;第1晶片研磨步骤,对固定于该支承体的该第1晶片和该第1树脂层同时进行研磨,将该第1晶片薄化至与该第1器件芯片的完工厚度相当的厚度,使设置于该第1槽的该第1树脂层在该第1晶片的背面侧露出;第2槽形成步骤,沿着结构与该第1晶片相同的第2晶片的多条分割预定线,从该第2晶片的正面形成深度超过第2器件芯片的完工厚度的第2槽,得到该第2槽的宽度在该第2晶片的正面侧比该第1槽的宽度宽而在槽底侧比正面侧的宽度窄的槽;贴合步骤,使研磨后的该第1晶片的背面与该第2晶片的正面面对,按照将从该第1晶片的背面突出的该第1树脂层收纳于该第2晶片的该第2槽的方式将该第2晶片贴合于该第1晶片;第2晶片磨削步骤,对贴合于该第1晶片的该第2晶片从背面侧进行磨削,使该第2槽在该第2晶片的背面侧露出;第2树脂层形成步骤,在该第2晶片的该第2槽中形成第2树脂层;以及分割步骤,沿着该第1槽和该第2槽将该第1树脂层和该第2树脂层切断,制造层叠器件芯片。
优选在该第2槽形成步骤中,通过使用了等离子态的气体的等离子蚀刻加工、使用了切削刀具的切削加工或使用了激光光线的激光加工来形成该第2槽。
优选该层叠器件芯片的制造方法还具有如下的第2晶片研磨步骤:在实施了该第2树脂层形成步骤之后且在该分割步骤之前,对固定于该第1晶片的该第2晶片和该第2树脂层同时进行研磨,使该第2晶片薄至与该第2器件芯片的完工厚度相当的厚度。
本发明起到如下的效果:能够抑制对器件芯片彼此接合的妨碍。
附图说明
图1是示出作为第1实施方式的层叠器件芯片的制造方法的加工对象的晶片的一例的立体图。
图2是示意性示出图1所示的晶片的主要部分的剖视图。
图3是示出通过第1实施方式的层叠器件芯片的制造方法制造的层叠器件芯片的一例的立体图。
图4是示出第1实施方式的层叠器件芯片的制造方法的流程的流程图。
图5是示意性示出图4所示的层叠器件芯片的制造方法的第1槽形成步骤后的第1晶片的主要部分的剖视图。
图6是示意性示出图4所示的层叠器件芯片的制造方法的固定步骤后的第1晶片的主要部分的剖视图。
图7是示意性示出图4所示的层叠器件芯片的制造方法的第1晶片磨削步骤后的第1晶片的主要部分的剖视图。
图8是示意性示出图4所示的层叠器件芯片的制造方法的第1树脂层形成步骤后的第1晶片的主要部分的剖视图。
图9是示意性示出图4所示的层叠器件芯片的制造方法的第1晶片研磨步骤后的第1晶片的主要部分的剖视图。
图10是示意性示出图4所示的层叠器件芯片的制造方法的第2槽形成步骤的剖视图。
图11是示意性示出图4所示的层叠器件芯片的制造方法的第2槽形成步骤后的第2晶片的主要部分的剖视图。
图12是示意性示出图4所示的层叠器件芯片的制造方法的贴合步骤后的第1晶片和第2晶片的主要部分的剖视图。
图13是示意性示出图4所示的层叠器件芯片的制造方法的第2晶片磨削步骤后的第1晶片和第2晶片的主要部分的剖视图。
图14是示意性示出图4所示的层叠器件芯片的制造方法的第2树脂层形成步骤后的第1晶片和第2晶片的主要部分的剖视图。
图15是示意性示出图4所示的层叠器件芯片的制造方法的分割步骤后的第1晶片和第2晶片的主要部分的剖视图。
图16是示出第2实施方式的层叠器件芯片的制造方法的流程的流程图。
图17是示意性示出图16所示的层叠器件芯片的制造方法的第2晶片磨削步骤后的第1晶片和第2晶片的主要部分的剖视图。
图18是示意性示出图16所示的层叠器件芯片的制造方法的第2树脂层形成步骤后的第1晶片和第2晶片的主要部分的剖视图。
图19是示意性示出图16所示的层叠器件芯片的制造方法的第2晶片研磨步骤后的第1晶片和第2晶片的主要部分的剖视图。
图20是示意性示出图16所示的层叠器件芯片的制造方法的分割步骤后的第1晶片和第2晶片的主要部分的剖视图。
图21是示意性示出第1实施方式和第2实施方式的第1变形例的层叠器件芯片的制造方法的第2槽形成步骤的立体图。
图22是示意性示出第1实施方式和第2实施方式的第2变形例的层叠器件芯片的制造方法的第2槽形成步骤的立体图。
图23是示意性示出第1实施方式和第2实施方式的第3变形例的层叠器件芯片的制造方法的第2槽形成步骤后的第2晶片的主要部分的剖视图。
标号说明
1:晶片;1-1:第1晶片;1-2:第2晶片;3:正面;4:分割预定线;5:器件;6:背面;9:器件芯片;9-1:第1器件芯片;9-2:第2器件芯片;10、10-2:层叠器件芯片;11-1:第1树脂层;11-2:第2树脂层;12-1:完工厚度;12-2:完工厚度;13:第1槽;13-1:深度;14:第2槽;14-1:深度;14-2、14-3:宽度;20:支承体;31:等离子态的蚀刻气体(等离子态的气体);44:切削刀具;54:激光光线;101:第1槽形成步骤;102:固定步骤;103:第1晶片磨削步骤;104:第1树脂层形成步骤;105:第1晶片研磨步骤;106:第2槽形成步骤;107:贴合步骤;108:第2晶片磨削步骤;109:第2树脂层形成步骤;110:分割步骤;111:第2晶片研磨步骤。
具体实施方式
以下,参照附图对本发明的实施方式进行详细说明。本发明并不被以下实施方式所记载的内容限定。另外,在以下所记载的构成要素中包含本领域技术人员能够容易想到的内容、实质上相同的内容。另外,以下所记载的结构可以适当组合。另外,可以在不脱离本发明的主旨的范围内进行结构的各种省略、置换或变更。
[第1实施方式]
根据附图,对本发明的第1实施方式的层叠器件芯片的制造方法进行说明。图1是示出作为第1实施方式的层叠器件芯片的制造方法的加工对象的晶片的一例的立体图。图2是示意性示出图1所示的晶片的主要部分的剖视图。图3是示出通过第1实施方式的层叠器件芯片的制造方法制造的层叠器件芯片的一例的立体图。图4是示出第1实施方式的层叠器件芯片的制造方法的流程的流程图。
(晶片)
第1实施方式的层叠器件芯片的制造方法是使用图1和图2所示的晶片1制造图3所示的层叠器件芯片10的方法。在第1实施方式中,晶片1是以硅、蓝宝石或砷化镓等作为基板2的圆板状的半导体晶片或光器件晶片等。如图1所示,晶片1在由相互交叉的多条分割预定线4划分的正面3的多个区域内分别设置有器件5。
器件5例如是IC(Integrated Circuit,集成电路)或LSI(Large ScaleIntegration,大规模集成)等集成电路或各种存储器(半导体存储装置)。另外,如图2所示,晶片1具有埋设于基板2内且从正面3朝向正面3的相反侧的背面6延伸的贯通电极7。贯通电极7由具有导电性的金属形成,与器件5连接。另外,在图2中,在各器件5上分别连接一个贯通电极7,但在本发明中,也可以在各器件5上连接多个贯通电极7。
将晶片1沿着分割预定线4分割成各个图1所示的器件芯片9。在晶片1被分割成各个器件芯片9时,贯通电极7成为在正面3和背面6的区域内贯通基板2且与其他器件芯片9的器件5等连接的所谓TSV(Through-Silicon Via:硅贯通)电极。器件芯片9构成为包含基板2和器件5。另外,对器件芯片9的与晶片1相同的部分标记相同的标号并省略了说明。
(层叠器件芯片)
如图3所示,层叠器件芯片10是多个(在第1实施方式中为两个)器件芯片9重叠而构成的。除了一方的器件芯片9的正面3以外,双方的器件芯片9的侧面、另一方的器件芯片9的背面6被由树脂形成的树脂层11包覆。另外,下文将构成层叠器件芯片10的两个器件芯片9中的图3中上方的器件芯片9记为第1器件芯片9-1,下文将图3中下方的器件芯片9记为第2器件芯片9-2。
(层叠器件芯片的制造方法)
如图4所示,第1实施方式的层叠器件芯片的制造方法具有:第1槽形成步骤101、固定步骤102、第1晶片磨削步骤103、第1树脂层形成步骤104、第1晶片研磨步骤105、第2槽形成步骤106、贴合步骤107、第2晶片磨削步骤108、第2树脂层形成步骤109以及分割步骤110。
(第1槽形成步骤)
图5是示意性示出图4所示的层叠器件芯片的制造方法的第1槽形成步骤后的第1晶片的主要部分的剖视图。第1槽形成步骤101是沿着第1晶片1-1的多条分割预定线4从第1晶片1-1的正面3形成深度13-1超过第1器件芯片9-1的完工厚度12-1(图3所示)的第1槽13的步骤。
在第1槽形成步骤101中,准备上述晶片1作为第1晶片1-1,切削装置将第1晶片1-1的背面6侧吸引保持于卡盘工作台的保持面。在第1槽形成步骤101中,切削装置一边使通过主轴旋转的切削刀具和卡盘工作台沿着分割预定线4相对地移动一边使切削刀具从正面3侧切入至分割预定线4上述深度13-1,如图5所示,在各分割预定线4上形成第1槽13。另外,第1槽13的深度13-1比第1晶片1-1的厚度浅,第1槽13未到达第1晶片1-1的背面6。
另外,第1槽13的宽度13-2在第1晶片1-1的厚度方向上形成为恒定,但在本发明中,也可以形成为宽度从正面3朝向背面6慢慢变窄。另外,在本发明中,在第1槽形成步骤101中,也可以是,激光加工装置将第1晶片1-1的背面6侧吸引保持于卡盘工作台的保持面,一边使激光光线照射单元和卡盘工作台沿着分割预定线4相对地移动一边从激光光线照射单元将对于第1晶片1-1具有吸收性的波长的激光光线从正面3侧照射至分割预定线4,在各分割预定线4上形成第1槽13。
(固定步骤)
图6是示意性示出图4所示的层叠器件芯片的制造方法的固定步骤后的第1晶片的主要部分的剖视图。固定步骤102是将第1晶片1-1的正面3侧固定于板状的支承体20的步骤。在第1实施方式中,在固定步骤102中,如图6所示,将第1晶片1-1的正面3侧通过未图示的粘接剂等固定于由硬质的材料形成且直径大于或等于第1晶片1-1的支承体20。
另外,在第1实施方式中,在固定步骤102中在由硬质的材料形成的支承体20上固定第1晶片1-1的正面3侧,但在本发明中,作为支承体,也可以将具有由树脂形成的基材层和由具有粘接性的树脂形成的糊料层的具有挠性的带或无糊料层的树脂片进行热压接而将第1晶片1-1的正面3侧固定。
(第1晶片磨削步骤)
图7是示意性示出图4所示的层叠器件芯片的制造方法的第1晶片磨削步骤后的第1晶片的主要部分的剖视图。第1晶片磨削步骤103是从背面6侧对固定于支承体20的第1晶片1-1进行磨削而使第1槽13在第1晶片1-1的背面6侧露出的步骤。
在第1晶片磨削步骤103中,磨削装置隔着支承体20而将第1晶片1-1的正面3侧吸引保持于卡盘工作台的保持面。在第1晶片磨削步骤103中,磨削装置通过主轴使磨削用的磨削磨轮绕轴心旋转且使卡盘工作台绕轴心旋转,从磨削液喷嘴(未图示)提供磨削液,并且使磨削磨轮的磨削磨具与第1晶片1-1的基板2的背面6抵接,以规定的进给速度靠近卡盘工作台,利用磨削磨具对第1晶片1-1的背面6侧进行磨削。
在第1实施方式中,如图7所示,在第1晶片磨削步骤103中,如图6所示,磨削装置对第1晶片1-1的背面6侧进行磨削,直至第1晶片1-1的厚度成为比第1器件芯片9-1的完工厚度12-1厚且比第1槽13的深度13-1薄的厚度为止。在第1实施方式中,在第1晶片磨削步骤103中,磨削装置至少使第1槽13在第1晶片1-1的背面6露出。
(第1树脂层形成步骤)
图8是示意性示出图4所示的层叠器件芯片的制造方法的第1树脂层形成步骤后的第1晶片的主要部分的剖视图。第1树脂层形成步骤104是在第1晶片1-1的第1槽13中形成树脂层11(以下记为第1树脂层11-1)的步骤。
在第1树脂层形成步骤104中,向第1晶片1-1的第1槽13内提供进行了加热等而软化的树脂,并且将该树脂包覆在第1晶片1-1的背面6上,如图8所示,在第1槽13内形成第1树脂层11-1,并且利用第1树脂层11-1包覆第1晶片1-1的背面6。
(第1晶片研磨步骤)
图9是示意性示出图4所示的层叠器件芯片的制造方法的第1晶片研磨步骤后的第1晶片的主要部分的剖视图。第1晶片研磨步骤105是如下的步骤:同时对固定于支承体20的第1晶片1-1和第1树脂层11-1进行研磨,使第1晶片1-1薄至与第1器件芯片9-1的完工厚度12-1相当的厚度,使第1晶片1-1的背面6、贯通电极7和设置于第1槽13的第1树脂层11-1在第1晶片1-1的背面6侧露出。
在第1晶片研磨步骤105中,研磨装置隔着支承体20而将第1晶片1-1的正面3侧吸引保持于卡盘工作台的保持面。在第1晶片研磨步骤105中,研磨装置使绕轴心旋转的研磨垫以规定的进给速度靠近绕轴心旋转的卡盘工作台,利用研磨部件对第1晶片1-1的背面6上的第1树脂层11-1进行研磨。于是,将背面6上的第1树脂层11-1去除而使第1槽13在背面6侧露出。
在第1实施方式中,在第1晶片研磨步骤105中,如图9所示,研磨削装置将第1晶片1-1的背面6和第1槽13内的第1树脂层11-1同时研磨、薄化,直至第1晶片1-1的厚度成为第1器件芯片9-1的完工厚度12-1为止。第1晶片研磨步骤105后的第1晶片1-1在如图9所示那样未从研磨垫按压背面6侧时,第1树脂层11-1由于由树脂形成而通过复原力比背面6略微突出。
(第2槽形成步骤)
图10是示意性示出图4所示的层叠器件芯片的制造方法的第2槽形成步骤的剖视图。图11是示意性示出图4所示的层叠器件芯片的制造方法的第2槽形成步骤后的第2晶片的主要部分的剖视图。第2槽形成步骤106是如下的步骤:沿着结构与第1晶片1-1相同的第2晶片1-2的多条分割预定线4,从第2晶片1-2的正面3形成深度14-1超过第2器件芯片9-2的完工厚度12-2(图3所示)的第2槽14,得到第2槽14的宽度在第2晶片1-2的正面3侧比第1槽13的宽度13-2(图9等所示)宽而在槽底侧比正面3侧的宽度14-2窄的槽。
在第1实施方式中,在第2槽形成步骤106中,准备上述的晶片1作为结构与第1晶片1-1相同的第2晶片1-2,将第2晶片1-2的正面3侧利用水溶性树脂包覆而形成保护膜21。在第1实施方式中,在第2槽形成步骤106中,对第2晶片1-2的分割预定线4的正面3照射激光光线,将分割预定线4上的保护膜21去除,使分割预定线4的正面3露出,并且维持利用保护膜21包覆器件5的状态。此时,各分割预定线4中露出的正面3的宽度比第1槽13的宽度13-2宽。在第1实施方式中,水溶性树脂例如是聚乙烯醇(PolyVinyl Alcohol、PVA)或聚乙烯吡咯烷酮(PolyVinyl Pyrrolidone、PVP)等。水溶性树脂作为对图10所示的等离子态的蚀刻气体31具有耐性的遮蔽膜(掩模)发挥功能。
在第1实施方式中,在第2槽形成步骤106中,等离子蚀刻装置30将第2晶片1-2的背面6侧吸引保持于卡盘工作台32的保持面33。在第1实施方式中,在第2槽形成步骤106中,等离子蚀刻装置30对卡盘工作台施加能够吸引等离子态的蚀刻气体31的高频电压,并向卡盘工作台32的保持面33的上方提供等离子态的蚀刻气体31。
在第2槽形成步骤106中,从将保护膜21去除而露出的分割预定线4的正面3侧朝向背面6,通过等离子态的蚀刻气体31对基板2进行蚀刻,沿着分割预定线4在基板2上形成从正面3侧朝向背面6侧的第2槽14。在第1实施方式中,在第2槽形成步骤106中,一边对卡盘工作台32施加规定时间的能够对第2晶片1-2的基板2进行各向异性蚀刻的电压的高频电力,一边提供等离子态的蚀刻气体31,以便使第2槽14的宽度从正面3侧的宽度14-2随着朝向槽底而慢慢变窄。另外,规定时间是指第2槽14的深度14-1成为比第2晶片1-2的厚度浅且超过第2器件芯片9-2的完工厚度12-2的深度的时间。另外,除了各向异性蚀刻以外,还可以使用所谓的BOSCH工艺来形成第2槽14。
在第2槽形成步骤106中,如图11所示,向第2晶片1-2的正面3提供清洗水等而从第2晶片1-2的正面3侧去除保护膜21。这样,在第2槽形成步骤106中,通过利用了等离子态的蚀刻气体31的等离子加工而形成深度14-1超过第2器件芯片9-2的完工厚度12-2的第2槽14。另外,第2槽14形成为正面3侧的宽度14-2比第1槽13的宽度13-2宽而槽底侧的宽度14-3比正面3侧的宽度14-2窄的槽。
(贴合步骤)
图12是示意性示出图4所示的层叠器件芯片的制造方法的贴合步骤后的第1晶片和第2晶片的主要部分的剖视图。贴合步骤107是使研磨后的第1晶片1-1的背面6与第2晶片1-2的正面3面对且按照将从第1晶片1-1的背面6突出的第1树脂层11-1收纳于第2晶片1-2的第2槽14的方式将第2晶片1-2贴合于第1晶片1-1的步骤。
在贴合步骤107中,在器件5相互重叠的位置使第1晶片1-1的背面6与第2晶片1-2的正面3面对,使第1晶片1-1的背面6与第2晶片1-2的正面3重叠,并且使槽13、14相互重叠,将第1树脂层11-1收纳于第2槽14内。在贴合步骤107中,如图12所示,使第1晶片1-1的背面6与第2晶片1-2的正面3接合,将第2晶片1-2贴合于第1晶片1-1。另外,在第1实施方式中,在贴合步骤107中,将第1晶片1-1的贯通电极7接合(连接)于第2晶片1-2的器件5。
(第2晶片磨削步骤)
图13是示意性示出图4所示的层叠器件芯片的制造方法的第2晶片磨削步骤后的第1晶片和第2晶片的主要部分的剖视图。第2晶片磨削步骤108是从背面6侧对贴合于第1晶片1-1的第2晶片1-2进行磨削而使第2槽14在第2晶片1-2的背面6侧露出的步骤。
在第2晶片磨削步骤108中,磨削装置隔着支承体20而将第1晶片1-1的正面3侧吸引保持于卡盘工作台的保持面。在第2晶片磨削步骤108中,磨削装置通过主轴使磨削用的磨削磨轮绕轴心旋转且使卡盘工作台绕轴心旋转,从磨削液喷嘴(未图示)提供磨削液,同时使磨削磨轮的磨削磨具与第2晶片1-2的基板2的背面6抵接,以规定的进给速度靠近卡盘工作台,利用磨削磨具对第2晶片1-2的背面6侧进行磨削。
在第1实施方式中,在第2晶片磨削步骤108中,如图13所示,磨削装置磨削第2晶片1-2的背面6侧直至第2晶片1-2的厚度成为第2器件芯片9-2的完工厚度12-2为止。因此,在第1实施方式中,在第2晶片磨削步骤108中,磨削装置使第2槽14和贯通电极7在第2晶片1-2的背面6露出。
(第2树脂层形成步骤)
图14是示意性示出图4所示的层叠器件芯片的制造方法的第2树脂层形成步骤后的第1晶片和第2晶片的主要部分的剖视图。第2树脂层形成步骤109是在第2晶片1-2的第2槽14中形成树脂层11(以下记为第2树脂层11-2)的步骤。
在第2树脂层形成步骤109中,向第2晶片1-2的第2槽14内提供进行了加热等而软化的树脂,并且将该树脂包覆于第2晶片1-2的背面6,如图14所示,在第2槽14内形成第2树脂层11-2,并且利用第2树脂层11-2包覆第2晶片1-2的背面6。于是,通过树脂层11-1、11-2形成树脂层11。
(分割步骤)
图15是示意性示出图4所示的层叠器件芯片的制造方法的分割步骤后的第1晶片和第2晶片的主要部分的剖视图。分割步骤110是沿着第1槽13和第2槽14将第1树脂层11-1和第2树脂层11-2切断而制造层叠器件芯片10的步骤。
在分割步骤110中,切削装置隔着支承体20而将第1晶片1-1的背面6侧吸引保持于卡盘工作台的保持面。在分割步骤110中,切削装置一边使通过主轴旋转的切削刀具和卡盘工作台沿着分割预定线4相对地移动一边使切削刀具从第2晶片的背面6侧切入至槽13、14的宽度方向的中央直至到达支承体20为止。在分割步骤110中,切削装置如图15所示那样将槽13、14内的树脂层11-1、11-2切断,将晶片1-1、1-2分割成各个层叠器件芯片10,制造层叠器件芯片10。
另外,在分割步骤110中将槽13、14内的树脂层11-1、11-2切断的切削刀具的厚度比在第1槽形成步骤101中形成第1槽13的切削刀具的厚度薄。所制造的层叠器件芯片10从支承体20进行拾取。
以上说明的第1实施方式的层叠器件芯片的制造方法中,通过将与第1晶片1-1贴合的第2晶片1-2的第2槽14的宽度14-2、14-3形成为正面3侧宽,虽然存在从第1晶片1-1的背面6突出的第1树脂层11-1,该第1树脂层11-1也能够收纳于第2晶片1-2的第2槽14内。因此,第1实施方式的层叠器件芯片的制造方法中,从第1晶片1-1的背面6突出的第1树脂层11-1不会妨碍晶片1-1、1-2彼此即器件芯片9-1、9-2彼此的接合。其结果是,第1实施方式的层叠器件芯片的制造方法起到如下的效果:能够抑制对器件芯片9-1、9-2彼此接合的妨碍。
[第2实施方式]
根据附图,对本发明的第2实施方式的层叠器件芯片的制造方法进行说明。图16是示出第2实施方式的层叠器件芯片的制造方法的流程的流程图。图17是示意性示出图16所示的层叠器件芯片的制造方法的第2晶片磨削步骤后的第1晶片和第2晶片的主要部分的剖视图。图18是示意性示出图16所示的层叠器件芯片的制造方法的第2树脂层形成步骤后的第1晶片和第2晶片的主要部分的剖视图。图19是示意性示出图16所示的层叠器件芯片的制造方法的第2晶片研磨步骤后的第1晶片和第2晶片的主要部分的剖视图。图20是示意性示出图16所示的层叠器件芯片的制造方法的分割步骤后的第1晶片和第2晶片的主要部分的剖视图。另外,图16、图17、图18、图19和图20中,对与第1实施方式相同的部分标记相同的标号,并省略了说明。
如图16所示,第2实施方式的层叠器件芯片的制造方法除了以下方面与第1实施方式不同以外,与第1实施方式相同:第2实施方式的层叠器件芯片的制造方法具有如下的第2晶片研磨步骤111:在实施了第2树脂层形成步骤109之后且在分割步骤110之前同时对固定于第1晶片1-1的第2晶片1-2和第2树脂层11-2进行研磨而使第2晶片1-2薄至相当于第2器件芯片9-2的完工厚度12-2的厚度,并且,第2晶片磨削步骤108和分割步骤110与第1实施方式不同。
在第2实施方式的层叠器件芯片的制造方法的第2晶片磨削步骤108中,磨削装置隔着支承体20而将第1晶片1-1的正面3侧吸引保持于卡盘工作台的保持面。在第2实施方式中,在第2晶片磨削步骤108中,如图17所示,磨削装置对第2晶片1-2的背面6侧进行磨削,直至第2晶片1-2的厚度成为比第2器件芯片9-2的完工厚度12-2厚且比第2槽14的深度14-1薄的厚度为止。因此,在第2实施方式中,在第2晶片磨削步骤108中,磨削装置至少使第2槽14在第2晶片1-2的背面6露出。
在第2实施方式的层叠器件芯片的制造方法的第2树脂层形成步骤109中,如图18所示,与第1实施方式同样地,在第2槽14内形成第2树脂层11-2,并且利用第2树脂层11-2包覆第2晶片1-2的背面6。于是,通过树脂层11-1、11-2形成树脂层11。
在第2晶片研磨步骤111中,研磨装置隔着支承体20而将第1晶片1-1的正面3侧吸引保持于卡盘工作台的保持面。在第2晶片研磨步骤111中,研磨装置使绕轴心旋转的研磨垫以规定的进给速度靠近绕轴心旋转的卡盘工作台,利用研磨部件对第2晶片1-2的背面6上的第2树脂层11-2进行研磨。于是,将背面6上的第2树脂层11-2去除,使第2晶片1-2的背面6、贯通电极7和第2槽14在背面6侧露出。
在第2实施方式中,在第2晶片研磨步骤111中,如图19所示,研磨削装置将第2晶片1-2的背面6和第2槽14内的第2树脂层11-2同时研磨、薄化,直至第2晶片1-2的厚度成为第2器件芯片9-2的完工厚度12-2为止。
在第2实施方式中,在分割步骤110中,与第1实施方式同样地,切削装置如图20所示那样将槽13、14内的树脂层11-1、11-2切断,将晶片1-1、1-2分割成各个层叠器件芯片10-2,制造层叠器件芯片10-2。另外,层叠器件芯片10-2中,第2器件芯片9-2的背面6未被树脂层11包覆而露出。
第2实施方式的层叠器件芯片的制造方法中,将贴合于第1晶片1-1的第2晶片1-2的第2槽14的宽度14-2、14-3形成为正面3侧宽,由此虽然存在从第1晶片1-1的背面6突出的第1树脂层11-1,该第1树脂层11-1也能够收纳于第2晶片1-2的第2槽14内,因此与第1实施方式同样地,从第1晶片1-1的背面6突出的第1树脂层11-1不会妨碍晶片1-1、1-2彼此即器件芯片9-1、9-2彼此的接合。其结果是,第2实施方式的层叠器件芯片的制造方法与第1实施方式同样地起到如下的效果:能够抑制对器件芯片9-1、9-2彼此接合的妨碍。另外,也可以按照将第1晶片1-1与第2晶片1-2接合的方式在第2晶片1-2的背面6上进一步接合与第2晶片1-2的槽14同样地形成有槽的第3晶片1(与晶片1-1、1-2相同的晶片)的正面3,形成器件芯片9重叠3层以上的层叠器件芯片10。
[第1变形例]
根据附图,对本发明的第1实施方式和第2实施方式的第1变形例的层叠器件芯片的制造方法进行说明。图21是示意性示出第1实施方式和第2实施方式的第1变形例的层叠器件芯片的制造方法的第2槽形成步骤的立体图。另外,图21中,对与第1实施方式相同的部分标记相同的标号,并省略了说明。
第1变形例的层叠器件芯片的制造方法除了第2槽形成步骤106不同以外,与第1实施方式和第2实施方式相同。在第1变形例中,在第2槽形成步骤106中,切削装置40将第2晶片1-2的背面6侧吸引保持于卡盘工作台41的保持面42,一边使通过主轴43旋转的切削刀具44和卡盘工作台41沿着分割预定线4相对地移动,一边使切削刀具44从正面3侧对分割预定线4切入至上述深度14-1,如图21所示,在各分割预定线4上形成第2槽14。另外,切削刀具44的切刃形成为厚度随着朝向外缘而慢慢变薄。这样,在第1变形例中,在第2槽形成步骤106中,利用使用了切削刀具44的切削加工来形成第2槽14。
第1变形例的层叠器件芯片的制造方法中,将第2晶片1-2的第2槽14的宽度14-2、14-3形成为正面3侧宽,因此能够将从第1晶片1-1的背面6突出的第1树脂层11-1收纳于第2槽14内,与第1实施方式等同样地起到如下的效果:能够抑制从第1晶片1-1的背面6突出的第1树脂层11-1妨碍晶片1-1、1-2彼此即器件芯片9-1、9-2彼此的接合,能够抑制对器件芯片9-1、9-2彼此接合的妨碍。
[第2变形例]
根据附图,对本发明的第1实施方式和第2实施方式的第2变形例的层叠器件芯片的制造方法进行说明。图22是示意性示出第1实施方式和第2实施方式的第2变形例的层叠器件芯片的制造方法的第2槽形成步骤的立体图。另外,图22中,对与第1实施方式相同的部分标记相同的标号,并省略了说明。
第2变形例的层叠器件芯片的制造方法除了第2槽形成步骤106不同以外,与第1实施方式和第2实施方式相同。在第2变形例中,在第2槽形成步骤106中,激光加工装置50将第2晶片1-2的背面6侧吸引保持于卡盘工作台51的保持面52上,一边使激光光线照射单元53和卡盘工作台51沿着分割预定线4相对地移动一边从激光光线照射单元53从正面3侧对分割预定线4照射对于第2晶片1-2具有吸收性的波长的激光光线54,如图22所示,在各分割预定线4上形成第2槽14。这样,在第2变形例中,在第2槽形成步骤106中,通过使用了激光光线54的激光加工来形成第2槽14。
第2变形例的层叠器件芯片的制造方法中,将第2晶片1-2的第2槽14的宽度14-2、14-3形成为正面3侧宽,因此能够将从第1晶片1-1的背面6突出的第1树脂层11-1收纳于第2槽14内,与第1实施方式等同样地起到如下的效果:能够抑制从第1晶片1-1的背面6突出的第1树脂层11-1妨碍晶片1-1、1-2彼此即器件芯片9-1、9-2彼此的接合,能够抑制对器件芯片9-1、9-2彼此接合的妨碍。
[第3变形例]
根据附图,对本发明的第1实施方式和第2实施方式的第3变形例的层叠器件芯片的制造方法进行说明。图23是示意性示出第1实施方式和第2实施方式的第3变形例的层叠器件芯片的制造方法的第2槽形成步骤后的第2晶片的主要部分的剖视图。另外,图23中,对与第1实施方式相同的部分标记相同的标号,并省略了说明。
第3变形例的层叠器件芯片的制造方法除了第2槽形成步骤106不同以外,与第1实施方式和第2实施方式相同。在第3变形例中,在第2槽形成步骤106中,具有两个切削刀具(以下记为第1切削刀具和第2切削刀具)的切削装置将第2晶片1-2的背面6侧吸引保持于卡盘工作台的保持面,一边使通过主轴旋转的第1切削刀具和卡盘工作台沿着分割预定线4相对地移动一边使第1切削刀具从正面3侧对分割预定线4切入至上述深度14-1。
在第3变形例中,在第2槽形成步骤106中,切削装置一边使通过主轴旋转的第2切削刀具和卡盘工作台沿着分割预定线4相对地移动一边使第2切削刀具从正面3侧切入。另外,在第3变形例中,第1切削刀具的切刃的厚度与宽度13-2相等,在径向上恒定,第2切削刀具的切刃的厚度与宽度14-2相等,在径向上恒定。这样,在第3变形例中,在第2槽形成步骤106中,通过所谓的阶梯式切割,形成具有深度14-1的第2槽14,该第2槽14包含宽度14-3的窄幅槽14-4和与窄幅槽14-4的正面3侧相连的宽度14-2的宽幅槽14-5。在第3变形例中形成的第2槽14形成为正面3侧的宽度14-2比第1槽13的宽度13-2宽而槽底侧的宽度14-3比正面3侧的宽度14-2窄的槽。
第3变形例的层叠器件芯片的制造方法中,将第2晶片1-2的第2槽14的宽度14-2、14-3形成为正面3侧宽,因此能够将从第1晶片1-1的背面6突出的第1树脂层11-1收纳于第2槽14内,与第1实施方式等同样地起到如下的效果:能够抑制从第1晶片1-1的背面6突出的第1树脂层11-1妨碍晶片1-1、1-2彼此即器件芯片9-1、9-2彼此的接合,能够抑制对器件芯片9-1、9-2彼此接合的妨碍。
另外,本发明并不限于上述实施方式。即,能够在不脱离本发明的主旨的范围内进行各种变形并实施。例如可以如第2槽形成步骤106那样利用等离子蚀刻装置30的等离子蚀刻来实施第1槽形成步骤101。另外,可以在第1树脂层形成步骤104与第1晶片研磨步骤105之间设置利用安装于磨削装置的磨削磨轮对第1晶片1-1的背面6的第1树脂层11-1进行磨削的磨削步骤。
Claims (3)
1.一种层叠器件芯片的制造方法,使用在由交叉的多条分割预定线划分的正面的多个区域内分别形成有器件的晶片来制造由多个器件芯片重叠而得的层叠器件芯片,其中,
该层叠器件芯片的制造方法具有如下的步骤:
第1槽形成步骤,沿着第1晶片的多条分割预定线,从该第1晶片的正面形成深度超过第1器件芯片的完工厚度的第1槽;
固定步骤,将该第1晶片的正面侧固定于支承体;
第1晶片磨削步骤,对固定于该支承体的该第1晶片从背面侧进行磨削,使该第1槽在该第1晶片的背面侧露出;
第1树脂层形成步骤,在该第1晶片的该第1槽中形成第1树脂层;
第1晶片研磨步骤,对固定于该支承体的该第1晶片和该第1树脂层同时进行研磨,将该第1晶片薄化至与该第1器件芯片的完工厚度相当的厚度,使设置于该第1槽的该第1树脂层在该第1晶片的背面侧露出;
第2槽形成步骤,沿着结构与该第1晶片相同的第2晶片的多条分割预定线,从该第2晶片的正面形成深度超过第2器件芯片的完工厚度的第2槽,得到该第2槽的宽度在该第2晶片的正面侧比该第1槽的宽度宽而在槽底侧比正面侧的宽度窄的槽;
贴合步骤,使研磨后的该第1晶片的背面与该第2晶片的正面面对,按照将从该第1晶片的背面突出的该第1树脂层收纳于该第2晶片的该第2槽的方式将该第2晶片贴合于该第1晶片;
第2晶片磨削步骤,对贴合于该第1晶片的该第2晶片从背面侧进行磨削,使该第2槽在该第2晶片的背面侧露出;
第2树脂层形成步骤,在该第2晶片的该第2槽中形成第2树脂层;以及
分割步骤,沿着该第1槽和该第2槽将该第1树脂层和该第2树脂层切断,制造层叠器件芯片。
2.根据权利要求1所述的层叠器件芯片的制造方法,其中,
在该第2槽形成步骤中,通过使用了等离子态的气体的等离子蚀刻加工、使用了切削刀具的切削加工或使用了激光光线的激光加工来形成该第2槽。
3.根据权利要求1所述的层叠器件芯片的制造方法,其中,
该层叠器件芯片的制造方法还具有如下的第2晶片研磨步骤:在实施了该第2树脂层形成步骤之后且在该分割步骤之前,对固定于该第1晶片的该第2晶片和该第2树脂层同时进行研磨,使该第2晶片薄至与该第2器件芯片的完工厚度相当的厚度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021-159814 | 2021-09-29 | ||
JP2021159814A JP2023049827A (ja) | 2021-09-29 | 2021-09-29 | 積層デバイスチップの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115881634A true CN115881634A (zh) | 2023-03-31 |
Family
ID=85718994
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211141529.6A Pending CN115881634A (zh) | 2021-09-29 | 2022-09-20 | 层叠器件芯片的制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20230096486A1 (zh) |
JP (1) | JP2023049827A (zh) |
KR (1) | KR20230046209A (zh) |
CN (1) | CN115881634A (zh) |
TW (1) | TW202314791A (zh) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003249620A (ja) | 2002-02-22 | 2003-09-05 | Toray Eng Co Ltd | 半導体の接合方法およびその方法により作成された積層半導体 |
-
2021
- 2021-09-29 JP JP2021159814A patent/JP2023049827A/ja active Pending
-
2022
- 2022-09-05 KR KR1020220112409A patent/KR20230046209A/ko unknown
- 2022-09-20 CN CN202211141529.6A patent/CN115881634A/zh active Pending
- 2022-09-22 US US17/934,350 patent/US20230096486A1/en active Pending
- 2022-09-26 TW TW111136412A patent/TW202314791A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
KR20230046209A (ko) | 2023-04-05 |
TW202314791A (zh) | 2023-04-01 |
US20230096486A1 (en) | 2023-03-30 |
JP2023049827A (ja) | 2023-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112020763A (zh) | 用于简化的手柄晶片的dbi到si的键合 | |
JP2011525055A (ja) | 半導体ダイ分離方法 | |
JP6298723B2 (ja) | 貼り合わせウェーハ形成方法 | |
JP4528758B2 (ja) | 転写テープ及びこの転写テープを用いた半導体装置の製造方法 | |
JP5995616B2 (ja) | ウエーハの加工方法 | |
JP5995599B2 (ja) | ウエーハの加工方法 | |
CN115881634A (zh) | 层叠器件芯片的制造方法 | |
JP2014053351A (ja) | ウエーハの加工方法 | |
TW202242976A (zh) | 層積元件晶片的製造方法 | |
CN111276397B (zh) | 晶片的加工方法 | |
JP7313775B2 (ja) | ウェーハの加工方法 | |
JP2014053352A (ja) | ウエーハの加工方法 | |
JP2022020952A (ja) | キャリア板の除去方法 | |
JP2014053357A (ja) | ウエーハの加工方法 | |
JP2005166807A (ja) | 半導体素子の製造方法および基板の個片化方法 | |
JP2014053354A (ja) | ウエーハの加工方法 | |
JP2014053355A (ja) | ウエーハの加工方法 | |
JP2014220443A (ja) | パッケージ基板の加工方法 | |
JP2014053348A (ja) | ウエーハの加工方法 | |
JP5995597B2 (ja) | ウエーハの加工方法 | |
JP2023032838A (ja) | 半導体装置の製造方法 | |
JP2014053353A (ja) | ウエーハの加工方法 | |
US20230142902A1 (en) | Trim free wafer bonding methods and devices | |
TW202238861A (zh) | 封裝元件的製造方法 | |
CN115229346A (zh) | 半导体制造装置及半导体装置的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication |