JP4750523B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4750523B2
JP4750523B2 JP2005279524A JP2005279524A JP4750523B2 JP 4750523 B2 JP4750523 B2 JP 4750523B2 JP 2005279524 A JP2005279524 A JP 2005279524A JP 2005279524 A JP2005279524 A JP 2005279524A JP 4750523 B2 JP4750523 B2 JP 4750523B2
Authority
JP
Japan
Prior art keywords
divided
chip
laminated structure
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005279524A
Other languages
English (en)
Other versions
JP2007095747A (ja
Inventor
吉浩 佐伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2005279524A priority Critical patent/JP4750523B2/ja
Priority to US11/531,702 priority patent/US7662671B2/en
Publication of JP2007095747A publication Critical patent/JP2007095747A/ja
Application granted granted Critical
Publication of JP4750523B2 publication Critical patent/JP4750523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Description

本発明は、半導体装置の製造方法に関し、特に、基板上に複数の半導体チップが多段積層された半導体装置の製造方法に関する。
通常、半導体装置の製造は、基板の上面に複数の半導体チップを積層し、その後、封止樹脂により該半導体チップを封止し、最後に、該基板の裏面に外部接続端子を形成することで行う。複数の半導体チップの積層は、一般的には、下層から順番に積層する。従って、基板上に積層構造体を形成するには、チップの段数と同じ回数の積層工程を繰り返す必要があった。特許文献１では、基板上にボールパッドを配置し、チップの片面にバンプを配置し、反対の面にチップボールパッドを配置する。基板上に該チップを下層から順に複数段積層する。その後、隣接するチップ間及び最下層チップと基板との間、並びに、複数段積層されたチップの積層体の側面に樹脂を充填する。最後に、基板の裏面に外部端子を接続する。
特開２００２−２２２９０１号公報
しかしながら、特許文献１に開示の従来の製造方法によれば、チップの段数と同じ回数積層工程を繰り返す必要がある。このため、チップの段数が多くなると、積層工程数が多くなる。結果、積層工程に使用する製造装置を拘束する時間が長くなり、製造コストの増加につながる問題が発生する。
そこで、本発明の目的は、前述した問題のない半導体装置の製造方法を提供することである。
本発明の第１の視点は、複数の半導体チップが積層されて構成されたチップ積層構造体が基板上に形成された積層構造体を用意する工程と、前記チップ積層構造体を覆うオーバーモールド樹脂を設ける工程と、前記オーバーモールド樹脂と前記基板と前記チップ積層構造体とを切断することにより、前記オーバーモールド樹脂が設けられた積層構造体を複数の分割構造体に分割する工程と、を少なくとも含む半導体装置の製造方法を提供することである。
本願において、用語「積層構造体」とは、基板と該基板上に積層された少なくとも１つのチップとを含む構造体、或いは、基板が無く複数段積層されたチップを含む構造体を意味する。積層構造体は、樹脂を含んでも含まなくてもよく、また、外部接続用の端子等その他の構成要素を含んでも含まなくてもよい。また、用語「チップ積層構造体」とは、基板上に複数段積層されたチップで構成される構造体を意味する。チップ積層構造体は、樹脂を含んでも含まなくてもよく、また、外部接続用の端子等その他の構成要素を含んでも含まなくてもよい。
積層構造体の形成方法は、基板上に最下層のチップから順に複数段積層する方法でもよい。分割の方法は、利用可能な方法であればよく、特に限定しない。

本発明によれば、基板と該基板上に積層された少なくとも１つのチップとで構成される構造体、或いは、基板が無く複数段積層されたチップで構成される構造体を形成する。その後、該構造体を複数の分割構造体に分割する。そして、各分割構造体が、１つの半導体装置を構成する。利用可能な積層方法で形成した積層構造体を、利用可能な方法で複数の分割構造体に分割することで、従来と同一の積層工程を用いた場合でも、複数の半導体装置を得ることができる。従来の製造方法によれば、一連の積層工程を経て１つの半導体装置を得ることができたのに対し、本発明によれば、一連の積層工程及びその後の分割工程を経ることで、分割された分割構造体の数だけ半導体装置を得ることができる。即ち、同じ一連の積層工程を使用することで、分割された分割構造体の数だけ、得られる半導体装置を増やすことが可能となる。
（１）第１実施形態
本発明の第１の実施形態は、基板上に多段積層された半導体装置及びその製造方法を提供する。図１は、本発明の第１の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。図２は、図１に示す一工程における積層構造体を示す上面図である。図３は、本発明の第１の実施形態に係る半導体装置の製造方法に係る一工程における分割前の積層構造体を示す縦断面図である。図４は、本発明の第１の実施形態に係る半導体装置の製造方法に係る一工程における分割後の分割構造体を示す縦断面図である。図５は、図４に示す分割後の分割構造体を示す上面図である。図６は、本発明の第１の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。図７は、図６に示す一工程における積層構造体を示す上面図である。
（製造工程）
図１及び図２に示すように、最終的に意図された半導体装置を構成する半導体チップ４つ分のサイズの半導体チップを多段積層することが可能なサイズを有するシリコン基板９を用意する。その後、該シリコン基板９上に、前述した４チップサイズを有する半導体チップの８段チップ積層構造体１０を形成する。８段チップ積層構造体１０の形成方法は、既知の利用可能な方法で実現することが可能であり、特に限定するものではない。例えば、基板上にボールパッドを配置し、チップの片面にバンプを配置し、反対の面にチップボールパッドを配置する。基板上に該チップを下層から順に８段積層してもよい。或いは、本発明者により提案され且つ特願２００５―０７４３５６に開示の新たな積層方法により行ってもよい。該新たな積層方法は、基板９上に最下層のチップから順に複数段積層する方法に比べ、最下層のチップが受ける積層工程数の最大数を減少させる方法である。即ち、前述の積層構造体を用意する工程は、積層された複数のチップからなる第１のチップサブブロックと、積層された複数のチップからなる第２のチップサブブロックとを積層する工程を少なくとも１つ含んでもよい。或いは、前述の積層構造体を用意する工程は、第１のチップを基板上に積層する工程と、第２のチップと第３のチップとを互いに積層して、第１のチップサブブロックを形成する工程と、該第１のチップサブブロックを、該基板上に積層された第１のチップに積層する工程と、を含んでもよい。例えば、８段積層の場合の積層方法の一例を説明すると、２つのチップをペアにして該２つのチップどうしを積層し、４つの２チップサブブロックを形成する。その後、２つの２チップサブブロックをペアにして該２つの２チップサブブロックどうしを積層し、２つの４チップサブブロックを形成する。更に、２つの４チップサブブロックどうしを積層し、８チップからなるチップ積層構造体を形成する。最後に、８チップからなるチップ積層構造体１０を基板９上に搭載する。
更に、各積層工程は、加重、加熱、超音波印加、その他のエネルギーを加えてチップボールパッドとバンプとを接続する方法であれば、特に限定するものではない。
その後、図３、図４及び図５に示すように、基板９と該基板９上に搭載されたチップ積層構造体１０とからなる積層構造体１００を４つの分割構造体即ち第１の分割構造体１１０、第２の分割構造体１２０、第３の分割構造体１３０、及び第４の分割構造体１４０に分割する分割工程を行う。この分割工程は、利用可能な分割方法で実現することが可能である。利用可能な分割方法の典型例として、レーザー照射を利用した熱による切断法やダイシングブレードを利用した機械的切断法を挙げることができる。以下、ダイシングブレードを利用した切断法により分割工程を行う例につき説明する。ダイシングブレード１１により、チップ積層構造体１０を形成する最上層のチップから順に下に向かって基板９まで切断する。２回の切断により、図２に示す積層構造体１００を、図４及び図５に示す４つの分割構造体即ち第１の分割構造体１１０、第２の分割構造体１２０、第３の分割構造体１３０、及び、第４の分割構造体１４０に分割する。即ち、チップ積層構造体１０は、４つの分割チップ積層構造体即ち第１の分割チップ積層構造体１２ａ、第２の分割チップ積層構造体１２ｂ、第３の分割チップ積層構造体１２ｃ、及び第４の分割チップ積層構造体１２ｄに分割される。同時に、シリコン基板９は、４つの分割シリコン基板即ち第１の分割シリコン基板１３、第２の分割シリコン基板１４、第３の分割シリコン基板１５、及び第４の分割シリコン基板１６に分割される。結果、シリコン基板９とチップ積層構造体１０とからなる積層構造体１００は、第１の分割シリコン基板１３と第１の分割チップ積層構造体１２ａとからなる第１の分割構造体１１０と、第２の分割シリコン基板１４と第２の分割チップ積層構造体１２ｂとからなる第２の分割構造体１２０と、第３の分割シリコン基板１５と第３の分割チップ積層構造体１２ｃとからなる第３の分割構造体１３０と、第４の分割シリコン基板１６と第４の分割チップ積層構造体１２ｄとからなる第４の分割構造体１４０とに分割される。該第１乃至第４の分割構造体１４０は、半導体装置を構成し得る。その後、更に、必要に応じて、既知の樹脂封止工程、外部接続端子形成工程、パッケージング工程を行う。
前述の積層工程の後に分割工程を行うことで、４つの半導体装置を得ることができる。従来と同一の積層工程を用いた場合でも、複数の半導体装置を得ることができる。従来の製造方法によれば、一連の積層工程を経て１つの半導体装置を得ることができたのに対し、本発明によれば、一連の積層工程及びその後の分割工程を経ることで、分割された分割構造体の数だけ半導体装置を得ることができる。即ち、同じ一連の積層工程を使用することで、分割された分割構造体の数だけ、得られる半導体装置を増やすことが可能となる。換言すれば、同じ数の半導体装置を同じ積層方法を使用して得る場合、本発明の分割工程を行うことで、必要となる積層工程のトータル数を減少することが可能となる。必要となる積層工程のトータル数の減少は、積層に使用する装置の拘束時間の短縮を可能にし、且つ、製造コストの更なる削減を可能にする。
（半導体装置の構造）
図４及び図５に示すように、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々は、４つの側面を有するが、そのうち２つが前述の分割工程においてダイシングブレード１１で切断されることにより画定した切断側面で構成され、残りの２つは、非切断側面で構成される。第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の２つの非切断側面の各々は、該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の非切断側面の各々と、該非切断側面より内側に位置する第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの各々の非切断側面の各々とからなる。即ち、第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの各々の非切断側面は、該非切断側面に垂直な方向において該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の非切断側面より内側に位置している。これに対し、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の２つの切断側面の各々は、該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の切断側面の各々と、該切断側面と整合する第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの各々の切断側面の各々とからなる。即ち、第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの各々の切断側面は、該切断側面に垂直な方向において該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の切断側面と整合する。本発明の分割工程により、半導体装置を構成する分割構造体は、該切断側面に垂直な方向において分割シリコン基板の切断側面と整合する分割チップ積層構造体の切断側面を有する。
図６及び図７に示すように、第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの隣接するチップどうしの間、最下層のチップと該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々との間、及び第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの側面に液状樹脂をディスペンサーで注入し、該チップを封止する封止樹脂体６を形成する。液状樹脂としては、既存のものを使用し得る。例えば、ＮＣＰ樹脂や、ＡＣＰ樹脂を利用することができる。該隣接するチップどうしの間は、例えば、１０乃至２０マイクロメータの間隙からなるので、毛細管現象を利用して流し込むことが可能である。積層構造体１００は、シリコン基板９と、チップ積層構造体１０と、封止樹脂体６とで構成される。
（変更例）
尚、本実施形態では、積層構造体１００を４つの分割構造体即ち第１乃至第４の分割構造体１１０、１２０、１３０、１４０に分割したが、分割する数は、２以上の整数であれば特に限定はない。例えば、２ｘ１、２ｘ２、２ｘ３、３ｘ１、３ｘ３、３ｘ４、４ｘ４、４ｘ５、５ｘ１、５ｘ２、５ｘ３、５ｘ５、・・・１０ｘ１０等の分割を行うことで、従来と同一の積層工程で、従来よりも多くの半導体装置を効率良く得ることが可能となる。
換言すれば、同じ数の半導体装置を同じ積層方法を使用して得る場合、本発明の分割工程を行うことで、必要となる積層工程のトータル数を減少することが可能となる。必要となる積層工程のトータル数の減少は、積層に使用する装置の拘束時間の短縮を可能にし、且つ、製造コストの更なる削減を可能にする。
更に、本実施の形態では、チップの積層段数を８段としたが、特に８段に限定するものではなく、最低１段のチップが基板上に積層されればよい。要は、本発明の分割工程は、積層構造体を複数の分割構造体に分割するものであればよく、該積層構造体は、先に定義したように、基板と該基板上に積層された少なくとも１つのチップとを含む構造体、或いは、基板が無く複数段積層されたチップを含む構造体を意味する。該積層構造体は、樹脂を含んでも含まなくてもよく、また、外部接続用の端子等その他の構成要素を含んでも含まなくてもよい。例えば、基板と該基板上に１段のチップが積層された積層構造体を、本発明の分割工程で、複数の分割構造体に分割しても、本発明の効果を得ることが可能である。また、基板の無い複数のチップのチップ積層構造体を、本発明の分割工程で、複数の分割構造体に分割しても、本発明の効果を得ることが可能である。チップ積層構造体は、先に定義したように、基板上に複数段積層されたチップで構成される構造体を意味する。チップ積層構造体は、樹脂を含んでも含まなくてもよく、また、外部接続用の端子等その他の構成要素を含んでも含まなくてもよい。
更に、基板に外部端子を形成する工程を行っても行わなくてもよい。基板に外部端子を形成する工程を行う場合、積層工程前に行ってもよく、或いは、積層工程後分割工程前に行ってもよく、或いは、分割工程後に行ってもよい。
更に、シリコン基板９に直接外部端子を接続する代わりに、Ｗ−ＣＳＰ（ウェハレベルチップサイズパッケージ）技術を用いてチップに外部接続機能を持たせたものをシリコン基板９とすることが可能である。
更に、シリコン基板に代えて、半導体基板以外の基板、例えば、ガラスエポキシ基板等の有機基板、ポリイミドテープ基板、セラミック基板上に、少なくとも１段のチップを積層することで、積層構造体１００を形成し、その後、該積層構造体１００を、本発明の分割工程により分割することで、複数の分割構造体を形成することが可能である。
前述したように、バンプを各チップの片面に配置し、該バンプが配置された面を下に向けて実装してもよいが、該バンプが配置された面を上に向けて実装してもよい。更に、バンプを各チップの両面に配置し、実装してもよい。
（効果）
前述の積層工程の後に分割工程を行うことで、４つの半導体装置を得ることができる。従来と同一の積層工程を用いた場合でも、複数の半導体装置を得ることができる。従来の製造方法によれば、一連の積層工程を経て１つの半導体装置を得ることができたのに対し、本発明によれば、一連の積層工程及びその後の分割工程を経ることで、分割された分割構造体の数だけ半導体装置を得ることができる。即ち、同じ一連の積層工程を使用することで、分割された分割構造体の数だけ、得られる半導体装置を増やすことが可能となる。換言すれば、同じ数の半導体装置を同じ積層方法を使用して得る場合、本発明の分割工程を行うことで、必要となる積層工程のトータル数を減少することが可能となる。必要となる積層工程のトータル数の減少は、積層に使用する装置の拘束時間の短縮を可能にし、且つ、製造コストの更なる削減を可能にする。
（２）第２実施形態
本発明の第２の実施形態は、基板上に多段積層された半導体装置及びその製造方法を提供する。図８は、本発明の第２の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。図９は、図８に示す一工程における積層構造体を示す上面図である。図１０は、本発明の第２の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。図１１は、本発明の第２の実施形態に係る半導体装置の製造方法に係る一工程における分割前の積層構造体を示す縦断面図である。図１２は、本発明の第２の実施形態に係る半導体装置の製造方法に係る一工程における分割後の分割構造体を示す縦断面図である。図１３は、図１２に示す分割後の分割構造体を示す上面図である。
（製造工程）
図８及び図９に示すように、最終的に意図された半導体装置を構成する半導体チップ４つ分のサイズの半導体チップを多段積層することが可能なサイズを有するシリコン基板９を用意する。その後、該シリコン基板９上に、前述した４チップサイズを有する半導体チップの８段チップ積層構造体１０を形成する。８段チップ積層構造体１０の形成方法は、既知の利用可能な方法で実現することが可能であり、特に限定するものではない。例えば、基板上にボールパッドを配置し、チップの片面にバンプを配置し、反対の面にチップボールパッドを配置する。基板上に該チップを下層から順に８段積層してもよい。或いは、本発明者により提案され且つ上記特許出願に開示の新たな積層方法により行ってもよい。該新たな積層方法は、基板９上に最下層のチップから順に複数段積層する方法に比べ、最下層のチップが受ける積層工程数の最大数を減少させる方法である。即ち、前述の積層構造体を用意する工程は、積層された複数のチップからなる第１のチップサブブロックと、積層された複数のチップからなる第２のチップサブブロックとを積層する工程を少なくとも１つ含んでもよい。或いは、前述の積層構造体を用意する工程は、第１のチップを基板上に積層する工程と、第２のチップと第３のチップとを互いに積層して、第１のチップサブブロックを形成する工程と、該第１のチップサブブロックを、該基板上に積層された第１のチップに積層する工程と、を含んでもよい。例えば、８段積層の場合の積層方法の一例を説明すると、２つのチップをペアにして該２つのチップどうしを積層し、４つの２チップサブブロックを形成する。その後、２つの２チップサブブロックをペアにして該２つの２チップサブブロックどうしを積層し、２つの４チップサブブロックを形成する。更に、２つの４チップサブブロックどうしを積層し、８チップからなるチップ積層構造体を形成する。最後に、８チップからなるチップ積層構造体１０を基板９上に搭載する。
更に、各積層工程は、加重、加熱、超音波印加、その他のエネルギーを加えてチップボールパッドとバンプとを接続する方法であれば、特に限定するものではない。
その後、図１０及び図１１に示すように、隣接するチップどうしの間、最下層のチップと基板９との間、及びチップ積層構造体１０の側面に液状樹脂をディスペンサーで注入し、該チップを封止する封止樹脂体６を形成する。液状樹脂としては、既存のものを使用し得る。例えば、ＮＣＰ樹脂や、ＡＣＰ樹脂を利用することができる。該隣接するチップどうしの間は、例えば、１０乃至２０マイクロメータの間隙からなるので、毛細管現象を利用して流し込むことが可能である。積層構造体１００は、シリコン基板９と、チップ積層構造体１０と、封止樹脂体６とで構成される。
その後、図１１、図１２及び図１３に示すように、基板９と該基板９上に搭載されたチップ積層構造体１０とからなる積層構造体１００を４つの分割構造体即ち第１の分割構造体１１０、第２の分割構造体１２０、第３の分割構造体１３０、及び、第４の分割構造体１４０に分割する分割工程を行う。この分割工程は、利用可能な分割方法で実現することが可能である。利用可能な分割方法の典型例として、レーザー照射を利用した熱による切断法やダイシングブレードを利用した機械的切断法を挙げることができる。以下、ダイシングブレードを利用した切断法により分割工程を行う例につき説明する。ダイシングブレード１１により、チップ積層構造体１０を形成する最上層のチップから順に下に向かって基板９まで切断する。２回の切断により、図１０及び図１１に示す積層構造体１００を、図１２及び図１３に示す４つの分割構造体即ち第１の分割構造体１１０、第２の分割構造体１２０、第３の分割構造体１３０、及び第４の分割構造体１４０に分割する。隣接するチップどうしの間及び最下層のチップと基板９との間に存在する封止樹脂体６は、ダイシングブレード１１によりチップ積層構造体１０を切断する際に、チップが欠けたり、割れたり、該チップの間に切断クズが入ったり、該チップの間に水が入り込むことの防止に有効に作用する。
即ち、チップ積層構造体１０は、４つの分割チップ積層構造体即ち第１の分割チップ積層構造体１２ａ、第２の分割チップ積層構造体１２ｂ、第３の分割チップ積層構造体１２ｃ、及び第４の分割チップ積層構造体１２ｄに分割される。同時に、シリコン基板９は、４つの分割シリコン基板即ち第１の分割シリコン基板１３、第２の分割シリコン基板１４、第３の分割シリコン基板１５、及び第４の分割シリコン基板１６に分割される。結果、シリコン基板９とチップ積層構造体１０とからなる積層構造体１００は、第１の分割シリコン基板１３と第１の分割チップ積層構造体１２ａとからなる第１の分割構造体１１０と、第２の分割シリコン基板１４と第２の分割チップ積層構造体１２ｂとからなる第２の分割構造体１２０と、第３の分割シリコン基板１５と第３の分割チップ積層構造体１２ｃとからなる第３の分割構造体１３０と、第４の分割シリコン基板１６と第４の分割チップ積層構造体１２ｄとからなる第４の分割構造体１４０とに分割される。該第１乃至第４の分割構造体１４０は、半導体装置を構成し得る。その後、外部端子７を第１乃至第４の分割シリコン基板１３、１４、１５、１６の裏面に形成する。
前述の積層工程の後に分割工程を行うことで、４つの半導体装置を得ることができる。従来と同一の積層工程を用いた場合でも、複数の半導体装置を得ることができる。従来の製造方法によれば、一連の積層工程を経て１つの半導体装置を得ることができたのに対し、本発明によれば、一連の積層工程及びその後の分割工程を経ることで、分割された分割構造体の数だけ半導体装置を得ることができる。即ち、同じ一連の積層工程を使用することで、分割された分割構造体の数だけ、得られる半導体装置を増やすことが可能となる。換言すれば、同じ数の半導体装置を同じ積層方法を使用して得る場合、本発明の分割工程を行うことで、必要となる積層工程のトータル数を減少することが可能となる。必要となる積層工程のトータル数の減少は、積層に使用する装置の拘束時間の短縮を可能にし、且つ、製造コストの更なる削減を可能にする。
（半導体装置の構造）
図１２及び図１３に示すように、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々は、４つの側面を有するが、そのうち２つが前述の分割工程においてダイシングブレード１１で切断されることにより画定した切断側面で構成され、残りの２つは、非切断側面で構成される。第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の２つの非切断側面の各々は、該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の非切断側面の各々と、該非切断側面より内側に位置する第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの非切断側面を覆う封止樹脂体６のフィレット部分とからなる。即ち、第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの各々の非切断側面は、該非切断側面に垂直な方向において該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の非切断側面より内側に位置しており、更に、該第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの非切断側面を覆う封止樹脂体６のフィレット部分も該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の非切断側面より内側に位置している。これに対し、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の２つの切断側面の各々は、該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の切断側面の各々と、該切断側面と整合する第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの各々の切断側面の各々と、チップ間及び最下層チップと基板９間を充填する封止樹脂体６の切断側面とからなる。即ち、第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの各々の切断側面は、該切断側面に垂直な方向において該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の切断側面及び封止樹脂体６の切断側面と整合する。本発明の分割工程により、半導体装置を構成する分割構造体は、該切断側面に垂直な方向において分割シリコン基板の切断側面と整合する分割チップ積層構造体の切断側面及び封止樹脂体６の切断側面を有する。
（変更例）
尚、本実施形態では、積層構造体１００を４つの分割構造体即ち第１乃至第４の分割構造体１１０、１２０、１３０、１４０に分割したが、分割する数は、２以上の整数であれば特に限定はない。例えば、２ｘ１、２ｘ２、２ｘ３、３ｘ１、３ｘ３、３ｘ４、４ｘ４、４ｘ５、５ｘ１、５ｘ２、５ｘ３、５ｘ５、・・・１０ｘ１０等の分割を行うことで、従来と同一の積層工程で、従来よりも多くの半導体装置を効率良く得ることが可能となる。
換言すれば、同じ数の半導体装置を同じ積層方法を使用して得る場合、本発明の分割工程を行うことで、必要となる積層工程のトータル数を減少することが可能となる。必要となる積層工程のトータル数の減少は、積層に使用する装置の拘束時間の短縮を可能にし、且つ、製造コストの更なる削減を可能にする。
本実施の形態では、液状樹脂からなる封止樹脂体６の形成工程は、チップ積層構造体１０の形成工程が完成した後に行った。しかし、各チップを積層する前に、チップの片面に液状樹脂を塗布し、該液状樹脂を挟持するようにチップを積層してもよい。例えば、シリコン基板９の上面及び最下層チップの下面の少なくとも一方に液状樹脂を塗布し、最下層チップをシリコン基板９上に積層する。更に、最下層チップの上面及び第２段目のチップの下面の少なくとも一方に液状樹脂を塗布し、第２段目のチップを最下層チップ上に積層する。この工程を繰り返して、チップ積層構造体１０を形成してもよい。更に、液状樹脂に代えて、絶縁性フィルムをチップ間に挟んで積層することも可能である。利用可能な絶縁性フィルムとしては、ＮＣＦやＡＣＦを挙げることができる。
更に、本実施の形態では、チップの積層段数を８段としたが、特に８段に限定するものではなく、最低１段のチップが基板上に積層されればよい。要は、本発明の分割工程は、積層構造体を複数の分割構造体に分割するものであればよく、該積層構造体は、先に定義したように、基板と該基板上に積層された少なくとも１つのチップとを含む構造体、或いは、基板が無く複数段積層されたチップを含む構造体を意味する。該積層構造体は、樹脂を含んでも含まなくてもよく、また、外部接続用の端子等その他の構成要素を含んでも含まなくてもよい。例えば、基板と該基板上に１段のチップが積層された積層構造体を、本発明の分割工程で、複数の分割構造体に分割しても、本発明の効果を得ることが可能である。また、基板の無い複数のチップのチップ積層構造体を、本発明の分割工程で、複数の分割構造体に分割しても、本発明の効果を得ることが可能である。チップ積層構造体は、先に定義したように、基板上に複数段積層されたチップで構成される構造体を意味する。チップ積層構造体は、樹脂を含んでも含まなくてもよく、また、外部接続用の端子等その他の構成要素を含んでも含まなくてもよい。
更に、基板に外部端子を形成する工程を行っても行わなくてもよい。基板に外部端子を形成する工程を行う場合、積層工程前に行ってもよく、或いは、積層工程後分割工程前に行ってもよく、或いは、分割工程後に行ってもよい。
更に、シリコン基板９に直接外部端子を接続する代わりに、Ｗ−ＣＳＰ（ウェハレベルチップサイズパッケージ）技術を用いてチップに外部接続機能を持たせたものをシリコン基板９とすることが可能である。
更に、シリコン基板に代えて、半導体基板以外の基板、例えば、ガラスエポキシ基板等の有機基板、ポリイミドテープ基板、セラミック基板上に、少なくとも１段のチップを積層することで、積層構造体１００を形成し、その後、該積層構造体１００を、本発明の分割工程により分割することで、複数の分割構造体を形成することが可能である。
前述したように、バンプを各チップの片面に配置し、該バンプが配置された面を下に向けて実装してもよいが、該バンプが配置された面を上に向けて実装してもよい。更に、バンプを各チップの両面に配置し、実装してもよい。
（効果）
前述の積層工程の後に分割工程を行うことで、４つの半導体装置を得ることができる。従来と同一の積層工程を用いた場合でも、複数の半導体装置を得ることができる。従来の製造方法によれば、一連の積層工程を経て１つの半導体装置を得ることができたのに対し、本発明によれば、一連の積層工程及びその後の分割工程を経ることで、分割された分割構造体の数だけ半導体装置を得ることができる。即ち、同じ一連の積層工程を使用することで、分割された分割構造体の数だけ、得られる半導体装置を増やすことが可能となる。換言すれば、同じ数の半導体装置を同じ積層方法を使用して得る場合、本発明の分割工程を行うことで、必要となる積層工程のトータル数を減少することが可能となる。必要となる積層工程のトータル数の減少は、積層に使用する装置の拘束時間の短縮を可能にし、且つ、製造コストの更なる削減を可能にする。
更に、隣接するチップどうしの間及び最下層のチップと基板９との間に存在する封止樹脂体６は、ダイシングブレード１１によりチップ積層構造体１０を切断する際に、チップが欠けたり、割れたり、該チップの間に切断クズが入ったり、該チップの間に水が入り込むことの防止に有効に作用する。
（３）第３実施形態
本発明の第３の実施形態は、基板上に多段積層された半導体装置及びその製造方法を提供する。図１４は、本発明の第３の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。図１５は、図１４に示す一工程における積層構造体を示す上面図である。図１６は、本発明の第３の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。図１７は、本発明の第３の実施形態に係る半導体装置の製造方法に係る一工程における分割前の積層構造体を示す縦断面図である。図１８は、本発明の第３の実施形態に係る半導体装置の製造方法に係る一工程における分割後の分割構造体を示す縦断面図である。図１９は、図１８に示す分割後の分割構造体を示す上面図である。
（製造工程）
図１４及び図１５に示すように、最終的に意図された半導体装置を構成する半導体チップ４つ分のサイズの半導体チップを多段積層することが可能なサイズを有するシリコン基板９を用意する。その後、該シリコン基板９上に、前述した４チップサイズを有する半導体チップの８段チップ積層構造体１０を形成する。８段チップ積層構造体１０の形成方法は、既知の利用可能な方法で実現することが可能であり、特に限定するものではない。例えば、基板上にボールパッドを配置し、チップの片面にバンプを配置し、反対の面にチップボールパッドを配置する。基板上に該チップを下層から順に８段積層してもよい。或いは、本発明者により提案され且つ上記特許出願に開示の新たな積層方法により行ってもよい。該新たな積層方法は、基板９上に最下層のチップから順に複数段積層する方法に比べ、最下層のチップが受ける積層工程数の最大数を減少させる方法である。即ち、前述の積層構造体を用意する工程は、積層された複数のチップからなる第１のチップサブブロックと、積層された複数のチップからなる第２のチップサブブロックとを積層する工程を少なくとも１つ含んでもよい。或いは、前述の積層構造体を用意する工程は、第１のチップを基板上に積層する工程と、第２のチップと第３のチップとを互いに積層して、第１のチップサブブロックを形成する工程と、該第１のチップサブブロックを、該基板上に積層された第１のチップに積層する工程と、を含んでもよい。例えば、８段積層の場合の積層方法の一例を説明すると、２つのチップをペアにして該２つのチップどうしを積層し、４つの２チップサブブロックを形成する。その後、２つの２チップサブブロックをペアにして該２つの２チップサブブロックどうしを積層し、２つの４チップサブブロックを形成する。更に、２つの４チップサブブロックどうしを積層し、８チップからなるチップ積層構造体を形成する。最後に、８チップからなるチップ積層構造体１０を基板９上に搭載する。
更に、各積層工程は、加重、加熱、超音波印加、その他のエネルギーを加えてチップボールパッドとバンプとを接続する方法であれば、特に限定するものではない。
その後、図１６及び図１７に示すように、モールドの型にはめ込んで、該型内に樹脂を注入することで、チップ積層構造体１０をオーバーモールド樹脂１７で封止する。結果、オーバーモールド樹脂１７で、チップ積層構造体１０の側面及び上面を覆うと共に、隣接するチップどうしの間及び最下層のチップと基板９との間を充填する。オーバーモールド樹脂１７は、既存のものを使用し得る。積層構造体１００は、シリコン基板９と、チップ積層構造体１０と、オーバーモールド樹脂１７とで構成される。
その後、図１７、図１８及び図１９に示すように、基板９と該基板９上に搭載されたチップ積層構造体１０とからなる積層構造体１００を４つの分割構造体即ち第１の分割構造体１１０、第２の分割構造体１２０、第３の分割構造体１３０、及び、第４の分割構造体１４０に分割する分割工程を行う。この分割工程は、利用可能な分割方法で実現することが可能である。利用可能な分割方法の典型例として、レーザー照射を利用した熱による切断法やダイシングブレードを利用した機械的切断法を挙げることができる。以下、ダイシングブレードを利用した切断法により分割工程を行う例につき説明する。ダイシングブレード１１により、チップ積層構造体１０を形成する最上層のチップから順に下に向かって基板９まで切断する。２回の切断により、図１６及び図１７に示す積層構造体１００を、図１８及び図１９に示す４つの分割構造体即ち第１の分割構造体１１０、第２の分割構造体１２０、第３の分割構造体１３０、及び第４の分割構造体１４０に分割する。隣接するチップどうしの間及び最下層のチップと基板９との間に存在するオーバーモールド樹脂１７は、ダイシングブレード１１によりチップ積層構造体１０を切断する際に、チップが欠けたり、割れたり、該チップの間に切断クズが入ったり、該チップの間に水が入り込むことの防止に有効に作用する。更に、チップ積層構造体１０の上面を覆うオーバーモールド樹脂１７は、外部からの衝撃や応力によるチップ割れ等のダメージからチップ積層構造体１０を保護するのに有効に作用する。
即ち、チップ積層構造体１０は、４つの分割チップ積層構造体即ち第１の分割チップ積層構造体１２ａ、第２の分割チップ積層構造体１２ｂ、第３の分割チップ積層構造体１２ｃ、及び第４の分割チップ積層構造体１２ｄに分割される。同時に、シリコン基板９は、４つの分割シリコン基板即ち第１の分割シリコン基板１３、第２の分割シリコン基板１４、第３の分割シリコン基板１５、及び第４の分割シリコン基板１６に分割される。結果、シリコン基板９とチップ積層構造体１０とからなる積層構造体１００は、第１の分割シリコン基板１３と第１の分割チップ積層構造体１２ａとからなる第１の分割構造体１１０と、第２の分割シリコン基板１４と第２の分割チップ積層構造体１２ｂとからなる第２の分割構造体１２０と、第３の分割シリコン基板１５と第３の分割チップ積層構造体１２ｃとからなる第３の分割構造体１３０と、第４の分割シリコン基板１６と第４の分割チップ積層構造体１２ｄとからなる第４の分割構造体１４０とに分割される。該第１乃至第４の分割構造体１４０は、半導体装置を構成し得る。その後、外部端子７を第１乃至第４の分割シリコン基板１３、１４、１５、１６の裏面に形成する。
前述の積層工程の後に分割工程を行うことで、４つの半導体装置を得ることができる。従来と同一の積層工程を用いた場合でも、複数の半導体装置を得ることができる。従来の製造方法によれば、一連の積層工程を経て１つの半導体装置を得ることができたのに対し、本発明によれば、一連の積層工程及びその後の分割工程を経ることで、分割された分割構造体の数だけ半導体装置を得ることができる。即ち、同じ一連の積層工程を使用することで、分割された分割構造体の数だけ、得られる半導体装置を増やすことが可能となる。換言すれば、同じ数の半導体装置を同じ積層方法を使用して得る場合、本発明の分割工程を行うことで、必要となる積層工程のトータル数を減少することが可能となる。必要となる積層工程のトータル数の減少は、積層に使用する装置の拘束時間の短縮を可能にし、且つ、製造コストの更なる削減を可能にする。
（半導体装置の構造）
図１８及び図１９に示すように、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々は、４つの側面を有するが、そのうち２つが前述の分割工程においてダイシングブレード１１で切断されることにより画定した切断側面で構成され、残りの２つは、非切断側面で構成される。第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の２つの非切断側面の各々は、該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の非切断側面の各々と、該非切断側面より内側に位置する第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの非切断側面を覆うオーバーモールド樹脂１７の側面部分とからなる。即ち、第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの各々の非切断側面は、該非切断側面に垂直な方向において該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の非切断側面より内側に位置しており、一方、該第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの非切断側面を覆うオーバーモールド樹脂１７の側面部分は、該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の非切断側面と、該非切断側面に垂直な方向において整合している。これに対し、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の２つの切断側面の各々は、該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の切断側面の各々と、該切断側面と整合する第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの各々の切断側面の各々と、該第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの上面を覆うと共にチップ間及び最下層チップと基板９間を充填するオーバーモールド樹脂１７の切断側面とからなる。即ち、第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの各々の切断側面は、該切断側面に垂直な方向において該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の切断側面及びオーバーモールド樹脂１７の切断側面と整合する。本発明の分割工程により、半導体装置を構成する分割構造体は、該切断側面に垂直な方向において分割シリコン基板の切断側面と整合する分割チップ積層構造体の切断側面及びオーバーモールド樹脂１７の切断側面を有する。
更に、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の上面は、オーバーモールド樹脂１７の上面で構成される。このため、オーバーモールド樹脂１７は、チップ上部から光が入射されることを防止するのに有効に作用する。
更に、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の上面は、オーバーモールド樹脂１７の上面で構成される。このため、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の上部外観は、同じとなる。
（変更例）
尚、本実施形態では、積層構造体１００を４つの分割構造体即ち第１乃至第４の分割構造体１１０、１２０、１３０、１４０に分割したが、分割する数は、２以上の整数であれば特に限定はない。例えば、２ｘ１、２ｘ２、２ｘ３、３ｘ１、３ｘ３、３ｘ４、４ｘ４、４ｘ５、５ｘ１、５ｘ２、５ｘ３、５ｘ５、・・・１０ｘ１０等の分割を行うことで、従来と同一の積層工程で、従来よりも多くの半導体装置を効率良く得ることが可能となる。
換言すれば、同じ数の半導体装置を同じ積層方法を使用して得る場合、本発明の分割工程を行うことで、必要となる積層工程のトータル数を減少することが可能となる。必要となる積層工程のトータル数の減少は、積層に使用する装置の拘束時間の短縮を可能にし、且つ、製造コストの更なる削減を可能にする。
更に、本実施の形態では、チップの積層段数を８段としたが、特に８段に限定するものではなく、最低１段のチップが基板上に積層されればよい。要は、本発明の分割工程は、積層構造体を複数の分割構造体に分割するものであればよく、該積層構造体は、先に定義したように、基板と該基板上に積層された少なくとも１つのチップとを含む構造体、或いは、基板が無く複数段積層されたチップを含む構造体を意味する。該積層構造体は、樹脂を含んでも含まなくてもよく、また、外部接続用の端子等その他の構成要素を含んでも含まなくてもよい。例えば、基板と該基板上に１段のチップが積層された積層構造体を、本発明の分割工程で、複数の分割構造体に分割しても、本発明の効果を得ることが可能である。また、基板の無い複数のチップのチップ積層構造体を、本発明の分割工程で、複数の分割構造体に分割しても、本発明の効果を得ることが可能である。チップ積層構造体は、先に定義したように、基板上に複数段積層されたチップで構成される構造体を意味する。チップ積層構造体は、樹脂を含んでも含まなくてもよく、また、外部接続用の端子等その他の構成要素を含んでも含まなくてもよい。
更に、基板に外部端子を形成する工程を行っても行わなくてもよい。基板に外部端子を形成する工程を行う場合、積層工程前に行ってもよく、或いは、積層工程後分割工程前に行ってもよく、或いは、分割工程後に行ってもよい。
更に、シリコン基板９に直接外部端子を接続する代わりに、Ｗ−ＣＳＰ（ウェハレベルチップサイズパッケージ）技術を用いてチップに外部接続機能を持たせたものをシリコン基板９とすることが可能である。
更に、シリコン基板に代えて、半導体基板以外の基板、例えば、ガラスエポキシ基板等の有機基板、ポリイミドテープ基板、セラミック基板上に、少なくとも１段のチップを積層することで、積層構造体１００を形成し、その後、該積層構造体１００を、本発明の分割工程により分割することで、複数の分割構造体を形成することが可能である。
前述したように、バンプを各チップの片面に配置し、該バンプが配置された面を下に向けて実装してもよいが、該バンプが配置された面を上に向けて実装してもよい。更に、バンプを各チップの両面に配置し、実装してもよい。
（効果）
前述の積層工程の後に分割工程を行うことで、４つの半導体装置を得ることができる。従来と同一の積層工程を用いた場合でも、複数の半導体装置を得ることができる。従来の製造方法によれば、一連の積層工程を経て１つの半導体装置を得ることができたのに対し、本発明によれば、一連の積層工程及びその後の分割工程を経ることで、分割された分割構造体の数だけ半導体装置を得ることができる。即ち、同じ一連の積層工程を使用することで、分割された分割構造体の数だけ、得られる半導体装置を増やすことが可能となる。換言すれば、同じ数の半導体装置を同じ積層方法を使用して得る場合、本発明の分割工程を行うことで、必要となる積層工程のトータル数を減少することが可能となる。必要となる積層工程のトータル数の減少は、積層に使用する装置の拘束時間の短縮を可能にし、且つ、製造コストの更なる削減を可能にする。
更に、隣接するチップどうしの間及び最下層のチップと基板９との間に存在するオーバーモールド樹脂１７は、ダイシングブレード１１によりチップ積層構造体１０を切断する際に、チップが欠けたり、割れたり、該チップの間に切断クズが入ったり、該チップの間に水が入り込むことの防止に有効に作用する。更に、チップ積層構造体１０の上面を覆うオーバーモールド樹脂１７は、外部からの衝撃や応力によるチップ割れ等のダメージからチップ積層構造体１０を保護するのに有効に作用する。
更に、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の上面は、オーバーモールド樹脂１７の上面で構成される。このため、オーバーモールド樹脂１７は、チップ上部から光が入射されることを防止するのに有効に作用する。
更に、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の上面は、オーバーモールド樹脂１７の上面で構成される。このため、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の上部外観は、同じとなる。
（４）第４実施形態
本発明の第４の実施形態は、基板上に多段積層された半導体装置及びその製造方法を提供する。図２０は、本発明の第４の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。図２１は、図２０に示す一工程における積層構造体を示す上面図である。図２２は、本発明の第４の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。図２３は、本発明の第４の実施形態に係る半導体装置の製造方法に係る一工程における第１回目の分割工程前の積層構造体を示す縦断面図である。図２４は、本発明の第４の実施形態に係る半導体装置の製造方法に係る一工程における第１回目の分割工程後の分割構造体を示す縦断面図である。図２５は、本発明の第４の実施形態に係る半導体装置の製造方法に係る一工程における第２回目の分割工程前の積層構造体を示す縦断面図である。図２６は、本発明の第４の実施形態に係る半導体装置の製造方法に係る一工程における第２回目の分割工程後の分割構造体を示す縦断面図である。図２７は、図２６に示す分割後の分割構造体を示す上面図である。
（製造工程）
図２０及び図２１に示すように、最終的に意図された半導体装置を構成する半導体チップ４つ分のサイズの半導体チップを多段積層することが可能なサイズを有するシリコン基板９を用意する。その後、該シリコン基板９上に、前述した４チップサイズを有する半導体チップの８段チップ積層構造体１０を形成する。８段チップ積層構造体１０の形成方法は、既知の利用可能な方法で実現することが可能であり、特に限定するものではない。例えば、基板上にボールパッドを配置し、チップの片面にバンプを配置し、反対の面にチップボールパッドを配置する。基板上に該チップを下層から順に８段積層してもよい。或いは、本発明者により提案され且つ上記特許出願に開示の新たな積層方法により行ってもよい。該新たな積層方法は、基板９上に最下層のチップから順に複数段積層する方法に比べ、最下層のチップが受ける積層工程数の最大数を減少させる方法である。即ち、前述の積層構造体を用意する工程は、積層された複数のチップからなる第１のチップサブブロックと、積層された複数のチップからなる第２のチップサブブロックとを積層する工程を少なくとも１つ含んでもよい。或いは、前述の積層構造体を用意する工程は、第１のチップを基板上に積層する工程と、第２のチップと第３のチップとを互いに積層して、第１のチップサブブロックを形成する工程と、該第１のチップサブブロックを、該基板上に積層された第１のチップに積層する工程と、を含んでもよい。例えば、８段積層の場合の積層方法の一例を説明すると、２つのチップをペアにして該２つのチップどうしを積層し、４つの２チップサブブロックを形成する。その後、２つの２チップサブブロックをペアにして該２つの２チップサブブロックどうしを積層し、２つの４チップサブブロックを形成する。更に、２つの４チップサブブロックどうしを積層し、８チップからなるチップ積層構造体を形成する。最後に、８チップからなるチップ積層構造体１０を基板９上に搭載する。
更に、各積層工程は、加重、加熱、超音波印加、その他のエネルギーを加えてチップボールパッドとバンプとを接続する方法であれば、特に限定するものではない。
その後、図２２及び図２３に示すように、隣接するチップどうしの間、最下層のチップと基板９との間、及びチップ積層構造体１０の側面に液状樹脂をディスペンサーで注入し、該チップを封止する封止樹脂体６を形成する。液状樹脂としては、既存のものを使用し得る。例えば、ＮＣＰ樹脂や、ＡＣＰ樹脂を利用することができる。該隣接するチップどうしの間は、例えば、１０乃至２０マイクロメータの間隙からなるので、毛細管現象を利用して流し込むことが可能である。積層構造体１００は、シリコン基板９と、チップ積層構造体１０と、封止樹脂体６とで構成される。
その後、図２３及び図２４に示すように、該基板９上に搭載されたチップ積層構造体１０を４つの分割チップ構造体即ち第１の分割構造体１２ａ、第２の分割チップ積層構造体１２ｂ、第３の分割チップ積層構造体１２ｃ、及び、第４の分割チップ積層構造体１２ｄに分割する第１回目の分割工程を行う。ここで、シリコン基板９は分割しない。この第１回目の分割工程は、利用可能な分割方法で実現することが可能である。利用可能な分割方法の典型例として、レーザー照射を利用した熱による切断法やダイシングブレードを利用した機械的切断法を挙げることができる。以下、ダイシングブレードを利用した切断法により分割工程を行う例につき説明する。第１の切断幅Ｗ１を有する第１のダイシングブレード１８により、チップ積層構造体１０を形成する最上層のチップから順に下に向かって基板９の上面の封止樹脂体６まで切断する。２回の切断により、図２２及び図２３に示すチップ積層構造体１０を、図２４及び図２５に示す４つの分割チップ積層構造体即ち第１の分割チップ積層構造体１２ａ、第２の分割チップ積層構造体１２ｂ、第３の分割チップ積層構造体１２ｃ、及び第４の分割チップ積層構造体１２ｄに分割する。隣接するチップどうしの間及び最下層のチップと基板９との間に存在する封止樹脂体６は、第１のダイシングブレード１８によりチップ積層構造体１０を切断する際に、チップが欠けたり、割れたり、該チップの間に切断クズが入ったり、該チップの間に水が入り込むことの防止に有効に作用する。即ち、チップ積層構造体１０は、４つの分割チップ積層構造体即ち第１の分割チップ積層構造体１２ａ、第２の分割チップ積層構造体１２ｂ、第３の分割チップ積層構造体１２ｃ、及び第４の分割チップ積層構造体１２ｄに分割される。一方、シリコン基板９は切断しない。結果、シリコン基板９上に、第１の切断幅Ｗ１に相当する間隙で互いに分割された４つの分割チップ積層構造体が形成される。換言すると、第１の切断幅Ｗ１を有する第１のダイシングブレード１８により、第１の分割チップ積層構造体１２ａ、第２の分割チップ積層構造体１２ｂ、第３の分割チップ積層構造体１２ｃ、及び第４の分割チップ積層構造体１２ｄをそれぞれ分離する第１の切断幅Ｗ１に相当する間隙が形成される。
その後、図２４及び図２５に示すように、モールドの型にはめ込んで、該型内に樹脂を注入することで、チップ積層構造体１０をオーバーモールド樹脂１７で封止する。結果、オーバーモールド樹脂１７で、第１の分割チップ積層構造体１２ａ、第２の分割チップ積層構造体１２ｂ、第３の分割チップ積層構造体１２ｃ、及び第４の分割チップ積層構造体１２ｄの各々の側面及び上面を覆うと共に、前述した第１の切断幅Ｗ１に相当する間隙、隣接するチップどうしの間及び最下層のチップと基板９との間を充填する。オーバーモールド樹脂１７は、既存のものを使用し得る。積層構造体１００は、シリコン基板９と、チップ積層構造体１０と、封止樹脂体６と、オーバーモールド樹脂１７とで構成される。
その後、図２５、図２６及び図２７に示すように、基板９と該基板９上の第１の分割チップ積層構造体１２ａ、第２の分割チップ積層構造体１２ｂ、第３の分割チップ積層構造体１２ｃ、及び第４の分割チップ積層構造体１２ｄとからなる積層構造体１００を４つの分割構造体即ち第１の分割構造体１１０、第２の分割構造体１２０、第３の分割構造体１３０、及び、第４の分割構造体１４０に分割する第２の分割工程を行う。この第２の分割工程は、利用可能な分割方法で実現することが可能である。利用可能な分割方法の典型例として、レーザー照射を利用した熱による切断法やダイシングブレードを利用した機械的切断法を挙げることができる。以下、ダイシングブレードを利用した切断法により分割工程を行う例につき説明する。第１の分割チップ積層構造体１２ａ、第２の分割チップ積層構造体１２ｂ、第３の分割チップ積層構造体１２ｃ、及び第４の分割チップ積層構造体１２ｄを互いに分離する前述の第１の切断幅Ｗ１に相当する間隙を充填しているオーバーモールド樹脂１７、並びに、シリコン基板９を、前述した第１のダイシングブレード１８の第１の切断幅Ｗ１より狭い第２の切断幅Ｗ２を有する第２のダイシングブレード１９により切断する。ここで、第２のダイシングブレード１９の第２の切断幅Ｗ２は、前述の第１のダイシングブレード１８の第１の切断幅Ｗ１より狭いので、第２のダイシングブレード１９で切断されるのは、オーバーモールド樹脂１７及びシリコン基板９のみであり、既に分割された第１の分割チップ積層構造体１２ａ、第２の分割チップ積層構造体１２ｂ、第３の分割チップ積層構造体１２ｃ、及び第４の分割チップ積層構造体１２ｄの各々の切断側面には、第２のダイシングブレード１９は接触しない。２回の切断により、図２４及び図２５に示す積層構造体１００を、図２６及び図２７に示す４つの分割構造体即ち第１の分割構造体１１０、第２の分割構造体１２０、第３の分割構造体１３０、及び第４の分割構造体１４０に分割する。
即ち、シリコン基板９は、４つの分割シリコン基板即ち第１の分割シリコン基板１３、第２の分割シリコン基板１４、第３の分割シリコン基板１５、及び第４の分割シリコン基板１６に分割される。結果、シリコン基板９と、第１の分割チップ積層構造体１２ａ、第２の分割チップ積層構造体１２ｂ、第３の分割チップ積層構造体１２ｃ、及び第４の分割チップ積層構造体１２ｄとからなる積層構造体１００は、第１の分割シリコン基板１３と第１の分割チップ積層構造体１２ａとからなる第１の分割構造体１１０と、第２の分割シリコン基板１４と第２の分割チップ積層構造体１２ｂとからなる第２の分割構造体１２０と、第３の分割シリコン基板１５と第３の分割チップ積層構造体１２ｃとからなる第３の分割構造体１３０と、第４の分割シリコン基板１６と第４の分割チップ積層構造体１２ｄとからなる第４の分割構造体１４０とに分割される。該第１乃至第４の分割構造体１４０は、半導体装置を構成し得る。その後、外部端子７を第１乃至第４の分割シリコン基板１３、１４、１５、１６の裏面に形成する。
前述の積層工程の後に分割工程を行うことで、４つの半導体装置を得ることができる。従来と同一の積層工程を用いた場合でも、複数の半導体装置を得ることができる。従来の製造方法によれば、一連の積層工程を経て１つの半導体装置を得ることができたのに対し、本発明によれば、一連の積層工程及びその後の分割工程を経ることで、分割された分割構造体の数だけ半導体装置を得ることができる。即ち、同じ一連の積層工程を使用することで、分割された分割構造体の数だけ、得られる半導体装置を増やすことが可能となる。換言すれば、同じ数の半導体装置を同じ積層方法を使用して得る場合、本発明の分割工程を行うことで、必要となる積層工程のトータル数を減少することが可能となる。必要となる積層工程のトータル数の減少は、積層に使用する装置の拘束時間の短縮を可能にし、且つ、製造コストの更なる削減を可能にする。
（半導体装置の構造）
図２６及び図２７に示すように、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々は、４つの側面を有するが、そのうち２つが前述の台２の分割工程において第２のダイシングブレード１９で切断されることにより画定した切断側面で構成され、残りの２つは、非切断側面で構成される。第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の２つの非切断側面の各々は、該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の非切断側面の各々と、該非切断側面より内側に位置する第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの非切断側面を覆う封止樹脂体６を更に覆うオーバーモールド樹脂１７の側面部分とからなる。即ち、第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの各々の非切断側面は、該非切断側面に垂直な方向において該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の非切断側面より内側に位置しており、一方、該第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの非切断側面を覆う封止樹脂体６を更に覆うオーバーモールド樹脂１７の側面部分は、該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の非切断側面と、該非切断側面に垂直な方向において整合している。これに対し、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の２つの切断側面の各々は、該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の切断側面の各々と、該切断側面と整合する第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの各々の切断側面の各々と、該第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの上面を覆うと共に、前述の第１のダイシングブレード１８により切断された切断側面を覆うオーバーモールド樹脂１７の切断側面とからなる。即ち、第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの各々の切断側面は、該切断側面に垂直な方向において該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の切断側面及びオーバーモールド樹脂１７の切断側面より内側に位置する。一方、該第１乃至第４の分割シリコン基板１３、１４、１５、１６の各々の切断側面は、該切断側面に垂直な方向においてオーバーモールド樹脂１７の切断側面と整合する。本発明の第１及び第２の分割工程により、半導体装置を構成する分割構造体は、該切断側面に垂直な方向において分割シリコン基板の切断側面と整合すると共に、分割チップ積層構造体の切断側面を覆うオーバーモールド樹脂１７の切断側面を有する。
更に、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の上面及び切断側面は、オーバーモールド樹脂１７の上面で構成される。このため、オーバーモールド樹脂１７は、チップ上部或いは側面から光が入射されることを防止するのに有効に作用する。
更に、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の上面及び切断側面は、オーバーモールド樹脂１７の上面で構成される。このため、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の上部外観及び側面外観は、互いに同じとなる。
（変更例）
前述した実施形態では、液状樹脂からなる封止樹脂体６を充填した後に、第１のダイシングブレード１８を使用して第１の分割工程を行ったが、液状樹脂からなる封止樹脂体６を充填せずに、第１のダイシングブレード１８を使用して第１の分割工程を行ってもよい。該第１の分割工程の後、オーバーモールド樹脂１７を形成し、第２のダイシングブレード１９使用して第２の切断工程を行ってもよい。
更に、第１のダイシングブレード１８を使用した第１の分割工程では、シリコン基板９は一切切断しなかったが、該シリコン基板９をハーフカットして該シリコン基板９中に切り欠き部を形成することで、該切り欠き部が、第２の切断工程における水分の侵入のストッパーとして働くので有用である。
尚、本実施形態では、積層構造体１００を４つの分割構造体即ち第１乃至第４の分割構造体１１０、１２０、１３０、１４０に分割したが、分割する数は、２以上の整数であれば特に限定はない。例えば、２ｘ１、２ｘ２、２ｘ３、３ｘ１、３ｘ３、３ｘ４、４ｘ４、４ｘ５、５ｘ１、５ｘ２、５ｘ３、５ｘ５、・・・１０ｘ１０等の分割を行うことで、従来と同一の積層工程で、従来よりも多くの半導体装置を効率良く得ることが可能となる。
換言すれば、同じ数の半導体装置を同じ積層方法を使用して得る場合、本発明の分割工程を行うことで、必要となる積層工程のトータル数を減少することが可能となる。必要となる積層工程のトータル数の減少は、積層に使用する装置の拘束時間の短縮を可能にし、且つ、製造コストの更なる削減を可能にする。
本実施の形態では、液状樹脂からなる封止樹脂体６の形成工程は、チップ積層構造体１０の形成工程が完成した後に行った。しかし、各チップを積層する前に、チップの片面に液状樹脂を塗布し、該液状樹脂を挟持するようにチップを積層してもよい。例えば、シリコン基板９の上面及び最下層チップの下面の少なくとも一方に液状樹脂を塗布し、最下層チップをシリコン基板９上に積層する。更に、最下層チップの上面及び第２段目のチップの下面の少なくとも一方に液状樹脂を塗布し、第２段目のチップを最下層チップ上に積層する。この工程を繰り返して、チップ積層構造体１０を形成してもよい。更に、液状樹脂に代えて、絶縁性フィルムをチップ間に挟んで積層することも可能である。利用可能な絶縁性フィルムとしては、ＮＣＦやＡＣＦを挙げることができる。
更に、本実施の形態では、チップの積層段数を８段としたが、特に８段に限定するものではなく、最低１段のチップが基板上に積層されればよい。要は、本発明の分割工程は、積層構造体を複数の分割構造体に分割するものであればよく、該積層構造体は、先に定義したように、基板と該基板上に積層された少なくとも１つのチップとを含む構造体、或いは、基板が無く複数段積層されたチップを含む構造体を意味する。該積層構造体は、樹脂を含んでも含まなくてもよく、また、外部接続用の端子等その他の構成要素を含んでも含まなくてもよい。例えば、基板と該基板上に１段のチップが積層された積層構造体を、本発明の分割工程で、複数の分割構造体に分割しても、本発明の効果を得ることが可能である。また、基板の無い複数のチップのチップ積層構造体を、本発明の分割工程で、複数の分割構造体に分割しても、本発明の効果を得ることが可能である。チップ積層構造体は、先に定義したように、基板上に複数段積層されたチップで構成される構造体を意味する。チップ積層構造体は、樹脂を含んでも含まなくてもよく、また、外部接続用の端子等その他の構成要素を含んでも含まなくてもよい。
更に、基板に外部端子を形成する工程を行っても行わなくてもよい。基板に外部端子を形成する工程を行う場合、積層工程前に行ってもよく、或いは、積層工程後分割工程前に行ってもよく、或いは、分割工程後に行ってもよい。
更に、シリコン基板９に直接外部端子を接続する代わりに、Ｗ−ＣＳＰ（ウェハレベルチップサイズパッケージ）技術を用いてチップに外部接続機能を持たせたものをシリコン基板９とすることが可能である。
更に、シリコン基板に代えて、半導体基板以外の基板、例えば、ガラスエポキシ基板等の有機基板、ポリイミドテープ基板、セラミック基板上に、少なくとも１段のチップを積層することで、積層構造体１００を形成し、その後、該積層構造体１００を、本発明の分割工程により分割することで、複数の分割構造体を形成することが可能である。
前述したように、バンプを各チップの片面に配置し、該バンプが配置された面を下に向けて実装してもよいが、該バンプが配置された面を上に向けて実装してもよい。更に、バンプを各チップの両面に配置し、実装してもよい。
（効果）
前述の積層工程の後に分割工程を行うことで、４つの半導体装置を得ることができる。従来と同一の積層工程を用いた場合でも、複数の半導体装置を得ることができる。従来の製造方法によれば、一連の積層工程を経て１つの半導体装置を得ることができたのに対し、本発明によれば、一連の積層工程及びその後の分割工程を経ることで、分割された分割構造体の数だけ半導体装置を得ることができる。即ち、同じ一連の積層工程を使用することで、分割された分割構造体の数だけ、得られる半導体装置を増やすことが可能となる。換言すれば、同じ数の半導体装置を同じ積層方法を使用して得る場合、本発明の分割工程を行うことで、必要となる積層工程のトータル数を減少することが可能となる。必要となる積層工程のトータル数の減少は、積層に使用する装置の拘束時間の短縮を可能にし、且つ、製造コストの更なる削減を可能にする。
更に、隣接するチップどうしの間及び最下層のチップと基板９との間に存在する封止樹脂体６は、第１のダイシングブレード１８によりチップ積層構造体１０を切断する際に、チップが欠けたり、割れたり、該チップの間に切断クズが入ったり、該チップの間に水が入り込むことの防止に有効に作用する。更に、第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄの上面を覆うオーバーモールド樹脂１７は、外部からの衝撃や応力によるチップ割れ等のダメージから第１乃至第４の分割チップ積層構造体１２ａ、１２ｂ、１２ｃ、１２ｄを保護するのに有効に作用する。
更に、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の上面及び切断側面は、オーバーモールド樹脂１７の上面で構成される。このため、オーバーモールド樹脂１７は、チップ上部或いは側面から光が入射されることを防止するのに有効に作用する。
更に、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の各々の上面及び切断側面は、オーバーモールド樹脂１７の上面で構成される。このため、第１乃至第４の分割構造体１１０、１２０、１３０、１４０の上部外観及び側面外観は、互いに同じとなる。
本発明の第１の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。 図１に示す一工程における積層構造体を示す上面図である。 本発明の第１の実施形態に係る半導体装置の製造方法に係る一工程における分割前の積層構造体を示す縦断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法に係る一工程における分割後の分割構造体を示す縦断面図である。 図４に示す分割後の分割構造体を示す上面図である。 本発明の第１の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。 図６に示す一工程における積層構造体を示す上面図である。 本発明の第２の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。 図８に示す一工程における積層構造体を示す上面図である。 本発明の第２の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法に係る一工程における分割前の積層構造体を示す縦断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法に係る一工程における分割後の分割構造体を示す縦断面図である。 図１２に示す分割後の分割構造体を示す上面図である。 本発明の第３の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。 図１４に示す一工程における積層構造体を示す上面図である。 本発明の第３の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。 本発明の第３の実施形態に係る半導体装置の製造方法に係る一工程における分割前の積層構造体を示す縦断面図である。 本発明の第３の実施形態に係る半導体装置の製造方法に係る一工程における分割後の分割構造体を示す縦断面図である。 図１８に示す分割後の分割構造体を示す上面図である。 本発明の第４の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。 図２０に示す一工程における積層構造体を示す上面図である。 本発明の第４の実施形態に係る半導体装置の製造方法に係る一工程における積層構造体を示す縦断面図である。 本発明の第４の実施形態に係る半導体装置の製造方法に係る一工程における第１回目の分割工程前の積層構造体を示す縦断面図である。 本発明の第４の実施形態に係る半導体装置の製造方法に係る一工程における第１回目の分割工程後の分割構造体を示す縦断面図である。 本発明の第４の実施形態に係る半導体装置の製造方法に係る一工程における第２回目の分割工程前の積層構造体を示す縦断面図である。 本発明の第４の実施形態に係る半導体装置の製造方法に係る一工程における第２回目の分割工程後の分割構造体を示す縦断面図である。 図２６に示す分割後の分割構造体を示す上面図である。
符号の説明
６ 封止樹脂体６
９ シリコン基板９
１０ チップ積層構造体１０
１１ ダイシングブレード１１
１２ａ 第１の分割チップ積層構造体１２ａ
１２ｂ 第２の分割チップ積層構造体１２ｂ
１２ｃ 第３の分割チップ積層構造体１２ｃ
１２ｄ 第４の分割チップ積層構造体１２ｄ
１３ 第１の分割シリコン基板１３
１４ 第２の分割シリコン基板１４
１５ 第３の分割シリコン基板１５
１６ 第４の分割シリコン基板１６
１７ オーバーモールド樹脂１７
１８ 第１のダイシングブレード１８
１９ 第２のダイシングブレード１９
１００ 積層構造体１００
１１０ 第１の分割構造体１１０
１２０ 第２の分割構造体１２０
１３０ 第３の分割構造体１３０
１４０ 第４の分割構造体１４０
Ｗ１ 第１の切断幅Ｗ１
Ｗ２ 第２の切断幅Ｗ２

Claims (7)

  1. 複数の半導体チップが積層されて構成されたチップ積層構造体が基板上に形成された積層構造体を用意する工程と、
    前記チップ積層構造体を覆うオーバーモールド樹脂を設ける工程と、
    前記オーバーモールド樹脂と前記基板と前記チップ積層構造体とを切断することにより、前記オーバーモールド樹脂が設けられた積層構造体を複数の分割構造体に分割する工程と、
    を少なくとも含む半導体装置の製造方法。
  2. 前記積層構造体を用意する工程の後であって且つ前記オーバーモールド樹脂を設ける工程の前に、
    更に、前記複数の半導体チップに液状樹脂を塗布する工程を含む請求項１に記載の半導体装置の製造方法。
  3. 前記積層構造体は、ウェハレベルチップサイズパッケージ構造を有する請求項１または２に記載の半導体装置の製造方法。
  4. 前記複数の分割構造体に分割する工程は、ダイシングブレードを使用した切断により行う請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  5. 前記複数の分割構造体に分割する工程は、レーザ切断により行う請求項１乃至３のいずれかに記載の半導体装置の製造方法。
  6. 前記積層構造体を用意する工程は、
    積層された複数の半導体チップからなる第１のチップサブブロックと、積層された複数の半導体チップからなる第２のチップサブブロックとを積層する工程を少なくとも１つ含む請求項１乃至５のいずれかに記載の半導体装置の製造方法。
  7. 前記積層構造体を用意する工程は、
    第１の半導体チップを基板上に積層する工程と、
    第２の半導体チップと第３の半導体チップとを互いに積層して、第１のチップサブブロックを形成する工程と、
    前記第１のチップサブブロックを、前記基板上に積層された第１の半導体チップに積層する工程と、
    を含む請求項１乃至５のいずれかに記載の半導体装置の製造方法。
JP2005279524A 2005-09-27 2005-09-27 半導体装置の製造方法 Active JP4750523B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005279524A JP4750523B2 (ja) 2005-09-27 2005-09-27 半導体装置の製造方法
US11/531,702 US7662671B2 (en) 2005-09-27 2006-09-14 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005279524A JP4750523B2 (ja) 2005-09-27 2005-09-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007095747A JP2007095747A (ja) 2007-04-12
JP4750523B2 true JP4750523B2 (ja) 2011-08-17

Family

ID=37894610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005279524A Active JP4750523B2 (ja) 2005-09-27 2005-09-27 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7662671B2 (ja)
JP (1) JP4750523B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009035849A2 (en) 2007-09-10 2009-03-19 Vertical Circuits, Inc. Semiconductor die mount by conformal die coating
KR101554761B1 (ko) 2008-03-12 2015-09-21 인벤사스 코포레이션 지지부에 실장되는 전기적으로 인터커넥트된 다이 조립체
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
JP2010021347A (ja) * 2008-07-10 2010-01-28 Oki Semiconductor Co Ltd 多層チップ型半導体装置及びその製造方法
WO2011056668A2 (en) 2009-10-27 2011-05-12 Vertical Circuits, Inc. Selective die electrical insulation additive process
KR101692955B1 (ko) * 2010-10-06 2017-01-05 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
CN102543767B (zh) * 2010-12-07 2015-04-08 万国半导体(开曼)股份有限公司 一种在晶圆级封装的塑封工序中避免晶圆破损的方法
KR101994930B1 (ko) * 2012-11-05 2019-07-01 삼성전자주식회사 일체형 단위 반도체 칩들을 갖는 반도체 패키지
JP2015177062A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置の製造方法および半導体装置
JP6571411B2 (ja) * 2014-07-04 2019-09-04 ローム株式会社 半導体装置および半導体装置の製造方法
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
KR20210100880A (ko) * 2020-02-07 2021-08-18 에스케이하이닉스 주식회사 복수의 메모리 칩들을 갖는 반도체 메모리 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5099309A (en) * 1990-04-30 1992-03-24 International Business Machines Corporation Three-dimensional memory card structure with internal direct chip attachment
KR940016630A (ko) * 1992-12-23 1994-07-23 프레데릭 얀 스미트 반도체 장치 및 제조방법
US5495397A (en) * 1993-04-27 1996-02-27 International Business Machines Corporation Three dimensional package and architecture for high performance computer
JP2812326B2 (ja) * 1996-08-09 1998-10-22 日本電気株式会社 チップ型半導体装置の製造方法
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
KR20000029054A (ko) * 1998-10-15 2000-05-25 이데이 노부유끼 반도체 장치 및 그 제조 방법
JP2000294724A (ja) * 1999-04-09 2000-10-20 Matsushita Electronics Industry Corp 半導体装置及びその製造方法
JP2001007472A (ja) * 1999-06-17 2001-01-12 Sony Corp 電子回路装置およびその製造方法
JP2001176940A (ja) * 1999-12-20 2001-06-29 Sharp Corp 半導体モジュールの製造方法
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
JP2002222901A (ja) 2001-01-29 2002-08-09 Sony Corp 半導体デバイスの実装方法及びその実装構造、半導体装置の製造方法及び半導体装置
US7042073B2 (en) * 2001-06-07 2006-05-09 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
KR100431181B1 (ko) * 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
JP3917484B2 (ja) * 2002-07-18 2007-05-23 富士通株式会社 半導体装置の製造方法および半導体装置
JP2005051150A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies

Also Published As

Publication number Publication date
US7662671B2 (en) 2010-02-16
JP2007095747A (ja) 2007-04-12
US20070072345A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
JP4750523B2 (ja) 半導体装置の製造方法
TWI389183B (zh) 堆疊半導體晶片之方法與裝置
KR101692955B1 (ko) 반도체 패키지 및 그 제조 방법
CN106340497B (zh) 密封管芯、包含该密封管芯的微电子封装以及制造所述微电子封装的方法
JP4575205B2 (ja) 積層構造体の形成方法及びその方法を使用した半導体装置の製造方法
KR101494413B1 (ko) 지지프레임 및 이를 이용한 반도체패키지 제조방법
US7919833B2 (en) Semiconductor package having a crack-propagation preventing unit
US20090127688A1 (en) Package-on-package with improved joint reliability
US9059333B1 (en) Facilitating chip dicing for metal-metal bonding and hybrid wafer bonding
JP5486878B2 (ja) 半導体基板および半導体プレート
US7859097B2 (en) Semiconductor device and method of fabricating semiconductor device
CN109545742B (zh) 半导体装置的制造方法及半导体装置
CN102468248A (zh) 使用预置填角保护覆晶封装
JP2015177062A (ja) 半導体装置の製造方法および半導体装置
JP2015177061A (ja) 半導体装置の製造方法および半導体装置
TWI567894B (zh) 晶片封裝
JP4496241B2 (ja) 半導体素子とそれを用いた半導体パッケージ
JP2007242684A (ja) 積層型半導体装置及びデバイスの積層方法
TW201005904A (en) Chip package having penetrative TSVs
KR100902913B1 (ko) 적층 반도체 패키지 및 이의 제조 방법
CN114649219A (zh) 半导体器件及其制造方法
US8105877B2 (en) Method of fabricating a stacked type chip package structure
KR100988403B1 (ko) 반도체 패키지 및 웨이퍼 레벨 반도체 패키지 제조 방법
JP2007165402A (ja) 半導体装置
KR20110136297A (ko) 적층형 반도체 패키지

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080305

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101012

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110519

R150 Certificate of patent or registration of utility model

Ref document number: 4750523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350