JP2000294724A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000294724A JP2000294724A JP11102281A JP10228199A JP2000294724A JP 2000294724 A JP2000294724 A JP 2000294724A JP 11102281 A JP11102281 A JP 11102281A JP 10228199 A JP10228199 A JP 10228199A JP 2000294724 A JP2000294724 A JP 2000294724A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor chip
- chip
- stick
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Abstract
(57)【要約】
【課題】 ＬＳＩチップどうしをフェースダウンで接合
するのに、互いのＬＳＩをチップ状に分割して行うと、
接合工程、チップ分割工程において生産性が低いものと
なってしまう。 【解決手段】 第１の半導体チップ１が形成された半導
体ウェハ２に対して、複数個の第２の半導体チップ３よ
りなる半導体スティック４を順次、その電極どうしを接
合し、それらの間隙を絶縁性樹脂８で充填した後、半導
体スティック４の裏面側から一括で同時工程により切断
することにより、生産性の向上を図り、コストを安くす
ることができる。
するのに、互いのＬＳＩをチップ状に分割して行うと、
接合工程、チップ分割工程において生産性が低いものと
なってしまう。 【解決手段】 第１の半導体チップ１が形成された半導
体ウェハ２に対して、複数個の第２の半導体チップ３よ
りなる半導体スティック４を順次、その電極どうしを接
合し、それらの間隙を絶縁性樹脂８で充填した後、半導
体スティック４の裏面側から一括で同時工程により切断
することにより、生産性の向上を図り、コストを安くす
ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の半導体チッ
プを有した半導体装置及びその製造方法であって、半導
体チップどうしが積層状態で実装されたモジュールより
なる半導体装置及びその製造方法に関するものである。
プを有した半導体装置及びその製造方法であって、半導
体チップどうしが積層状態で実装されたモジュールより
なる半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、ＬＳＩ半導体装置の低コスト化及
び小型化を図るために、互いに異なる機能を有するＬＳ
Ｉ又は互いに異なるプロセスにより形成されたＬＳＩを
有する半導体チップ同士がフェースダウン方式で接合さ
れてなる半導体装置が提案されている。
び小型化を図るために、互いに異なる機能を有するＬＳ
Ｉ又は互いに異なるプロセスにより形成されたＬＳＩを
有する半導体チップ同士がフェースダウン方式で接合さ
れてなる半導体装置が提案されている。
【０００３】以下、従来のＬＳＩ半導体装置について、
図３，図４を参照しながら説明する。
図３，図４を参照しながら説明する。
【０００４】まず、第１の半導体チップ１１０の上に第
１の内部電極１１１及びボンディングパッド１１２が形
成されているとともに、それら第１の内部電極１１１
は、第２の半導体チップ１２０の上に第１の内部電極１
２１とははんだよりなるバンプ１２２を介して互いに電
気的に接続されている。また第１の半導体チップ１１０
と第２の半導体チップ１２０との間には、絶縁性樹脂１
３０が充填されており、第１の半導体チップ１１０と第
２の半導体チップ１２０とは、バンプ１２２及び絶縁性
樹脂１３０によって一体化されている。
１の内部電極１１１及びボンディングパッド１１２が形
成されているとともに、それら第１の内部電極１１１
は、第２の半導体チップ１２０の上に第１の内部電極１
２１とははんだよりなるバンプ１２２を介して互いに電
気的に接続されている。また第１の半導体チップ１１０
と第２の半導体チップ１２０との間には、絶縁性樹脂１
３０が充填されており、第１の半導体チップ１１０と第
２の半導体チップ１２０とは、バンプ１２２及び絶縁性
樹脂１３０によって一体化されている。
【０００５】第１の半導体チップ１１０は、リードフレ
ームのダイパッド１３１にダイボンド用樹脂により固定
されているとともに、第１の半導体チップ１１０のボン
ディングパッド１１２とリードフレームの外部リード１
３２とは、ボンディングワイヤ１３３を介して電気的に
接続されている。そして第１の半導体チップ１１０、第
２の半導体チップ１２０、ボンディングワイヤ１３３、
ダイパッド１３１及び外部リード１３２の一部であるイ
ンナーリード部は封止用樹脂１３５によってパッケージ
されている。
ームのダイパッド１３１にダイボンド用樹脂により固定
されているとともに、第１の半導体チップ１１０のボン
ディングパッド１１２とリードフレームの外部リード１
３２とは、ボンディングワイヤ１３３を介して電気的に
接続されている。そして第１の半導体チップ１１０、第
２の半導体チップ１２０、ボンディングワイヤ１３３、
ダイパッド１３１及び外部リード１３２の一部であるイ
ンナーリード部は封止用樹脂１３５によってパッケージ
されている。
【０００６】次に従来の半導体装置の製造方法につい
て、図３，図４をもとに説明する。
て、図３，図４をもとに説明する。
【０００７】まず、第２の半導体チップ１２０の内部電
極１２１にはんだバンプ１２２を形成する。次に第１の
半導体チップ１１０がウェハ状態の際に第２の半導体チ
ップ１２０のはんだバンプ１２２と第１の半導体チップ
１１０の内部電極１１１とを一致させ、第２の半導体チ
ップ１２０を第１の半導体チップ１１０に設置する。そ
の後、加熱によりはんだバンプ１２２を溶融させ、第２
の半導体チップ１２０の内部電極１２１と第１の半導体
チップ１１０の内部電極１１１とをはんだ付けにより接
合する。次に、ダイシングにより第１の半導体チップ１
１０をウェハ状態から個別に分割する。最後に、第１の
半導体チップ１１０をリードフレームのダイパッド１３
１にダイボンド用樹脂によりダイボンドし、第１の半導
体チップ１１０のボンディングパッド１１２とリードフ
レームの外部リード１３２とをボンディングワイヤ１３
３により接続（ワイヤボンディング）し、封止用樹脂１
３５によってパッケージングするものである。
極１２１にはんだバンプ１２２を形成する。次に第１の
半導体チップ１１０がウェハ状態の際に第２の半導体チ
ップ１２０のはんだバンプ１２２と第１の半導体チップ
１１０の内部電極１１１とを一致させ、第２の半導体チ
ップ１２０を第１の半導体チップ１１０に設置する。そ
の後、加熱によりはんだバンプ１２２を溶融させ、第２
の半導体チップ１２０の内部電極１２１と第１の半導体
チップ１１０の内部電極１１１とをはんだ付けにより接
合する。次に、ダイシングにより第１の半導体チップ１
１０をウェハ状態から個別に分割する。最後に、第１の
半導体チップ１１０をリードフレームのダイパッド１３
１にダイボンド用樹脂によりダイボンドし、第１の半導
体チップ１１０のボンディングパッド１１２とリードフ
レームの外部リード１３２とをボンディングワイヤ１３
３により接続（ワイヤボンディング）し、封止用樹脂１
３５によってパッケージングするものである。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、第１の半導体チップと第２の半導体チ
ップとの幅寸法も一致しておらず半導体装置として小型
化を達成できなかった。さらに従来の半導体装置の製造
方法によると、第１の半導体チップと第２の半導体チッ
プとの接続は、第２の半導体チップは個別のチップ状態
に分割した後、第１の半導体チップごとに接続する必要
があり、半導体チップと半導体チップとの接合がチップ
単位ごとであるため、生産性が低くコストの高いもので
あった。
半導体装置では、第１の半導体チップと第２の半導体チ
ップとの幅寸法も一致しておらず半導体装置として小型
化を達成できなかった。さらに従来の半導体装置の製造
方法によると、第１の半導体チップと第２の半導体チッ
プとの接続は、第２の半導体チップは個別のチップ状態
に分割した後、第１の半導体チップごとに接続する必要
があり、半導体チップと半導体チップとの接合がチップ
単位ごとであるため、生産性が低くコストの高いもので
あった。
【０００９】本発明は前記従来の課題に鑑み、半導体装
置の製造方法を効率的な観点から見直し、生産性のよい
半導体装置及びその製造方法を提供することを目的とす
る。
置の製造方法を効率的な観点から見直し、生産性のよい
半導体装置及びその製造方法を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の半導体装置及びその製造方法は以下
のような構成を有している。すなわち本発明の半導体装
置は、内部電極と外部電極とを有する第１の半導体チッ
プと内部電極を有する第２の半導体チップとがその表面
どうしを対向して前記内部電極どうしが電気的に接合さ
れ、前記外部電極が外部支持体の電極に接続され、前記
第１の半導体チップの一幅と前記第２の半導体チップの
一幅とが同一の幅寸法であり、第１の半導体チップ上に
第２の半導体チップが接合されている半導体装置であ
る。
るために、本発明の半導体装置及びその製造方法は以下
のような構成を有している。すなわち本発明の半導体装
置は、内部電極と外部電極とを有する第１の半導体チッ
プと内部電極を有する第２の半導体チップとがその表面
どうしを対向して前記内部電極どうしが電気的に接合さ
れ、前記外部電極が外部支持体の電極に接続され、前記
第１の半導体チップの一幅と前記第２の半導体チップの
一幅とが同一の幅寸法であり、第１の半導体チップ上に
第２の半導体チップが接合されている半導体装置であ
る。
【００１１】そして、第１の半導体チップの一幅と第２
の半導体チップの一幅とが同一の幅寸法であり、前記第
１の半導体チップと第２の半導体チップとの同一幅の各
側面とが揃うように、第１の半導体チップ上に第２の半
導体チップが接合されている半導体装置である。
の半導体チップの一幅とが同一の幅寸法であり、前記第
１の半導体チップと第２の半導体チップとの同一幅の各
側面とが揃うように、第１の半導体チップ上に第２の半
導体チップが接合されている半導体装置である。
【００１２】また、第１の半導体チップの内部電極もし
くは第２の半導体チップの内部電極の少なくとも一方が
突起電極である半導体装置である。
くは第２の半導体チップの内部電極の少なくとも一方が
突起電極である半導体装置である。
【００１３】また、第１の半導体チップと第２の半導体
チップとの間隙には樹脂が充填されている半導体装置で
ある。
チップとの間隙には樹脂が充填されている半導体装置で
ある。
【００１４】本発明の半導体装置の製造方法は、外部電
極及び内部電極を有した第１の半導体チップよりなる半
導体ウェハの表面に対して、内部電極を有し、前記第１
の半導体チップの一幅と同一の幅寸法を有した第２の半
導体チップよりなり、かつ前記第２の半導体チップが一
列状に複数形成された半導体スティックの表面が向かい
合うように前記内部電極どうしを電気的に接続する工程
と、前記半導体ウェハと前記半導体スティックとを一括
で同時工程で切断し、前記第２の半導体チップ１個が接
続された前記第１の半導体チップを得る工程とよりなる
半導体装置の製造方法である。
極及び内部電極を有した第１の半導体チップよりなる半
導体ウェハの表面に対して、内部電極を有し、前記第１
の半導体チップの一幅と同一の幅寸法を有した第２の半
導体チップよりなり、かつ前記第２の半導体チップが一
列状に複数形成された半導体スティックの表面が向かい
合うように前記内部電極どうしを電気的に接続する工程
と、前記半導体ウェハと前記半導体スティックとを一括
で同時工程で切断し、前記第２の半導体チップ１個が接
続された前記第１の半導体チップを得る工程とよりなる
半導体装置の製造方法である。
【００１５】そして、半導体ウェハと半導体スティック
とを同時に切断する前に前記半導体スティックの表面と
前記半導体ウェハの表面間に樹脂を充填する工程を有す
る半導体装置の製造方法である。
とを同時に切断する前に前記半導体スティックの表面と
前記半導体ウェハの表面間に樹脂を充填する工程を有す
る半導体装置の製造方法である。
【００１６】また、第１の半導体チップの内部電極もし
くは第２の半導体チップの内部電極の少なくとも一方に
予め突起電極を形成しておく半導体装置の製造方法であ
る。
くは第２の半導体チップの内部電極の少なくとも一方に
予め突起電極を形成しておく半導体装置の製造方法であ
る。
【００１７】前記構成の通り、第１の半導体チップと第
２の半導体チップの少なくとも１つの幅寸法が同一であ
るため、半導体装置として小型化が実現するとともに、
製造工程においては、複数の第１の半導体チップが形成
された半導体ウェハ上に対して、複数の第２の半導体チ
ップよりなる半導体スティックを接合し、樹脂充填後、
寸法が同一のため一括で同時工程で分割でき、その分割
においても制約が少なくなり、生産性が向上するもので
ある。さらに、第１の半導体チップが形成された半導体
ウェハに対して、その良品の配列個数に対応した個数よ
りなる半導体スティックを接合するため、第１の半導体
チップの良品歩留まりに応じた製造プロセスを実行で
き、効率的な生産を実現できる。また、ウェハ状態から
分割し、第２の半導体チップ１個が接続された第１の半
導体チップを得た後、第１の半導体チップの外部電極
と、パッケージ等の外部支持体の電極とを電気的に接続
することにより、パッケージングされた半導体装置を実
現することもできる。
２の半導体チップの少なくとも１つの幅寸法が同一であ
るため、半導体装置として小型化が実現するとともに、
製造工程においては、複数の第１の半導体チップが形成
された半導体ウェハ上に対して、複数の第２の半導体チ
ップよりなる半導体スティックを接合し、樹脂充填後、
寸法が同一のため一括で同時工程で分割でき、その分割
においても制約が少なくなり、生産性が向上するもので
ある。さらに、第１の半導体チップが形成された半導体
ウェハに対して、その良品の配列個数に対応した個数よ
りなる半導体スティックを接合するため、第１の半導体
チップの良品歩留まりに応じた製造プロセスを実行で
き、効率的な生産を実現できる。また、ウェハ状態から
分割し、第２の半導体チップ１個が接続された第１の半
導体チップを得た後、第１の半導体チップの外部電極
と、パッケージ等の外部支持体の電極とを電気的に接続
することにより、パッケージングされた半導体装置を実
現することもできる。
【００１８】
【発明の実施の形態】以下、本発明の半導体装置及びそ
の製造方法の一実施形態について、図面を参照しながら
説明する。図１は本実施形態における半導体装置の製造
方法を工程別に示した断面図であり、図２は本実施形態
の半導体装置を示す平面図である。そして図２において
一部、透過状態を示している。
の製造方法の一実施形態について、図面を参照しながら
説明する。図１は本実施形態における半導体装置の製造
方法を工程別に示した断面図であり、図２は本実施形態
の半導体装置を示す平面図である。そして図２において
一部、透過状態を示している。
【００１９】図１，図２において、１は第１の半導体チ
ップ、２は第１の半導体チップ１よりなる半導体ウェ
ハ、３は第２の半導体チップ、４は第２の半導体チップ
３よりなる半導体スティック、５は第１の半導体チップ
１の内部電極、６は第２の半導体チップ３の内部電極、
７はバンプ、８は充填用の絶縁性樹脂、９は分割溝、１
０は第１の半導体チップ１の外部電極、１１はボンディ
ングワイヤ、１２はリードフレームのリード、１３はプ
ラスティックパッケージの樹脂である封止用樹脂を示し
ている。
ップ、２は第１の半導体チップ１よりなる半導体ウェ
ハ、３は第２の半導体チップ、４は第２の半導体チップ
３よりなる半導体スティック、５は第１の半導体チップ
１の内部電極、６は第２の半導体チップ３の内部電極、
７はバンプ、８は充填用の絶縁性樹脂、９は分割溝、１
０は第１の半導体チップ１の外部電極、１１はボンディ
ングワイヤ、１２はリードフレームのリード、１３はプ
ラスティックパッケージの樹脂である封止用樹脂を示し
ている。
【００２０】まず本実施形態の半導体装置の製造方法に
ついて図１（ａ）〜図１（ｅ）を参照して説明する。
ついて図１（ａ）〜図１（ｅ）を参照して説明する。
【００２１】まず、図１（ａ）に示すように、複数の第
２の半導体チップ３よりなる半導体スティック４を準備
する。この半導体スティック４は、第２の半導体チップ
３が複数個（例えば２〜１０個）、一列状に連なったも
ので、第２の半導体チップ３が複数個形成された半導体
ウェハから分割することによって得られる。なお後工程
において、第１の半導体チップ１が形成された半導体ウ
ェハ２に接合する半導体スティック４に配置する半導体
チップ３の個数は、半導体ウェハ２内の第１の半導体チ
ップ１の個数と同一でなくてもよい。ここで第２の半導
体チップ３よりなる半導体スティック４の内部電極６に
は、突起電極であるバンプ７が形成されている。このバ
ンプ７の材質は、Ｐｂ−Ｓｎ，Ｓｎ−Ａｇ等のはんだ
や、Ａｕ等であり、形成方法は、めっき、転写法等を用
いる。内部電極６は通常Ａｌであるため、めっき法によ
りバンプ７を形成する場合は、内部電極６上に、Ｔｉ
Ｗ，Ｔｉ／Ｐｔ，Ｔｉ／Ｃｕ等の薄膜を形成した後に行
う。またバンプ７の寸法は、１００［μｍ□］〜５［μ
ｍ□］程度であり、厚みは１００［μｍ］〜３［μｍ］
程度である。バンプ７のピッチは、１０［μｍ］〜２０
０［μｍ］程度である。また、通常、半導体スティック
４の第２の半導体チップ３の個数は半導体ウェハ２内の
第１の半導体チップ１の個数よりも少なくなるが、必要
分の第１の半導体チップ１の個数に対応させて半導体ス
ティック４を構成するものである。これは半導体ウェハ
２内の不良の第１の半導体チップ１に対して第２の半導
体チップ３を接合することを防止し、余分な工程、工
数、工費を省くことができる。つまり、ウェハ状態に対
して、一定個数の半導体チップを有し、かつその個数の
微調整可能なスティック状態を適用するため、余分な工
程等を削除して生産性を向上できるものである。
２の半導体チップ３よりなる半導体スティック４を準備
する。この半導体スティック４は、第２の半導体チップ
３が複数個（例えば２〜１０個）、一列状に連なったも
ので、第２の半導体チップ３が複数個形成された半導体
ウェハから分割することによって得られる。なお後工程
において、第１の半導体チップ１が形成された半導体ウ
ェハ２に接合する半導体スティック４に配置する半導体
チップ３の個数は、半導体ウェハ２内の第１の半導体チ
ップ１の個数と同一でなくてもよい。ここで第２の半導
体チップ３よりなる半導体スティック４の内部電極６に
は、突起電極であるバンプ７が形成されている。このバ
ンプ７の材質は、Ｐｂ−Ｓｎ，Ｓｎ−Ａｇ等のはんだ
や、Ａｕ等であり、形成方法は、めっき、転写法等を用
いる。内部電極６は通常Ａｌであるため、めっき法によ
りバンプ７を形成する場合は、内部電極６上に、Ｔｉ
Ｗ，Ｔｉ／Ｐｔ，Ｔｉ／Ｃｕ等の薄膜を形成した後に行
う。またバンプ７の寸法は、１００［μｍ□］〜５［μ
ｍ□］程度であり、厚みは１００［μｍ］〜３［μｍ］
程度である。バンプ７のピッチは、１０［μｍ］〜２０
０［μｍ］程度である。また、通常、半導体スティック
４の第２の半導体チップ３の個数は半導体ウェハ２内の
第１の半導体チップ１の個数よりも少なくなるが、必要
分の第１の半導体チップ１の個数に対応させて半導体ス
ティック４を構成するものである。これは半導体ウェハ
２内の不良の第１の半導体チップ１に対して第２の半導
体チップ３を接合することを防止し、余分な工程、工
数、工費を省くことができる。つまり、ウェハ状態に対
して、一定個数の半導体チップを有し、かつその個数の
微調整可能なスティック状態を適用するため、余分な工
程等を削除して生産性を向上できるものである。
【００２２】次に図１（ｂ）に示すように、半導体ステ
ィック４の内部電極６上のバンプ７と第１の半導体チッ
プ１からなる半導体ウェハ２の内部電極５とを位置合わ
せにより一致させ、半導体スティック４を半導体ウェハ
２に、それぞれの表面が向かい合うように接合する。
ィック４の内部電極６上のバンプ７と第１の半導体チッ
プ１からなる半導体ウェハ２の内部電極５とを位置合わ
せにより一致させ、半導体スティック４を半導体ウェハ
２に、それぞれの表面が向かい合うように接合する。
【００２３】次に図１（ｃ）に示すように、複数の半導
体スティック４を順次用いて、図１（ａ），図１（ｂ）
に示した工程を繰り返すことにより、半導体ウェハ２上
に複数の半導体スティック４を接合する。ここで、第１
の半導体チップ１と第２の半導体チップ３は、ＭＯＳ集
積回路、バイポーラ集積回路、ＢｉＣＭＯＳ集積回路、
化合物半導体との組み合わせ、または同種の集積回路、
デバイスの組み合わせである。また、第１の半導体チッ
プ１と第２の半導体チップ３のサイズは、図２に示すよ
うに矩形の二辺が同一に設計してある。これは、第２の
半導体チップ３のサイズは、第１の半導体チップ１のサ
イズに合うように第２の半導体チップ３のチップ内のレ
イアウトを設計することにより、容易に第１の半導体チ
ップ１のサイズに合わすことができる。また、半導体ス
ティック４と半導体ウェハ２の接合は、バンプ７がはん
だの場合は、半導体ウェハ２の内部電極５にはんだが拡
散する金属膜、例えば、Ｎｉ／Ａｕ等を形成しておき、
１５０［℃］〜２８０［℃］程度でのリフローはんだ付
けや、加圧加熱による拡散接合等の方法で行う。また、
バンプ７がＡｕの場合は、内部電極５のＡｌとＡｕ／Ａ
ｌ合金が形成できるよう２５０［℃］〜４００［℃］程
度の温度と５［ｇ］〜１００［ｇ］程度の荷重で加熱加
圧することにより行う。
体スティック４を順次用いて、図１（ａ），図１（ｂ）
に示した工程を繰り返すことにより、半導体ウェハ２上
に複数の半導体スティック４を接合する。ここで、第１
の半導体チップ１と第２の半導体チップ３は、ＭＯＳ集
積回路、バイポーラ集積回路、ＢｉＣＭＯＳ集積回路、
化合物半導体との組み合わせ、または同種の集積回路、
デバイスの組み合わせである。また、第１の半導体チッ
プ１と第２の半導体チップ３のサイズは、図２に示すよ
うに矩形の二辺が同一に設計してある。これは、第２の
半導体チップ３のサイズは、第１の半導体チップ１のサ
イズに合うように第２の半導体チップ３のチップ内のレ
イアウトを設計することにより、容易に第１の半導体チ
ップ１のサイズに合わすことができる。また、半導体ス
ティック４と半導体ウェハ２の接合は、バンプ７がはん
だの場合は、半導体ウェハ２の内部電極５にはんだが拡
散する金属膜、例えば、Ｎｉ／Ａｕ等を形成しておき、
１５０［℃］〜２８０［℃］程度でのリフローはんだ付
けや、加圧加熱による拡散接合等の方法で行う。また、
バンプ７がＡｕの場合は、内部電極５のＡｌとＡｕ／Ａ
ｌ合金が形成できるよう２５０［℃］〜４００［℃］程
度の温度と５［ｇ］〜１００［ｇ］程度の荷重で加熱加
圧することにより行う。
【００２４】次に、図１（ｄ）に示すように、半導体ス
ティック４と半導体ウェハ２との間隙にエポキシ等の熱
硬化性の絶縁性樹脂８を充填する。ここで充填の方法
は、半導体スティック４の端部にディスペンサー等を用
い、滴下させることにより充填する。また絶縁性樹脂８
の粘度は、１ＧＰａ・ｓ〜３０ＧＰａ・ｓ程度である。
ここで第１の半導体チップ１の外部電極（図１では図示
せず）には、電気的な接続を確保するために接続絶縁性
樹脂８が付着しないようにする。なお、第１の半導体チ
ップ１の外部電極については、図２において示している
外部電極１０である。そして絶縁性樹脂８の充填後、オ
ーブン等で１５０［℃］〜２５０［℃］程度に加熱し、
熱硬化性の絶縁性樹脂８を硬化する。本実施形態では、
熱硬化性の絶縁性樹脂８の充填を半導体スティック４を
半導体ウェハ２に接合した後に実施しているが、半導体
スティック４を接合する工程で、先に半導体ウェハ２上
に、液状の絶縁性樹脂８を滴下し、その上から、半導体
スティック４を位置合わせ後に加圧加熱することによ
り、バンプ７と半導体ウェハ２の内部電極５とを接合す
ることにより、絶縁性樹脂８を充填する方法でもよい。
ティック４と半導体ウェハ２との間隙にエポキシ等の熱
硬化性の絶縁性樹脂８を充填する。ここで充填の方法
は、半導体スティック４の端部にディスペンサー等を用
い、滴下させることにより充填する。また絶縁性樹脂８
の粘度は、１ＧＰａ・ｓ〜３０ＧＰａ・ｓ程度である。
ここで第１の半導体チップ１の外部電極（図１では図示
せず）には、電気的な接続を確保するために接続絶縁性
樹脂８が付着しないようにする。なお、第１の半導体チ
ップ１の外部電極については、図２において示している
外部電極１０である。そして絶縁性樹脂８の充填後、オ
ーブン等で１５０［℃］〜２５０［℃］程度に加熱し、
熱硬化性の絶縁性樹脂８を硬化する。本実施形態では、
熱硬化性の絶縁性樹脂８の充填を半導体スティック４を
半導体ウェハ２に接合した後に実施しているが、半導体
スティック４を接合する工程で、先に半導体ウェハ２上
に、液状の絶縁性樹脂８を滴下し、その上から、半導体
スティック４を位置合わせ後に加圧加熱することによ
り、バンプ７と半導体ウェハ２の内部電極５とを接合す
ることにより、絶縁性樹脂８を充填する方法でもよい。
【００２５】次に図１（ｅ）に示すように、半導体ステ
ィック４の裏面からダイシングソー等により、半導体ス
ティック４と半導体ウェハ２、熱硬化性の絶縁性樹脂８
を同時工程で一括で分割し、第１の半導体チップ１に第
２の半導体チップ３が接合されたモジュール型の半導体
装置を得る。図１（ｅ）においては、半導体スティック
４の裏面側からダイシングソーにより溝９を入れて分割
している。なお、切断においては、フルカット、セミフ
ルカット等、適宜用いる。このように本実施形態では、
半導体装置への分割を第１及び第２の半導体チップを同
時に行うため生産性に優れた方法である。
ィック４の裏面からダイシングソー等により、半導体ス
ティック４と半導体ウェハ２、熱硬化性の絶縁性樹脂８
を同時工程で一括で分割し、第１の半導体チップ１に第
２の半導体チップ３が接合されたモジュール型の半導体
装置を得る。図１（ｅ）においては、半導体スティック
４の裏面側からダイシングソーにより溝９を入れて分割
している。なお、切断においては、フルカット、セミフ
ルカット等、適宜用いる。このように本実施形態では、
半導体装置への分割を第１及び第２の半導体チップを同
時に行うため生産性に優れた方法である。
【００２６】最後に、第１の半導体チップ１の外部電極
とプラスティックパッケージのリードフレームのリード
とをボンディングワイヤで接続し、封止用樹脂で封止す
ることにより、半導体装置をパッケージングする。な
お、ここで半導体パッケージにはセラミックパッケージ
や、いわゆるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ：ボール・グリッド・アレイ）パッケージ、ＣＳＰ
（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ：チップ・サイ
ズ・パッケージ）等を用いることもできる。
とプラスティックパッケージのリードフレームのリード
とをボンディングワイヤで接続し、封止用樹脂で封止す
ることにより、半導体装置をパッケージングする。な
お、ここで半導体パッケージにはセラミックパッケージ
や、いわゆるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａ
ｙ：ボール・グリッド・アレイ）パッケージ、ＣＳＰ
（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ：チップ・サイ
ズ・パッケージ）等を用いることもできる。
【００２７】以上、本実施形態の通り、第１の半導体チ
ップ１（半導体ウェハ２）への第２の半導体チップ３の
接合を、第２の半導体チップが複数個からなる半導体ス
ティック４の状態で行うため、従来のように個別に分割
した第２の半導体チップを接合する方式に比べ、接合回
数が少なくて済み、生産性の高いものである。さらに第
１の半導体チップ１が形成された半導体ウェハ２に対し
て、その良品の配列個数に対応した第２の半導体チップ
３の個数よりなる半導体スティック４を接合するため、
第１の半導体チップ１の良品歩留まりに応じた製造プロ
セスを実行でき、効率的な生産を実現できるものであ
る。すなわち、本実施形態の半導体ウェハ２への半導体
スティック４の適用に対して、第１の半導体チップ１の
良品配列に対応した半導体スティック４を用いることに
より、ムダな工費をなくし、低コスト生産が可能にな
る。
ップ１（半導体ウェハ２）への第２の半導体チップ３の
接合を、第２の半導体チップが複数個からなる半導体ス
ティック４の状態で行うため、従来のように個別に分割
した第２の半導体チップを接合する方式に比べ、接合回
数が少なくて済み、生産性の高いものである。さらに第
１の半導体チップ１が形成された半導体ウェハ２に対し
て、その良品の配列個数に対応した第２の半導体チップ
３の個数よりなる半導体スティック４を接合するため、
第１の半導体チップ１の良品歩留まりに応じた製造プロ
セスを実行でき、効率的な生産を実現できるものであ
る。すなわち、本実施形態の半導体ウェハ２への半導体
スティック４の適用に対して、第１の半導体チップ１の
良品配列に対応した半導体スティック４を用いることに
より、ムダな工費をなくし、低コスト生産が可能にな
る。
【００２８】本実施形態の半導体装置については、図２
に示すように、第１の半導体チップ１上に第２の半導体
チップ３がそれぞれ表面を対向して接合され、第１の半
導体チップ１の外部電極１０と外部支持体の外部接続用
のリード１２とはボンディングワイヤ１１で電気的に接
続されている。そしてリード１２の先端部と、第１の半
導体チップ１，第２の半導体チップ３およびボンディン
グワイヤ１１は封止用樹脂１３にて外囲を封止されてい
る。なお、図２において、第２の半導体チップ３の内部
電極６を透視状態で示している。
に示すように、第１の半導体チップ１上に第２の半導体
チップ３がそれぞれ表面を対向して接合され、第１の半
導体チップ１の外部電極１０と外部支持体の外部接続用
のリード１２とはボンディングワイヤ１１で電気的に接
続されている。そしてリード１２の先端部と、第１の半
導体チップ１，第２の半導体チップ３およびボンディン
グワイヤ１１は封止用樹脂１３にて外囲を封止されてい
る。なお、図２において、第２の半導体チップ３の内部
電極６を透視状態で示している。
【００２９】ここで本実施形態の半導体装置において、
第１の半導体チップ１と第２の半導体チップ３のサイズ
は、図２に示すように両者が矩形状であって、その内の
対向二辺を同一サイズに設計している。すなわち、第１
の半導体チップ１の１つの幅寸法と第２の半導体チップ
３の１つの幅寸法とを同一寸法としている。これは、第
２の半導体チップ３のサイズは、第１の半導体チップ１
のサイズに合うように第２の半導体チップ３のチップ内
のレイアウトを設計することにより、容易に第１の半導
体チップ１のサイズに合わせることができる。
第１の半導体チップ１と第２の半導体チップ３のサイズ
は、図２に示すように両者が矩形状であって、その内の
対向二辺を同一サイズに設計している。すなわち、第１
の半導体チップ１の１つの幅寸法と第２の半導体チップ
３の１つの幅寸法とを同一寸法としている。これは、第
２の半導体チップ３のサイズは、第１の半導体チップ１
のサイズに合うように第２の半導体チップ３のチップ内
のレイアウトを設計することにより、容易に第１の半導
体チップ１のサイズに合わせることができる。
【００３０】また、内部電極どうしが電気的に接合され
た第１の半導体チップ１と第２の半導体チップ３との表
面間に絶縁性樹脂８が充填されており、絶縁性樹脂８は
第1の半導体チップ１の表面を完全に覆い、寸法が同一
である第１の半導体チップ１の一辺と第２の半導体チッ
プ３の一辺とはその側面が揃い、かつ間隙にある絶縁性
樹脂８の側面は、第１の半導体チップ１および第２の半
導体チップ３の各辺の側面とが揃うように形成されてい
る構造となっている。
た第１の半導体チップ１と第２の半導体チップ３との表
面間に絶縁性樹脂８が充填されており、絶縁性樹脂８は
第1の半導体チップ１の表面を完全に覆い、寸法が同一
である第１の半導体チップ１の一辺と第２の半導体チッ
プ３の一辺とはその側面が揃い、かつ間隙にある絶縁性
樹脂８の側面は、第１の半導体チップ１および第２の半
導体チップ３の各辺の側面とが揃うように形成されてい
る構造となっている。
【００３１】この構成により、第１の半導体チップ１と
第２の半導体チップ３の少なくとも１つの幅寸法が同一
であるため、半導体装置として小型化が実現するととも
に、製造工程においては、複数の第１の半導体チップ１
が形成された半導体ウェハ２上に対して、複数の第２の
半導体チップ３よりなる半導体スティック４を接合し、
樹脂充填後、寸法が同一のため、一括で同時工程で分割
でき、その分割においても制約が少なくなり、生産性が
向上するものである。
第２の半導体チップ３の少なくとも１つの幅寸法が同一
であるため、半導体装置として小型化が実現するととも
に、製造工程においては、複数の第１の半導体チップ１
が形成された半導体ウェハ２上に対して、複数の第２の
半導体チップ３よりなる半導体スティック４を接合し、
樹脂充填後、寸法が同一のため、一括で同時工程で分割
でき、その分割においても制約が少なくなり、生産性が
向上するものである。
【００３２】
【発明の効果】以上のように、本発明によれば、第１の
半導体チップへの第２の半導体チップの接合を、第２の
半導体チップが複数個からなる半導体スティックの状態
で行うため、従来のように個別に分割した第２の半導体
チップを接合する方式に比べ、接合回数が少なくて済
み、生産性の高いものである。また、接合してモジュー
ル化する第１及び第２の２つの半導体チップの半導体ウ
ェハからの分割を、半導体ウェハに半導体スティックを
接合した後で、同時工程で一括に切断分割することによ
り、生産性が高くコストの安い半導体装置を得ることが
できる。
半導体チップへの第２の半導体チップの接合を、第２の
半導体チップが複数個からなる半導体スティックの状態
で行うため、従来のように個別に分割した第２の半導体
チップを接合する方式に比べ、接合回数が少なくて済
み、生産性の高いものである。また、接合してモジュー
ル化する第１及び第２の２つの半導体チップの半導体ウ
ェハからの分割を、半導体ウェハに半導体スティックを
接合した後で、同時工程で一括に切断分割することによ
り、生産性が高くコストの安い半導体装置を得ることが
できる。
【００３３】さらに本発明の半導体装置の製造方法によ
り、ウェハ状態に対してスティック状態を適用するた
め、余分な工程等を削除して生産性を向上できるもので
ある。
り、ウェハ状態に対してスティック状態を適用するた
め、余分な工程等を削除して生産性を向上できるもので
ある。
【図１】本発明の一実施形態における半導体装置の製造
方法を示す工程別の断面図
方法を示す工程別の断面図
【図２】本発明の一実施形態における半導体装置を示す
平面図
平面図
【図３】従来の半導体装置を示す断面図
【図４】従来の半導体装置を示す断面図
１ 第１の半導体チップ ２ 半導体ウェハ ３ 第２の半導体チップ ４ 半導体スティック ５ 内部電極 ６ 内部電極 ７ バンプ ８ 絶縁性樹脂 ９ 溝 １０ 外部電極 １１ ボンディングワイヤ １２ リード １３ 封止用樹脂
Claims (7)
- 【請求項１】 内部電極と外部電極とを有する第１の半
導体チップと内部電極を有する第２の半導体チップとが
その表面どうしを対向して前記内部電極どうしが電気的
に接合され、前記外部電極が外部支持体の電極に接続さ
れ、前記第１の半導体チップの一幅と前記第２の半導体
チップの一幅とが同一の幅寸法であり、第１の半導体チ
ップ上に第２の半導体チップが接合されていることを特
徴とする半導体装置。 - 【請求項２】 第１の半導体チップの一幅と第２の半導
体チップの一幅とが同一の幅寸法であり、前記第１の半
導体チップと第２の半導体チップとの同一幅の各側面と
が揃うように、第１の半導体チップ上に第２の半導体チ
ップが接合されていることを特徴とする請求項１に記載
の半導体装置。 - 【請求項３】 第１の半導体チップの内部電極もしくは
第２の半導体チップの内部電極の少なくとも一方が突起
電極であることを特徴とする請求項１に記載の半導体装
置。 - 【請求項４】 第１の半導体チップと第２の半導体チッ
プとの間隙には樹脂が充填されていることを特徴とする
請求項１に記載の半導体装置。 - 【請求項５】 外部電極及び内部電極を有した第１の半
導体チップよりなる半導体ウェハの表面に対して、内部
電極を有し、前記第１の半導体チップの一幅と同一の幅
寸法を有した第２の半導体チップよりなり、かつ前記第
２の半導体チップが一列状に複数形成された半導体ステ
ィックの表面が向かい合うように前記内部電極どうしを
電気的に接続する工程と、前記半導体ウェハと前記半導
体スティックとを一括で同時工程で切断し、前記第２の
半導体チップ１個が接続された前記第１の半導体チップ
を得る工程とよりなることを特徴とする半導体装置の製
造方法。 - 【請求項６】 半導体ウェハと半導体スティックとを同
時に切断する前に前記半導体スティックの表面と前記半
導体ウェハの表面間に樹脂を充填する工程を有すること
を特徴とする請求項５に記載の半導体装置の製造方法。 - 【請求項７】 第１の半導体チップの内部電極もしくは
第２の半導体チップの内部電極の少なくとも一方に予め
突起電極を形成しておくことを特徴とする請求項５に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102281A JP2000294724A (ja) | 1999-04-09 | 1999-04-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102281A JP2000294724A (ja) | 1999-04-09 | 1999-04-09 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294724A true JP2000294724A (ja) | 2000-10-20 |
Family
ID=14323233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11102281A Pending JP2000294724A (ja) | 1999-04-09 | 1999-04-09 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294724A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002095817A2 (de) * | 2001-05-21 | 2002-11-28 | Infineon Technologies Ag | Halbleiterbauelement mit zumindest einem halbleiterchip auf einem als substrat dienenden basischip und verfahren zu dessen herstellung |
| US6784021B2 (en) | 2001-09-10 | 2004-08-31 | Renesas Technology Corp. | Semiconductor device, method of fabricating the same and semiconductor device fabricating apparatus |
| WO2005067046A1 (ja) * | 2004-01-07 | 2005-07-21 | Nikon Corporation | 積層装置及び集積回路素子の積層方法 |
| JP2007095747A (ja) * | 2005-09-27 | 2007-04-12 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2009503846A (ja) * | 2005-07-29 | 2009-01-29 | フリースケール セミコンダクター インコーポレイテッド | 多数のダイパネルを用いた３次元集積回路の製造 |
| EP1992016A4 (en) * | 2006-02-28 | 2009-04-08 | Texas Instruments Inc | FLIP CHIP DEVICE WITH SUPPORT IN CONTROLLED GASKETS |
-
1999
- 1999-04-09 JP JP11102281A patent/JP2000294724A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002095817A3 (de) * | 2001-05-21 | 2003-06-19 | Infineon Technologies Ag | Halbleiterbauelement mit zumindest einem halbleiterchip auf einem als substrat dienenden basischip und verfahren zu dessen herstellung |
| WO2002095817A2 (de) * | 2001-05-21 | 2002-11-28 | Infineon Technologies Ag | Halbleiterbauelement mit zumindest einem halbleiterchip auf einem als substrat dienenden basischip und verfahren zu dessen herstellung |
| US6995468B2 (en) | 2001-09-10 | 2006-02-07 | Renesas Technology Corp. | Semiconductor apparatus utilizing a preparatory stage for a chip assembly |
| US6784021B2 (en) | 2001-09-10 | 2004-08-31 | Renesas Technology Corp. | Semiconductor device, method of fabricating the same and semiconductor device fabricating apparatus |
| US7427517B2 (en) | 2004-01-07 | 2008-09-23 | Nikon Corporation | Stacking apparatus and method for stacking integrated circuit elements |
| WO2005067046A1 (ja) * | 2004-01-07 | 2005-07-21 | Nikon Corporation | 積層装置及び集積回路素子の積層方法 |
| JP2010135837A (ja) * | 2004-01-07 | 2010-06-17 | Nikon Corp | 積層装置及び集積回路素子の積層方法 |
| US8129201B2 (en) | 2004-01-07 | 2012-03-06 | Nikon Corporation | Stacking apparatus and method for stacking integrated circuit elements |
| US8440472B2 (en) | 2004-01-07 | 2013-05-14 | Nikon Corporation | Stacking apparatus and method for stacking integrated circuit elements |
| US8735180B2 (en) | 2004-01-07 | 2014-05-27 | Nikon Corporation | Multiple-points measurement |
| US9105675B2 (en) | 2004-01-07 | 2015-08-11 | Nikon Corporation | WH (wafer-holder) process |
| JP2009503846A (ja) * | 2005-07-29 | 2009-01-29 | フリースケール セミコンダクター インコーポレイテッド | 多数のダイパネルを用いた３次元集積回路の製造 |
| JP2007095747A (ja) * | 2005-09-27 | 2007-04-12 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| EP1992016A4 (en) * | 2006-02-28 | 2009-04-08 | Texas Instruments Inc | FLIP CHIP DEVICE WITH SUPPORT IN CONTROLLED GASKETS |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2546192B2 (ja) | フィルムキャリア半導体装置 | |
| US8314493B2 (en) | Method for manufacturing a package-on-package type semiconductor device | |
| US7160760B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP3839323B2 (ja) | 半導体装置の製造方法 | |
| US6214642B1 (en) | Area array stud bump flip chip device and assembly process | |
| US8133761B2 (en) | Packaged system of semiconductor chips having a semiconductor interposer | |
| US20110147945A1 (en) | Semiconductor device capable of suppressing generation of cracks in semiconductor chip during manufacturing process | |
| KR20040004761A (ko) | 웨이퍼 단계에서 집적 회로를 형성하는 방법 | |
| JP2001308140A (ja) | 半導体装置及びその製造方法 | |
| JPH08213427A (ja) | 半導体チップおよびマルチチップ半導体モジュール | |
| US6573119B1 (en) | Semiconductor device and method of manufacture thereof | |
| JP2003273279A (ja) | 半導体装置およびその製造方法 | |
| US10872845B2 (en) | Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package | |
| JP2000294724A (ja) | 半導体装置及びその製造方法 | |
| JP2002110856A (ja) | 半導体装置の製造方法 | |
| JP2000114206A (ja) | 半導体パッケージの製造方法 | |
| JP3468132B2 (ja) | 半導体装置の製造方法 | |
| JP2003068975A (ja) | 半導体装置およびその製造方法 | |
| US20080290509A1 (en) | Chip Scale Package and Method of Assembling the Same | |
| US11715644B2 (en) | Method for packaging integrated circuit chip | |
| JPH07142490A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2004327652A (ja) | 半導体装置およびその製造方法 | |
| JP3287233B2 (ja) | 半導体装置の製造方法 | |
| JP2002093828A (ja) | 半導体装置の製造方法 | |
| JPH0945715A (ja) | 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050428 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |