JP6571411B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6571411B2
JP6571411B2 JP2015129698A JP2015129698A JP6571411B2 JP 6571411 B2 JP6571411 B2 JP 6571411B2 JP 2015129698 A JP2015129698 A JP 2015129698A JP 2015129698 A JP2015129698 A JP 2015129698A JP 6571411 B2 JP6571411 B2 JP 6571411B2
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
semiconductor
main
sensor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015129698A
Other languages
English (en)
Other versions
JP2016027642A (ja
Inventor
基治 芳我
基治 芳我
雄人 西山
雄人 西山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015129698A priority Critical patent/JP6571411B2/ja
Priority to US14/755,334 priority patent/US9601455B2/en
Publication of JP2016027642A publication Critical patent/JP2016027642A/ja
Priority to US15/426,333 priority patent/US9941237B2/en
Application granted granted Critical
Publication of JP6571411B2 publication Critical patent/JP6571411B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0005—Geometrical arrangement of magnetic sensor elements; Apparatus combining different magnetic sensor types
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0047—Housings or packaging of magnetic sensors ; Holders
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/0206—Three-component magnetometers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/20—Arrangements or instruments for measuring magnetic variables involving magnetic resonance
    • G01R33/24—Arrangements or instruments for measuring magnetic variables involving magnetic resonance for measuring direction or magnitude of magnetic fields or magnetic flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Wire Bonding (AREA)
  • Geometry (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
地磁気を利用した複数の方位センサ素子を備えることにより、３次元空間における３軸に対する姿勢を検出する半導体装置が提案されている。特許文献１には、基板と、この基板に搭載された３つの方位センサ素子および集積回路素子と、を備える半導体装置が開示されている。３つの方位センサ素子は、それぞれの検出基準軸を構成する磁性体ワイヤを有している。３つの方位センサ素子は、それぞれの磁性体ワイヤが異なる方向、たとえば互いに直角である方向となるように基板に搭載されている。また、集積回路素子は、３つの方位センサ素子からの出力によって、この半導体装置の３軸に対する姿勢を電気信号として出力する。
しかしながら、３つの方位センサ素子のいずれかは、その検出基準軸が基板の厚さ方向と一致するものとなることが一般的である。当該検出基準軸を有する方位センサ素子は、基板に対して起立した姿勢で実装される。このような方位センサ素子と基板とを導通させることは、基板に対して平行に実装される方位センサ素子を導通させることと比べて困難であり、より確実にかつより安定して導通させることが求められる。
また、かかる半導体装置は、小型化の要請が強い。これに伴い、方位センサ素子、さらには検出基準軸を構成する機構にも小型が求められる。検出基準軸を構成する機構は、たとえば磁性体ワイヤとこれに巻回されたコイルからなる。これらの磁性体ワイヤおよびコイルは、地磁気に対する姿勢の変化を微小な電気的変化として検出する必要があり、精緻に仕上げられる。このため、前記機構は、小型化を図りつつ、地磁気に対する方向の検出精度を十分に高めうるものであることが望ましい。
特開２００９−３０００９３号公報
本発明は、上記した事情のもとで考え出されたものであって、半導体素子をより確実に且つ安定して導通させることが可能な半導体装置および半導体装置の製造方法を提供することをその課題とする。
本発明の第一の側面によって提供される半導体装置は、厚さ方向において互いに反対側を向く主面および裏面を有する基材を具備する基板と、前記基板の前記主面側に搭載された、１以上の素子側パッドを有する半導体素子と、前記素子側パッドにボンディングされたボンディング部を有するワイヤと、前記基板の前記主面側に形成され、且つ前記半導体素子の少なくとも一部および前記ワイヤを覆う封止樹脂と、を備えており、前記半導体素子は、前記基板の厚さ方向に対して交差する方向を向き、且つ前記封止樹脂から露出する素子側露出側面を有する。
本発明の好ましい実施の形態においては、前記基材は、前記主面と前記裏面とを繋ぎ、且つ前記半導体素子の前記素子側露出側面と面一である基板側外側面を有する。
本発明の好ましい実施の形態においては、前記封止樹脂は、前記半導体素子の前記素子側露出側面および前記基材の前記基板側外側面と面一である封止樹脂側外側面を有する。
本発明の好ましい実施の形態においては、前記半導体素子の前記素子側露出側面は、前記基板の厚さ方向に対して直角である。
本発明の好ましい実施の形態においては、前記半導体素子は、第１主部および第２主部を有する。
本発明の好ましい実施の形態においては、前記素子側露出側面は、前記第１主部に形成されている。
本発明の好ましい実施の形態においては、前記第１主部は、半導体からなる。
本発明の好ましい実施の形態においては、前記第２主部は、前記素子側パッドが形成されたボンディング面を有する。
本発明の好ましい実施の形態においては、前記第２主部は、絶縁体からなる。
本発明の好ましい実施の形態においては、前記第２主部は、樹脂からなる。
本発明の好ましい実施の形態においては、前記第１主部と前記第２主部とは、前記素子側露出側面が向く方向に並んでいる。
本発明の好ましい実施の形態においては、前記第１主部は、前記素子側露出側面が向く方向における寸法よりも、前記基板の厚さ方向における寸法が大である。
本発明の好ましい実施の形態においては、前記第２主部は、前記素子側露出側面が向く方向における寸法よりも、前記基板の厚さ方向における寸法が大である。
本発明の好ましい実施の形態においては、前記半導体素子は、前記素子側露出側面が向く方向における寸法よりも、前記基板の厚さ方向における寸法が大である。
本発明の好ましい実施の形態においては、前記半導体素子は、接合材によって前記基板に接合されている。
本発明の好ましい実施の形態においては、前記接合材は、絶縁性接合材である。
本発明の好ましい実施の形態においては、前記接合材は、導電性接合材である。
本発明の好ましい実施の形態においては、前記接合材は、前記素子側露出側面と面一である接合材側露出側面を有する。
本発明の好ましい実施の形態においては、前記半導体素子は、前記第１主部に検出基準軸が作りこまれた方位センサ素子である。
本発明の好ましい実施の形態においては、前記検出基準軸は、前記基板の厚さ方向に平行である。
本発明の第二の側面によって提供される半導体装置の製造方法は、基板の主面側に素子側パッドを有する半導体素子を搭載する工程と、前記素子側パッドにワイヤをボンディングする工程と、前記半導体素子および前記ワイヤを覆う封止樹脂を形成する工程と、前記基板、前記半導体素子および前記封止樹脂を一括して切断する工程と、を備える。
本発明の好ましい実施の形態においては、前記半導体素子を搭載する工程においては、接合材を用いて前記半導体素子を前記基板に接合し、前記切断する工程においては、前記基板、前記半導体素子、前記封止樹脂および前記接合材を一括して切断する。
本発明の第三の側面によって提供される半導体装置は、１以上の素子側パッドを有する半導体素子と、前記素子側パッドにボンディングされたボンディング部を有するワイヤと、を備えており、前記半導体素子は、基準面と、この基準面となす角が１８０°未満であり且つ前記素子側パッドの少なくとも一部が形成されたボンディング面と、を有しており、前記ワイヤの前記ボンディング部は、前記基準面と前記ボンディング部との境界よりも、この境界とは反対側に位置する前記ボンディング面の離間端縁に近い位置に設けられている。
本発明の好ましい実施の形態においては、前記素子側パッドは、前記基準面に形成され
た部分を有する。
本発明の好ましい実施の形態においては、前記素子側パッドは、メッキによって形成されている。
本発明の好ましい実施の形態においては、前記素子側パッドは、前記離間端縁から前記境界に向かうほど薄くなる部分を有する。
本発明の好ましい実施の形態においては、前記素子側パッドは、メッキ主層を有する。
本発明の好ましい実施の形態においては、前記メッキ主層は、Ｃｕからなる。
本発明の好ましい実施の形態においては、前記メッキ主層は、前記離間端縁から前記境界に向かうほど薄くなる部分を有する。
本発明の好ましい実施の形態においては、前記素子側パッドは、前記メッキ主層上に積層されたメッキ表層を有する。
本発明の好ましい実施の形態においては、前記メッキ表層の平均厚さは、前記メッキ主層の平均厚さよりも薄い。
本発明の好ましい実施の形態においては、前記メッキ表層は、Ａｕからなる。
本発明の好ましい実施の形態においては、前記ワイヤは、Ａｕからなる。
本発明の好ましい実施の形態においては、前記メッキ表層は、前記離間端縁から前記境界に向かうほど薄くなる部分を有する。
本発明の好ましい実施の形態においては、前記メッキ主層は、前記境界寄りの部分が前記メッキ表層から露出している。
本発明の好ましい実施の形態においては、前記素子側パッドは、前記メッキ主層と前記ボンディング面との間に介在するメッキ下地層を有する。
本発明の好ましい実施の形態においては、前記メッキ下地層は、Ｃｕからなる。
本発明の好ましい実施の形態においては、前記半導体素子は、前記離間端縁から前記ボンディング面が向く側とは反対側に延びる退避側面を有する。
本発明の好ましい実施の形態においては、前記素子側パッドは、前記退避側面に形成された部分を有する。
本発明の好ましい実施の形態においては、前記半導体素子は、互いに別体であり且つ接合された第１主部および第２主部を備えており、前記基準面は、前記第１主部によって構成され、前記ボンディング面は、前記第２主部によって構成されている。
本発明の好ましい実施の形態においては、前記第１主部および前記第２主部は、互いに別体であり且つ接合されている。
本発明の好ましい実施の形態においては、前記第１主部は、半導体からなる。
本発明の好ましい実施の形態においては、前記第２主部は、絶縁体からなる。
本発明の好ましい実施の形態においては、前記第２主部は、樹脂からなる。
本発明の好ましい実施の形態においては、前記第１主部および前記第２主部は、一体的に形成されている。
本発明の好ましい実施の形態においては、厚さ方向において互いに反対側を向く主面および裏面を有する基材と、該基材に形成され且つ前記基板側パッドを含む配線パターンと、を具備する基板を備えており、前記半導体素子は、前記主面側に搭載されている。
本発明の好ましい実施の形態においては、前記基板は、基板側パッドを有しており、前記ワイヤは、前記基板側パッドにボンディングされている。
本発明の好ましい実施の形態においては、前記基板に搭載された集積回路素子を備えている。
本発明の好ましい実施の形態においては、前記集積回路素子は、追加の素子側パッドを有しており、前記ワイヤは、前記追加の素子側パッドにボンディングされている。
本発明の好ましい実施の形態においては、前記基板は、前記主面から前記裏面側へと陥没する陥没部を有しており、前記半導体素子の一部が前記陥没部に収容されている。
本発明の好ましい実施の形態においては、前記陥没部は、前記厚さ方向において前記主面と前記裏面との間に位置する底面を有しており、前記半導体素子は、前記底面に接合されている。
本発明の好ましい実施の形態においては、前記陥没部は、前記主面に繋がる内側面を有している。
本発明の好ましい実施の形態においては、前記内側面は、前記厚さ方向に対して傾斜している。
本発明の好ましい実施の形態においては、前記陥没部は、前記底面と前記内側面とを繋ぐ曲面を有している。
本発明の好ましい実施の形態においては、前記配線パターンは、前記厚さ方向において前記主面と前記裏面との間に位置する中間層を有しており、前記中間層は、前記陥没部の前記底面を構成する阻止部を有している。
本発明の好ましい実施の形態においては、前記阻止部は、前記厚さ方向視において前記底面よりも大である。
本発明の好ましい実施の形態においては、前記基材は、前記中間層に対して前記裏面側に位置する部分を有している。
本発明の好ましい実施の形態においては、前記配線パターンは、前記裏面側に露出する複数の裏面電極を有している。
本発明の好ましい実施の形態においては、前記複数の裏面電極のいずれかは、前記厚さ方向視において前記中間層の前記阻止部と重なる。
本発明の好ましい実施の形態においては、前記阻止部と前記複数の裏面電極とは、互いに絶縁されている。
本発明の好ましい実施の形態においては、前記半導体素子は、前記第１主部に検出基準軸が作りこまれた方位センサ素子である。
本発明の第四の側面によって提供される半導体装置は、基板と、検出基準軸を有する方位センサ素子と、を備えており、前記基板は、厚さ方向における一方側を向く１以上の基板側パッドを有しており、前記方位センサ素子は、前記検出基準軸が作りこまれた半導体部と、該半導体部に接合された補助部とを有しており、前記補助部は、前記基板側パッドと対面するパッド面を有しており、前記半導体部は、前記パッド面の端縁から前記基板に向かって延びる基準面を有しており、前記方位センサ素子は、前記パッド面に少なくとも一部が形成された素子側パッドを有しており、前記素子側パッドと前記基板側パッドとが、導電性接合材によって接合されている。
本発明の好ましい実施の形態においては、前記素子側パッドは、前記パッド面から前記基準面にわたって形成されている。
本発明の好ましい実施の形態においては、前記導電性接合材は、前記素子側パッドのうち前記基準面に形成された部分にも接合されている。
本発明の好ましい実施の形態においては、前記パッド面は、前記基準面とは反対側に位置する離間端縁を有しており、前記補助部は、前記離間端縁から前記基板から遠ざかる方向に延びる退避側面を有しており、前記素子側パッドは、前記退避側面に形成された部分を有する。
本発明の好ましい実施の形態においては、前記導電性接合材は、前記素子側パッドのうち前記退避側面に形成された部分にも接合されている。
本発明の好ましい実施の形態においては、前記半導体部は、基板に接合された接合面を有する。
本発明の好ましい実施の形態においては、前記接合面は、前記基準面に対して直角である。
本発明の好ましい実施の形態においては、前記接合面は、前記検出基準軸に対して直角である。
本発明の好ましい実施の形態においては、前記基板は、厚さ方向において互いに反対側を向く主面および裏面を有する基材と、該基材に形成され且つ前記基板側パッドを含む配線パターンと、を具備しており、前記基板側パッドは、前記主面に形成されている。
本発明の好ましい実施の形態においては、前記基板に搭載された集積回路素子をさらに備えており、前記配線パターンは、前記基板側パッドに導通し、且つ前記集積回路素子に導通する追加の基板側パッドを有する。
本発明の好ましい実施の形態においては、前記集積回路素子と前記追加の基板側パッド
とは、ワイヤを介して導通している。
本発明の好ましい実施の形態においては、前記集積回路素子と前記追加の基板側パッドとは、導電性接合材を介して導通している。
本発明の好ましい実施の形態においては、前記補助部は、前記半導体部に対して前記集積回路素子と同じ側に配置されている。
本発明の好ましい実施の形態においては、前記補助部は、前記半導体部に対して前記集積回路素子とは反対側に配置されている。
本発明の好ましい実施の形態においては、前記基板は、前記主面から前記裏面側へと陥没する陥没部を有しており、前記半導体部の一部が前記陥没部に収容されている。
本発明の好ましい実施の形態においては、前記陥没部は、前記厚さ方向において前記主面と前記裏面との間に位置する底面を有しており、前記半導体部は、前記底面に接合されている。
本発明の好ましい実施の形態においては、前記陥没部は、前記主面に繋がる内側面を有している。
本発明の好ましい実施の形態においては、前記内側面は、前記厚さ方向に対して傾斜している。
本発明の好ましい実施の形態においては、前記陥没部は、前記底面と前記内側面とを繋ぐ曲面を有している。
本発明の好ましい実施の形態においては、前記配線パターンは、前記厚さ方向において前記主面と前記裏面との間に位置する中間層を有しており、前記中間層は、前記陥没部の前記底面を構成する阻止部を有している。
本発明の好ましい実施の形態においては、前記阻止部は、前記厚さ方向視において前記底面よりも大である。
本発明の好ましい実施の形態においては、前記基材は、前記中間層に対して前記裏面側に位置する部分を有している。
本発明の好ましい実施の形態においては、前記配線パターンは、前記裏面側に露出する複数の裏面電極を有している。
本発明の好ましい実施の形態においては、前記複数の裏面電極のいずれかは、前記厚さ方向視において前記中間層の前記阻止部と重なる。
本発明の好ましい実施の形態においては、前記阻止部と前記複数の裏面電極とは、互いに絶縁されている。
本発明の好ましい実施の形態においては、前記方位センサ素子の前記検出基準軸とは異なる方向についての検出基準軸を有する１以上の追加の方位センサ素子を備える。
本発明の好ましい実施の形態においては、前記追加の方位センサ素子は、前記集積回路
素子に搭載されている。
本発明の好ましい実施の形態においては、前記導電性接合材は、ハンダである。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第一実施形態に基づく半導体装置を示す斜視図である。 図１の半導体装置を示す要部平面図である。 図１の半導体装置を示す底面図である。 図２のＩＶ−ＩＶ線に沿う断面図である。 図１の半導体装置を示す要部拡大断面図である。 図２のＶＩ−ＶＩ線に沿う断面図である。 図２のＶＩＩ−ＶＩＩ線に沿う断面図である。 図２のＶＩＩＩ−ＶＩＩＩ線に沿う断面図である。 図１の半導体装置に用いられる基板を示す斜視図である。 図９の基板を示す平面図である。 図１０のＸＩ−ＸＩ線に沿う断面図である。 図１０のＸＩＩ−ＸＩＩ線に沿う断面図である。 図９の基板の製造に用いられる基板材料を示す斜視図である。 図９の基板の製造方法において基材の一部を除去する工程を示す斜視図である。 図１の半導体装置の方位センサ素子の製造工程を示す要部拡大断面図である。 図１の半導体装置の方位センサ素子の製造工程を示す要部拡大断面図である。 図１の半導体装置の方位センサ素子の製造工程を示す要部拡大断面図である。 図１の半導体装置の方位センサ素子の製造工程を示す要部拡大断面図である。 図１の半導体装置の方位センサ素子の製造工程を示す要部拡大断面図である。 図１の半導体装置の方位センサ素子の製造工程を示す要部拡大断面図である。 図１の半導体装置の変形例を示す要部拡大断面図である。 図１の半導体装置の他の変形例を示す要部拡大断面図である。 図１の半導体装置の他の変形例を示す要部拡大断面図である。 図１の半導体装置の他の変形例を示す要部拡大断面図である。 図１の半導体装置の他の変形例を示す要部拡大断面図である。 図１の半導体装置の他の変形例を示す要部拡大断面図である。 図１の半導体装置の他の変形例を示す断面図である。 本発明の第二実施形態に基づく半導体装置を示す斜視図である。 図２８のＸＸＩＸ−ＸＸＩＸ線に沿う断面図である。 図２８の半導体装置を示す要部拡大断面図である。 図２８の半導体装置の変形例を示す断面図である。 図２８の半導体装置の変形例を示す断面図である。 図２８の半導体装置の変形例を示す断面図である。 本発明の第三実施形態に基づく半導体装置を示す断面図である。 図３４の半導体装置を示す要部拡大断面図である。 図３４の半導体装置を示す側面図である。 図３４の半導体装置の製造方法の一例を示す要部断面図である。 図３４の半導体装置の製造方法の一例を示す要部断面図である。 図３４の半導体装置の製造方法の一例を示す要部断面図である。 図３４の半導体装置の製造方法の一例を示す要部断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１〜図８は、本発明の第一実施形態に基づく半導体装置を示している。本実施形態の半導体装置１０１Ａは、基板１、第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４、集積回路素子５、第一ワイヤ６１、第二ワイヤ６２、第三ワイヤ６３、第四ワイヤ６４、第五ワイヤ６５および封止樹脂７を備えている。半導体装置１０１Ａは、地磁気を利用して３次元空間におけるｘ軸、ｙ軸、ｚ軸の３軸に対する姿勢を検出し、その検出結果を電気信号として出力可能に構成されている。本実施形態においては、半導体装置１０１Ａは、直方体であり、たとえばｘ方向およびｙ方向寸法が２．０ｍｍ程度、ｚ方向寸法が０．８ｍｍ程度とされる。
図１は、半導体装置１０１Ａを示す斜視図である。図２は、半導体装置１０１Ａを示す
要部平面図である。図３は、半導体装置１０１Ａを示す底面図である。図４は、図２のＩＶ−ＩＶ線に沿うｚｘ平面における断面図であり、図５はその要部拡大断面図である。図６は、図２のＶＩ−ＶＩ線に沿うｚｘ平面における断面図である。図７は、図２のＶＩＩ−ＶＩＩ線に沿うｙｚ平面における断面図である。図８は、図２のＶＩＩＩ−ＶＩＩＩ線に沿うｙｚ平面における断面図である。なお、図１においては理解の便宜上、封止樹脂７を想像線で示しており、図２においては封止樹脂７を省略している。
基板１は、第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４および集積回路素子５を支持しており、半導体装置１０１Ａの土台となるものである。本実施形態においては、基板１は、基材１１および配線パターン１２を具備している。また、基板１は、主面１１１、裏面１１２、基板側外側面１１３および陥没部１１４を有している。本実施形態においては、基板１は、矩形状であり、たとえばｘ方向およびｙ方向寸法が２．０ｍｍ程度、ｚ方向寸法が０．２３ｍｍ程度とされる。
主面１１１および裏面１１２は、基板１の厚さ方向であるｚ方向において互いに反対側を向いており、主面１１１は、ｚ方向上方を向く面であり、裏面１１２は、ｚ方向下方を向く面である。基板側外側面１１３は、主面１１１および裏面１１２を繋ぐ面であり、本実施形態においては、ｘ方向およびｙ方向を向いており、ｚ方向に平行である。
陥没部１１４は、主面１１１から裏面１１２側へと陥没した部分である。本実施形態においては、図２によく表れているように、陥没部１１４は、基板１のｘ方向左端に形成されており、ｘ方向左方のみに開口しており、ｘ方向右方およびｙ方向両方向の三方に閉じている。陥没部１１４は、ｚ方向視略矩形状であり、たとえばｘ方向寸法が０．５ｍｍ程度、ｙ方向寸法が１．０ｍｍ程度、ｚ方向深さが０．１５ｍｍ程度である。
図９〜図１２は、半導体装置１０１Ａに用いられる基板１単体を示している。これらの図に示すように、陥没部１１４は、底面１１５、内側面１１６および曲面１１７を有している。底面１１５は、ｚ方向において主面１１１と裏面１１２との間に位置しており、ｚ方向上方を向いている。本実施形態においては、底面１１５は、平らな平滑面とされている。内側面１１６は、主面１１１に繋がっており、本実施形態においては、ｚ方向視コの字状である。本実施形態においては、内側面１１６は、ｚ方向上方に向かうほど底面１１５の平面視中央から離間するようにｚ方向に対して傾斜している。内側面１１６は、内側面１１６と底面１１５とを繋いており、凹曲面とされている。
基材１１は、絶縁性材料からなり、本実施形態においては、たとえばガラスエポキシ樹脂からなる。配線パターン１２は、金属からなり、たとえばＣｕ，Ｎｉ，Ａｕが積層された構造とされている。配線パターン１２は、主面層１３、中間層１４および複数の裏面電極１５を有している。基板１は、基材１１と主面層１３、中間層１４および複数の裏面電極１５とが積層された多層基板とされている。
主面層１３は、主面１１１側に露出しており、複数の基板側パッド１３１を有している。複数の基板側パッド１３１からは、導通経路をなす帯状部が延びている。本実施形態においては、複数の基板側パッド１３１は、基材１１のｘ方向右方の辺およびｙ方向両側にある二辺の近傍に配置されている。
中間層１４は、ｚ方向において基材１１の内部に設けられた層である。本実施形態においては、ｚ方向に離間する２つの中間層１４が設けられている。これらの中間層１４と主面層１３および複数の裏面電極１５とは、スルーホール電極あるいはビア電極と称される、基材１１の一部をｚ方向に貫通する部分によって互いの適所が導通している。
２つの中間層１４のうちｚ方向下方に位置するものは、阻止部１４１を有している。阻止部１４１は、ｚ方向視において陥没部１１４より大であり、陥没部１１４のすべてと重なっている。また、阻止部１４１のｚ方向上面によって、陥没部１１４の底面１１５のすべてが構成されている。本実施形態においては、阻止部１４１は、矩形状とされている。また、阻止部１４１は、配線パターン１２のうち阻止部１４１以外のいずれの部位とも導通しておらず、これらの部位に対して絶縁されている。
複数の裏面電極１５は、裏面１１２側に露出しており、半導体装置１０１Ａをたとえば回路基板などに実装する際に用いられる。図３に示すように、本実施形態においては、８個の裏面電極１５が基材１１の四辺に沿って配置されている。また、図中ｘ方向左方に位置する２つの裏面電極１５は、ｚ方向視において配線パターン１２の阻止部１４１と重なっており、阻止部１４１に対してｚ方向下方に位置している。
ここで、基板１の製造方法について図１３および図１４を参照しつつ説明する。
図１３は、基板１の製造に用いられる基板材料１０を示す斜視図である。基板材料１０は、基材１１および配線パターン１２を有している。基材１１および配線パターン１２は、上述した構成と類似の構成とされている。ただし、基板材料１０には、いまだ陥没部１１４が形成されていない。このため、基材１１は、厚さが均一である。また、配線パターン１２の阻止部１４１は、基材１１内に配置されており、そのｚ方向上面は基板材料１０によって覆われている。なお、同図は、基板材料１０のうち基板１となる部分のみを示している。たとえば、図示された基板材料１０よりもさらに大きな基板材料１０を用いて１を製造してもよい。この場合、たとえばｘ方向左方に延出した、より大きなサイズの阻止部１４１を採用することが好ましい。
次いで、図１４に示すように、主面１１１側からレーザー光Ｌを基材１１に照射する。このレーザー光Ｌは、基材１１に吸収されうる波長の光である。レーザー光Ｌを吸収することにより、基材１１のうちレーザー光Ｌが照射された部位が瞬時に高温とされ除去される。このレーザー光Ｌの照射を、基材１１のうちｚ方向視において阻止部１４１と重なる部位であって、阻止部１４１よりも面積が小である領域に対して行う。阻止部１４１は、金属からなり、レーザー光Ｌを比較的反射する材質からなる。たとえば、レーザー光ＬがＹＡＧレーザーである場合、阻止部１４１の材質としてはＣｕが好適である。このように、レーザー光Ｌによって基材１１のみが除去され、阻止部１４１が露出することとなる。これにより、陥没部１１４が形成される。また、阻止部１４１のｚ方向上面が、阻止部１４１の底面１１５となる。
レーザー光Ｌは、図示しない光学系によって基材１１に集光されている。このため、レーザー光Ｌは、典型的には、下方に向かうほど小となる円錐形状である。したがって、陥没部１１４には、レーザー光Ｌの円錐形状に対応して、ｚ方向に対して傾斜した内側面１１６が形成される。また、内側面１１６と底面１１５との間には、なだらかな曲面１１７が形成される。
集積回路素子５は、第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４を用いた方位検出処理を制御するためのものである。本実施形態においては、集積回路素子５は、いわゆるＡＳＩＣ（Application Specific Integrated Circuit）素子
として構成されており、その厚さが８０〜１００μｍ程度とされている。
集積回路素子５は、基板１の主面１１１に支持されており、接合材５３によって主面１１１に接合されている。集積回路素子５は、ｚ方向視においてそのすべてが主面１１１と重なっており、陥没部１１４とは重なっていない。
集積回路素子５の図中ｚ方向上面には、複数の素子側パッド５２が形成されている。複数の素子側パッド５２は、たとえば表面がＡｕからなり、本実施形態においては、ｚ方向視において集積回路素子５の四辺のうちの三辺に沿って配列されている。
第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４は、互いに異なる方向に沿う検出基準軸を有しており、たとえば地磁気に対する半導体装置１０１Ａの姿勢を検出するために用いられる。本実施形態においては、第一方位センサ素子２は、磁性体ワイヤ２１を有しており、第二方位センサ素子３は磁性体ワイヤ３１を有しており、第三方位センサ素子４は磁性体ワイヤ４１を有している。磁性体ワイヤ２１、磁性体ワイヤ３１および磁性体ワイヤ４１は、所定の方向に延びる金属製の棒状部材であり、これらの長手方向が第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４の上記検出基準軸に相当する。第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４はさらに、磁性体ワイヤ２１、磁性体ワイヤ３１および磁性体ワイヤ４１を取り囲むように形成されたコイル（図示略）を有している。第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４の磁性体ワイヤ２１、磁性体ワイヤ３１および磁性体ワイヤ４１が延びる方向における寸法は、たとえば０．６ｍｍ程度である。
第一方位センサ素子２は、阻止部１４１の底面１１５に接合材２３によって接合されている。第一方位センサ素子２は、磁性体ワイヤ２１がｚ方向に平行となる姿勢で搭載されている。このような搭載形態により、第一方位センサ素子２の下側部分は、ｚ方向において阻止部１４１と重なっており、阻止部１４１に収容されている。第一方位センサ素子２のｚ方向上側部分は、阻止部１４１からｚ方向上方に突出している。第一方位センサ素子２には４つの素子側パッド２２が形成されている。４つの素子側パッド２２は、第一方位センサ素子２のｚ方向上端よりも若干下方に配置されており、ｚ方向上方を向いた部分を有している。なお、第一方位センサ素子２が、本発明の第一の側面における半導体素子の一例に相当する。
本実施形態においては、第一方位センサ素子２は、第１主部２０１Ａおよび第２主部２０２Ａからなる。第１主部２０１Ａは、たとえばＳｉなどの半導体からなり、磁性体ワイヤ２１が作りこまれている。第２主部２０２Ａは、たとえば樹脂などの絶縁体からなる。第１主部２０１Ａと第２主部２０２Ａとは、互いに別体であり、且つ図５に示すように接合材２０３によって接合されている。
第一方位センサ素子２は、基準面２１１、ボンディング面２１２Ａおよび退避側面２１５を有している。基準面２１１は、ｙｚ平面に平行であり図５においてｘ方向図中右方を向いている。基準面２１１は、第１主部２０１Ａによって構成されている。ボンディング面２１２Ａは、ｘｙ平面に平行であり図５においてｚ方向図中上方を向いている。ボンディング面２１２Ａは、第２主部２０２Ａによって構成されている。基準面２１１とボンディング面２１２Ａとがなす角αは、本例においては９０°である。なお、本発明においては、角αは１８０°未満に設定される。基準面２１１とボンディング面２１２Ａとの間には、境界２１３が設定されている。境界２１３は、実質的に基準面２１１とボンディング面２１２Ａとを区画するが、基準面２１１およびボンディング面２１２Ａのみによって構成されたものに限定されない。たとえば、図示された例においては、境界２１３は、接合材２０３によって構成されている。
ボンディング面２１２Ａの境界２１３とは反対側には、離間端縁２１４が設定されている。離間端縁２１４は、境界２１３から離間した端縁である。退避側面２１５は、離間端縁２１４からボンディング面２１２Ａが向く側とは反対側、すなわち図５におけるｚ方向図中下方に延びている。ボンディング面２１２Ａと退避側面２１５とがなす角βは、本例においては２７０°である。なお、本発明においては、角αは１８０°より大きい角度に設定される。
図５に示すように、素子側パッド２２は、ボンディング面２１２Ａに形成された部分を有している。さらに、本例においては、素子側パッド２２は、ｘ方向において境界２１３から離間端縁２１４にわたる領域に形成されている。また、素子側パッド２２は、基準面２１１に形成された部分を有する。素子側パッド２２のうち基準面２１１に形成された部分は、境界２１３からｚ方向上方に延びている。これにより、境界２１３は、素子側パッド２２に覆われた格好となっている。本例においては、素子側パッド２２は、第１主部２０１Ａのｚ方向上端には到達していない。また、素子側パッド２２は、退避側面２１５に形成された部分を有する。素子側パッド２２のうち退避側面２１５に形成された部分は、離間端縁２１４からｚ方向下方に延びている。これにより、離間端縁２１４は、素子側パッド２２に覆われた格好となっている。
本例においては、素子側パッド２２は、メッキ下地層２２１、メッキ主層２２２およびメッキ表層２２３が積層された構成とされている。メッキ下地層２２１は、第１主部２０１Ａおよび第２主部２０２Ａに直接形成された層であり、たとえばＣｕからなる。メッキ下地層２２１は、たとえば無電解メッキによって形成される。メッキ下地層２２１の厚さは、たとえば０．５μｍ〜５μｍである。メッキ主層２２２は、メッキ下地層２２１に積層されており、たとえばＣｕからなる。メッキ主層２２２は、たとえば電解メッキによって形成される。メッキ主層２２２の厚さは、たとえば７μｍ〜２０μｍである。メッキ表層２２３は、メッキ主層２２２に積層されており、たとえばＡｕからなる。メッキ表層２２３は、たとえば電解メッキによって形成される。メッキ表層２２３の厚さは、たとえば０．１μｍ〜３μｍである。すなわち、メッキ表層２２３の平均厚さは、メッキ主層２２２の平均厚さよりも薄い。
素子側パッド２２のうちボンディング面２１２Ａに形成された部分は、ｘ方向において離間端縁２１４から境界２１３に向かうほど薄くなる部分を有する。これは、素子側パッド２２のうちボンディング面２１２Ａに形成された部分全体が、ｘ方向において離間端縁２１４から境界２１３に向かうほど薄くなる構成を含む。また、素子側パッド２２のうち基準面２１１に形成された部分は、ｚ方向において境界２１３に向かうほど薄くなる部分を有する。図５に示された例においては、素子側パッド２２のうち境界２１３に近い部分が、厚さの変化が顕著である。一方、素子側パッド２２のうち退避側面２１５に形成された部分は、厚さがほぼ均一である。
メッキ下地層２２１は、厚さのばらつきが比較的小である。メッキ主層２２２は、ボンディング面２１２Ａおよび基準面２１１に形成された部分それぞれにおいて、境界２１３に向かうほど薄くなる部分を有している。メッキ表層２２３もまた、ボンディング面２１２Ａおよび基準面２１１に形成された部分それぞれにおいて、境界２１３に向かうほど薄くなる部分を有している。特に、図５に示された例においては、境界２１３からｘ方向およびｚ方向に若干離間した位置にわたる領域において、メッキ表層２２３の厚さがほとんど０となっている。これにより、メッキ主層２２２がメッキ表層２２３から露出しうる。
ここで、素子側パッド２２の製造工程の一例を図１５〜図２０を参照しつつ、以下に説明する。
まず、磁性体ワイヤ２１が作りこまれた第１主部２０１Ａに第２主部２０２Ａを接合材２０３によって接合する。図示された例においては、第１主部２０１Ａが複数の第一方位センサ素子２を形成しうる大きさとされている。次いで、基準面２１１、ボンディング面２１２Ａおよび退避側面２１５を含む領域に、たとえば無電解メッキによってＣｕからなるメッキ下地層２２１を形成する。
次いで、図１６に示すように、マスク層２６１を形成する。マスク層２６１は、メッキ下地層２２１の一部を露出させている。
次いで、図１７に示すように、メッキ主層２２２を形成する。メッキ主層２２２の形成は、たとえばメッキ下地層２２１を利用した電解メッキによって、メッキ下地層２２１のうちマスク層２６１から露出した部分にＣｕの層を形成することによってなされる。この際、角αが本例において９０°であることから、電解メッキに供されるメッキ液が、境界２１３の付近において滞留しうる。この滞留に起因して、境界２１３に近づくほど厚さが薄い部分を有するメッキ主層２２２が形成される。一方、退避側面２１５においては、メッキ液の滞留がほとんど生じないため、メッキ主層２２２の厚さはほぼ均一である。
次いで、図１８に示すように、メッキ表層２２３を形成する。メッキ表層２２３の形成は、たとえばメッキ下地層２２１およびメッキ主層２２２を利用した電解メッキによって、メッキ主層２２２にＡｕの層を形成することによってなされる。この際、角αが本例において９０°であることから、電解メッキに供されるメッキ液が、境界２１３の付近において滞留しうる。この滞留に起因して、境界２１３に近づくほど厚さが薄い部分を有するメッキ表層２２３が形成される。メッキ表層２２３の厚さ分布はメッキ液の対流の度合いをはじめとするメッキ条件に左右される。本例においては、境界２１３近傍においては、メッキ表層２２３の厚さがほぼ０であり、メッキ主層２２２の一部がメッキ表層２２３から露出しうる。
次いで、図１９に示すように、マスク層２６１を除去する。また、メッキ下地層２２１のうちメッキ主層２２２およびメッキ表層２２３から露出した部分をエッチングなどによって除去する。以上の工程を経ることにより、メッキ下地層２２１、メッキ主層２２２およびメッキ表層２２３が積層された構成の素子側パッド２２が得られる。
第二方位センサ素子３は、集積回路素子５の図中ｚ方向上面に接合材３３によって接合されている。第二方位センサ素子３は、磁性体ワイヤ３１がｙ方向に平行となる姿勢で搭載されている。第二方位センサ素子３は、ｚ方向視においてそのすべてが集積回路素子５と重なっている。第二方位センサ素子３には、４つの素子側パッド３２が形成されている。４つの素子側パッド３２は、ｙ方向に沿って一列に配置されており、ｚ方向上方を向いている。素子側パッド３２は、その表面がたとえばＡｕからなる。
第三方位センサ素子４は、集積回路素子５の図中ｚ方向上面に接合材４３によって接合されている。第三方位センサ素子４は、磁性体ワイヤ４１がｘ方向に平行となる姿勢で搭載されている。第三方位センサ素子４は、ｚ方向視においてそのすべてが集積回路素子５と重なっている。第三方位センサ素子４には、４つの素子側パッド４２が形成されている。４つの素子側パッド４２は、ｘ方向に沿って一列に配置されており、ｚ方向上方を向いている。素子側パッド４２は、その表面がたとえばＡｕからなる。
第一ワイヤ６１は、第一方位センサ素子２の素子側パッド２２と集積回路素子５の素子側パッド５２とを接続しており、たとえばＡｕからなる。図５に示すように、第一ワイヤ６１のファーストボンディング部６１１が、第一方位センサ素子２の素子側パッド２２に接続されている。第一ワイヤ６１が素子側パッド２２にボンディングされた位置、本例においては、ファーストボンディング部６１１の中心位置は、ｘ方向において境界２１３に対して離間しており、離間端縁２１４寄りに配置されている。素子側パッド２２のメッキ表層２２３は、境界２１３寄りの領域において実質的に厚さが０であり、メッキ主層２２２の一部を露出させ得るが、本例においては、ファーストボンディング部６１１は、メッキ表層２２３が確実に形成された領域にボンディングされている。
また、図４に示すように、第一ワイヤ６１のセカンドボンディング部が、バンプを介して集積回路素子５の素子側パッド５２に接続されている。上記バンプは、第一ワイヤ６１のボンディングに先立って、Ａｕからなるワイヤの先端を溶融させ、この溶融ボールを素子側パッド５２に付着させることによって形成される。
第二ワイヤ６２は、第一方位センサ素子２の素子側パッド２２と基板１の基板側パッド１３１とを接続しており、たとえばＡｕからなる。第二ワイヤ６２のファーストボンディング部が、第一方位センサ素子２の素子側パッド２２に接続されている。また、第二ワイヤ６２のセカンドボンディング部が、基板１の基板側パッド１３１に接続されている。第二ワイヤ６２のセカンドボンディング部と基板側パッド１３１との間には、バンプは介在していない。
第三ワイヤ６３は、第二方位センサ素子３の素子側パッド３２または第三方位センサ素子４の素子側パッド４２と集積回路素子５の素子側パッド５２とを接続しており、たとえばＡｕからなる。図５に示すように、第三ワイヤ６３のファーストボンディング部が集積回路素子５の素子側パッド５２に接続されている。また、第三ワイヤ６３のセカンドボンディング部が第二方位センサ素子３の素子側パッド３２または第三方位センサ素子４の素子側パッド４２にバンプを介して接続されている。上記バンプは、第三ワイヤ６３のボンディングに先立って、Ａｕからなるワイヤの先端を溶融させ、この溶融ボールを素子側パッド３２または素子側パッド４２に付着させることによって形成される。
第四ワイヤ６４は、第三方位センサ素子４の素子側パッド４２と基板１の基板側パッド１３１とを接続しており、たとえばＡｕからなる。図４に示すように、第四ワイヤ６４のファーストボンディング部は、基板１の基板側パッド１３１に接続されている。また、第四ワイヤ６４のセカンドボンディング部は、第三方位センサ素子４の素子側パッド４２にバンプを介して接続されている。上記バンプは、第四ワイヤ６４のボンディングに先立って、Ａｕからなるワイヤの先端を溶融させ、この溶融ボールを素子側パッド４２に付着させることによって形成される。
第五ワイヤ６５は、集積回路素子５の素子側パッド５２と基板１の基板側パッド１３１とを接続しており、たとえばＡｕからなる。第五ワイヤ６５のファーストボンディング部が、集積回路素子５の素子側パッド５２に接続されている。また、第五ワイヤ６５のセカンドボンディング部が、基板１の基板側パッド１３１に接続されている。第五ワイヤ６５のセカンドボンディング部と基板側パッド１３１との間には、バンプは介在していない。
図２に示すように、主面１１１のうちｙ方向両側において陥没部１１４を挟む部分に、複数の基板側パッド１３１が形成されており、これらの基板側パッド１３１に第二ワイヤ６２または第五ワイヤ６５がボンディングされている。
封止樹脂７は、第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４、集積回路素子５、第一ワイヤ６１、第二ワイヤ６２、第三ワイヤ６３、第四ワイヤ６４および第五ワイヤ６５を覆っている。また、封止樹脂７は、その一部が陥没部１１４に充填されている。封止樹脂７の材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコーン樹脂が挙げられる。
封止樹脂７は、封止樹脂側外側面７１を有している。封止樹脂側外側面７１は、ｘ方向およびｙ方向を向いており、ｚ方向に平行である。また、本実施形態においては、封止樹脂側外側面７１は、基板１の基板側外側面１１３と面一となっている。
次に、半導体装置１０１Ａの作用について説明する。
本実施形態によれば、図５に示すように、第一ワイヤ６１のファーストボンディング部６１１は、境界２１３とは反対側に位置する離間端縁２１４に近い位置に設けられている。図１５〜図２０を参照して説明した素子側パッド２２の製造工程においては、メッキ液の滞留などに起因して、素子側パッド２２の厚さに不均一を生じうる。これにより、素子側パッド２２は、境界２１３に向かうほど薄くなる部分を有する。ファーストボンディング部６１１を上述した位置に設けることにより、素子側パッド２２のうち極端に薄くなってしまった部位に第一ワイヤ６１をボンディングすることを回避することが可能である。したがって、第一ワイヤ６１と素子側パッド２２とをより強固にボンディングすることが可能であり、第一方位センサ素子２と基板１とをより確実に導通させることができる。
第１主部２０１Ａと第２主部２０２Ａとを別体とすることにより、第１主部２０１Ａに作りこまれた磁性体ワイヤ２１をｚ方向に沿って起立させつつ、ｚ方向上面を向く絶縁材料からなるボンディング面２１２Ａを適切に構成することができる。ボンディング面２１２Ａが、第１主部２０１Ａのｚ方向上端よりも若干下方に退避した位置に置かれていることにより、第一ワイヤ６１をボンディングすることによって半導体装置１０１Ａのｚ方向寸法が極端に大きくなってしまうことを防止することができる。
素子側パッド２２が、メッキ下地層２２１、メッキ主層２２２およびメッキ表層２２３が積層された構成である場合、境界２１３近傍においては、メッキ表層２２３からメッキ主層２２２が露出しうる。ファーストボンディング部６１１を離間端縁２１４寄りの位置であってメッキ表層２２３が確実に形成しうる領域に設けることにより、第一ワイヤ６１と素子側パッド２２とをより確実にボンディングすることができる。
また、第一方位センサ素子２が、ｚ方向においてその一部が陥没部１１４と重なる位置に設けられている。これにより、基板１の主面１１１からｚ方向上方に突出する第一方位センサ素子２の寸法を縮小することが可能である。したがって、半導体装置１０１Ａの小型化を図ることができる。
特に第一方位センサ素子２の磁性体ワイヤ２１は、ｚ方向に平行である。このような第一方位センサ素子２は、ｚ方向寸法が大となることが一般的である。第一方位センサ素子２の一部を阻止部１４１に収容することにより、主面１１１から突出する第一方位センサ素子２のｚ方向寸法を縮小することは、半導体装置１０１Ａの小型化に有利である。
第二方位センサ素子３は磁性体ワイヤ３１がｙ方向に平行であり、第三方位センサ素子４は磁性体ワイヤ４１がｘ方向に平行である。このため、第二方位センサ素子３および第三方位センサ素子４のｚ方向寸法は相対的に小となる。このような第二方位センサ素子３および第三方位センサ素子４を主面１１１と重なる位置に配置することは、半導体装置１０１Ａのｚ方向寸法が増大することを引き起こすことがなく合理的である。
さらに、第二方位センサ素子３および第三方位センサ素子４を集積回路素子５上に搭載することにより、半導体装置１０１Ａのｚ方向寸法を増大させること無く、半導体装置１０１Ａのｘ方向およびｙ方向寸法を縮小することができる。
配線パターン１２に阻止部１４１を設けることにより、図１４を参照して説明した通り、レーザー光Ｌを用いて阻止部１４１を容易に形成することができる。また、阻止部１４１によってレーザー光Ｌによる除去作用が確実に阻止されるため、所望の深さの阻止部１４１を形成することができる。阻止部１４１が底面１１５よりも大であることにより、たとえばレーザー光Ｌの照射精度に若干のばらつきがあっても、レーザー光Ｌが裏面１１２に意図せず到達してしまうことを阻止することができる。
図１０に示すように、基板１においては、陥没部１１４を挟んでｙ方向両側に主面１１１が存在している。この主面１１１が存在している部分は、陥没部１１４よりもｚ方向厚さが厚い部分である。このような構成により、陥没部１１４が形成されているにもかかわらず、基板１の剛性は適切に確保されている。これにより、半導体装置１０１Ａの製造において基板１が不当に撓んでしまうことなどを防止することができる。
阻止部１４１と２つの裏面電極１５とを重ならせることにより、裏面１１２において複数の裏面電極１５を偏ること無く均一にバランスよく配置することができる。
第一ワイヤ６１のセカンドボンディング部がバンプを介して５の素子側パッド５２に接続されていることにより、比較的大きな力が付与されるセカンドボンディング部のボンディング工程において、集積回路素子５に不当に大きな力が作用することを抑制することができる。
第三ワイヤ６３のセカンドボンディング部がバンプを介して第一方位センサ素子２の素子側パッド２２または第二方位センサ素子３の素子側パッド３２に接続されていることにより、第三ワイヤ６３のセカンドボンディング部のボンディング工程において、第二方位センサ素子３または第三方位センサ素子４に不当に大きな力が作用することを抑制することができる。また、第二方位センサ素子３または第三方位センサ素子４側にセカンドボンディング部を配置することにより、半導体装置１０１Ａのｚ方向高さが過大に大きくなってしまうことを回避することができる。
図２１〜図４０は、本発明の変形例および他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図２１は、本発明の第１実施形態に基づく半導体装置の変形例を示している。本変形例の半導体装置１０１Ｂにおいては、素子側パッド２２の構成が上述した半導体装置１０１Ａと異なっている。本例においては、メッキ表層２２３がメッキ主層２２２のほぼ全体を覆っている。より具体的には、境界２１３の近傍においても、メッキ主層２２２は、メッキ表層２２３によって覆われており、メッキ表層２２３からは露出していない。
このような変形例によっても、第一ワイヤ６１と素子側パッド２２とをより強固にボンディングすることが可能であり、第一方位センサ素子２と基板１とをより確実に導通させることができる。
図２２は、本発明の第１実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置１０１Ｃにおいては、第１主部２０１Ａおよび第２主部２０２Ａの構成が上述した例と異なっている。より具体的には、第１主部２０１Ａと第２主部２０２Ａとの接合位置が、上述した半導体装置１０１Ａおよび半導体装置１０１Ｂと異なっている。第２主部２０２Ａは、ボンディング面２１２Ａに連続する面を有しており、この面に接合材２０３を介して第１主部２０１Ａが接合されている。
このような変形例によっても、第一ワイヤ６１と素子側パッド２２とをより強固にボンディングすることが可能であり、第一方位センサ素子２と基板１とをより確実に導通させることができる。
図２３は、本発明の第１実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置１０２Ｄにおいては、第一方位センサ素子２の構成が上述した例とことなっている。本変形例においては、第１主部２０１Ａおよび第２主部２０２Ａが一体的に形成されている。より具体的には、第１主部２０１Ａおよび第２主部２０２Ａは、基準面２１１、ボンディング面２１２Ａおよび退避側面２１５を有する形状に作成された半導体によって構成されている。
このような変形例によっても、第一ワイヤ６１と素子側パッド２２とをより強固にボンディングすることが可能であり、第一方位センサ素子２と基板１とをより確実に導通させることができる。
図２４は、本発明の第１実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置１０１Ｅにおいては、基準面２１１とボンディング面２１２Ａとがなす角αの大きさが、上述した例と異なっている。本変形例においては、角αは、９０°よりも大である。ただし、角αが１８０°よりも小に設定される点は踏襲されている。
このような変形例によっても、第一ワイヤ６１と素子側パッド２２とをより強固にボンディングすることが可能であり、第一方位センサ素子２と基板１とをより確実に導通させることができる。また、上述した半導体装置１０１Ｂ〜１９１Ｄにおいても、角αの大きさを種々に設定できることはもちろんである。
図２５は、本発明の第１実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置１０１Ｆにおいては、メッキ表層２２３が、ボンディング面２１２Ａおよび退避側面２１５を覆う領域に設けられているものの、基準面２１１を覆う領域には設けられていない。
このような変形例によっても、第一ワイヤ６１と素子側パッド２２とをより強固にボンディングすることが可能であり、第一方位センサ素子２と基板１とをより確実に導通させることができる。また、上述した半導体装置１０１Ｂ〜１９１Ｅにおいても、メッキ表層２２３の構成を本変形例と同様に設定できることはもちろんである。
図２６は、本発明の第１実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置１０１Ｇにおいては、素子側パッド２２が、ボンディング面２１２Ａおよび退避側面２１５を覆う領域に設けられているものの、基準面２１１を覆う領域には設けられていない。
このような変形例によっても、第一ワイヤ６１と素子側パッド２２とをより強固にボンディングすることが可能であり、第一方位センサ素子２と基板１とをより確実に導通させることができる。また、上述した半導体装置１０１Ｂ〜１９１Ｆにおいても、素子側パッド２２の構成を本変形例と同様に設定できることはもちろんである。
図２７は、本発明の第１実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置１０１Ｈにおいては、基板１に、上述した陥没部１１４が形成されていない。本変形例においては、第一方位センサ素子２は、基板１の主面１１１に搭載されている。
このような変形例によっても、第一ワイヤ６１と素子側パッド２２とをより強固にボンディングすることが可能であり、第一方位センサ素子２と基板１とをより確実に導通させることができる。また、上述した半導体装置１０１Ｂ〜１９１Ｇにおいても、基板１および第一方位センサ素子２の構成を本変形例と同様に設定できることはもちろんである。
図２８〜図２９は、本発明の第二実施形態に基づく半導体装置を示している。本実施形態の半導体装置１０２Ａは、基板１および第一方位センサ素子２の構成と、第一方位センサ素子２の基板１への実装形態が、上述した第一実施形態に係る半導体装置と異なっている。ただし、以下に言及する点以外の構成については、第一実施形態に係る半導体装置に準ずる。
図２８は、半導体装置１０２Ａを示す斜視図である。図２９は、図２８のＸＸＩＸ−ＸＸＩＸ線に沿う断面図であり、図３０は、要部拡大断面図である。
本実施形態においては、第一方位センサ素子２は、半導体部２０１Ｂおよび補助部２０２Ｂを有する。これらの名称は、本実施形態における発明の理解の便宜であり、材質等の構成によっては、上述した第１主部２０１Ａおよび第２主部２０２Ａと同一または類似の部材となりうる。
本例においては、基板１に、半導体装置１０１Ａで述べた陥没部１１４が形成されていない。本例においては、第一方位センサ素子２は、基板１の主面１１１に搭載されている。
本実施形態においては、半導体部２０１Ｂは、たとえばＳｉなどの半導体からなり、磁性体ワイヤ２１が作りこまれている。補助部２０２Ｂは、たとえば樹脂などの絶縁体からなる。半導体部２０１Ｂと補助部２０２Ｂとは、互いに別体であり、且つ接合材２０３によって接合されている。
図３０に示すように、第一方位センサ素子２は、基準面２１１、パッド面２１２Ｂおよび退避側面２１５を有している。基準面２１１は、ｙｚ平面に平行であり図３０においてｘ方向図中右方を向いている。基準面２１１は、半導体部２０１Ｂによって構成されている。パッド面２１２Ｂは、ｘｙ平面に平行であり図３０においてｚ方向図中下方を向いている。パッド面２１２Ｂは、補助部２０２Ｂによって構成されている。基準面２１１とパッド面２１２Ｂとの間には、境界２１３が設定されている。境界２１３は、実質的に基準面２１１とパッド面２１２Ｂとを区画するが、基準面２１１およびパッド面２１２Ｂのみによって構成されたものに限定されない。たとえば、図示された例においては、境界２１３は、接合材２０３によって構成されている。
パッド面２１２Ｂの境界２１３とは反対側には、離間端縁２１４が設定されている。離間端縁２１４は、境界２１３から離間した端縁である。退避側面２１５は、離間端縁２１４からボンディング面２１２Ａが向く側とは反対側、すなわち図３０におけるｚ方向図中上方に延びている。
図３０に示すように、素子側パッド２２は、パッド面２１２Ｂに形成された部分を有している。さらに、本例においては、素子側パッド２２は、ｘ方向において境界２１３から離間端縁２１４にわたる領域に形成されている。また、素子側パッド２２は、基準面２１１に形成された部分を有する。素子側パッド２２のうち基準面２１１に形成された部分は、境界２１３からｚ方向下方に延びている。これにより、境界２１３は、素子側パッド２２に覆われた格好となっている。本例においては、素子側パッド２２は、半導体部２０１Ｂのｚ方向下端には到達していない。また、素子側パッド２２は、退避側面２１５に形成された部分を有する。素子側パッド２２のうち退避側面２１５に形成された部分は、離間端縁２１４からｚ方向上方に延びている。これにより、離間端縁２１４は、素子側パッド２２に覆われた格好となっている。
本例においては、素子側パッド２２は、上述したメッキ下地層２２１、メッキ主層２２２およびメッキ表層２２３が積層された構成とされている。ただし、素子側パッド２２の構成はこれに限定されず、基板１との導通接合が可能な構成であればよい。
本例においては、第一方位センサ素子２の素子側パッド２２のｚ方向直下に基板側パッド１３１が設けられている。すなわち、パッド面２１２Ｂは、基板１の基板側パッド１３１と対面している。
第一方位センサ素子２の半導体部２０１Ｂは、接合材２３によって基板１の主面１１１に接合されている。また、素子側パッド２２は、導電性接合材６６によって基板１の基板側パッド１３１に導通接合されている。導電性接合材６６は、第一方位センサ素子２を電気的および機械的に基板１に接合可能なものであればよく、たとえばハンダ、金属ペーストなどが挙げられる。
素子側パッド２２のうちパッド面２１２Ｂに形成された部分と基板側パッド１３１との間は、ほぼすべてが導電性接合材６６によって埋められる。また、導電性接合材６６がたとえばハンダからなる場合、接合過程において導電性接合材６６が溶融し液状となる。この際、溶融した導電性接合材６６は、素子側パッド２２のうち退避側面２１５に形成された部分に付着する。この結果、図２８〜図３０に示すように、導電性接合材６６は、素子側パッド２２のうち退避側面２１５に形成された部分に沿って起立する、いわゆるフィレット部分を有する形状に仕上げられる。また、導電性接合材６６は、素子側パッド２２のうち基準面２１１に形成された部分にも付着しうる。
図２９および図３０に示すように、主面層１３は、追加の基板側パッド１３２を有している。追加の基板側パッド１３２は、基板側パッド１３１に導通している。主面層１３に複数の基板側パッド１３１が形成されている場合、これと同数の追加の基板側パッド１３２を設けることができる。追加の基板側パッド１３２には、第一ワイヤ６１の一端がボンディングされている。第一ワイヤ６１の他端は、集積回路素子５の素子側パッド５２にボンディングされている。
次に、半導体装置１０２Ａの作用について説明する。
このような実施形態によれば、第一方位センサ素子２と基板１とを導通接合するためにワイヤをボンディングする必要がない。第一方位センサ素子２は、磁性体ワイヤ２１をｚ方向に起立した姿勢とすることを目的とするため、半導体部２０１Ｂがｚ方向に起立する姿勢となることが一般的である。このような半導体部２０１Ｂを導通接合するために素子側パッド２２を設けた場合、補助部２０２Ｂなどを土台として素子側パッド２２が形成される。素子側パッド２２が樹脂などからなる場合、ワイヤをボンディングする際の振動や押圧力が分散されてしまい、強固なボンディングが阻害されてしまう。また、ｚ方向に起立した姿勢とされた第一方位センサ素子２は、ボンディングによって大きな力が付加されると、不安定となりやすい。この点、導電性接合材６６によって導通接合される半導体装置１０２Ａにおいては、ワイヤボンディングの不安定要素を排除することが可能であり、基板１と第一方位センサ素子２とをより確実かつ強固に導通させることができる。
素子側パッド２２が退避側面２１５に形成された部分を有する構成とすることにより、導電性接合材６６にフィレット部分を設けることができる。このフィレット部分は、第一方位センサ素子２の基板１に対する導通接続をより強固とするのに有利である。また、前記フィレット部分の有無を目視によって確認することにより、第一方位センサ素子２の実装の良否を容易に判断することができる。
素子側パッド２２が基準面２１１に形成された部分を有することにより、第一方位センサ素子２の接合強度をさらに高めることができる。
補助部２０２Ｂを半導体部２０１Ｂとは別体である絶縁材料からなる部材として構成することにより、第一方位センサ素子２内における意図しない導通を回避することが可能である。また、基準面２１１、パッド面２１２Ｂおよび退避側面２１５を有する、比較的複雑な形状を、半導体部２０１Ｂおよび補助部２０２Ｂを組み合わせることによって適切に形成することができる。
図３１は、本発明の第二実施形態に基づく半導体装置の変形例を示している。本変形例の半導体装置１０２Ｂにおいては、集積回路素子５の素子側パッド５２が、ｚ方向図中下方を向くように設けられている。そして、素子側パッド５２と基板１の追加の基板側パッド１３２とは、導電性接合材６７を介して接合されている。導電性接合材６７は、たとえばハンダである。
このような変形例においても、基板１と第一方位センサ素子２とをより確実かつ強固に導通させることが可能であり、また第一方位センサ素子２と集積回路素子５とを適切に導通させることができる。
図３２は、本発明の第二実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置１０２Ｃにおいては、補助部２０２Ｂのｘ方向における位置が上述した第１主部２０１Ａおよび半導体装置１０２Ｂとは異なっている。本変形例においては、補助部２０２Ｂは、半導体部２０１Ｂに対して集積回路素子５とは反対側に配置されている。
補助部２０２Ｂの配置に伴い、基板１の基板側パッド１３１は、集積回路素子５に対して半導体部２０１Ｂを超えて離間した位置に設けられている。基板側パッド１３１と追加の基板側パッド１３２とは、中間層１４の一部によって導通している。
このような変形例においても、基板１と第一方位センサ素子２とをより確実かつ強固に導通させることが可能であり、また第一方位センサ素子２と集積回路素子５とを適切に導通させることができる。
図３３は、本発明の第二実施形態に基づく半導体装置の他の変形例を示している。本変形例の半導体装置１０２Ｄにおいては、基板１の構成および第一方位センサ素子２の接合形態が上述した例と異なっている。本変形例においては、基板１に陥没部１１４が形成されている。陥没部１１４を有する基板１の構成は、半導体装置１０１Ａにおいて説明した構成と同様である。
基板側パッド１３１は、主面１１１に設けられている。一方、第一方位センサ素子２の半導体部２０１Ｂは、その一部が陥没部１１４に収容されている。半導体部２０１Ｂは、接合材２３を介して陥没部１１４の底面１１５に接合されている。底面１１５よりもｚ方向図中上方に位置する基板側パッド１３１に素子側パッド２２を接合させるために、本変形例においては、半導体部２０１Ｂのｚ方向図中下端とパッド面２１２Ｂとの距離が比較的大となっている。
このような変形例においても、基板１と第一方位センサ素子２とをより確実かつ強固に導通させることが可能であり、また第一方位センサ素子２と集積回路素子５とを適切に導通させることができる。また、半導体装置１０２Ｄのｚ方向寸法を縮小することができる。
図３４〜図３６は、本発明の第三実施形態に基づく半導体装置を示している。本実施形態の半導体装置１０３は、主に第一方位センサ素子２の実装形態が、上述した第一および第二実施形態に係る半導体装置と異なっている。ただし、以下に言及する点以外の構成については、第一および第二実施形態に係る半導体装置に準ずるものであり、各部の構成は互いに適宜組み合わせることができる。
図３４は、半導体装置１０３を示すｚｘ平面に沿う断面図である。図３５は、１０３を示す要部拡大断面図である。図３６は、半導体装置１０３を示す側面図である。
半導体装置１０３は、基板１、第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４、集積回路素子５および封止樹脂７を備えている。なお、第一方位センサ素子２のみを備え、第二方位センサ素子３および第三方位センサ素子４を備えない構成であってもよい。
第一方位センサ素子２は、基板１の主面１１１側に搭載されている。本実施形態においては、第一方位センサ素子２は、主面１１１に対して接合材２３によって接合されている。接合材２３は、絶縁性接合材でもよいし、導電性接合材であってもよい。また、基板１が、半導体装置１０１Ａにおける陥没部１１４を有する構成の場合、第一方位センサ素子２が陥没部１１４の底面１１５に搭載されていてもよい。
第一方位センサ素子２は、第１主部２０１Ａおよび第２主部２０２Ａを有する。第１主部２０１Ａは、半導体からなり、磁性体ワイヤ２１が形成されている。磁性体ワイヤ２１は、ｚ方向に平行に延びている。第２主部２０２Ａは、絶縁体からなり、本実施形態においては、樹脂からなる。第２主部２０２Ａは、ｚ方向上方を向く素子側パッド２２を有している。第１主部２０１Ａと第２主部２０２Ａとは、ｘ方向に並んで配置されている。素子側パッド２２には、第１ワイヤ６１がボンディングされている。
第一方位センサ素子２の第１主部２０１Ａは、半導体素子側露出側面２１７を有している。半導体素子側露出側面２１７は、封止樹脂７から露出した面であり、ｚ方向に対して交差した方向を向いている。本実施形態においては、半導体素子側露出側面２１７は、ｘ方向を向いている。図３６に示すように、半導体素子側露出側面２１７は、半導体装置１０３の側面視において、封止樹脂７から露出しており、本実施形態においては、矩形状の面をなしている。
第１主部２０１Ａのｘ方向寸法である厚さｔ１よりも、第１主部２０１Ａのｚ方向寸法である高さｈ１が大である。また、第２主部２０２Ａのｘ方向寸法である厚さt２よりも、第２主部２０２Ａのｚ方向寸法である高さｈ２が大である。さらに、第一方位センサ素子２のｘ方向寸法である厚さｔ１と厚さｔ２とを合計した寸法よりも、第一方位センサ素子２のｚ方向寸法である高さｈ１の方が大である。
封止樹脂７は、第一方位センサ素子２の半導体素子側露出側面２１７と面一とされた封止樹脂側外側面７１を有している。封止樹脂側外側面７１は、半導体素子側露出側面２１７と同様に、ｘ方向を向いている。
基板１は、第一方位センサ素子２の半導体素子側露出側面２１７と面一とされた基板側外側面１１３を有している。基板側外側面１１３は、半導体素子側露出側面２１７と同様に、ｘ方向を向いている。
図３４および図３５に示すように、接合材２３は、接合材側露出側面２３１を有している。接合材側露出側面２３１は、第一方位センサ素子２の半導体素子側露出側面２１７、封止樹脂７の封止樹脂側外側面７１および基板１の基板側外側面１１３と面一とされており、本実施形態においては、ｘ方向を向いている。図３６に示すように、接合材側露出側面２３１は、半導体素子側露出側面２１７と基板側外側面１１３との間に位置するｙ方向に延びる細帯状の部分と、この細帯状の部分の両側に位置する２つの三角形状の部分とを有している。
次に、半導体装置１０３の製造方法の一例について、図３７〜図４０を参照しつつ、以下に説明する。
まず、図３７に示すように、基板１を用意する。図示された基板１は、図３４〜図３６に示す半導体装置１０３を複数個作成することが可能な大きさおよび構成とされている。
次いで、図３８に示すように、第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４および集積回路素子５を基板１の主面１１１に搭載する。複数の半導体装置１０３を一括して製造する構成であるため、複数ずつの第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４および集積回路素子５が、基板１に順次搭載される。第一方位センサ素子２の搭載には、接合材２３が用いられる。特に、本実施形態においては、接合材２３は、ｚ方向視において第一方位センサ素子２の全周からはみ出る程度に設けられる。
次いで、図３９に示すように第１ワイヤ６１および第４ワイヤ６４、さらに、図外の第２ワイヤ６２および第３ワイヤ６３を各所にボンディングする。これらのボンディングには、たとえば図示されたキャピラリＣｐを用いる。
次いで、図４０に示すように、基板１の主面１１１側に封止樹脂７を形成する。封止樹脂７は、たとえば液状の樹脂材料によって第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４、集積回路素子５、第１ワイヤ６１、第２ワイヤ６２、第３ワイヤ６３および第４ワイヤ６４を覆ったのちに、この樹脂材料を硬化させることによって形成する。そして、切断領域Ｃｚを除去するように、基板１、第一方位センサ素子２、接合材２３および封止樹脂７を一括して切断する。また、この切断以外に、半導体装置１０３の外形を形成するために必要な別の切断を適宜行う。以上の工程を経ることにより、複数の半導体装置１０３を製造することができる。
次に、半導体装置１０３の作用について説明する。
本実施形態によれば、図３８に示す第一方位センサ素子２のｘ方向寸法は、図３４に示す半導体装置１０３における第一方位センサ素子２のｘ方向寸法よりも大である。このため、素子側パッド２２に第１ワイヤ６１をボンディングする際に第一方位センサ素子２の第２主部２０２Ａに力が加わり、第一方位センサ素子２を傾けようとするモーメントが生じても、第一方位センサ素子２が傾いてしまうことを防止することができる。これにより、第一方位センサ素子２をより確実に且つ安定して導通させることができる。
また、図４０に示すように、切断領域Ｃｚを切断することにより、第一方位センサ素子２の第１主部２０１Ａの一部が除去され、半導体装置１０３においては、第一方位センサ素子２の半導体素子側露出側面２１７が露出する構成となる。このため、半導体装置１０３が平面視において不当に大型となること回避することができる。
特に、本実施形態においては、厚さｔ１が高さｈ１よりも小であり、厚さｔ２が高さｈ２よりも小である。すなわち、第一方位センサ素子２は、ｘ方向において比較的薄い形状のものがｚ方向に起立して搭載されたものである。このような第一方位センサ素子２は、ｚ方向下向きの力を偏心して受けると、傾きやすい。本実施形態においては、第１ワイヤ６１をボンディングする際には、第一方位センサ素子２のｘ方向寸法が相対的に大の状態とされている。これにより、比較的薄型の第一方位センサ素子２の傾きを回避することができる。さらに、図３８および図３９においては、ｚ方向視において接合材２３が第一方位センサ素子２の全周からはみ出る程度に設けられている。これは、第一方位センサ素子２の傾きを防止するのに好ましい。
本発明に係る半導体装置および半導体装置の製造方法は、上述した実施形態に限定されるものではない。本発明に係る半導体装置および半導体装置の製造方法の具体的な構成は、種々に設計変更自在である。
本発明の構成およびそのバリエーションを以下に付記として列挙する。
〔付記１Ａ〕
１以上の素子側パッドを有する半導体素子と、
前記素子側パッドにボンディングされたボンディング部を有するワイヤと、
を備えており、
前記半導体素子は、基準面と、この基準面となす角が１８０°未満であり且つ前記素子側パッドの少なくとも一部が形成されたボンディング面と、を有しており、
前記ワイヤの前記ボンディング部は、前記基準面と前記ボンディング部との境界よりも、この境界とは反対側に位置する前記ボンディング面の離間端縁に近い位置に設けられている、半導体装置。
〔付記２Ａ〕
前記素子側パッドは、前記基準面に形成された部分を有する、付記１Ａに記載の半導体装置。
〔付記３Ａ〕
前記素子側パッドは、メッキによって形成されている、付記１Ａまたは２Ａに記載の半導体装置。
〔付記４Ａ〕
前記素子側パッドは、前記離間端縁から前記境界に向かうほど薄くなる部分を有する、付記３Ａに記載の半導体装置。
〔付記５Ａ〕
前記素子側パッドは、メッキ主層を有する、付記４Ａに記載の半導体装置。
〔付記６Ａ〕
前記メッキ主層は、Ｃｕからなる、付記５Ａに記載の半導体装置。
〔付記７Ａ〕
前記メッキ主層は、前記離間端縁から前記境界に向かうほど薄くなる部分を有する、付記４Ａまたは５Ａに記載の半導体装置。
〔付記８Ａ〕
前記素子側パッドは、前記メッキ主層上に積層されたメッキ表層を有する、付記５Ａないし７Ａのいずれかに記載の半導体装置。
〔付記９Ａ〕
前記メッキ表層の平均厚さは、前記メッキ主層の平均厚さよりも薄い、付記８Ａに記載の半導体装置。
〔付記１０Ａ〕
前記メッキ表層は、Ａｕからなる、付記９Ａに記載の半導体装置。
〔付記１１Ａ〕
前記ワイヤは、Ａｕからなる、付記１０Ａに記載の半導体装置。
〔付記１２Ａ〕
前記メッキ表層は、前記離間端縁から前記境界に向かうほど薄くなる部分を有する、付記９Ａないし１１Ａのいずれかに記載の半導体装置。
〔付記１３Ａ〕
前記メッキ主層は、前記境界寄りの部分が前記メッキ表層から露出している、付記１２Ａに記載の半導体装置。
〔付記１４Ａ〕
前記素子側パッドは、前記メッキ主層と前記ボンディング面との間に介在するメッキ下地層を有する、付記５Ａないし１３Ａのいずれかに記載の半導体装置。
〔付記１５Ａ〕
前記メッキ下地層は、Ｃｕからなる、付記１４Ａに記載の半導体装置。
〔付記１６Ａ〕
前記半導体素子は、前記離間端縁から前記ボンディング面が向く側とは反対側に延びる退避側面を有する、付記１Ａないし１５Ａのいずれかに記載の半導体装置。
〔付記１７Ａ〕
前記素子側パッドは、前記退避側面に形成された部分を有する、付記１６Ａに記載の半導体装置。
〔付記１８Ａ〕
前記半導体素子は、互いに別体であり且つ接合された第１主部および第２主部を備えており、
前記基準面は、前記第１主部によって構成され、
前記ボンディング面は、前記第２主部によって構成されている、付記１Ａないし１７Ａのいずれかに記載の半導体装置。
〔付記１９Ａ〕
前記第１主部および前記第２主部は、互いに別体であり且つ接合されている、付記１８Ａに記載の半導体装置。
〔付記２０Ａ〕
前記第１主部は、半導体からなる、付記１９Ａに記載の半導体装置。
〔付記２１Ａ〕
前記第２主部は、絶縁体からなる、付記１９Ａまたは２０Ａに記載の半導体装置。
〔付記２２Ａ〕
前記第２主部は、樹脂からなる、付記２１Ａに記載の半導体装置。
〔付記２３Ａ〕
前記第１主部および前記第２主部は、一体的に形成されている、付記１８Ａに記載の半導体装置。
〔付記２４Ａ〕
厚さ方向において互いに反対側を向く主面および裏面を有する基材と、該基材に形成され且つ前記基板側パッドを含む半導体パターンと、を具備する基板を備えており、
前記半導体素子は、前記主面側に搭載されている、付記１Ａないし２３Ａのいずれかに記載の半導体装置。
〔付記２５Ａ〕
前記基板は、基板側パッドを有しており、
前記ワイヤは、前記基板側パッドにボンディングされている、付記２４Ａに記載の半導体装置。
〔付記２６Ａ〕
前記基板に搭載された集積回路素子を備えている、付記２５Ａに記載の半導体装置。
〔付記２７Ａ〕
前記集積回路素子は、追加の素子側パッドを有しており、
前記ワイヤは、前記追加の素子側パッドにボンディングされている、付記２６Ａに記載の半導体装置。
〔付記２８Ａ〕
前記基板は、前記主面から前記裏面側へと陥没する陥没部を有しており、
前記半導体素子の一部が前記陥没部に収容されている、付記１Ａないし２３Ａのいずれかに記載の半導体装置。
〔付記２９Ａ〕
前記陥没部は、前記厚さ方向において前記主面と前記裏面との間に位置する底面を有しており、
前記半導体素子は、前記底面に接合されている、付記２８Ａに記載の半導体装置。
〔付記３０Ａ〕
前記陥没部は、前記主面に繋がる内側面を有している、付記２９Ａに記載の半導体装置。
〔付記３１Ａ〕
前記内側面は、前記厚さ方向に対して傾斜している、付記３０Ａに記載の半導体装置。
〔付記３２Ａ〕
前記陥没部は、前記底面と前記内側面とを繋ぐ曲面を有している、付記３１Ａに記載の半導体装置。
〔付記３３Ａ〕
前記配線パターンは、前記厚さ方向において前記主面と前記裏面との間に位置する中間層を有しており、
前記中間層は、前記陥没部の前記底面を構成する阻止部を有している、付記２９Ａないし３２Ａのいずれかに記載の半導体装置。
〔付記３４Ａ〕
前記阻止部は、前記厚さ方向視において前記底面よりも大である、付記３３Ａに記載の半導体装置。
〔付記３５Ａ〕
前記基材は、前記中間層に対して前記裏面側に位置する部分を有している、付記３３Ａまたは３４Ａに記載の半導体装置。
〔付記３６Ａ〕
前記配線パターンは、前記裏面側に露出する複数の裏面電極を有している、付記３５Ａに記載の半導体装置。
〔付記３７Ａ〕
前記複数の裏面電極Ａのいずれかは、前記厚さ方向視において前記中間層の前記阻止部と重なる、付記３６Ａに記載の半導体装置。
〔付記３８Ａ〕
前記阻止部と前記複数の裏面電極とは、互いに絶縁されている、付記３７Ａに記載の半導体装置。
〔付記３９Ａ〕
前記半導体素子は、前記第１主部に検出基準軸が作りこまれた方位センサ素子である、付記１８Ａないし２３Ａのいずれかに記載の半導体装置。
〔付記１Ｂ〕
基板と、
検出基準軸を有する方位センサ素子と、を備えており、
前記基板は、厚さ方向における一方側を向く１以上の基板側パッドを有しており、
前記方位センサ素子は、前記検出基準軸が作りこまれた半導体部と、該半導体部に接合された補助部とを有しており、
前記補助部は、前記基板側パッドと対面するパッド面を有しており、
前記半導体部は、前記パッド面の端縁から前記基板に向かって延びる基準面を有しており、
前記方位センサ素子は、前記パッド面に少なくとも一部が形成された素子側パッドを有しており、
前記素子側パッドと前記基板側パッドとが、導電性接合材によって接合されている、半導体装置。
〔付記２Ｂ〕
前記素子側パッドは、前記パッド面から前記基準面にわたって形成されている、付記１Ｂに記載の半導体装置。
〔付記３Ｂ〕
前記導電性接合材は、前記素子側パッドのうち前記基準面に形成された部分にも接合されている、付記２Ｂに記載の半導体装置。
〔付記４Ｂ〕
前記パッド面は、前記基準面とは反対側に位置する離間端縁を有しており、
前記補助部は、前記離間端縁から前記基板から遠ざかる方向に延びる退避側面を有しており、
前記素子側パッドは、前記退避側面に形成された部分を有する、付記１Ｂないし３Ｂのいずれかに記載の半導体装置。
〔付記５Ｂ〕
前記導電性接合材は、前記素子側パッドのうち前記退避側面に形成された部分にも接合されている、付記４Ｂに記載の半導体装置。
〔付記６Ｂ〕
前記半導体部は、基板に接合された接合面を有する、付記１Ｂないし５Ｂのいずれかに記載の半導体装置。
〔付記７Ｂ〕
前記接合面は、前記基準面に対して直角である、付記６Ｂに記載の半導体装置。
〔付記８Ｂ〕
前記接合面は、前記検出基準軸に対して直角である、付記７Ｂに記載の半導体装置。
〔付記９Ｂ〕
前記基板は、厚さ方向において互いに反対側を向く主面および裏面を有する基材と、該基材に形成され且つ前記基板側パッドを含む半導体パターンと、を具備しており、
前記基板側パッドは、前記主面に形成されている、付記１Ｂないし８Ｂのいずれかに記載の半導体装置。
〔付記１０Ｂ〕
前記基板に搭載された集積回路素子をさらに備えており、
前記配線パターンは、前記基板側パッドに導通し、且つ前記集積回路素子に導通する追加の基板側パッドを有する、付記９Ｂに記載の半導体装置。
〔付記１１Ｂ〕
前記集積回路素子と前記追加の基板側パッドとは、ワイヤを介して導通している、付記１０Ｂに記載の半導体装置。
〔付記１２Ｂ〕
前記集積回路素子と前記追加の基板側パッドとは、導電性接合材を介して導通している、付記１０Ｂに記載の半導体装置。
〔付記１３Ｂ〕
前記補助部は、前記半導体部に対して前記集積回路素子と同じ側に配置されている、付記１０Ｂないし１２Ｂのいずれかに記載の半導体装置。
〔付記１４Ｂ〕
前記補助部は、前記半導体部に対して前記集積回路素子とは反対側に配置されている、付記１０Ｂないし１２Ｂのいずれかに記載の半導体装置。
〔付記１５Ｂ〕
前記基板は、前記主面から前記裏面側へと陥没する陥没部を有しており、
前記半導体部の一部が前記陥没部に収容されている、付記９Ｂないし１４Ｂのいずれかに記載の半導体装置。
〔付記１６Ｂ〕
前記陥没部は、前記厚さ方向において前記主面と前記裏面との間に位置する底面を有しており、
前記半導体部は、前記底面に接合されている、付記１５Ｂに記載の半導体装置。
〔付記１７Ｂ〕
前記陥没部は、前記主面に繋がる内側面を有している、付記１６Ｂに記載の半導体装置。
〔付記１８Ｂ〕
前記内側面は、前記厚さ方向に対して傾斜している、付記１７Ｂに記載の半導体装置。
〔付記１９Ｂ〕
前記陥没部は、前記底面と前記内側面とを繋ぐ曲面を有している、付記１８Ｂに記載の半導体装置。
〔付記２０Ｂ〕
前記配線パターンは、前記厚さ方向において前記主面と前記裏面との間に位置する中間層を有しており、
前記中間層は、前記陥没部の前記底面を構成する阻止部を有している、付記１６Ｂないし１９Ｂのいずれかに記載の半導体装置。
〔付記２１Ｂ〕
前記阻止部は、前記厚さ方向視において前記底面よりも大である、付記２０Ｂに記載の半導体装置。
〔付記２２Ｂ〕
前記基材は、前記中間層に対して前記裏面側に位置する部分を有している、付記２１Ｂに記載の半導体装置。
〔付記２３Ｂ〕
前記配線パターンは、前記裏面側に露出する複数の裏面電極を有している、付記２２Ｂに記載の半導体装置。
〔付記２４Ｂ〕
前記複数の裏面電極のいずれかは、前記厚さ方向視において前記中間層の前記阻止部と重なる、付記２３Ｂに記載の半導体装置。
〔付記２５Ｂ〕
前記阻止部と前記複数の裏面電極とは、互いに絶縁されている、付記２４Ｂに記載の半導体装置。
〔付記２６Ｂ〕
前記方位センサ素子の前記検出基準軸とは異なる方向についての検出基準軸を有する１以上の追加の方位センサ素子を備える、付記１０Ｂないし２５Ｂのいずれかに記載の半導体装置。
〔付記２７Ｂ〕
前記追加の方位センサ素子は、前記集積回路素子に搭載されている、付記２６Ｂに記載の半導体装置。
〔付記２８Ｂ〕
前記導電性接合材は、ハンダである、付記１Ｂないし２７Ｂのいずれかに記載の半導体装置。
１０１Ａ〜１０１Ｈ，１０２Ａ〜１０２Ｄ，１０３ 半導体装置
１ 基板
１１１ 主面
１１２ 裏面
１１３ 基板側外側面
１１４ 陥没部
１１５ 底面
１１６ 内側面
１１７ 曲面
１１ 基材
１２ 配線パターン
１３ 主面層
１３１ 基板側パッド
１３２ 追加の基板側パッド
１４ 中間層
１４１ 阻止部
１５ 裏面電極
１０ 基板材料
２ 第一方位センサ素子
２０１Ａ 第１主部
２０１Ｂ 半導体部
２０２Ａ 第２主部
２０２Ｂ 補助部
２０３ 接合材
２１１ 基準面
２１２Ａ ボンディング面
２１２Ｂ パッド面
２１３ 境界
２１４ 離間端縁
２１５ 退避側面
２１７ 半導体素子側露出側面
ｔ１，ｔ２ 厚さ
ｈ１，ｈ２ 高さ
２１ 磁性体ワイヤ
２２ 素子側パッド
２２１ メッキ下地層
２２２ メッキ主層
２２３ メッキ表層
２３ 接合材
２３１ 接合材側露出側面
２６１ マスク層
３ 第二方位センサ素子
３１ 磁性体ワイヤ
３２ 素子側パッド
３３ 接合材
４ 第三方位センサ素子
４１ 磁性体ワイヤ
４２ 素子側パッド
４３ 接合材
５ 集積回路素子
５２ 素子側パッド
５３ 接合材
６１ 第一ワイヤ
６１１ ファーストボンディング部
６２ 第二ワイヤ
６３ 第三ワイヤ
６４ 第四ワイヤ
６５ 第五ワイヤ
６６ 導電性接合材
６７ 導電性接合材
７ 封止樹脂
７１ 封止樹脂側外側面
Ｃｚ 切断領域
Ｃｐ キャピラリ

Claims (22)

  1. 厚さ方向において互いに反対側を向く主面および裏面を有する基材を具備する基板と、
    前記基板の前記主面側に搭載された、１以上の素子側パッドを有する半導体素子と、
    前記素子側パッドにボンディングされたボンディング部を有するワイヤと、
    前記基板の前記主面側に形成され、且つ前記半導体素子の少なくとも一部および前記ワイヤを覆う封止樹脂と、を備えており、
    前記半導体素子は、前記基板の厚さ方向に対して交差する方向を向き、且つ前記封止樹脂から露出する素子側露出側面を有する、半導体装置。
  2. 前記基材は、前記主面と前記裏面とを繋ぎ、且つ前記半導体素子の前記素子側露出側面と面一である基板側外側面を有する、請求項１に記載の半導体装置。
  3. 前記封止樹脂は、前記半導体素子の前記素子側露出側面および前記基材の前記基板側外側面と面一である封止樹脂側外側面を有する、請求項２に記載の半導体装置。
  4. 前記半導体素子の前記素子側露出側面は、前記基板の厚さ方向に対して平行である、請求項１ないし３のいずれかに記載の半導体装置。
  5. 前記半導体素子は、第１主部および第２主部を有する、請求項１ないし４のいずれかに記載の半導体装置。
  6. 前記素子側露出側面は、前記第１主部に形成されている、請求項５に記載の半導体装置。
  7. 前記第１主部は、半導体からなる、請求項６に記載の半導体装置。
  8. 前記第２主部は、前記素子側パッドが形成されたボンディング面を有する、請求項５ないし７のいずれかに記載の半導体装置。
  9. 前記第２主部は、絶縁体からなる、請求項８に記載の半導体装置。
  10. 前記第２主部は、樹脂からなる、請求項９に記載の半導体装置。
  11. 前記第１主部と前記第２主部とは、前記素子側露出側面が向く方向に並んでいる、請求項５ないし１０のいずれかに記載の半導体装置。
  12. 前記第１主部は、前記素子側露出側面が向く方向における寸法よりも、前記基板の厚さ方向における寸法が大である、請求項１１に記載の半導体装置。
  13. 前記第２主部は、前記素子側露出側面が向く方向における寸法よりも、前記基板の厚さ方向における寸法が大である、請求項１１または１２に記載の半導体装置。
  14. 前記半導体素子は、前記素子側露出側面が向く方向における寸法よりも、前記基板の厚さ方向における寸法が大である、請求項１２または１３に記載の半導体装置。
  15. 前記半導体素子は、接合材によって前記基板に接合されている、請求項１ないし１４のいずれかに記載の半導体装置。
  16. 前記接合材は、絶縁性接合材である、請求項１５に記載の半導体装置。
  17. 前記接合材は、導電性接合材である、請求項１５に記載の半導体装置。
  18. 前記接合材は、前記素子側露出側面と面一である接合材側露出側面を有する、請求項１５ないし１７のいずれかに記載の半導体装置。
  19. 前記半導体素子は、前記第１主部に検出基準軸が作りこまれた方位センサ素子である、請求項５ないし１４のいずれかに記載の半導体装置。
  20. 前記検出基準軸は、前記基板の厚さ方向に平行である、請求項１９に記載の半導体装置。
  21. 基板の主面側に素子側パッドを有する半導体素子を搭載する工程と、
    前記素子側パッドにワイヤをボンディングする工程と、
    前記半導体素子および前記ワイヤを覆う封止樹脂を形成する工程と、
    前記基板、前記半導体素子および前記封止樹脂を一括して切断する工程と、
    を備える、半導体素子の製造方法。
  22. 前記半導体素子を搭載する工程においては、接合材を用いて前記半導体素子を前記基板に接合し、
    前記切断する工程においては、前記基板、前記半導体素子、前記封止樹脂および前記接合材を一括して切断する、請求項２１に記載の半導体装置の製造方法。
JP2015129698A 2014-07-04 2015-06-29 半導体装置および半導体装置の製造方法 Active JP6571411B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015129698A JP6571411B2 (ja) 2014-07-04 2015-06-29 半導体装置および半導体装置の製造方法
US14/755,334 US9601455B2 (en) 2014-07-04 2015-06-30 Semiconductor device and method for making semiconductor device
US15/426,333 US9941237B2 (en) 2014-07-04 2017-02-07 Semiconductor device and method for making semiconductor device

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2014138900 2014-07-04
JP2014138899 2014-07-04
JP2014138900 2014-07-04
JP2014138899 2014-07-04
JP2015129698A JP6571411B2 (ja) 2014-07-04 2015-06-29 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016027642A JP2016027642A (ja) 2016-02-18
JP6571411B2 true JP6571411B2 (ja) 2019-09-04

Family

ID=55017545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015129698A Active JP6571411B2 (ja) 2014-07-04 2015-06-29 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (2) US9601455B2 (ja)
JP (1) JP6571411B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11647678B2 (en) 2016-08-23 2023-05-09 Analog Devices International Unlimited Company Compact integrated device packages
US10697800B2 (en) * 2016-11-04 2020-06-30 Analog Devices Global Multi-dimensional measurement using magnetic sensors and related systems, methods, and integrated circuits
US10698005B2 (en) * 2017-04-20 2020-06-30 Asahi Kasei Microdevices Corporation Magnetic detection device, current detection device, method for manufacturing magnetic detection device, and method for manufacturing current detection device
EP3795076B1 (en) 2018-01-31 2023-07-19 Analog Devices, Inc. Electronic devices
NL2024891B1 (en) * 2020-02-13 2021-09-15 Sencio B V Magnetic sensor assembly
JP7147801B2 (ja) * 2020-03-13 2022-10-05 横河電機株式会社 磁気探傷方法、磁界計測処理装置及び磁気探傷装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743384B1 (ko) * 2003-07-18 2007-07-30 아이치 세이코우 가부시키가이샤 3차원 자기 방위센서 및 마그네토-임피던스 센서 소자
JP2006228895A (ja) * 2005-02-16 2006-08-31 Alps Electric Co Ltd 立体回路モジュール及びその製造方法
JP4750523B2 (ja) * 2005-09-27 2011-08-17 Ｏｋｉセミコンダクタ株式会社 半導体装置の製造方法
JP4904052B2 (ja) * 2005-12-27 2012-03-28 アルプス電気株式会社 磁気方位検出装置
JP4495240B2 (ja) * 2007-02-14 2010-06-30 アルプス電気株式会社 検出装置および検出装置の製造方法
EP2189801B1 (en) * 2007-09-10 2021-01-27 Alps Alpine Co., Ltd. Magnetic sensor module
JP4725600B2 (ja) * 2008-06-10 2011-07-13 愛知製鋼株式会社 マグネトインピーダンスセンサ素子
JP5278166B2 (ja) * 2009-05-28 2013-09-04 セイコーエプソン株式会社 電子デバイスの製造方法及び電子デバイス
US8476129B1 (en) * 2010-05-24 2013-07-02 MCube Inc. Method and structure of sensors and MEMS devices using vertical mounting with interconnections
US8387854B2 (en) * 2011-02-25 2013-03-05 Memsic, Inc. Method for mounting a three-axis MEMS device with precise orientation
US8316552B1 (en) * 2011-05-05 2012-11-27 Honeywell International Inc. Systems and methods for three-axis sensor chip packages
US8459112B2 (en) * 2011-06-09 2013-06-11 Honeywell International Inc. Systems and methods for three dimensional sensors
ITTO20111072A1 (it) * 2011-11-22 2013-05-23 St Microelectronics Srl Sensore di campo magnetico includente un sensore magnetico magnetoresistivo anisotropo ed un sensore magnetico hall
ITTO20120174A1 (it) * 2012-02-27 2013-08-28 St Microelectronics Srl Dispositivo elettronico incapsulato comprendente circuiti elettronici integrati dotati di antenne di ricetrasmissione
US8736080B2 (en) * 2012-04-30 2014-05-27 Apple Inc. Sensor array package
US9263411B2 (en) * 2012-07-13 2016-02-16 Advanced Photonics, Inc. Submount, encapsulated semiconductor element, and methods of manufacturing the same
JP6331266B2 (ja) * 2013-05-24 2018-05-30 セイコーエプソン株式会社 センサーユニット並びに電子機器および運動体

Also Published As

Publication number Publication date
US9941237B2 (en) 2018-04-10
JP2016027642A (ja) 2016-02-18
US20160005708A1 (en) 2016-01-07
US9601455B2 (en) 2017-03-21
US20170148757A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
JP6571411B2 (ja) 半導体装置および半導体装置の製造方法
US11735561B2 (en) Semiconductor device and method for manufacturing semiconductor device
US9854685B2 (en) Electronic component, method for manufacturing the electronic component, and circuit board
US9476949B2 (en) Semiconductor device provided with direction sensor elements
US8923008B2 (en) Circuit board and method for manufacturing circuit board
US20150162292A1 (en) Semiconductor package and method of manufacturing semiconductor package
JP2016021534A (ja) プリント配線板およびその製造方法
JP2002118226A (ja) 半導体装置及びその製造方法
JP2019050302A (ja) 半導体装置
JP2015181155A (ja) 半導体装置および半導体装置の製造方法
JP5786331B2 (ja) 部品内蔵配線板
US8039967B2 (en) Wiring substrate with a wire terminal
JP6549821B2 (ja) 半導体装置
JP2017028156A (ja) 実装構造体及びその製造方法
JP6899244B2 (ja) 半導体装置
JP5446623B2 (ja) センサ素子モジュール
JP5783236B2 (ja) センサ素子モジュール
JP2017079258A (ja) 電子部品搭載用基板および電子装置
JP2011164003A (ja) 圧電デバイス及び圧電デバイスの製造方法
CN115458498A (zh) 半导体器件及引线框架
JP2018037633A (ja) プリント配線板およびプリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190808

R150 Certificate of patent or registration of utility model

Ref document number: 6571411

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250