ITTO20120174A1 - Dispositivo elettronico incapsulato comprendente circuiti elettronici integrati dotati di antenne di ricetrasmissione - Google Patents

Dispositivo elettronico incapsulato comprendente circuiti elettronici integrati dotati di antenne di ricetrasmissione Download PDF

Info

Publication number
ITTO20120174A1
ITTO20120174A1 IT000174A ITTO20120174A ITTO20120174A1 IT TO20120174 A1 ITTO20120174 A1 IT TO20120174A1 IT 000174 A IT000174 A IT 000174A IT TO20120174 A ITTO20120174 A IT TO20120174A IT TO20120174 A1 ITTO20120174 A1 IT TO20120174A1
Authority
IT
Italy
Prior art keywords
plate
magnetic
encapsulated
base
chip
Prior art date
Application number
IT000174A
Other languages
English (en)
Inventor
Alberto Pagani
Original Assignee
St Microelectronics Srl
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Microelectronics Srl filed Critical St Microelectronics Srl
Priority to IT000174A priority Critical patent/ITTO20120174A1/it
Priority to PCT/IB2013/051422 priority patent/WO2013128348A2/en
Publication of ITTO20120174A1 publication Critical patent/ITTO20120174A1/it
Priority to US14/470,893 priority patent/US9413055B2/en
Priority to US15/202,479 priority patent/US10355337B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Near-Field Transmission Systems (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Measurement Of The Respiration, Hearing Ability, Form, And Blood Characteristics Of Living Organisms (AREA)
  • Helmets And Other Head Coverings (AREA)

Description

DESCRIZIONE
del brevetto per invenzione industriale dal titolo:
“DISPOSITIVO ELETTRONICO INCAPSULATO COMPRENDENTE CIRCUITI ELETTRONICI INTEGRATI DOTATI DI ANTENNE DI RICETRASMISSIONEâ€
La presente invenzione à ̈ relativa ad un dispositivo elettronico incapsulato comprendente circuiti elettronici integrati dotati di antenne di ricetrasmissione.
Come à ̈ noto, generalmente circuiti integrati sono realizzati in piastrine ("chip") di materiale semiconduttore e comunicano ed interagiscono con il mondo esterno mediante piazzole (“pad†), cioà ̈ porzioni di materiale conduttore per il collegamento con l'esterno, quali ad esempio altri circuiti integrati, componenti esterni, supporti conduttivi e simili.
In dettaglio, ciascun pad può formare una terminazione di una linea di trasporto di segnali elettrici all'interno del circuito integrato, oppure un punto di alimentazione del circuito integrato stesso o ad altri circuiti.
Pad di differenti dispositivi integrati, realizzati in piastrine diverse, possono essere tra loro connessi ad esempio mediante fili (“bonding†), protuberanze di contatto (“bump†) e/o piste conduttive. In tutti i casi, sono presenti uno o più cammini resistivi a bassa impedenza, mediante i quali i dispositivi integrati sono posti in contatto elettrico.
Nel caso di un sistema compreso in un involucro di incapsulamento ("System in Package", SiP), cioà ̈ di un dispositivo elettronico comprendente, all’interno di un medesimo package, almeno due piastrine ed, eventualmente, componenti passivi, i circuiti integrati del sistema SiP sono generalmente connessi elettricamente attraverso i propri pad. Inoltre, à ̈ frequente che pad di circuiti integrati differenti siano elettricamente connessi mediante cosiddette vie passanti nel silicio (“Through Silicon Vias†, TSV).
Tuttavia tale soluzione non à ̈ sempre ottimale, dato che le vie passanti di tipo elettrico sono soggette a rilevanti fenomeni parassiti che rendono il loro comportamento elettrico non ideale. Inoltre, esse non consentono la condivisione fra più circuiti integrati, e richiedono processi di fabbricazione alquanto complessi.
Per ovviare in parte ai problemi descritti, sono stati proposti sistemi SiP comprendenti dispositivi integrati provvisti di un opportuno ricetrasmettitore (noto come "transceiver" o "transponder") connesso ad una antenna di ricetrasmissione, tipicamente integrata (“embedded†) nel circuito integrato ed in genere del tipo a spire. Tali sistemi consentono di scambiare potenza ed informazioni in modo magnetico/ elettromagnetico. In alcune soluzioni, i sistemi SiP sono dotati di espansioni elettromagnetiche allo scopo di migliorare l’accoppiamento tra le antenne di ricetrasmissione e/o nuclei magnetici formati all'interno o all'esterno della struttura di incapsulamento.
Nella domanda di brevetto WO2010076187 vengono descritte soluzioni dotate di vie passanti magnetiche nel silicio ("magnetic through silicon vias" o magnetic TSV) che consentono di creare circuiti magnetici fra almeno due dispositivi in configurazione face-to-face, face-to-back, back-to-face e back-to back.
Tali soluzioni prevedono la sovrapposizione dei chip. Tuttavia, talvolta à ̈ necessario collegare due dispositivi con orientamento differente, tipicamente un dispositivo con orientamento orizzontale ed un dispositivo con orientamento verticale.
Questo viene ottenuto attualmente fissando i due chip su un supporto e collegandoli tramite connessioni elettriche. A volte, il dispositivo orizzontale e quello verticale sono fra loro contigui in modo che una superficie laterale minore del dispositivo orizzontale sia contigua ad almeno parte della superficie verticale maggiore del dispositivo verticale (si veda ad es. US 7,095,226).
Tale soluzione può non essere adatta in alcune soluzioni, ad esempio in un ambiente sottoposto a vibrazioni e/o sollecitazioni meccaniche o ambientali, dato il possibile danneggiamento del percorso conduttivo, che può in qualche caso interrompersi, causando il malfunzionamento del sistema. In altri casi, possono aversi fessurazioni nell'incapsulamento ("package") in cui possono penetrare sostanze esterne, con possibile contaminazione e/o corrosione e quindi interruzione della connessione elettrica.
Nel caso di una pluralità di dispositivi, le interconnessioni possono essere complesse e il processo di fabbricazione à ̈ delicato e può causare una riduzione della qualità del sistema finale.
Scopo della presente invenzione à ̈ mettere a disposizione delle soluzioni che superino gli inconvenienti della tecnica nota.
Secondo la presente invenzione viene realizzato un dispositivo elettronico incapsulato comprendente circuiti elettronici integrati dotati di antenne di ricetrasmissione, come definito nella rivendicazione 1.
Per una migliore comprensione della presente invenzione ne vengono ora descritte forme di realizzazione preferite, a puro titolo di esempio non limitativo, con riferimento ai disegni allegati, nei quali:
- le figure 1-3 mostrano diverse forme di realizzazione del presente incapsulamento;
- la figura 4 mostra il layout dell'incapsulamento di figura 3;
- le figure 5-11 mostrano ulteriori forme di realizzazione del presente incapsulamento; e
- la figura 12 mostra il layout dell'incapsulamento di figura 11; e
- la figura 13 mostra un'altra forma di realizzazione ancora del presente incapsulamento.
La figura 1 mostra un dispositivo incapsulato 100 comprendente una base 2, una prima piastrina ("chip") 3, una seconda piastrina 4, una pista magnetica 5 ed un involucro di incapsulamento 6.
La base 2 à ̈ costituita da un corpo portante, tipicamente una scheda per circuito stampato del tipo utilizzato normalmente in elettronica; essa à ̈ realizzata di materiale organico mono- o multistrato, ad esempio di resina epossidica, quale un laminato di BT (Bismaleimide Triazina) o FR-4 o altro materiale analogo, eventualmente alloggiante regioni conduttive, e presenta una prima ed una seconda faccia 2a, 2b.
Le piastrine 3 e 4 sono costituite ciascuna da uno o più strati di materiale semiconduttore (silicio monoe poli-cristallino) ed eventualmente uno o più strati di materiale dielettrico e/o metallico (non mostrati), in modo da formare ciascuno uno o più circuiti elettronici integrati 10, come schematizzato in figura 1 da generici componenti elettronici. I circuiti elettronici integrati 10 nelle piastrine 3, 4 possono essere di vario tipo; ad esempio, esse possono essere circuiti digitali, circuiti analogici, circuiti RF, sensori, attuatori, ad esempio includenti strutture MEMS (Micro-Electro-Mechanical Systems), ecc.
La piastrina 3 può essere collegata alla base 2 ad esempio usando dei fili di bonding (non mostrati nella figura).
Le piastrine 3, 4 sono galvanicamente isolate una rispetto all'altra e sono connesse magneticamente. A tale scopo, ciascuna delle piastrine 3, 4 integra al suo interno almeno un circuito di ricetrasmissione 11, un'antenna 12 ed una via magnetica 13.
I circuiti di ricetrasmissione 11 collegano elettricamente ciascun rispettivo circuito elettronico integrato 10 con la propria antenna 12 per trasmettere e/o ricevere segnali e/o potenza e tipicamente comprendono un transponder o un transceiver e circuiti convertitori AC/DC e/o DC/AC.
Ciascuna antenna 12 à ̈ formata in prossimità di una prima superficie maggiore 15 della rispettiva piastrina 3, 4, o à ̈ affacciata a questa, ed à ̈ generalmente realizzata come antenna a spire (a spira singola o multipla), anche se à ̈ possibile usare anche congiuntamente altri tipi di antenne, come ad esempio dipoli hertziani, oppure interfacce di tipo capacitivo.
Ciascuna via magnetica 13 si estende all'interno della rispettiva piastrina 3, 4, al di sotto dell’antenna 12 (rispetto alla prima superficie maggiore 15) o all'interno dell'antenna 12 (come descritto ad esempio in WO 2010/076187) fino ad una seconda superficie maggiore 16 opposta alla prima superficie maggiore 15; le vie magnetiche 13 sono elettricamente disaccoppiate dalle rispettive antenne 12. Ciascuna via magnetica 13 ha forma, ad esempio, di tronco di piramide o di tronco di cono rovesciato, come descritto nella succitata domanda di brevetto WO 2010/076187.
Una delle due piastrine, qui la prima piastrina 3, à ̈ posta in posizione orizzontale rispetto alla base 2, fissata alla prima faccia 2a della stessa, mentre l'altra piastrina, qui la seconda piastrina 4, à ̈ posta verticalmente. Nell'esempio di realizzazione di fig. 1, la seconda piastrina 4 à ̈ montata al di sopra della prima piastrina 3 ed à ̈ fissata meccanicamente a questa ad esempio mediante una regione di colla o resina 20.
La pista magnetica 5 à ̈ formata da uno o più tratti configurati in modo da formare un circuito magnetico includente le vie magnetiche 13 dei chip 3, 4. La pista magnetica 5 à ̈ realizzate di materiale magnetico, come ad esempio ferrite quale NiZnO, MnZnO, o materiale magnetico dolce ("soft magnetic material"), quale CoZrTa, CoZrO, FeHfN(O) e simili.
In particolare, in figura 1, la pista magnetica 5 comprende un primo tratto 5a che si estende sulle prime superfici maggiori 15 delle piastrine 3, 5, fra le relative antenne 12, ed un secondo tratto 5b che si estende sulle seconde superfici maggiori 16 delle piastrine 3, 4, fra le relative vie magnetiche 13 e in parte a contatto con la prima faccia 2a della base 2. Naturalmente, una o entrambe le piastrine 3, 4 potrebbero essere ribaltate, con il primo tratto 5a estendentesi fra un'antenna 12 ed una via magnetica 13 o fra le due vie magnetiche 13 e il secondo tratto estendentesi di conseguenza fra una via magnetica 13 e un'antenna 12 o fra le due antenne 12.
Qui, l'involucro 6 avvolge e annega completamente le piastrine 3, 4; bump 21 sono formati sul retro della base 2 (sulla sua seconda faccia 2b) per la connessione esterna.
Operativamente, le piastrine 3, 4 comunicano tra loro grazie all’accoppiamento che si stabilisce tra le corrispondenti antenne 12 e può essere di tipo magnetico o elettromagnetico, come descritto nella succitata domanda di brevetto WO 2010/076187. Il circuito magnetico formato dalle vie magnetiche 13 e dalla pista magnetica 5 consente un accoppiamento magnetico fra le antenne 12 dei due chip 3, 4 e quindi la trasmissione efficiente di segnali e potenza fra loro.
Grazie all'accoppiamento magnetico fra le antenne 12, non à ̈ necessario che il circuito magnetico sia continuo, ma possono esistere dei gap o traferri, ovvero mancanze di materiale magnetico o magnetico dolce in uno o più brevi tratti del circuito magnetico, senza implicare un malfunzionamento del sistema. In tal modo, qualora si verificassero delle piccole interruzioni delle piste magnetiche 5, per effetto di sollecitazioni meccaniche e/o stress di altro genere (compreso l'invecchiamento), le piastrine 3, 4 sono in grado di comunicare ugualmente fra loro.
Preferibilmente, il circuito magnetico ha forma chiusa, per evitare fenomeni di demagnetizzazione del materiale magnetico, che ne riducono le prestazioni.
Durante la fabbricazione, la parte del secondo tratto 5b disposta fra la base 2 e la prima piastrina 3 può essere realizzata prima del fissaggio della prima piastrina 3, deponendo il materiale magnetico ad esempio tramite un processo chimico o elettrolitico o electroless o aerosol printing; dopo il fissaggio delle piastrina 3, 4, il resto della pista magnetica 5 viene realizzato in modo analogo. In alternativa, almeno alcuni tratti della pista 5 possono essere realizzati direttamente sulle piastrine 3, 4, tramite operazioni di post-processing, in modo tale per cui, dopo il montaggio, i vari tratti siano in contatto diretto o in prossimità fra loro in modo da formare i tratti 5a e 5b.
La forma di realizzazione di fig. 2 mostra un dispositivo incapsulato 101 in cui la seconda piastrina 4 si estende al di sopra della base 2 della prima piastrina 3 ed à ̈ fissata alla prima faccia 2a della base 2.
Qui, la prima piastrina 3 à ̈ collegata con la base 2 attraverso bump 17 formati sulla sua seconda superficie maggiore 16, il primo tratto 5c della pista magnetica 5 comprende una prima porzione 5c1 estendentesi al di sopra della base 2, una seconda porzione 5c2 estendentesi lateralmente alla prima piastrina 3 e una terza porzione 5c3 estendentesi sopra la base 2 e il secondo tratto 5d della pista magnetica 5 si estende in parte al di sotto della base 2 (sulla sua seconda faccia 2b, remota rispetto alle piastrine 3, 4), lateralmente ai bump 21. Parte del secondo tratto 5d può inoltre estendersi lateralmente alla base 2 (come mostrato a sinistra nel disegno) oppure il secondo tratto 5d può essere collegato con la prima faccia 2a della base 2 mediante una via magnetica 22 attraversante la base 2. Nell'esempio mostrato, la via magnetica 22 nella base 2 si estende in posizione sostanzialmente allineata alla via magnetica 13 nella prima piastrina 3 ed una porzione magnetica 5e si estende fra la base 2 e la seconda piastrina 3 per migliorare l’accoppiamento. In alternativa, la porzione magnetica 5e può mancare. Altre soluzioni sono possibili, includenti la realizzazione di due vie magnetiche 22 nella base 2 per la connessione dei tratti di pista magnetica formati sulle due facce 2a e 2b della base 2 (in modo simile a quanto mostrato a destra in fig. 2), quindi sostituendo il tratto 5d2, oppure la realizzazione di un unico secondo tratto 5d che aggira lateralmente e inferiormente la base 2 per creare il circuito magnetico comprendente le vie magnetiche 13 delle piastrine 3, 4 (in modo simile a quanto mostrato a sinistra in fig. 2), oppure la realizzazione di una ulteriore antenna nella base 2, accoppiata alla via magnetica 22 per poter comunicare con l'esterno e/o fornire potenza al dispositivo incapsulato 101 tramite il circuito magnetico.
Inoltre, il primo e il secondo tratto 5c, 5d presentano porzioni verticali 5h1, 5h2 estendentisi lungo le superfici 15, 16 della seconda piastrina 4.
Nel dispositivo incapsulato 102 delle figure 3 e 4, la prima piastrina 3 Ã ̈ ancora collegata con la base 2 attraverso bump 17 formati sulla sua seconda superficie maggiore 15, e la seconda piastrina 4 Ã ̈ fissata direttamente alla base 2, ma il secondo tratto comprende, oltre a porzioni verticali 5i1, 5i2 lungo le superfici della seconda piastrina 4, anche una porzione planare 5f (si veda in particolare la fig. 4) formata tutta sulla prima faccia 2a della base 2, con parti che si estendono lateralmente alle piastrine 3, 4, nella vista in pianta di fig. 4.
Inoltre, in figura 3, la base 2 presenta un incavo 24 in cui si inserisce la seconda piastrina 4, così da semplificarne e migliorarne il fissaggio meccanico. Inoltre, le due porzioni verticali 5i1, 5i2 della pista 5 si estendono all'interno dell'incavo 24, in modo da formare una sorta di zoccolo o "socket" magnetico.
Anche in questo caso, parte della pista magnetica 5 può essere realizzata prima del fissaggio della prima piastrina 3 (porzioni 5c1, 5c3 5i1, 5i2 e 5f, fig. 4) e parte dopo il fissaggio della seconda piastrina 4, ad esempio realizzando per aerosol jet printing una striscia di materiale magnetico sul lato della prima piastrina 3 (porzione 5c2). In alternativa, parte della pista magnetica 5 (porzioni 5c1, 5i1, 5i3) può essere realizzata direttamente sulle piastrine 3, 4 stesse, ad esempio durante il processo di fabbricazione delle fette da cui sono state tagliate le piastrine 3, 4 o tramite un post processing della stessa fetta o direttamente sulle piastrine 3, 4.
Nel dispositivo incapsulato 103 di fig. 5, le singole piastrine 3, 4, sono sostituite da pile 23 di piastrine 25, impilate reciprocamente in direzione orizzontale e in verticale e formanti un circuito magnetico insieme alla pista 5.
Una delle piastrine 3, 4 può essere compresa solo in parte all'interno dell'involucro 6.
Ad esempio, nel dispositivo incapsulato 104 di fig. 6 la prima piastrina 3 à ̈ racchiusa in un proprio involucro o pre-package 26 all'interno del quale à ̈ formata parte del primo tratto 5c della pista 5. La prima piastrina 3, così incapsulata, à ̈ fissata alla base 2 sulla quale viene realizzato un supporto o "socket" magnetico 27 comprendente una porzione portante 28 di materiale isolante ad esempio un materiale ceramico o plastico sulle cui pareti interne sono formate porzioni 29 della pista magnetica 5. La porzione portante 28 può essere costituita da due sole pareti, visibili in fig. 6, o da quattro pareti perpendicolari a due a due. Il socket magnetico 27 definisce internamente una cavità 35 di forma parallelepipeda, in cui viene inserita la seconda piastrina 4. La seconda piastrina 4 può essere rivestita di materiale magnetico 30 sulle sue due superfici maggiori 15, 16.
Le pareti interne del socket magnetico 27 possono essere ricoperte completamente da materiale magnetico o materiale magnetico dolce, oppure su tali pareti possono essere disposte regioni o porzioni di materiale magnetico o materiale magnetico dolce, che sono affiancate e connesse o meno fra loro tramite piste magnetiche. Eventualmente la cavità 35 può essere rivestita da un sottile strato isolante (non mostrato in figura) che proteggere il materiale magnetico o materiale magnetico dolce. Un secondo involucro 31 (ad esempio di materiale analogo a quello dell'involucro 26, come ad esempio una resina) circonda completamente la prima piastrina 3 ed il relativo involucro 26 e lateralmente il socket magnetico 27.
Il socket magnetico 27 può essere fissato al substrato 2 ad esempio tramite una resina o una colla (non mostrata) e può presentare terminazioni magnetiche (anch'esse non mostrate) per creare il circuito magnetico, limitando al minimo la presenza di traferri.
Vantaggiosamente, il socket magnetico 27 può presentare strutture di aggancio di tipo meccanico (non mostrate, ad esempio quali molle, incastri, perni, ganci, ecc.), per bloccare in posizione la seconda piastrina 4, consentendone tuttavia l'inserimento e l'estrazione.
In questo modo, la seconda piastrina 4 può essere inserita e rimossa secondo le necessità, ad esempio per la sua sostituzione, qualora vengono evidenziati guasti ("failures") nella seconda piastrina 4 in fase di testing oppure durante il funzionamento. Inoltre, tale soluzione consente di utilizzare lo stesso progetto per dispositivi finali differenti, utilizzanti tutti una stessa prima piastrina 3 e una differente piastrina 4, in modo da modificare le caratteristiche del dispositivo finale.
Questo consente un notevole risparmio sfruttando le economie di scala. Infatti nel primo caso (sostituzione di una piastrina guasta), la sostituzione di un singolo elemento (seconda piastrina 4) consente di ridurre considerevolmente i costi dovuti ai guasti, sia perché gli altri componenti non vengono sostituiti e quindi non incidono sui costi. Infatti, la presenza della pista magnetica 5 consente il trasporto di potenza e/o segnale fra la prima e la seconda piastrina 3, 4, che non devono quindi essere connesse direttamente tramite conduttori elettrici, la cui continuità à ̈ essenziale per il funzionamento del dispositivo finale e non potrebbe essere ripristinata nel caso di malfunzionamento dopo l'incapsulamento del sistema finale.
Ovviamente la soluzione di figura 6 può essere modificata in modo da rendere sostituibile la prima piastrina 3, in alternativa o in aggiunta alla seconda piastrina 4, realizzando un apposito socket, analogo al socket magnetico 27.
Inoltre, sebbene in fig. 6 il socket magnetico 27 sporga dall'involucro 31, esso può essere annegato completamente in questo, o terminare superiormente a filo.
Inoltre, anche se in figura 6 la piastrina 4 e il relativo socket 27 sono disposti verticalmente rispetto alla base 2, Ã ̈ possibile disporre (in modo non mostrato) il socket e la piastrina 4 in modo obliquo rispetto alla base 2, formando un opportuno angolo di inclinazione.
Inoltre il socket 27 può avere più cavità in modo da alloggiare diverse piastrine.
Nel dispositivo incapsulato 105 di fig. 7, il socket magnetico 27 à ̈ realizzato tramite un incavo 24 formato nella base 2 e da una cavità 36 formata nell'involucro 6. L'incavo 24 à ̈ anche qui dotato di pareti ricoperte di materiale magnetico o magnetico dolce 5i1, 5i2, analogamente a quanto mostrato in fig.
3.
In fig. 7, la prima piastrina 3 non à ̈ circondata da una proprio involucro di incapsulamento o prepackage, ma l'involucro 6 definisce l'incapsulamento generale del dispositivo finale. Tuttavia, à ̈ possibile anche una forma di realizzazione in cui il socket magnetico 27 à ̈ formato dall'incavo 24, dalla cavità 36 e dai tratti 5g1, 5g2, ma sono previsti due incapsulamenti, uno apposito per la prima piastrina 3 e uno generale, analogamente alla figura 6.
Inoltre, le soluzioni mostrate nelle figure 6 e 7 possono essere utilizzate per alloggiare pile di piastrine, analogamente alle pile 23 di fig. 5, in cui almeno una delle due pile à ̈ inserita in un socket magnetico 27 che ne consente un semplice inserimento ed eventualmente la rimozione. Inoltre, possono essere previsti un singolo incapsulamento, come in fig. 1 o un doppio incapsulamento, come in fig. 6.
La soluzione di fig. 7 alloggia, nella cavità 36, una piastrina incapsulata 38, realizzata in modo tale da far parte del circuito magnetico includente la pista 5. A tale scopo, la piastrina incapsulata 38 potrebbe essere dotata di tratti di pista di materiale magnetico o magnetico dolce e/o di vie magnetiche simili alla via magnetica 22 di fig. 2.
La piastrina incapsulata 38 può avere forma qualsiasi, ad esempio cilindrica, parallelepipeda a base poligonale, piramidale o tronco di piramide, conica o tronco di cono o qualunque altra forma tridimensionale, e conseguentemente il socket 27 può essere dotato di una cavità 36 avente una forma opportuna.
In alternativa, in fig. 7, la cavità 36 può alloggiare una seconda piastrina 3, analoga a quella di fig. 6, non incapsulata.
Nel dispositivo incapsulato 106 di fig. 8, la seconda piastrina 4 Ã ̈ inserita in un socket magnetico 27 realizzato in un incavo 24 della base 2, analogamente a fig. 7, ed un corpo di incapsulamento 37 viene formato al di sopra dell'involucro 6, dopo l'inserimento della seconda piastrina 4, ad esempio tramite ulteriore materiale di incapsulamento.
La figura 9 mostra un dispositivo incapsulato 107 in cui due dispositivi elettronici 108a, 108b, simili al dispositivo incapsulato 105 di fig. 7, sono sovrapposti, uno ribaltato rispetto all'altro, in modo da avere due basi 2, due prime piastrine 3, due piste magnetiche 5 e due cavità 36. Le due cavità 36 sono disposte fra loro allineate e alloggiano una rispettiva porzione di una seconda piastrina 40. La seconda piastrina 40, a sua volta, à ̈ dotata di due antenne 12 e due vie magnetiche 13, ciascuna antenna 12 e relativa via magnetica 13 essendo collegata ad una rispettiva pista magnetica 5 per formare due circuiti magnetici, includenti una rispettiva prima piastrina 3.
Nella forma di realizzazione mostrata in fig. 9, ciascun dispositivo elettronico 108a, 108b ha un rispettivo socket magnetico 27, del tipo mostrato in fig. 6, alloggiante una rispettiva porzione della seconda piastrina 40, e chiavi meccaniche 41 formate nel/di materiale di incapsulamento o altro materiale, ad esempio metallico, sono disposte fra i due involucri 6 per semplificare l'allineamento e l'assemblaggio dei dispositivi elettronici 108a, 108b. Materiale adesivo 43 può essere previsto per bloccare in posizione la seconda piastrina 40.
Sulle superfici maggiori 15 e 16 della seconda piastrina 40 sono presenti regioni magnetiche 42; in particolare, nella forma di realizzazione mostrata in fig. 9, sono presenti quattro regioni magnetiche 42 in modo che i due circuiti magnetici formati nei dispositivi elettronici 108a e 108b siano fra loro isolati. In alternativa, potrebbero essere previste solo due regioni magnetiche 42, una sulla prima superficie maggiore 15 e una sulla seconda superficie maggiore 16, in modo che i due circuiti magnetici siano fra loro accoppiati.
Nel caso in cui siano previste solo due regioni magnetiche 42, la seconda piastrina 40 potrebbe avere una sola antenna 12 e una relativa via magnetica 13.
Durante l'assemblaggio, la seconda piastrina 40 viene inserita in uno dei due socket magnetici 27, prima di impilare i dispositivi elettronici 108a, 108b, che possono essere incollati fra loro.
In alternativa, se essi non sono incollati, la seconda piastrina 40 può essere sostituita in caso di necessità, avendo la possibilità di disassemblare e riassemblare il sistema.
La figura 10 mostra una forma di realizzazione di un dispositivo incapsulato 109 in cui, invece che una singola seconda piastrina 40, le due cavità 36 alloggiano una piastrina incapsulata 50. Inoltre, qui, la base 2 del dispositivo elettronico 108b à ̈ dotata di un foro 52, in prosecuzione della cavità 35, in modo da consentire l'inserimento della piastrina incapsulata 50 dopo il fissaggio reciproco dei dispositivi elettronici 108a e 108b. In questo caso, del materiale sigillante 51 può essere previsto nella cavità 35 e nel foro 52, in modo da bloccare in posizione e sigillare la piastrina incapsulata 50.
Anche in questo caso, se à ̈ assente il materiale sigillante 51 o questo à ̈ rimovibile, si può sostituire la piastrina incapsulata 50, anche dopo il fissaggio reciproco dei dispositivi elettronici 108a e 108b.
Il materiale sigillante 51 può infatti essere anche un tappo in modo tale che esso possa sigillare il sistema ed essere rimosso in caso di sostituzione della piastrina incapsulata 50.
La piastrina incapsulata 50 può presentare superiormente delle opportune regioni meccaniche come ad esempio cavità, incastri, ganci, ecc, che possano facilitare la sua estrazione, ad esempio tramite un utensile come pinze, oppure, in aggiunta, possono essere previste regioni che sono magnetizzate in modo da estrarre la piastrina incapsulata 50 tramite un utensile magnetizzato.
Nella figura 10, la piastrina incapsulata 50 à ̈ dotata di quattro regioni magnetiche, indicate con 42 per analogia alla figura 9, per l’accoppiamento ai circuiti magnetici. In alternativa, possono essere previste solo due regioni magnetiche; inoltre la piastrina incapsulata 50 può essere inserita nei socket magnetici 27 prima del fissaggio dei dispositivi elettronici 108a, 108b, analogamente alla seconda piastrina 40 di fig. 9.
Le figure 11 e 12 mostrano una forma di realizzazione di un dispositivo 110 in cui una terza piastrina 60 si estende al di sopra di una prima piastrina 61, impilata a questa, ed à ̈ estraibile.
Nell'esempio mostrato, la prima e la seconda piastrina 61, 4 sono incapsulate in un proprio involucro 26, 55, analogamente alla prima piastrina 3 di fig. 6.
Inoltre, la prima piastrina 61 e la terza piastrina 60 presentano ciascuna una prima antenna 12a, ed una seconda antenna 12b, con relativa prima e seconda via magnetica interna 13a, 13b, reciprocamente sovrapposte e posizionate in modo che le prime antenne 12a e relative prime vie magnetiche 13a della prima e della terza piastrina 61, 60 siano reciprocamente sovrapposte e le seconde antenne 12b e relative seconde vie magnetiche 13b siano reciprocamente sovrapposte in modo da essere accoppiate fra loro.
La pista magnetica 5 Ã ̈ qui praticamente solo planare, essendo supportata completamente dalla base 2, e comprende una prima ed una seconda regione 5j, 5k al di sotto della prima piastrina 60, sostanzialmente allineate alle prime antenne 12a e, rispettivamente, alle seconde antenne 12b; le porzioni verticali 5i1, 5i2; un primo tratto 5m che unisce la regione verticale 5i1 alla prima regione 5j, un secondo tratto 5p che unisce la regione verticale 5i2 alla seconda regione 5k.
Regioni magnetiche 65 possono essere previste al di sopra della prima e della terza piastrina 61, 60, in modo tale che il circuito magnetico qui comprende una porzione orizzontale, formata sostanzialmente dalla pista 5, ed una porzione verticale 66, includente le antenne 12a, 12b, le vie magnetiche 13a, 13b e le regioni magnetiche 65 e rappresentata tratteggiata in fig. 11.
Le regioni magnetiche 65 vantaggiosamente riducono la criticità dell’allineamento fra le porzioni verticali del circuito magnetico della prima e della terza piastrina 61, 60.
In alternativa o in aggiunta a quanto mostrato in fig. 11, una quarta piastrina (non mostrata) potrebbe essere impilata alla seconda piastrina 4 e realizzare una porzione di circuito magnetico avente andamento analogo a quello della porzione verticale 66.
In un'ulteriore forma di realizzazione, la terza piastrina 60 potrebbe essere in comune ad un ulteriore dispositivo, del tutto simile ed affiancato al dispositivo 110 di fig. 11, con eventuali chiavi meccaniche simili a quelle mostrate in fig. 9 ma poste sulla superficie laterale del dispositivo 110.
Si possono così assemblare vari dispositivi disposti orizzontalmente e verticalmente fra loro, che condividono almeno una piastrina, che può essere disposta in posizione orizzontale o verticale o trasversale o obliqua.
In figura 13 à ̈ mostrata una forma di realizzazione comprendente un dispositivo intermedio 108c compreso fra i dispositivi elettronici 108a e 108b di fig. 9. Il dispositivo intermedio 108c può anche essere privo di interconnessioni elettriche, essere alimentato e scambiare segnali tramite campo magnetico o elettromagnetico tramite il socket magnetico 27. In questo caso, il dispositivo 70, che attraversa i tre dispositivi elettronici 108a-108c, à ̈ simile alla seconda piastrina 40 di fig. 9 o alla piastrina incapsulata 50 di fig. 10.
Il dispositivo 70 può comprendere almeno una antenna 12 ed almeno una via magnetica 13 per accoppiarsi magneticamente con le rispettive piste 5, per formare dei circuiti magnetici che a loro volta possono essere accoppiati magneticamente fra loro o meno in modo simile a quanto discusso per le fig. 9 e 10.
Nel socket 27 relativo al dispositivo elettronico 108a, à ̈ presente un'ulteriore antenna 12 ricavata nella porzione portante 28, in modo da accoppiarsi al materiale magnetico del socket 27 e ad un'eventuale via magnetica 32. L’ulteriore antenna 12 può essere realizzata ad esempio in una scheda per circuito stampato presente nel socket 27 e può presentare terminali elettrici per permettere il suo collegamento ad altri circuiti.
Il dispositivo incapsulato sopra descritto presenta numerosi vantaggi.
La presenza di una pista magnetica al di sopra della base consente lo scambio di segnali e potenza fra due piastrine, di cui una parallela alla base e l'altra trasversale, in particolare perpendicolare, senza percorsi conduttivi elettrici. In questo modo, il dispositivo finito à ̈ molto più robusto a stress di tipo meccanico e/o elettrico o all'invecchiamento, dato che la sua funzionalità non dipende più dalla continuità elettrica delle connessioni.
L'assenza totale, o anche parziale, di conduttori elettrici consente una semplice connessione anche nel caso che una delle due piastrine sia racchiusa in un proprio involucro o incapsulamento.
La realizzazione di un socket magnetico consente inoltre l'inserimento e l'estrazione di una delle piastrine, eventualmente incapsulata, e quindi l'assemblaggio in qualunque momento (anche a livello dell’utilizzatore finale) del dispositivo e/o l'uso della stessa base e di una stessa piastrina (ad esempio, della stessa prima piastrina) con differenti componenti (ad esempio, la seconda piastrina) per l'ottenimento di dispositivi finali con funzionalità differenti. Il dispositivo elettronico quindi risulta estremamente flessibile e permette di ottenere economie di scala, riducendo i costi.
Inoltre, il socket magnetico consente la sostituzione di piastrine (incapsulate o meno) in caso di guasti, con notevoli vantaggi economici.
L'uso di circuiti magnetici consente un assemblaggio non complesso e affidabile.
Risulta infine chiaro che al dispositivo incapsulato qui descritto ed illustrato possono essere apportate modifiche e varianti senza per questo uscire dall’ambito protettivo della presente invenzione, come definito nelle rivendicazioni allegate.
Nelle forme di realizzazione delle figg. 1-10, la prima piastrina 3 può essere dotata di due antenne 12 e di una regione magnetica superiore, analogamente alla terza piastrina 60 di fig. 11, in modo che la pista magnetica 5 sia completamente planare, come mostrato in fig. 12.
Inoltre, alcuni aspetti implementativi possono essere condivisi da diverse forme di realizzazione. Di conseguenza, in tutte le forme di realizzazione, le piastrine 3, 4, 60, 61, possono essere incapsulate o meno; l'incapsulamento singolo a livello di piastrina 3, 4, 61 può essere previsto prima del fissaggio della piastrina sulla base 2 (come mostrato in fig. 7) o dopo (come in fig. 6 per la prima piastrina 3 e in fig. 11, per le piastrine 4, 61); in tutte le forme di realizzazione delle figure 2-12, il socket magnetico 27 può essere realizzato tramite una struttura di supporto apposita, come ad esempio in fig. 6, o sfruttando un incavo come in fig. 3, eventualmente anche prevedendo sporgenze nella base 2, in modo non illustrato; le singole piastrine 3, 4 possono essere sostituite da pile di piastrine.
Inoltre, nella forma di realizzazione di fig. 1, il secondo tratto 5b può essere realizzato come il secondo tratto 5d di fig. 2, e quindi estendersi in parte al di sotto della base 2; nelle forme di realizzazione delle figure 3-13, le porzioni planari 5f, 5p possono essere sostituite dalla porzione 5d3 sul retro della base 2, con porzioni di raccordo laterali 5d2 e/o vie magnetiche 22, accoppiate ad eventuali ulteriori antenne realizzate nella base 2.

Claims (15)

  1. RIVENDICAZIONI 1. Dispositivo incapsulato comprendente: una base (2) avente una prima e una seconda faccia (2a, 2b); una prima piastrina (3; 25; 61) di materiale semiconduttore fissata alla prima faccia (2a) della base ed avente estensione principale parallela alla base; una seconda piastrina (4; 25; 38; 40; 50; 70) di materiale semiconduttore portata dalla base (2) ed avente estensione principale trasversale alla base; un involucro (6; 26, 31) circondante la prima e la seconda piastrina e coprente la base, ciascuna piastrina avendo una prima ed una seconda superficie maggiore (15, 16) e integrando al suo interno un circuito elettronico (10); un circuito di ricetrasmissione (11), collegato al circuito elettronico; un primo ed un secondo elemento di accoppiamento magnetico (12, 13), il primo elemento di accoppiamento magnetico includendo selettivamente una fra un'antenna (12) ed una via magnetica di accoppiamento (13) e il secondo elemento di accoppiamento magnetico includendo selettivamente l'altra fra l'antenna ((12)) e la via magnetica (13), l'antenna (12) di ciascuna piastrina estendendosi in prossimità della prima superficie maggiore (15) della rispettiva piastrina ed essendo collegata al rispettivo circuito di ricetrasmissione (11) e la via magnetica (12) di ciascuna piastrina estendendosi attraverso la rispettiva piastrina, fra la rispettiva antenna e la rispettiva seconda superficie maggiore (16); e una pista magnetica di accoppiamento, comprendente almeno un primo tratto (5a; 5c; 5m) accoppiato fra il primo elemento di accoppiamento magnetico della prima piastrina ed il primo elemento di accoppiamento magnetico della seconda piastrina ed un secondo tratto (5b; 5d; 5f; 5p) accoppiato fra il secondo elemento di accoppiamento magnetico della prima piastrina ed il secondo elemento di accoppiamento magnetico della seconda piastrina, il primo tratto comprendendo una porzione parallela (5c1, 5c3, 5j, 5m) estendentesi parallelamente alle facce (2a, 2b) della base e il primo e il secondo tratto comprendendo rispettive porzioni trasversali (5h1, 5h2; 5i1, 5i2; 5g1, 5g2; 29) estendentisi sulle superfici maggiori della seconda piastrina trasversalmente alla porzione parallela.
  2. 2. Dispositivo incapsulato secondo la rivendicazione 1, in cui le porzioni trasversali (5h1, 5h2; 5i1, 5i2; 5g1, 5g2; 29) del primo e del secondo tratto della pista magnetica (5) formano un socket magnetico (27) circondante almeno parte della seconda piastrina (4; 25; 38; 40; 50; 70).
  3. 3. Dispositivo incapsulato secondo la rivendicazione 1 o 2, in cui la seconda piastrina (4) Ã ̈ fissata alla prima o alla seconda superficie maggiore (15, 16) della prima piastrina (3).
  4. 4. Dispositivo incapsulato secondo una qualsiasi delle rivendicazioni precedenti, in cui il secondo tratto (5d) comprende una porzione estendentesi (5d3) sulla seconda faccia (2b) della base (2); porzioni di raccordo (5d2) del secondo tratto e/o vie magnetiche (22) estendendosi lateralmente e/o attraverso la base (2).
  5. 5. Dispositivo incapsulato secondo la rivendicazione 1 o 2, in cui il secondo tratto (5d; 5f) comprende una porzione planare (5d1; 5f) estendentesi sulla prima faccia (2a) della base (2).
  6. 6. Dispositivo incapsulato secondo una delle rivendicazioni 1, 2 e 5, in cui la base (2) presenta un incavo (24) alloggiante in parte la seconda piastrina (4; 25; 38) e le porzioni trasversali (5i1, 5i2) del primo e del secondo tratto di pista magnetica.
  7. 7. Dispositivo incapsulato secondo una qualsiasi delle rivendicazioni precedenti, in cui la prima e/o la seconda piastrina sono formate da pile di piastrine (25) dotate di rispettivi elementi di accoppiamento magnetico (12, 13) reciprocamente impilati e collegati al primo e al secondo tratto (5a-5p) di pista magnetica di accoppiamento (5).
  8. 8. Dispositivo incapsulato secondo una qualsiasi delle rivendicazioni 1, 2 e 5, comprende pareti portanti (28) estendentisi lateralmente ad almeno la prima e la seconda superficie maggiore (15, 16) della seconda piastrina (4; 40; 50; 70) ed estendentisi per sostanzialmente l'intero spessore dell'involucro (6; 26, 31).
  9. 9. Dispositivo incapsulato secondo una qualsiasi delle rivendicazioni 2-7, in cui il socket magnetico (27) Ã ̈ formato dall'involucro (6).
  10. 10. Dispositivo incapsulato secondo una qualsiasi delle rivendicazioni precedenti, in cui la prima e/o la seconda piastrina (3; 4); sporgono dall'involucro (6; 26, 31) e sono rimovibili.
  11. 11. Dispositivo incapsulato secondo la rivendicazione 10, in cui un secondo involucro (37) si estende su un lato del primo involucro (6) e copre porzioni sporgenti della prima e/o la seconda piastrina (3; 4).
  12. 12. Dispositivo incapsulato secondo una qualsiasi delle rivendicazioni precedenti, in cui la prima e/o la seconda piastrina (3; 4) Ã ̈ incapsulata in un proprio package.
  13. 13. Dispositivo incapsulato secondo una qualsiasi delle rivendicazioni precedenti, comprendente una terza piastrina (60) impilata alla prima e/o alla seconda piastrina (61, 4) e formante con questa una porzione (66) di circuito magnetico passante per i rispettivi elementi di accoppiamento magnetico (12, 13).
  14. 14. Sistema incapsulato comprendente almeno due dispositivi incapsulati (108a-108c) secondo una qualsiasi delle rivendicazioni precedenti, in cui i dispositivi incapsulati sono sovrapposti reciprocamente o affiancati, e gli involucri (6) dei dispositivi incapsulati presentano rispettive cavità (35) allineate reciprocamente ed alloggianti ciascuna parte di un singola prima o seconda piastrina (3, 4).
  15. 15. Sistema incapsulato secondo la rivendicazione (14), in cui la singola seconda piastrina (3, 4a) attraversa le basi (2) dei dispositivi incapsulati (108a-108c).
IT000174A 2012-02-27 2012-02-27 Dispositivo elettronico incapsulato comprendente circuiti elettronici integrati dotati di antenne di ricetrasmissione ITTO20120174A1 (it)

Priority Applications (4)

Application Number Priority Date Filing Date Title
IT000174A ITTO20120174A1 (it) 2012-02-27 2012-02-27 Dispositivo elettronico incapsulato comprendente circuiti elettronici integrati dotati di antenne di ricetrasmissione
PCT/IB2013/051422 WO2013128348A2 (en) 2012-02-27 2013-02-21 Packaged electronic device comprising integrated electronic circuits having transceiving antennas
US14/470,893 US9413055B2 (en) 2012-02-27 2014-08-27 Packaged electronic device with integrated electronic circuits having transceiving antennas
US15/202,479 US10355337B2 (en) 2012-02-27 2016-07-05 Packaged electronic device with integrated electronic circuits having transceiving antennas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000174A ITTO20120174A1 (it) 2012-02-27 2012-02-27 Dispositivo elettronico incapsulato comprendente circuiti elettronici integrati dotati di antenne di ricetrasmissione

Publications (1)

Publication Number Publication Date
ITTO20120174A1 true ITTO20120174A1 (it) 2013-08-28

Family

ID=46022578

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000174A ITTO20120174A1 (it) 2012-02-27 2012-02-27 Dispositivo elettronico incapsulato comprendente circuiti elettronici integrati dotati di antenne di ricetrasmissione

Country Status (3)

Country Link
US (2) US9413055B2 (it)
IT (1) ITTO20120174A1 (it)
WO (1) WO2013128348A2 (it)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6571411B2 (ja) * 2014-07-04 2019-09-04 ローム株式会社 半導体装置および半導体装置の製造方法
US9985335B2 (en) * 2015-12-29 2018-05-29 Texas Instruments Incorporated Methods and apparatus for backside integrated circuit high frequency signal radiation, reception and interconnects
KR102558661B1 (ko) * 2016-11-22 2023-07-26 삼성전자주식회사 전자 장치 및 그의 동작 방법
US10748842B2 (en) * 2018-03-20 2020-08-18 Intel Corporation Package substrates with magnetic build-up layers
US11024702B2 (en) * 2019-03-04 2021-06-01 Cyntec Co., Ltd. Stacked electronic structure
GB2601989B (en) * 2020-10-10 2023-05-10 Search For The Next Ltd An integrated circuit chip assembly and a method of mounting an integrated circuit chip to external circuitry
WO2023194698A1 (en) * 2022-04-05 2023-10-12 Search For The Next Ltd An integrated circuit chip assembly and a method of mounting an integrated circuit chip to external circuitry

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050122100A1 (en) * 2003-12-04 2005-06-09 Honeywell International Inc. Vertical die chip-on-board
US20090321929A1 (en) * 2008-06-30 2009-12-31 Tao Feng Standing chip scale package
WO2010076187A2 (en) * 2008-12-30 2010-07-08 Stmicroelectronics S.R.L. Integrated electronic device with transceiving antenna and magnetic interconnection

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793116A (en) * 1996-05-29 1998-08-11 Mcnc Microelectronic packaging using arched solder columns
WO2010000020A1 (en) 2008-06-30 2010-01-07 Cathrx Ltd A catheter
US8247895B2 (en) 2010-01-08 2012-08-21 International Business Machines Corporation 4D device process and structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050122100A1 (en) * 2003-12-04 2005-06-09 Honeywell International Inc. Vertical die chip-on-board
US20090321929A1 (en) * 2008-06-30 2009-12-31 Tao Feng Standing chip scale package
WO2010076187A2 (en) * 2008-12-30 2010-07-08 Stmicroelectronics S.R.L. Integrated electronic device with transceiving antenna and magnetic interconnection

Also Published As

Publication number Publication date
US20140368394A1 (en) 2014-12-18
US20160315371A1 (en) 2016-10-27
WO2013128348A3 (en) 2014-01-23
US10355337B2 (en) 2019-07-16
WO2013128348A2 (en) 2013-09-06
US9413055B2 (en) 2016-08-09

Similar Documents

Publication Publication Date Title
ITTO20120174A1 (it) Dispositivo elettronico incapsulato comprendente circuiti elettronici integrati dotati di antenne di ricetrasmissione
CN102695366B (zh) 电子部件内置电路板及其制造方法
CN106463237B (zh) 线圈部件
CN106158819A (zh) 具有横向导通电路的封装基材
US20130105943A1 (en) Packaging substrate having embedded capacitors and fabrication method thereof
JP2015503850A5 (it)
CN110024115A (zh) 具有包覆模制结构的双侧射频封装
JP2014531134A5 (it)
CN103577872A (zh) 具有分离的天线的芯片卡模块以及使用该模块的芯片卡嵌体
US20150062854A1 (en) Electronic component module and method of manufacturing the same
CN102856304B (zh) 一种半导体芯片封装结构
KR20170014958A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
JP2014138172A (ja) 積層型電子部品および電子部品内蔵配線板
CN106133902A (zh) 半导体封装中具有焊球连接的正面朝上基板集成
CN103545297A (zh) 多芯片叠合封装结构及其制作方法
CN107369673A (zh) 设置有天线的集成电路封装装置及其制造方法
CN104113981B (zh) 多层布线基板以及具备该多层布线基板的模块
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
US20140210672A1 (en) Electronic package structure
BR112015030497B1 (pt) Método para fazer um dispositivo eletrônico antitrincas
CN104981900B (zh) 半导体芯片组件及制造其的方法
CN104221103B (zh) 层叠型元件及其制造方法
US7598611B2 (en) Semiconductor device with side terminals
CN103151328A (zh) 半导体封装件及其制造方法
JP2007184325A (ja) プリント配線基板および製造方法