CN110024115A - 具有包覆模制结构的双侧射频封装 - Google Patents

具有包覆模制结构的双侧射频封装 Download PDF

Info

Publication number
CN110024115A
CN110024115A CN201780074878.1A CN201780074878A CN110024115A CN 110024115 A CN110024115 A CN 110024115A CN 201780074878 A CN201780074878 A CN 201780074878A CN 110024115 A CN110024115 A CN 110024115A
Authority
CN
China
Prior art keywords
package substrate
radio
encapsulation
molded structure
frequency unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780074878.1A
Other languages
English (en)
Other versions
CN110024115B (zh
Inventor
H.E.陈
R.F.达韦奥克斯
H.M.阮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conexant Systems LLC
Original Assignee
Conexant Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Conexant Systems LLC filed Critical Conexant Systems LLC
Publication of CN110024115A publication Critical patent/CN110024115A/zh
Application granted granted Critical
Publication of CN110024115B publication Critical patent/CN110024115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16141—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged on opposite sides of a substrate, e.g. mirror arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Abstract

公开了一种封装的射频装置，其包含被配置成容纳一个或多个组件的封装基板，该封装基板包含第一侧和第二侧。在该封装基板的第一侧上可以实现的屏蔽封装，该屏蔽封装包含第一电路和第一包覆模制结构，该屏蔽封装被配置成为该第一电路的至少一部分提供射频屏蔽。在封装基板的第二侧上可以实现贯通模制连接的集合，该贯通模制连接的集合在该封装基板的第二侧上限定安装体积。该装置可以包含在该安装体积内实现的组件以及第二包覆模制结构，该第二包覆模制结构基本上包封一个或多个该组件或该贯通模制连接的集合。

Description

具有包覆模制结构的双侧射频封装
相关申请的交叉引用
本申请要求2016年10月4日提交的题为“具有包覆模制结构的双侧射频封装(DUAL-SIDED RADIO-FREQUENCY PACKAGE WITH OVERMOLD STRUCTURE)”的美国临时申请号62/404,015、2016年10月4日提交的题为“具有双侧包覆模制结构的射频装置(RADIO-FREQUENCY DEVICE WITH DUAL-SIDED OVERMOLD STRUCTURE)”的美国临时申请号62/404,022、以及2016年10月4日提交的题为“与具有双侧包覆模制结构的射频装置有关的电路和方法(CIRCUITS AND METHODS RELATED TO RADIO-FREQUENCY DEVICES WITH DUAL-SIDEDOVERMOLD STRUCTURE)”的美国临时申请号62/404,029的优先权，其中每一个的公开的全部内容通过引用明确地并入本文。
技术领域
本公开总体涉及电路装置的封装。
背景技术
本公开涉及诸如射频(RF)模块的封装的电子模块的制造。在射频(RF)应用中，RF电路和相关装置可以以封装的模块实现。然后可以将这样的封装的模块安装在诸如电话板的电路板上。
发明内容
根据一些实现方式，本公开涉及封装的射频(RF)装置。封装的射频装置包含被配置成容纳一个或多个组件的封装基板，该封装基板包含第一侧和第二侧。封装的射频装置还包含在封装基板的第一侧上实现的屏蔽封装，该屏蔽封装包含第一电路和第一包覆模制(overmold)结构，并且该屏蔽封装被配置成为该第一电路的至少一部分提供射频屏蔽。封装的射频装置进一步包含在封装基板的第二侧上实现的贯通模制连接的集合，该贯通模制连接的集合在封装基板的第二侧上限定安装体积，并且包含在安装体积内实现的组件以及第二包覆模制结构，该第二包覆模制结构基本上包封一个或多个组件或该贯通模制连接的集合。
在一些实施例中，穿过第二包覆模制结构暴露贯通模制连接的集合的至少一部分。在一些实施例中，贯通模制连接的集合包括金属材料。在一些实施例中，贯通模制连接的集合包括支柱的集合，该支柱的集合被配置成允许封装的射频装置安装在电路板上。在一些实施例中，当封装的射频装置定向以安装在电路板上时，封装基板的第一和第二侧分别对应于上侧和下侧。在一些实施例中，贯通模制连接的集合包括球栅阵列，该球栅阵列被配置成允许封装的射频装置安装在电路板上。
在一些实施例中，球栅阵列包含第一组焊球，该第一组焊球被布置为部分地或完全围绕安装在封装基板的下侧上的组件。在一些实施例中，球栅阵列进一步包含第二组焊球，给第二组焊球被布置为部分地或完全围绕第一组焊球。在一些实施例中，第一组焊球中的至少一些电连接到第一电路的输入和输出节点。在一些实施例中，第二组焊球中的每一个电连接到封装基板内的接地平面。
在一些实施例中，第一组焊球在安装在封装基板下侧上的组件周围形成矩形周边。在一些实施例中，第二组焊球在第一组焊球周围形成矩形周边。
在一些实施方案中，封装基板包含层压基板。在一些实施方案中，封装基板包含陶瓷基板。在一些实施方案中，陶瓷基板包含低温共烧陶瓷基板。
在一些实施例中，第一包覆模制结构基本上包封第一电路。在一些实施例中，屏蔽封装进一步包含在第一包覆模制结构上实现的上部导电层，上部导电层电连接到封装基板内的接地平面。在一些实施例中，通过第一包覆模制结构内的一个或多个导体来实现在上部导电层与接地平面之间的电连接。
在一些实施例中，一个或多个导体包含屏蔽导线键合，该屏蔽导线键合相对于第一电路布置以为第一电路的至少一部分提供RF屏蔽功能。在一些实施例中，一个或多个导体包含安装在封装基板上的一个或多个表面安装技术装置，该一个或多个表面安装技术装置相对于第一电路布置以为第一电路的至少一部分提供射频屏蔽功能。
在一些实施例中，通过在第一包覆模制结构的一侧或多侧上实现的保形导电涂层来实现在上部导电层与接地平面之间的电连接。在一些实施例中，保形导电涂层延伸到封装基板的对应的一侧或多侧。
在一些实施例中，封装基板包含一个或多个导电特征，每个导电特征都具有在封装基板的对应侧暴露的部分，以形成与保形导电涂层的电连接，每个导电特征进一步连接到基板封装内的接地平面。
在一些实施例中，上部导电层是保形导电层。在一些实施例中，保形导电层基本上覆盖第一包覆模制结构的全部四个侧面和封装基板的全部四个侧面。在一些实施例中，在第一包覆模制结构的一侧或多侧上实现保形导电涂层。在一些实施例中，保形导电层基本上覆盖第一包覆模制结构的全部四个侧面。
在一些实施例中，组件包含表面安装技术装置。在一些实施例中，表面安装技术装置包含无源装置或有源射频装置。在一些实施例中，组件包含裸芯。在一些实施例中，裸芯包含半导体裸芯。在一些实施例中，半导体裸芯被配置成促进由第一电路处理射频信号。
本公开还涉及无线装置。无线装置包含被配置成容纳多个封装模块的电路板。无线装置进一步包含安装在电路板上的屏蔽的射频模块，该射频模块包含被配置成容纳多个组件的封装基板，该封装基板包含第一侧和第二侧，该射频模块进一步包含在封装基板的第一侧上实现的屏蔽封装，该屏蔽封装包含第一电路和第一包覆模制结构，该屏蔽封装被配置成为第一电路的至少一部分提供射频屏蔽，该射频模块进一步包含在封装基板的第二侧上实现的贯通模制连接的集合，该贯通模制连接的集合在封装基板的第二侧上限定安装体积，该射频模块进一步包含在安装体积内实现的组件以及第二包覆模制结构，该第二包覆模制结构基本上包封一个或多个组件或贯通模制连接的集合。
本公开还涉及用于制造封装的射频(RF)装置的方法。方法包含提供被配置成容纳多个组件的封装基板，该封装基板包含第一侧和第二侧。方法进一步包含在封装基板的第一侧上形成屏蔽封装，该屏蔽封装包含第一电路和第一包覆模制结构，该屏蔽封装被配置成为第一电路的至少一部分提供RF屏蔽。方法进一步包含在封装基板的第二侧上安装组件，并且在封装基板的第二侧上布置贯通模制连接的集合，使得贯通模制连接的集合相对于组件放置。方法还包含在组件和贯通模制连接的集合上方形成第二包覆模制结构。
在一些实施例中，去除第二包覆模制结构的一部分包括烧蚀第二包覆模制结构的一部分。在一些实施例中，烧蚀第二包覆模制结构的一部分而穿过第二包覆模制结构暴露贯通模制连接的集合。在一些实施例中，去除第二包覆模制结构的一部分包括去除贯通模制连接的集合的部分。在一些实施例中，去除第二包覆模制结构的一部分包括从贯通模制连接的集合中去除包覆模制材料的膜。在一些实施例中，去除第二包覆模制结构的一部分包括在围绕贯通模制连接的集合的区域中去除包覆模制材料。
在一些实施例中，第一包覆模制结构基本上包封第一电路。在一些实施例中，贯通模制连接的集合包括金属材料。在一些实施例中，贯通模制连接的集合被配置成允许封装的RF装置安装在电路板上。在一些实施例中，布置贯通模制连接的集合包括将第一组贯通模制连接布置为部分地或完全围绕在封装基板的下侧上安装的组件。在一些实施例中，布置贯通模制连接的集合进一步包含将第二组贯通模制连接布置为部分地或完全围绕第一组贯通模制连接。
在一些实施方案中，方法进一步包含将第一组贯通模制连接中的至少一些电连接到第一电路的输入和输出节点。在一些实施方案中，方法进一步包含将第二组贯通模制连接中的至少一些电连接到封装基板内的接地平面。
在一些实施方案中，封装基板包含层压基板。在一些实施方案中，封装基板包含陶瓷基板。在一些实施方案中，陶瓷基板包含低温共烧陶瓷(LTCC)基板。
本公开还涉及用于制造封装的射频(RF)装置的方法。方法包含向封装基板面板提供单元的阵列，该封装基板面板包含第一侧和第二侧，并且在封装基板面板的第一侧上形成封装以产生封装的面板，并且使得每个单元包含第一电路和第一包覆模制结构。方法进一步包含在封装基板的第二侧上进行至少一个处理操作以产生双侧面板，该封装基板的第二侧包含第二组件和第二包覆模制结构。该方法还包含分割双侧面板以产生多个单独双侧封装，并且为布置在框架中的单独双侧封装中的每一个形成保形屏蔽层，使得保形屏蔽层覆盖单独双侧封装的上表面和至少一个侧壁。
在一些实施例中，第二侧上的至少一个处理操作包括在封装基板的第二侧上为每个单元安装组件。在一些实施例中，第二侧上的至少一个处理操作进一步包含相对于在封装基板的第二侧上的组件为每个单元布置贯通模制连接的集合。在一些实施例中，第二侧上的至少一个处理操作进一步包含在组件和贯通模制连接的集合上方形成第二包覆模制结构。在一些实施例中，第二侧上的至少一个处理操作进一步包含去除第二包覆模制结构的一部分。
在一些实施例中，去除第二包覆模制结构的一部分包括烧蚀第二包覆模制结构的一部分。在一些实施例中，烧蚀第二包覆模制结构的一部分穿过第二包覆模制结构暴露贯通模制连接的集合。在一些实施例中，去除第二包覆模制结构的一部分包括去除贯通模制连接的集合的部分。在一些实施例中，去除第二包覆模制结构的一部分包括从贯通模制连接的集合中去除包覆模制材料的膜。在一些实施例中，去除第二包覆模制结构的一部分包括在围绕贯通模制连接的集合的区域中去除包覆模制材料。
在一些实施例中，贯通模制连接的集合包括球栅阵列(BGA)。在一些实施例中，保形屏蔽层基本上覆盖单独双侧封装的全部侧壁。在一些实施例中，单独双侧封装中的每一个由胶带保持在框架上。在一些实施例中，形成保形屏蔽层包含溅射沉积过程。
在一些实施例中，框架具有被配置成以矩形阵列保持单独双侧封装的矩形形状。在一些实施例中，框架具有适合于溅射沉积过程的晶片状格式。在一些实施例中，单独双侧封装被布置在晶片状框架上的所选择的环区域中。
本公开涉及用于制造封装的射频(RF)装置的方法。方法包含提供被配置成容纳多个组件的封装基板，该封装基板包含第一侧和第二侧，并且在封装基板的第一侧上形成屏蔽封装，该屏蔽封装包含第一电路和第一包覆模制结构，该屏蔽封装被配置成为第一电路的至少一部分提供RF屏蔽。方法进一步包含在封装基板的第二侧上安装组件，并且在组件上方形成第二包覆模制结构。方法包含在第二包覆模制结构中形成腔体的集合，该腔体的集合相对于组件放置，并且在第二包覆模制结构中的腔体的集合中形成贯通模制连接的集合。
在一些实施例中，屏蔽封装包括第二包覆模制结构，该第二包覆模制结构基本上包封第一电路。在一些实施例中，贯通模制连接的集合包括金属材料。在一些实施例中，贯通模制连接的集合被配置成允许封装的RF装置安装在电路板上。
在一些实施例中，形成腔体的集合包括形成第一组腔体通孔，以部分地或完全围绕安装在封装基板下侧上的组件。在一些实施例中，形成腔体的集合进一步包含形成第二组腔体以部分地或完全围绕第一组腔体。在一些实施方案中，方法进一步包含将贯通模制连接的集合中的至少一些电连接到封装基板内的接地平面。在一些实施方案中，该方法进一步包含在贯通模制连接的集合上形成附加导电材料。
在一些实施方案中，封装基板包含层压基板。在一些实施方案中，封装基板包含陶瓷基板。在一些实施方案中，陶瓷基板包含低温共烧陶瓷(LTCC)基板。
本公开还涉及用于制造封装的射频(RF)装置的方法。方法包含向封装基板面板提供单元的阵列，该封装基板面板包含第一侧和第二侧，并且在封装基板面板的第一侧上形成封装以产生封装的面板，并且使得每个单元包含第一电路和第一包覆模制结构。方法进一步包含在封装基板的第二侧上进行至少一个处理操作以产生双侧面板，该封装基板的第二侧包含第二组件和第二包覆模制结构，并且分割双侧面板以产生多个单独双侧封装。
在一些实施方案中，方法进一步包含为布置在框架中的单独双侧封装中的每一个形成保形屏蔽层，使得保形屏蔽层覆盖单独双侧封装的上表面和至少一个侧壁。
在一些实施例中，第二侧上的至少一个处理操作包括在封装基板的第二侧上为每个单元安装组件。在一些实施例中，第二侧上的至少一个处理操作进一步包含在组件上方形成第二包覆模制结构。在一些实施例中，第二侧上的至少一个处理操作进一步包含在第二包覆模制结构中形成腔体的集合，该腔体的集合相对于组件放置。在一些实施例中，在第二侧上的至少一个处理操作进一步包含在第二包覆模制结构中的腔体的集合中形成贯通模制连接的集合。
在一些实施例中，贯通模制连接的集合包括球栅阵列(BGA)。在一些实施例中，保形屏蔽层基本上覆盖单独双侧封装的全部侧壁。在一些实施例中，单独双侧封装中的每一个由胶带保持在框架上。在一些实施例中，形成保形屏蔽层包含溅射沉积过程。
在一些实施例中，框架具有被配置成以矩形阵列保持单独双侧封装的矩形形状。在一些实施例中，框架具有适合于溅射沉积过程的晶片状格式。在一些实施例中，单独双侧封装被布置在晶片状框架上的所选择的环区域中。
附图说明
图1图示了根据一些实现方式的具有屏蔽封装以及安装到其的下部组件的双侧封装。
图2图示了根据一些实现方式的具有屏蔽封装以及一个或多个下部组件的双侧封装，该一个或多个下部组件安装在屏蔽封装的下侧上限定的体积内。
图3图示了根据一些实现方式的屏蔽封装为导线屏蔽封装。
图4图示了根据一些实现方式的具有非导线组件的屏蔽封装，该非导线组件在上部导电层与封装基板内的接地平面之间提供电连接。
图5图示了根据一些实现方式的具有保形导电层的屏蔽封装，该保形导电层电连接到封装基板内的接地平面。
图6A图示了根据一些实现方式的双侧封装的侧视图。
图6B图示了根据一些实现方式的双侧封装的下侧视图。
图6C图示了根据一些实现方式的双侧封装的侧视图，该双侧封装被配置成提供屏蔽功能。
图6D图示了根据一些实现方式的双侧封装的下侧视图，该双侧封装被配置成提供屏蔽功能。
图7A图示了根据一些实现方式的实现BGA安装的装置和焊球的双侧封装。
图7B图示了根据一些实现方式的实现BGA安装的装置和支柱的双侧封装。
图8A图示了根据一些实现方式的实现多个下部组件的双侧封装。
图8B图示了根据一些实现方式的实现多个下部组件的双侧封装。
图9A-9L图示了根据一些实现方式的用于实现双侧封装的制造过程的单独阶段。
图10A-10L图示了根据一些实现方式的用于实现双侧封装的制造过程的单独阶段。
图11A-11M图示了根据一些实现方式的用于实现双侧封装的制造过程的单独阶段。
图12A-12F图示了根据一些实现方式的用于实现双侧封装的制造过程的单独阶段。
图13A-13C图示了根据一些实现方式的在没有保形屏蔽的情况下形成双侧封装的单独阶段。
图14A-14D图示了根据一些实现方式的处理具有框架载体的单独封装的单独阶段。
图15图示了根据一些实现方式的双侧封装，该双侧封装具有安装在封装基板上的一个或多个表面安装技术装置。
图16图示了根据一些实现方式的另一个双侧封装，该双侧封装具有安装在封装基板上的一个或多个表面安装技术装置。
图17图示了根据一些实现方式的另一个双侧封装，该双侧封装具有安装在封装基板上的一个或多个表面安装技术装置。
图18A图示了根据一些实现方式的双侧封装的下侧的俯视透视图。
图18B图示了根据一些实现方式的双侧封装的下侧的俯视透视图。
图18C图示了根据一些实现方式的双侧封装的下侧的一部分的仰视特写透视图。
图19图示了根据一些实现方式的实现为分集接收模块的双侧封装。
图20图示了根据一些实现方式的在无线装置中实现的双侧封装。
具体实施方式
本文提供的标题(如果有的话)仅为了方便而不一定影响要求保护的发明的范围或含义。
本公开涉及诸如射频(RF)模块的封装的电子模块的制造。在射频(RF)应用中，RF电路和相关装置可以以封装的模块实现。然后可以将这样的封装的模块安装在诸如电话板的电路板上。
图1图示了具有屏蔽封装102以及安装到其的下部组件104的双侧封装100。为了描述的目的，屏蔽封装102的下侧可以包含封装基板的侧面103，封装基板的侧面103将被安装到诸如电话板的电路板上。尽管未在图1中分开示出，但是应当理解，屏蔽封装102可以包含这样的封装基板和安装在其上侧上的一个或多个上部组件(当如图1所示定向时)。因此，双侧属性可以包含安装在基板上方的(一个或多个)这样的上部组件和安装在基板下方的(一个或多个)下部组件。
为描述的目的，应当理解，下部组件可以包含可以安装在基板和/或电路板上的任何装置。这样的装置可以是有源射频(RF)装置或促进处理RF信号的无源装置。通过非限制性示例的方式，这样的装置可以包含诸如半导体裸芯的裸芯、集成无源装置(IPD)、表面安装技术(SMT)装置等。在一些实施例中，如本文所述的下部组件可以通过例如基板电耦接到一个或多个上部组件。
图2示出了在一些实施例中，一个或多个下部组件可以安装在屏蔽封装下方，通常在屏蔽封装的下侧上限定的体积内。在一个实施例中，可以在屏蔽封装102的下侧(例如，图1中所示的侧面103)上实现、形成、定位和/或放置贯通模制连接的集合(例如，一个或多个贯通模制连接)。贯通模制连接的集合可以在屏蔽封装102的下侧上限定体积。在图2中，屏蔽封装102下方的体积108被示出为由屏蔽封装102的下侧和球栅阵列(BGA)的焊球106限定。BGA可以是贯通模制连接的集合。例如，BGA的每个焊球106可以是该贯通模制连接的集合中的贯通模制连接。贯通模制连接的其它示例包含但不限于焊球、支柱、柱、杆、基座等。本文所述的贯通模制连接也可以称为接触特征。焊球106被示出为允许双侧封装100安装在诸如电话板的电路板110上。焊球106可以被配置成使得当安装到电路板110时，在电路板110的上表面和屏蔽封装102的下表面之间存在足够的垂直空间以用于下部组件104。如图2所示，体积108至少部分地填充有包覆模制件105。包覆模制件105基本上包封下部组件104。在一个实施例中，可以穿过包覆模制件105暴露焊球106的至少一部分。暴露焊球106的至少一部分可以提供通过包覆模制件105的连接(例如，电连接和/或热连接)。例如，焊球106可以提供到下部组件104和/或屏蔽封装102中的组件的连接(例如，电连接)。在一个实施例中，焊料(或其它导电材料)可以施加到焊球106的暴露部分以形成与电路板110的连接(例如，电连接)。包覆模制件105也可以称为包覆模制结构。在一个实施例中，包覆模制件105和/或焊球106(例如，焊球106的暴露部分)可以形成平面栅格阵列(LGA)类型/样式封装。
焊球106的特写图也在图2中图示。如焊球106的特写图所示，屏蔽封装的底部包含焊盘115。焊盘115可以是金属焊盘(或一些其它材料)，其可以在焊球106与屏蔽封装102的组件和/或下部组件104之间提供导电和/或导热性。可以在焊盘115的部分上方沉积焊料掩模114，以限定可以形成焊球106的位置。焊球106可以形成(例如，实现、形成、掉坠等)在焊盘115和焊接掩模114的顶部上。
可以使用焊球106将双侧封装100安装在电路板110上。焊球106可以经由连接116附接到电路板110(例如，可以安装、装配、固定等到电路板110)。如焊球106的特写图所示，连接116可以包含焊料材料121和焊盘119。焊料材料121可以是来自焊球106的焊料材料，当双侧封装100附接到电路板时，焊料材料121沉积/熔化到焊盘119上。例如，在回流过程期间，可以施加热量以熔化焊球106的至少一部分以形成焊料材料121。焊料材料121还可以包含在焊球106上方形成、实现、沉积等的附加材料。例如，焊料材料121可以包含焊料材料118，其如图13B和13C所示并在下面更详细地讨论。焊盘119可以是电路板110的一部分。焊盘119可以在双侧封装100和附接到电路板110的其它组件/电路(图中未图示)之间提供导电和/或导热性。在一个实施例中，焊盘119可以包含焊料材料。
如图2所示，包覆模制件105具有表面112(面向下朝向电路板110)。在一个实施例中，表面112可以不接触(例如，可以不物理接触)电路板110的表面113。如图2所示，在表面112和表面113之间存在间隙109。在一个实施例中，当由于弯曲或掉落而存在双侧封装100的线性位移时，间隙109可以帮助保护下部组件104免受损坏。例如，在双侧封装100安装在电路板100上时，间隙109可以帮助保护下部组件104免受损坏(例如，在安装/装配双侧封装期间，可以防止下部组件104接触电路板110的表面113)。当由于弯曲或掉落而存在双侧封装100的线性位移时，包覆模制材料105的覆盖下部组件104的部分可以提供附加的保护以免受损坏。例如，在安装/装配双侧封装期间，包覆模制材料105还可以防止下部组件104接触电路板110的表面113。在另一个实施例中，当双侧封装100安装在电路板110上时，间隙109还可以允许双侧封装适应过程/制造变化。例如，在安装双侧封装期间，可以使用不同的温度来熔化焊球106。通过在(包覆模制件105的)表面112和(电路板110的)表面113之间提供足够的距离，间隙109可以帮助确保双侧封装被正确地安装，而同时仍然允许焊球106的焊料材料与电路板110的焊盘119正确地键合。在一些实施例中，尽管包覆模制件105和/或间隙109可以防止组件104接触(电路板110的)表面113，但是即使组件104确实接触表面113，双侧封装100和/或组件104仍然可以正确地操作/运行。例如，即使在接触电路板110的表面113之后，组件104也可以保持未损坏和/或可操作。
在本文中更详细地描述了与制造具有这样的配置的双侧封装有关的示例。应当理解，尽管在焊球的上下文中描述了这样的示例，但是也可以利用提供足够垂直空间的其它类型的连接特征。尽管本文公开的实施例、示例、配置和/或实现方式可以指代焊球和/或BGA，但是本领域普通技术人员会理解焊球和/或BGA是贯通模制连接的示例。本领域的普通技术人员理解，其它类型的贯通模制连接(例如，支柱、柱等)可以用于在屏蔽封装的下侧上限定体积，并且包覆模制件可以在(屏蔽封装的下侧上的)该体积上实现。在一个实施例中，贯通模制连接(或贯通模制连接的集合)可以是任何结构和/或组件，其可以用于在屏蔽封装下侧上限定体积和/或可以用于在表面上方支撑该屏蔽封装。
具有BGA的双侧封装的示例
图3-6示出了具有BGA的双侧封装的非限制性示例。图3-5示出了可以利用的屏蔽封装的配置的示例。图6A和6B示出了可以实现的BGA配置的示例。图6C和6D示出了可以实现的基于支柱(例如，杆、柱)的配置的示例。
图3示出了在一些实施例中，图2的屏蔽封装102可以是导线屏蔽封装120。导线屏蔽封装120被示出为包含封装基板122(例如，层压基板)和安装在其上的多个组件。例如，第一组件124被描绘为安装在封装基板122的上表面上，并且组件124与封装基板122之间的电连接可以由例如引线键合128来促进。在另一个示例中，第二组件126被示出为以裸芯附接配置(die-attach configuration)安装在封装基板122的上表面上。组件126与封装基板122之间的电连接可以由例如裸芯附接特征来促进。
在图3的示例中，示出在封装基板122上方提供多个屏蔽导线130(例如，屏蔽导线键合)。这样的屏蔽导线130可以电连接到封装基板122内的接地平面(未示出)。屏蔽导线130以及安装的组件124、126被示出为由包覆模制件132包封。包覆模制件132的上表面可以被配置成暴露屏蔽导线130的上部，并且可以在其上形成上部导电层134。因此，上部导电层134、屏蔽导线130和接地平面的组合可以限定屏蔽体积或区域。可以实现这样的配置以在屏蔽封装120内与外的区域之间和/或在屏蔽封装120内的两个区域之间提供屏蔽功能。关于这样的屏蔽的附加细节可以在例如题为“具有集成干扰屏蔽的半导体封装及其制造方法(SEMICONDUCTOR PACKAGE WITH INTEGRATED INTERFERENCE SHIELDING AND METHOD OFMANUFACTURE THEREOF)”的美国专利号8,373,264中找到，其全部内容通过引用明确地并入以用于全部目的。
在图3的示例中，焊球106的阵列被示出为在封装基板122的下侧上实现，以便限定下侧体积。下部组件104被示出为安装在这样的下侧体积内，从而形成双侧封装100。包覆模制件105可以在由焊球106(例如，由贯通模制连接的集合——诸如BGA——形成)形成的下侧体积(下部组件104位于其中)中形成和/或实现。在一个实施例中，包覆模制件105可以包封下部组件104的至少一部分。例如，包覆模制件105可以完全或部分地包封下部组件104。在另一个实施例中，包覆模制件105可以包封焊球106的至少一部分(例如，贯通模制连接)。例如，包覆模制件105可以完全或部分地包封焊球106。在图3中，双侧封装100被示出为安装在诸如电话板的电路板110上。如上所述，包覆模制件105和/或焊球106(例如，焊球106的暴露部分)可以形成平面栅格阵列(LGA)类型/样式封装。如图3所示，焊球106可以具有半圆形状。例如，可以去除焊球106的底部以形成半圆形状。可以在制造过程期间形成焊球106的半圆形状，如下面更详细地讨论的。
如图3所示，双侧封装100可以经由连接116附接到电路板110。上面结合图2图示/讨论了焊球106和连接116以及(焊球106和连接116的)附加细节的特写图。同样如图3所示，在表面112与电路板110的表面113之间存在间隙109。如上所述，当由于弯曲或掉落而存在双侧封装100的线性位移时，间隙109可以帮助保护下部组件104免受损坏。如上所述，当双侧封装100安装在电路板110上时，间隙109还可以允许双侧封装适应过程/制造变化。
图4示出了在一些实施例中，图2的屏蔽封装102可以是具有非导线组件150的屏蔽封装140，该非导线组件150提供在上部导电层154与封装基板142(例如，层压基板)内的接地平面(未示出)之间的电连接。除了组件150之外，示出封装基板142具有安装在其上的多个组件。例如，第一组件144被描绘为安装在封装基板142的上表面上，并且组件144与封装基板142之间的电连接可以由例如引线键合148来促进。在另一个示例中，第二组件146被示出为以裸芯附接配置安装在封装基板142的上表面上。组件146与封装基板142之间的电连接可以由例如裸芯附接特征来促进。
在图4的示例中，组件150被示出为提供在上部导电层154与封装基板142内的接地平面(未示出)之间的电连接。组件150以及安装的组件144、146被示出为由包覆模制件152包封。包覆模制件152的上表面可以被配置成暴露组件150的上部，并且上部导电层154可以覆盖这样的暴露部分以及包覆模制件152的剩余上表面。因此，上部导电层154、组件150和接地平面的组合可以限定屏蔽体积或区域。可以实现这样的配置以在屏蔽封装140内与外的区域之间和/或在屏蔽封装140内的两个区域之间提供屏蔽功能。关于这样的屏蔽的附加细节可以在例如2014年4月14日提交的题为“与使用表面安装装置实现的保形涂层有关的设备和方法(APPARATUS AND METHODS RELATED TO CONFORMAL COATING IMPLEMENTEDWITH SURFACE MOUNT DEVICES)”的美国专利申请号14/252,719中找到，其全部内容通过引用明确地并入。
在图4的示例中，焊球106的阵列被示出为在封装基板142的下侧上实现，以便限定下侧体积。下部组件104被示出为安装在这样的下侧体积内，从而形成双侧封装100。包覆模制件105可以在由焊球106(例如，由贯通模制连接的集合——诸如BGA——形成)形成的下侧体积(下部组件104位于其中)中形成和/或实现。在一个实施例中，包覆模制件105可以包封下部组件104的至少一部分。例如，包覆模制件105可以完全或部分地包封下部组件104。在另一个实施例中，包覆模制件105可以包封焊球106的至少一部分(例如，贯通模制连接)。例如，包覆模制件105可以完全或部分地包封焊球106。在图4中，双侧封装100被示出为安装在诸如电话板的电路板110上。如上所述，包覆模制件105和/或焊球106(例如，焊球106的暴露部分)可以形成平面栅格阵列(LGA)类型/样式封装。如图4所示，焊球106可以具有半圆形状。例如，可以去除焊球106的底部以形成半圆形状。可以在制造过程期间形成焊球106的半圆形状，如下面更详细地讨论的。
如图4所示，双侧封装100可以经由连接116附接到电路板110。上面结合图2图示/讨论了焊球106和连接116以及(焊球106和连接116的)附加细节的特写图。同样如图3所示，在表面112与电路板110的表面113之间存在间隙109。如上所述，当由于弯曲或掉落而存在双侧封装100的线性位移时，间隙109可以帮助保护下部组件104免受损坏。如上所述，当双侧封装100安装在电路板110上时，间隙109还可以允许双侧封装适应过程/制造变化。
图5示出了在一些实施例中，图2的屏蔽封装102可以是具有保形导电层174的屏蔽封装160，该保形导电层174电连接到封装基板162(例如，层压基板或陶瓷基板)内的接地平面(未示出)。封装基板162被示出为具有安装在其上的多个组件。例如，第一组件164被描绘为安装在封装基板162的上表面上，并且组件164与封装基板162之间的电连接可以由例如引线键合168来促进。在另一个示例中，第二组件166被示出为以裸芯附接配置安装在封装基底162的上表面上。组件166与封装基板162之间的电连接可以由例如裸芯附接特征来促进。
在图5的示例中，安装的组件164、166被示出为由包覆模制件172包封。保形导电层174被示出为基本覆盖包覆模制件172的上表面，以及由包覆模制件172的侧面限定的侧壁(例如，全部四个侧壁)和封装基板162。封装基板162被示出为包含具有暴露在封装基板的侧面上的部分的导电特征170，并且还电连接到接地平面(未示出)，从而提供在保形导电层174与接地平面之间的电连接。因此，保形导电层174和接地面的组合可以限定屏蔽体积或区域。可以实现这样的配置以在屏蔽封装160的一侧或多侧上提供屏蔽功能。关于这样的屏蔽的附加细节可以在例如2014年10月30日提交的题为“与陶瓷基板上的射频装置封装有关的装置和方法(DEVICES AND METHODS RELATED TO PACKAGING OF RADIO-FREQUENCYDEVICES ON CERAMIC SUBSTRATES)”的美国专利申请号14/528,447中找到，其全部内容也通过引用明确地并入以用于全部目的。在一些实施例中，可以不存在包覆模制件172(例如，包覆模制件172可以是可选的)。例如，当封装基板162是陶瓷基板时，可以不存在包覆模制件172。
在图5的示例中，焊球106的阵列被示出为在封装基板162的下侧上实现，以便限定下侧体积。下部组件104被示出为安装在这样的下侧体积内，从而形成双侧封装100。包覆模制件105可以在由焊球106(例如，由贯通模制连接的集合——诸如BGA——形成)形成的下侧体积(下部组件104位于其中)中形成和/或实现。在一个实施例中，包覆模制件105可以包封下部组件104的至少一部分。例如，包覆模制件105可以完全或部分地包封下部组件104。在另一个实施例中，包覆模制件105可以包封焊球106的至少一部分(例如，贯通模制连接)。例如，包覆模制件105可以完全或部分地包封焊球106。在图5中，双侧封装100被示出为安装在诸如电话板的电路板110上。如上所述，包覆模制件105和/或焊球106(例如，焊球106的暴露部分)可以形成平面栅格阵列(LGA)类型/样式封装。如图5所示，焊球106可以具有半圆形状。例如，可以去除焊球106的底部以形成半圆形状。可以在制造过程期间形成焊球106的半圆形状，如下面更详细地讨论的。
如图5所示，双侧封装100可以经由连接116附接到电路板110。上面结合图2图示/讨论了焊球106和连接116以及(焊球106和连接116的)附加细节的特写图。同样如图3所示，在表面112与电路板110的表面113之间存在间隙109。如上所述，当由于弯曲或掉落而存在双侧封装100的线性位移时，间隙109可以帮助保护下部组件104免受损坏。如上所述，当双侧封装100安装在电路板110上时，间隙109还可以允许双侧封装适应过程/制造变化。
在图3-5的示例中，焊球106被描绘为以单排实现，其在屏蔽封装的下侧形成周边。如果这样的焊球用作输入和/或输出以处理射频(RF)信号，则可能期望在这样的输入/输出焊球与双侧封装100外的位置之间提供屏蔽。此外，应当理解，在其它实施例中，可以组合图3、4和/或5的任何屏蔽特征。例如，可以组合图3中图示的两个或多个屏蔽导线130，图4中图示的组件150和图5中图示的保形导电层174。
图6A和6B示出了被配置成提供这样的屏蔽功能的双侧封装100的侧视图和下侧视图。在图6A和6B的示例中，可以实现两排焊球。内排焊球106a可以用于输入和/或输出RF信号，或用于期望屏蔽的任何其它输入/输出。外排焊球106b可以用于例如双侧封装100的接地，并且可以电连接到屏蔽封装102的接地平面。因此，外排焊球106b可以为内排焊球106a提供屏蔽。外排焊球106b还可以为下部组件104提供屏蔽。
在图6A和6B的示例中，内排和外排焊球106a、106b中的每一个被示出为在屏蔽封装102的下侧上形成完整周边。然而，应当理解，内排和外排焊球106a、106b中的任一个或两者可以根据需要或期望形成(一个或多个)部分周边以实现期望的功能。例如，如果期望仅在一侧上屏蔽，则可能不需要外排焊球106b的完整周边。因此，可以实现外排焊球106b的一个或多个侧面以提供这样的屏蔽功能。在另一个示例中，输入/输出连接(例如，RF输入/输出、控制信号、功率)可能不需要内排部焊球106a的完整周边。因此，内排焊球106a可以在屏蔽封装102的下侧上形成部分周边。此外，图6A和6B的示例可以图示在包覆模制件(例如，图2中所示的包覆模制件105)被在屏蔽封装102的下侧上实现和/或形成之前的双侧封装100的视图。
图6C和6D示出了被配置成提供这样的屏蔽功能的双侧封装100的侧视图和下侧视图。在图6C和6D的示例中，可以实现两排支柱(例如，柱、杆等)。内排支柱111a可以用于输入和/或输出RF信号，或用于期望屏蔽的任何其它输入/输出。外排支柱111b可以用于例如双侧封装100的接地，并且可以电连接到屏蔽封装102的接地平面。因此，外排支柱111b可以为内排柱111a提供屏蔽。外排支柱111b还可以为下部组件104提供屏蔽。
在图6C和6D的示例中，内排和外排支柱111a、111b中的每一个被示出为在屏蔽封装102的下侧上形成完整周边。然而，应当理解，内排和外排支柱111a、111b中的任一个或两者可以根据需要或期望形成(一个或多个)部分周边以实现期望的功能。例如，如果期望仅在一侧上屏蔽，则可能不需要外排支柱111b的完整周边。因此，可以实现外排支柱111b的一个或多个侧面以提供这样的屏蔽功能。在另一个示例中，输入/输出连接(例如，RF输入/输出、控制信号、功率)可能不需要内排部支柱111a的完整周边。因此，内排支柱111a可以在屏蔽封装102的下侧上形成部分周边。此外，图6C和6D的示例可以图示在包覆模制件(例如，图2中所示的包覆模制件105)被在屏蔽封装102的下侧上实现和/或形成之前的双侧封装100的视图。
双侧封装中的附加特征的示例
图7A图示了双侧封装100，该双侧封装100类似于图2的基于BGA的示例。包覆模制件105可以在由焊球(例如，由贯通模制连接的集合——诸如BGA——形成)形成的下侧体积(下部组件104位于其中)中形成和/或实现。在一个实施例中，包覆模制件105可以包封下部组件104的至少一部分。例如，包覆模制件105可以完全或部分地包封下部组件104。在另一个实施例中，包覆模制件105可以包封焊球的至少一部分(例如，贯通模制连接)。例如，包覆模制件105可以完全或部分地包封焊球。如上所述，包覆模制件105和/或焊球106(例如，焊球106的暴露部分)可以形成平面栅格阵列(LGA)类型/样式封装。如图7A所示，焊球106可以具有半圆形状。例如，可以去除焊球106的底部(例如，下半部分)以形成半圆形状。可以在制造过程期间形成焊球106的半圆形状，如下面更详细地讨论的。在一个实施例中，暴露焊球106的一部分通过包覆模制件105可以允许焊球106提供与双侧封装100的组件的连接(例如，贯通模制连接、电连接)。上面结合图2图示/讨论了焊球106以及(焊球106的)附加细节的特写图。
图7B图示了双侧封装100的基于支柱的示例。包覆模制件105可以在由支柱111(例如，贯通模制连接)形成的下侧体积(下部组件104位于其中)中形成和/或实现。在一个实施例中，包覆模制件105可以包封下部组件104的至少一部分。例如，包覆模制件105可以完全或部分地包封下部组件104。在另一个实施例中，包覆模制件105可以包封支柱111的至少一部分。可以暴露支柱111的部分(例如，支柱111的上表面)而穿过包覆模制件105。如上所述，包覆模制件105和/或支柱111可以形成平面栅格阵列(LGA)类型/样式封装。在一个实施例中，穿过包覆模制件105暴露支柱111的一部分可以允许支柱111提供与双侧封装100的组件的连接(例如，贯通模制连接、电连接)。
图8A示出了在一些实施例中，双侧封装可以包含多个下部组件。在图8A中，双侧封装100类似于图2的基于BGA的示例。双侧封装100被示出为包含两个下部组件104a、104b，该下部组件104a、104b安装到屏蔽封装102的下侧。包覆模制件105可以在由焊球(例如，由贯通模制连接的集合——诸如BGA——形成)形成的下侧体积(下部组件104a和104b位于其中)中形成和/或实现。在一个实施例中，包覆模制件105可以包封下部组件104的至少一部分。例如，包覆模制件105可以完全或部分地包封下部组件104。在另一个实施例中，包覆模制件105可以包封焊球的至少一部分(例如，贯通模制连接)。例如，包覆模制件105可以完全或部分地包封焊球。如上所述，包覆模制件105和/或焊球106(例如，焊球106的暴露部分)可以形成平面栅格阵列(LGA)类型/样式封装。如图8A所示，焊球106可以具有半圆形状。例如，可以去除焊球106的底部以形成半圆形状。可以在制造过程期间形成焊球106的半圆形状，如下面更详细地讨论的。在一个实施例中，穿过包覆模制件105暴露焊球106的一部分可以允许焊球106提供与双侧封装100的组件的连接(例如，贯通模制连接，电连接)。上面结合图2图示/讨论了焊球106以及(焊球106的)附加细节的特写图。
图8B示出了在一些实施例中，双侧封装可以包含多个下部组件。在图8B中，双侧封装100可以是基于支柱的示例。双侧封装100被示出为包含两个下部组件104a、104b，该下部组件104a、104b安装到屏蔽封装102的下侧。包覆模制件105可以在由支柱111(例如，贯通模制连接)形成的下侧体积(下部组件104a和104b位于其中)中形成和/或实现。在一个实施例中，包覆模制件105可以包封下部组件104的至少一部分。例如，包覆模制件105可以完全或部分地包封下部组件104。在另一个实施例中，包覆模制件105可以包封焊球的至少一部分。可以暴露支柱111的部分(例如，支柱111的上表面)通过包覆模制件105。如上所述，包覆模制件105和/或支柱111可以形成平面栅格阵列(LGA)类型/样式封装。在一个实施例中，暴露支柱111的一部分通过包覆模制件105可以允许支柱111提供与双侧封装的组件的连接(例如，贯通模制连接、电连接)。
还可以实现其它附加特征、变化或其任何组合。
与双侧封装的制造有关的示例
图9-14示出了如何制造双侧封装的示例。如本文所述，这样的示例可以促进双侧封装的大规模生产。
图9-13示出了制造过程的单独阶段，其中可以以具有要被分开的单元的阵列的面板格式实现基本上全部双侧特征，之后这样的单元被分开(也称为分割)。尽管在基于BGA和/或基于支柱(例如，柱、杆等)的双侧封装的上下文中进行了描述，但是应当理解，图9-13的制造技术的一个或多个特征也可以被实现以用于制造具有其它类型的安装特征的双侧封装。在一些实现方式中，图9-14的制造过程可以用于制造本文中参考例如图3、4、5、7A、7B、8A、8B、15、16和/或17描述的双侧封装。
参考图9A，制造状态250a可以包含具有多个要被分割的单元的面板252。例如，分割可以在由虚线260描绘的边界处发生，从而产生分割的单个单元。面板252被示出为包含基板面板254，在该基板面板254上形成上部(统称为256)。这样的上部面板中的每个单元可以包含本文中参考图3、4和/或5描述的各种部件。例如，这样的上部面板的每个单元可以包含图3、4和/或5的屏蔽特征。这样的部件可以包含安装或实现在基板面板254上的各种组件和屏蔽结构。上部面板256还可以包含包覆模制层，该包覆模制层可以形成为用于若干单独单元的公共层。类似于公共的包覆模制层，可以形成上部导电层258以覆盖若干单独单元。
参考图9B，制造状态262a可以包含被倒置的图9A的面板252，使得其下侧面朝上。这样的倒置取向可以允许在单独单元仍附接在面板中时处理下侧。
参考图9C，制造状态263a可以包含下部组件104，该下部组件104被附接以用于基板254的下侧(其面朝上)上的每个单元。制造状态263a还可以包含焊球106的阵列，该焊球106的阵列被形成以用于基板254的下侧(其面向上)上的每个单元。示出这样的步骤以产生要被分割的双侧单元的阵列。应当理解，在形成焊球106的阵列之后，下部组件104可以被附接以用于每个单元(在下侧上)，反之亦然。还应当理解，下部组件(用于下侧上的每个单元)和焊球106的阵列可以基本上同时附接、实现和/或形成。
参考图9D，制造状态264a可以包含在基板254的下侧(其面朝上)上实现和/或形成包覆模制件105。在一个实施例中，包覆模制件105可以在制造状态264a中完全包封下部组件104和焊球106(例如，贯通模制连接)。
参考图9E，制造状态266a可以包含去除包覆模制件105的至少一部分。例如，可以去除包覆模制件105的向外表面(例如，上表面)。去除包覆模制件105的至少一部分可以暴露焊球106而穿过包覆模制件105。例如，在去除包覆模制件105的一部分之后，包覆模制件105可以部分地包封焊球106。可以使用各种不同类型的过程和/或方法来去除包覆模制件105的部分。例如，可以研磨包覆模制件105(具有研磨表面)来去除包覆模制件105的一部分(以暴露焊球106的一部分)。在另一个实例中，可以使用激光来熔化和/或燃烧包覆模制件105的一部分，从而去除包覆模制件105的一部分(以暴露焊球106的一部分)。在另一个示例中，可以烧蚀包覆模制件105的一部分。例如，可以使用颗粒流(例如，水颗粒、砂颗粒等)来侵蚀包覆模制件105的一部分。在一个实施例中，去除包覆模制件105的一部分也可以去除焊球106的一部分。例如，烧蚀包覆模制件105可以去除焊球106的顶部以形成图9E和9F中所示的半圆形状。这还可以暴露焊球106的一部分而穿过包覆模制件105，并且可以允许焊球106提供通过包覆模制件105的连接(例如，电连接)。
参考图9F，制造状态268a可以包含被分割的单独单元，以产生多个双侧封装100，该多个双侧封装100基本上准备好被安装到电路板。应当理解，在面板(252)处于其倒置取向时(如图9E的示例所示)，或者在面板(252)处于其竖直取向时(例如，如图9A的示例)，可以实现这样的分割过程。上面结合图2图示/讨论了焊球106以及(焊球106的)附加细节的特写图。
参考图9G，制造状态250b可以包含具有多个要被分割的单元的面板252。例如，分割可以在由虚线260描绘的边界处发生，从而产生分割的单个单元。面板252被示出为包含基板面板254，在该基板面板254上形成上部(统称为256)。这样的上部面板中的每个单元可以包含本文中参考图3、4和/或5描述的各种部件。例如，这样的上部面板的每个单元可以包含图3、4和/或5的屏蔽特征。这样的部件可以包含安装或实现在基板面板254上的各种组件和屏蔽结构。上部面板256还可以包含包覆模制层，该包覆模制层可以形成为用于若干单独单元的公共层。类似于公共的包覆模制层，可以形成上导电层258以覆盖若干单独单元。
参考图9H，制造状态262b可以包含被倒置的图9A的面板252，使得其下侧面朝上。这样的倒置取向可以允许在单独单元仍附接在面板中时处理下侧。
参考图9I，制造状态263b可以包含下部组件104，该下部组件104被附接以用于基板254的下侧(其面朝上)上的每个单元。制造状态263b还可以包含支柱111的阵列，该支柱111的阵列被形成以用于基板254的下侧(其面向上)上的每个单元。示出这样的步骤以产生要被分割的双侧单元的阵列。应当理解，在形成支柱111的阵列之后，下部组件104可以被附接以用于每个单元(在下侧上)，反之亦然。还应当理解，下部组件(用于下侧上的每个单元)和支柱111的阵列可以基本上同时附接、实现和/或形成。可以使用各种方法、过程、技术等——诸如铜柱凸块——来形成支柱111。
参考图9J，制造状态264b可以包含在基板254的下侧(其面朝上)上实现和/或形成包覆模制件105。在一个实施例中，包覆模制件105可以在制造状态264b中完全包封下部组件104和支柱111(例如，贯通模制连接)。
参考图9K，制造状态266b可以包含去除包覆模制件105的至少一部分。例如，可以去除包覆模制件105的向外表面(例如，上表面)。去除包覆模制件105的至少一部分可以暴露焊料球106通过包覆模制件105。例如，在去除包覆模制件105的一部分之后，包覆模制件105可以部分地包封焊球106。可以使用各种不同类型的过程和/或方法来去除包覆模制件105的部分。例如，可以研磨包覆模制件105(具有研磨表面)来去除包覆模制件105的一部分(以暴露焊球106的一部分)。在另一个实例中，可以使用激光来熔化和/或燃烧包覆模制件105的一部分，从而去除包覆模制件105的一部分(以暴露焊球106的一部分)。在另一个示例中，可以烧蚀包覆模制件105的一部分。例如，可以使用颗粒流(例如，水颗粒、砂颗粒等)来侵蚀包覆模制件105的一部分。在一个实施例中，去除包覆模制件105的一部分也可以去除支柱111的一部分。例如，烧蚀包覆模制件105可以去除支柱111的顶部。这还可以穿过包覆模制件105暴露支柱111的一部分，并且可以允许支柱111提供通过包覆模制件105的连接(例如，电连接)。
参考图9L，制造状态268b可以包含被分割的单独单元，以产生多个双侧封装100，该多个双侧封装100基本上准备好被安装到电路板。应当理解，在面板(252)处于其倒置取向时(如图9K的示例所示)，或者在面板(252)处于其竖直取向时(例如，如图9G的示例)，可以实现这样的分割过程。
如本文所述，由于双侧封装的侧壁不用于屏蔽，因此可以实现对基板面板的大部分或全部上侧和下侧的这样的处理。然而，当一个或多个侧壁包含屏蔽特征时，与屏蔽有关的处理中的至少一些需要在暴露对应的侧壁的情况下实现。在一些实施例中(例如，在全部四个侧壁都包含屏蔽特征的情况下)，需要对分割的单元进行至少一些处理。
与处理单独单元有关的示例
在参考图9A-9L、图10-10L、图11A-11M、图12A-12F和图13A-13C描述的示例中，在分割单独单元之前，双侧封装的制造中的基本上全部步骤都可以以面板格式进行。对于图14A-14D的示例，可以在分割步骤/过程之后进行在每个单元上形成导电层。
图10-10L、图11A-11M、图12A-12F、图13A-13C和图14A-14D示出了与制造保形屏蔽双侧封装的过程有关的示例。在这样的过程中，可以在封装基板的下侧上进行过程步骤(例如，下部组件的安装和BGA的形成)之后进行分割。更具体地，图10-10L、图11A-11M、图12A-12F和图13A-13C示出了导致在没有保形屏蔽的情况下形成双侧封装的各种示例状态。图14A-14D示出了与如何为这样的双侧封装形成保形屏蔽有关的示例。
在一些实施例中，图10A-10F的示例过程步骤可以类似于图9A-9F的示例，但是没有导电层(258)。参考图10A，制造状态350a可以包含具有多个要被切割的单元的面板352。例如，分割可以在由虚线360描绘的边界处发生，从而产生分割的单个单元。面板352被示出为包含基板面板354，在该基板面板354上形成上部(统称为356)。这样的上部面板中的每个单元可以包含本文中参考图3、4和5的任何组合描述的各种部件。这样的部件可以包含安装或实现在基板面板354上的各种组件和屏蔽结构。上部面板356还可以包含包覆模制层，该包覆模制层可以形成为用于若干单独单元的公共层。在图10A的示例中，导电特征378被示出为在基板面板354内实现。每个导电特征378可以跨越对应的边界360，使得当在边界360处发生分开时，基板的两个暴露的侧壁中的每一个包含已被切割的导电特征378的暴露部分。每个这样的切割导电特征电连接到对应基板内的接地平面(未示出)。
参考图10B，制造状态362a可以包含被倒置的图10A的面板352，使得其下侧面朝上。这样的倒置取向可以允许在单独单元仍然附接在面板中时处理下侧。
参考图10C，制造状态364a可以包含下部组件104，该下部组件104被附接以用于基板354的下侧(其面朝上)上的每个单元。制造状态364a还可以包含焊球106的阵列，该焊球106的阵列被形成以用于基板354的下侧(其面向上)上的每个单元。应当理解，在形成焊球106的阵列之后，下部组件104可以被附接以用于每个单元(在下侧上)，反之亦然。还应当理解，下部组件104(用于下侧上的每个单元)和焊球106的阵列可以基本上同时附接、实现和/或形成。
参考图10D，制造状态366a可以包含在焊球106的阵列和下部组件104上方实现包覆模制件105。在一个实施例中，包覆模制件105可以在制造状态366a中完全包封下部组件104和焊球106(例如，贯通模制连接)。
参考图10E，制造状态367a可以包含去除包覆模制件105的至少一部分。例如，可以去除包覆模制件105的向外表面(例如，上表面)。去除包覆模制件105的至少一部分可以穿过包覆模制件105暴露焊料球106。例如，在去除包覆模制件105的一部分之后，包覆模制件105可以部分地包封焊球106。可以使用各种不同类型的过程和/或方法来去除包覆模制件105的部分。例如，可以研磨包覆模制件105(具有研磨表面)来去除包覆模制件105的一部分(以暴露焊球106的一部分)。在另一个实例中，可以使用激光来熔化和/或燃烧包覆模制件105的一部分，从而去除包覆模制件105的一部分(以暴露焊球106的一部分)。在另一个示例中，可以烧蚀包覆模制件105的一部分。例如，可以使用颗粒流(例如，水颗粒、砂颗粒等)来侵蚀包覆模制件105的一部分。示出这样的步骤以产生要被分割的未屏蔽的双侧单元的阵列。在一个实施例中，去除包覆模制件105的一部分也可以去除焊球106的一部分。例如，烧蚀包覆模制件105可以去除焊球106的顶部以形成图10E和10F中所示的半圆形状。这还可以穿过包覆模制件105暴露焊球106的一部分，并且可以允许焊球106提供通过包覆模制件105的连接(例如，电连接)。
参考图10F，制造状态368a可以包含被分割的单独单元，以产生多个未屏蔽的双侧封装370，该多个未屏蔽的双侧封装370基本上准备好用于保形屏蔽过程步骤，或者如果不需要屏蔽，该多个未屏蔽的双侧封装370基本上准备好被安装到电路板。如上所述，每个双侧封装370包含侧壁；并且示出每个侧壁包含切割导电特征378的暴露部分。在一些实施例中，在面板(352)处于其倒置取向时(如图10E的示例所示)，或者在面板(352)处于其竖直取向时(例如，如图10A的示例)，可以实现这样的分割过程。上面结合图2图示/讨论了焊球106以及(焊球106的)附加细节的特写图。
在一些实施例中，图10G-10L的示例过程步骤可以类似于图9G-9L的示例，但是没有导电层(258)。参考图10G，制造状态350b可以包含具有多个要被分割的单元的面板352。例如，分割可以在由虚线360描绘的边界处发生，从而产生分割的单个单元。面板352被示出为包含基板面板354，在该基板面板354上形成上部(统称为356)。这样的上部面板中的每个单元可以包含本文中参考图3、4和5的任何组合描述的各种部件。这样的部件可以包含安装或实现在基板面板354上的各种组件和屏蔽结构。上部面板356还可以包含包覆模制层，该包覆模制层可以形成为用于若干单独单元的公共层。在图10G的示例中，导电特征378被示出为在基板面板354内实现。每个导电特征378可以跨越对应的边界360，使得当在边界360处发生分开时，基板的两个暴露的侧壁中的每一个包含已被切割的导电特征378的暴露部分。每个这样的切割导电特征电连接到对应基板内的接地平面(未示出)。
参考图10H，制造状态362b可以包含被倒置的图10G的面板352，使得其下侧面朝上。这样的倒置取向可以允许在单独单元仍附接在面板中时处理下侧。
参考图10I，制造状态364b可以包含下部组件104，该下部组件104被附接以用于基板354的下侧(其面朝上)上的每个单元。制造状态364b还可以包含支柱111的阵列，该支柱111的阵列被形成以用于基板354的下侧(其面向上)上的每个单元。应当理解，在形成焊球111的阵列之后，下部组件104可以被附接以用于每个单元(在下侧上)，反之亦然。还应当理解，下部组件104(用于下侧上的每个单元)和支柱111的阵列可以基本上同时附接、实现和/或形成。
参考图10J，制造状态366b可以包含在支柱111的阵列和下部组件104上方实现包覆模制件105。在一个实施例中，包覆模制件105可以在制造状态366b中完全包封下部组件104和支柱111(例如，贯通模制连接)。
参考图10K，制造状态367b可以包含去除包覆模制件105的至少一部分。例如，可以去除包覆模制件105的向外表面(例如，上表面)。去除包覆模制件105的至少一部分可以穿过包覆模制件105暴露支柱111。例如，在去除包覆模制件105的一部分之后，包覆模制件105可以部分地包封支柱111。可以使用各种不同类型的过程和/或方法来去除包覆模制件105的部分。例如，可以研磨包覆模制件105(具有研磨表面)来去除包覆模制件105的一部分(以暴露支柱111的一部分)。在另一个实例中，可以使用激光来熔化和/或燃烧包覆模制件105的一部分，从而去除包覆模制件105的一部分(以暴露支柱111的一部分)。在另一个示例中，可以烧蚀包覆模制件105的一部分。例如，可以使用颗粒流(例如，水颗粒、砂颗粒等)来侵蚀包覆模制件105的一部分。示出这样的步骤以产生要被分割的未屏蔽的双侧单元的阵列。在一个实施例中，去除包覆模制件105的一部分也可以去除支柱111的一部分。例如，烧蚀包覆模制件105可以去除支柱111的顶部。这还可以穿过包覆模制件105暴露支柱111的一部分，并且可以允许支柱111提供通过包覆模制件105的连接(例如，电连接)。
参考图10L，制造状态368a可以包含被分割的单独单元，以产生多个未屏蔽的双侧封装370，该多个未屏蔽的双侧封装370基本上准备好用于保形屏蔽过程步骤，或者如果不需要屏蔽，该多个未屏蔽的双侧封装370基本上准备好被安装到电路板。如上所述，每个双侧封装370包含侧壁；并且示出每个侧壁包含切割导电特征378的暴露部分。在一些实施例中，在面板(352)处于其倒置取向时(如图10K的示例所示)，或者在面板(352)处于其竖直取向时(例如，如图10G的示例)，可以实现这样的分割过程。
图11A-11G示出了导致在没有保形屏蔽的情况下形成双侧封装的各种示例状态。参考图11A，制造状态1105可以包含具有多个要被分割的单元的面板352。例如，分割可以在由虚线360描绘的边界处发生，从而产生分割的单个单元。面板352被示出为包含基板面板354，在该基板面板354上形成上部(统称为356)。这样的上部面板中的每个单元可以包含本文中参考图3、4和5的任何组合描述的各种部件。这样的部件可以包含安装或实现在基板面板354上的各种组件和屏蔽结构。上部面板356还可以包含包覆模制层，该包覆模制层可以形成为用于若干单独单元的公共层。在图11A的示例中，导电特征378被示出为在基板面板354内实现。每个导电特征378可以跨越对应的边界360，使得当在边界360处发生分开时，基板的两个暴露的侧壁中的每一个包含已被切割的导电特征378的暴露部分。每个这样的切割导电特征电连接到对应基板内的接地平面(未示出)。
参考图11B，制造状态1110可以包含被倒置的图11A的面板352，使得其下侧面朝上。这样的倒置取向可以允许在单独单元仍附接在面板中时处理下侧。
参考图11C，制造状态1115可以包含下部组件104，该下部组件104被附接以用于基板354的下侧(其面朝上)上的每个单元。例如，下部组件104可以安、安装等到基板354的下侧。下部组件104可以直接附接到基板，或者可以附接到基板354上的其它组件(例如，一个或多个金属焊盘)。
参考图11D，制造状态1120可以包含在下部组件104上方实现覆盖成型105。在一个实施例中，在制造状态1120中包覆模制件105可以完全包封下部组件104。
参考图11E，制造状态1125可以包含在包覆模制件105中形成多个腔体1126(例如，孔、空隙、空间、间隙等)。腔体1126可以具有部分圆锥形状(例如，圆锥体的顶部和底部被去除的圆锥体形状)。如图11E所示，当从侧面(例如，侧视图)查看时，腔体1126可以具有梯形形状。本领域普通技术人员理解，腔体1126可具有各种大小和/或形状。例如，腔体1126可以是圆柱形、立方形、梯形棱柱形等。在一个实施例中，腔体1126可以使用激光(例如，激光钻)形成。例如，可以使用激光来燃烧和/或熔化包覆模制件105的部分以形成腔体1126。本领域普通技术人员理解，可以使用各种其它方法、过程和/或操作来形成腔体1126。
参考图11F，制造状态1130可以包含在腔体1126内形成多个焊球106(例如，贯通模制连接)。例如，焊料材料(例如，可以以某一温度熔化的导电材料)可以沉积到腔体1126中。在一个实施例中，焊球106的高度可以低于包覆模制件105的高度。在另一个实施例中，焊球的高度可以等于(或基本上等于)包覆模制件105的高度。在另一个实施例中，焊料的高度可以高于包覆模制件105的高度。如图11F所示，在包覆模制件105与焊球106的顶部之间可以存在间隙。例如，腔体1126的侧面的角度(例如，腔体1126的侧壁)可以导致包覆模制件105与焊球106的顶部之间的间隙。这可能是由于腔体1126的形状/大小和焊球106的形状/大小造成的。在其它实施例中，基于腔体1126的形状/大小和焊球106的形状/大小，包覆模制件105与焊球106的顶部之间的间隙可以更大、更小或者可以不存在。
参考图11G，制造状态1135可以包含被分割的单独单元，以产生多个未屏蔽的双侧封装1190，该多个未屏蔽的双侧封装1190基本上准备好用于保形屏蔽过程步骤，或者如果不需要屏蔽，该多个未屏蔽的双侧封装1190基本上准备好被安装到电路板。如上所述，每个双侧封装1190包含侧壁；并且示出每个侧壁包含切割导电特征378的暴露部分。在一些实施例中，在面板(352)处于其倒置取向时(如图11F的示例所示)，或者在面板(352)处于其竖直取向时(例如，如图11A的示例)，可以实现这样的分割过程。上面结合图2图示/讨论了焊球106以及(焊球106的)附加细节的特写图。
图11H-11M示出了导致在没有保形屏蔽的情况下形成双侧封装的各种示例状态。参考图11H，制造状态1155可以包含具有多个要被分割的单元的面板352。例如，分割可以在由虚线360描绘的边界处发生，从而产生分割的单个单元。面板352被示出为包含基板面板354，在该基板面板354上形成上部(统称为356)。这样的上部面板中的每个单元可以包含本文中参考图3、4和5的任何组合描述的各种部件。这样的部件可以包含安装或实现在基板面板354上的各种组件和屏蔽结构。上部面板356还可以包含包覆模制层，该包覆模制层可以形成为用于若干单独单元的公共层。在图11H的示例中，导电特征378被示出为在基板面板354内实现。每个导电特征378可以跨越对应的边界360，使得当在边界360处发生分开时，基板的两个暴露的侧壁中的每一个包含已被切割的导电特征378的暴露部分。每个这样的切割导电特征电连接到对应基板内的接地平面(未示出)。
参考图11I，制造状态1160可以包含被倒置的图11A的面板352，使得其下侧面朝上。这样的倒置取向可以允许在单独单元仍附接在面板中时处理下侧。
参考图11J，制造状态1165可以包含下部组件104，该下部组件104被附接以用于基板254的下侧(其面朝上)上的每个单元。制造状态1165还可以包含焊球106的阵列，该焊球106的阵列被形成以用于基板254的下侧(其面向上)上的每个单元。示出这样的步骤以产生要被分割的双侧单元的阵列。应当理解，在形成焊球106的阵列之后，下部组件104可以被附接以用于每个单元(在下侧上)，反之亦然。还应当理解，下部组件(用于下侧上的每个单元)和焊球106的阵列可以基本上同时附接、实现和/或形成。
参见图11K，制造状态1170可以包含在下部组件104和焊球106上方实现包覆模制件105。在一个实施例中，在制造状态1120中包覆模制件105可以完全包封下部组件104。在另一实施例中，包覆模制件105可以完全包封焊球106。例如，包覆模制件105的高度可以高于焊球106的高度。在另一实施例中，包覆模制件105的高度可以等于(或基本上等于)焊球的高度。
参考图11L，制造状态1125可以包含在焊球106周围(例如，在贯通模制连接周围)的区域中去除包覆模制件105的部分。例如，可以去除圆形区域(以焊球106为中心)中的包覆模制件105的部分(例如，可以去除以焊球106为中心的包覆模制件105的圆形部分)。如图11L所示，在包覆模制件105与焊球106的顶部之间可以存在间隙。本领域普通技术人员理解，被去除的包覆模制件105的部分可以具有各种大小和/或形状。例如，可以去除以焊球106为中心的包覆模制件的正方形部分。在一个实施例中，可以使用激光(例如，激光钻)来去除包覆模制件105的部分。例如，可以使用激光来燃烧和/或熔化在焊球106周围的区域中的包覆模制件105的部分。本领域普通技术人员理解，可以使用各种其它方法、过程和/或操作来去除包覆模制件105的部分。如图11L所示，在包覆模制件105与焊球106的顶部之间可以存在间隙。在其它实施例中，包覆模制件105与焊球106的顶部之间的间隙可以更大、更小，或者可以不存在。
参考图11M，制造状态1135可以包含被分割的单独单元，以产生多个未屏蔽的双侧封装1195，该多个未屏蔽的双侧封装1195基本上准备好用于保形屏蔽过程步骤，或者如果不需要屏蔽，该多个未屏蔽的双侧封装1195基本上准备好被安装到电路板。如上所述，每个双侧封装1195包含侧壁；并且示出每个侧壁包含切割导电特征378的暴露部分。在一些实施例中，在面板(352)处于其倒置取向时(如图11L的示例所示)，或者在面板(352)处于其竖直取向时(例如，如图11H的示例)，可以实现这样的分割过程。上面结合图2图示/讨论了焊球106的特写图以及(焊球106的)附加细节。
图12A-12F示出了导致在没有保形屏蔽的情况下形成双侧封装的各种示例状态。参考图12A，制造状态1205可以包含具有多个要被分割的单元的面板352。例如，分割可以在由虚线360描绘的边界处发生，从而产生分割的单个单元。面板352被示出为包含基板面板354，在该基板面板354上形成上部(统称为356)。这样的上部面板中的每个单元可以包含本文中参考图4、5和5的任何组合描述的各种部件。这样的部件可以包含安装或实现在基板面板354上的各种组件和屏蔽结构。上部面板356还可以包含包覆模制层，该包覆模制层可以形成为用于若干单独单元的公共层。在图12A的示例中，导电特征378被示出为在基板面板354内实现。每个导电特征378可以跨越对应的边界360，使得当在边界360处发生分开时，基板的两个暴露的侧壁中的每一个包含已被切割的导电特征378的暴露部分。每个这样的切割导电特征电连接到对应基板内的接地平面(未示出)。
参考图12B，制造状态1210可以包含被倒置的图12A的面板352，使得其下侧面朝上。这样的倒置取向可以允许在单独单元仍附接在面板中时处理下侧。
参考图12C，制造状态1265可以包含下部组件104，该下部组件104被附接以用于基板254的下侧(其面朝上)上的每个单元。制造状态1265还可以包含焊球106的阵列，该焊球106的阵列被形成以用于基板254的下侧(其面向上)上的每个单元。示出这样的步骤以产生要被分割的双侧单元的阵列。应当理解，在形成焊球106的阵列之后，下部组件104可以被附接以用于每个单元(在下侧上)，反之亦然。还应当理解，下部组件(用于下侧上的每个单元)和焊球106的阵列可以基本上同时附接、实现和/或形成。
参见图12D，制造状态1270可以包含在下部组件104和焊球106上方实现包覆模制件105。在一个实施例中，在制造状态1220中包覆模制件105可以完全包封下部组件104。包覆模制件105还可以基本上包封焊球106。例如，如焊球106的特写图所示，包覆模制件105的高度可以短于焊球106的高度，但是大部分焊球106可以由包覆模制件105包封。在一个实施例中，在包覆模制件105被实现在下部组件104和焊球106上方之后，可以在焊球106的顶部上沉积包覆模制材料的层117(例如，膜、涂层、薄板等)。
参考图12E，制造状态1225可以包含从焊球106的顶部去除层117(例如，包覆模制材料的膜)。例如，可以使用激光来从焊球106的顶部燃烧和/或熔化层117。本领域普通技术人员理解，可以使用各种其它方法、过程和/或操作来去除层117。如图12E所示，在去除层117之后，在包覆模制件105与焊球106的顶部之间可能存在间隙。在其它实施例中，包覆模制件105与焊球106的顶部之间的间隙可以更大、更小，或者可以不存在。
参考图12F，制造状态1230可以包含被分割的单独单元，以产生多个未屏蔽的双侧封装1290，该多个未屏蔽的双侧封装1290基本上准备好用于保形屏蔽过程步骤，或者如果不需要屏蔽，该多个未屏蔽的双侧封装1290基本上准备好被安装到电路板。如上所述，每个双侧封装1290包含侧壁；并且示出每个侧壁包含切割导电特征378的暴露部分。在一些实施例中，在面板(352)处于其倒置取向时(如图12E的示例所示)，或者在面板(352)处于其竖直取向时(例如，如图12A的示例)，可以实现这样的分割过程。上面结合图2图示/讨论了焊球106以及(焊球106的)附加细节的特写图。
图13A-13C示出了导致在没有保形屏蔽的情况下形成双侧封装的各种示例状态。参考图13A，制造状态1305可以包含面板352，该面板352具有在基板面板354上实现的焊球106、组件104和包覆模制件105，如上所述。如上所述，可以在基板面板354上形成上部(统称为356)。例如，面板352可以由图11F中所示的制造状态1130、图11L中所示的制造状态1175和/或图12E中所示的制造状态12E产生。在图13A的示例中，导电特征378被示出为在基板面板354内实现。每个导电特征378可以跨越对应的边界360，使得当在边界360处发生分开时，基板的两个暴露的侧壁中的每一个包含已被切割的导电特征378的暴露部分。每个这样的切割导电特征电连接到对应基板内的接地平面(未示出)。
参考图13B，制造状态1310可以包含在焊球106的顶部上形成、沉积、实现等导电材料118。例如，可以在焊球106的顶部上形成附加的焊球。在另一个示例中，可以在焊球106的顶部上丝网印刷焊料材料。可以使用附加导电材料来将双侧封装附接到表面(例如，附接到电路板)。附加导电材料还可以在双侧封装的组件/电路之间和/或其它组件/电路之间(例如，位于电路板上的组件/电路之间)提供电连接和/或导热性。
参考图13C，制造状态1315可以包含被分割的单独单元，以产生多个未屏蔽的双侧封装1390，该多个未屏蔽的双侧封装1390基本上准备好用于保形屏蔽过程步骤，或者如果不需要屏蔽，该多个未屏蔽的双侧封装1390基本上准备好被安装到电路板。如上所述，每个双侧封装1390包含侧壁；并且示出每个侧壁包含切割导电特征378的暴露部分。在一些实施例中，在面板(352)处于其倒置取向时(如图13A的示例所示)，或者在面板(352)处于其竖直取向时，可以实现这样的分割过程。上面结合图2图示/讨论了焊球106以及(焊球106的)附加细节的特写图。
与保形涂层有关的实例
图14A-14D示出了可以实现以处理单独单元——诸如图10D的未屏蔽的双侧封装370以及框架载体300——的过程的各种状态。参考图14A，制造状态380可以包含多个未屏蔽的双侧封装370，该多个未屏蔽的双侧封装370被放置(箭头382)在粘合层320的上方。粘合层320的示例可以包含胶水层、浆糊层、环氧/环氧树脂层等。可以在框架载体300的表面321(例如，框架载体300的上表面)的上方沉积粘合层320。上面结合图2图示/讨论了焊球106以及(焊球106的)附加细节的特写图。
参考图14B，制造状态383可以包含未屏蔽的双侧封装370被放置为使得焊球106和/或在封装基板的下侧上的包覆模制件(例如，图2中所示的包覆模制件105)的表面接合(例如，接触)表面321。如图14B所示，焊球106可以接合粘合层320的表面。在双侧封装370的下表面与表面321之间的这样的接合表示为388。同样如图14B所示，封装基板的下侧上的包覆模制件105可以接合粘合层320(例如，可以接触粘合层320)。在封装基板的下侧上的包覆模制件105与粘合层320之间的这样的接合表示为386。
一旦以这样的方式布置单独未屏蔽的双侧封装370，可以以如同单元是面板格式的方式进行一些或全部后续步骤。有利的是，这样的步骤可以包含在每个未屏蔽的双侧封装370的上表面和侧壁(390)上形成保形屏蔽层。更具体地，并且如本文所述，未屏蔽的双侧封装370相对于板304的位置允许侧壁390通过诸如溅射沉积的技术基本上完全暴露以用于金属沉积。如图14B中进一步所示，未屏蔽的双侧封装370可以被布置为使得放置在其中的未屏蔽的双侧封装370充分间隔开，以促进在侧壁390上有效地溅射沉积金属。
图14C示出了制造状态384，其中已经形成保形导电层385。示出这样的保形导电层385覆盖每个双侧封装的上表面和侧壁(390)。进一步示出保形导电层385的侧壁部分与导电特征378电接触(其又连接到接地平面(未示出))，从而形成用于双侧封装的RF屏蔽。
图14D示出了制造状态386，其中屏蔽的双侧封装100从框架载体300去除(箭头387)。因此，可以看出，所得到的具有保形屏蔽的双侧封装100可以通过不同的过程获得。例如，如参考图14D描述的具有保形屏蔽的双侧封装100类似于图14D的双侧封装100(具有保形屏蔽)。因此，应当理解，可以实现过程步骤的其它变化。
在一个实施例中，当去除屏蔽的双侧封装100(图中未示出)时，粘合层320的部分可以保持附接(例如，可以粘贴)到屏蔽的双侧封装100。保持附接到屏蔽的双侧封装100的粘合层320的部分可以在稍后的过程中去除。例如，保持附接到屏蔽的双侧封装100的粘合层320的部分可以在清洁过程期间去除。
与双侧封装有关的产品的示例
如本文所述，双侧封装的屏蔽封装和下部组件可以包含组件的不同组合。图15示出了在一些实施例中，双侧封装100可以包含屏蔽封装102，该屏蔽封装102具有安装在封装基板402上的一个或多个表面安装技术(SMT)装置400。如图15中进一步所示，一个或多个半导体裸芯104可以安装在封装基板402下方。如本文所述，这样的一个或多个裸芯可以安装在一般由焊球106的阵列限定的区域内。
如本文进一步描述的，可以在封装基板402上形成包覆模制件404，以便基本上包封(一个或多个)SMT装置404，并且促进屏蔽功能。应当理解，屏蔽封装102可以包含如本文所述的一个或多个屏蔽特征。包覆模制件105可以形成和/或实现在由焊球106(例如，由贯通模制连接的集合——诸如BGA——形成)形成的下侧体积(半导体裸芯104位于其中)中。在一个实施例中，包覆模制件105可以包封半导体裸芯104的至少一部分。例如，包覆模制件105可以完全或部分地包封半导体裸芯104。在另一个实施例中，包覆模制件105可以包封焊球106(例如，贯通模制连接)的至少一部分。例如，包覆模制件105可以完全或部分地包封焊球106。如上所述，包覆模制件105和/或焊球106(例如，焊球106的暴露部分)可以形成平面栅格阵列(LGA)类型/样式封装。上面结合图2图示/讨论了焊球106以及(焊球106的)附加细节的特写图。
图16示出了双侧封装100，该双侧封装100可以是图15的双侧封装的更具体的示例。在图16的示例中，(一个或多个)SMT装置可以是由包覆模制件404包封的一个或多个滤波器和/或基于滤波器的装置400。此外，安装在封装基板402下方的半导体裸芯104可以是具有(一个或多个)RF放大器和/或(一个或多个)开关的裸芯。因此，这样的双侧封装可以实现为被配置成促进RF信号的发送和/或接收的不同模块。例如，双侧封装100可以实现为功率放大器(PA)模块、低噪声放大器(LNA)模块、前端模块(FEM)、开关模块等。包覆模制件105可以形成和/或实现在由焊球106(例如，由贯通模制连接的集合——诸如BGA——形成)形成的下侧体积(半导体裸芯104位于其中)中。在一个实施例中，包覆模制件105可以包封半导体裸芯104的至少一部分。例如，包覆模制件105可以完全或部分地包封半导体裸芯104。在另一个实施例中，包覆模制件105可以包封焊球106(例如，贯通模制连接)的至少一部分。例如，包覆模制件105可以完全或部分地包封焊球106。如上所述，包覆模制件105和/或焊球106(例如，焊球106的暴露部分)可以形成平面栅格阵列(LGA)类型/样式封装。上面结合图2图示/讨论了焊球106以及(焊球106的)附加细节的特写图。
图17示出了双侧封装100，该双侧封装100可以是图16的双侧封装的更具体的示例。在图17的示例中，安装在封装基板402下方的半导体裸芯104可以是具有一个或多个LNA和一个或多个开关的裸芯。在一些实施例中，这样的双侧封装可以实现为具有LNA相关功能的模块——例如，包含LNA模块。包覆模制件105可以形成和/或实现在由焊球106(例如，由贯通模制连接的集合——诸如BGA——形成)形成的下侧体积(半导体裸芯104位于其中)中。在一个实施例中，包覆模制件105可以包封半导体裸芯104的至少一部分。例如，包覆模制件105可以完全或部分地包封半导体裸芯104。在另一个实施例中，包覆模制件105可以包封焊球106(例如，贯通模制连接)的至少一部分。例如，包覆模制件105可以完全或部分地包封焊球106。如上所述，包覆模制件105和/或焊球106(例如，焊球106的暴露部分)可以形成平面栅格阵列(LGA)类型/样式封装。上面结合图2图示/讨论了焊球106以及(焊球106的)附加细节的特写图。
图18A示出了根据一些实施例的双侧封装1805的下侧的俯视透视图。在一个实施例中，双侧封装1805可以由图9A-9L和10A-10L中所示的制造/制造过程产生。如上所述，双侧封装包含基板，在该基板上形成上部(统称为356)。如上所述，可以在上部356的表面上实现焊球106和包覆模制件105。可以在区域1806周围布置焊球106。组件(例如，上面讨论的组件104)可以位于区域1806中的包覆模制件105的下方。焊球106可以被布置为使得焊球106在区域1806周围形成矩形周边。例如，第一组焊球可以在区域1806周围形成矩形周边(例如，焊球106的内矩形周边)。第二组焊球106可以在第一组焊球106周围形成矩形周边(例如，焊球106的外矩形周边)。
如图18A所示，穿过包覆模制件105暴露焊球106。例如，如上所述，当在制造/制造过程/状态期间去除包覆模制件105的部分时，可以去除焊球106的部分。在去除包覆模制件105的部分之后，可以看到焊球106的剩余部分的顶部。
图18B示出了根据一些实施例的双侧封装1810的下侧的俯视透视图。在一个实施例中，双侧封装1810可以由图11A-11M和12A-12F中所示的制造/制造过程产生。如上所述，双侧封装包含基板，在该基板上形成上部(统称为356)。如上所述，可以在上部356的表面上实现焊球106和包覆模制件105。可以在区域1811周围布置焊球106。组件(例如，上面讨论的组件104)可以位于区域1811中的包覆模制件105的下方。焊球106可以被布置为使得焊球106在区域1811周围形成矩形周边。例如，第一组焊球可以在区域1811周围形成矩形周边(例如，焊球106的内矩形周边)。第二组焊球106可以在第一组焊球106周围形成矩形周边(例如，焊球106的外矩形周边)。
如图18A所示，穿过包覆模制件105暴露焊球106。同样如图所示，如上所述，已经去除了在每个焊球106周围的区域中(例如，在每个焊球106周围的圆形区域中)的包覆模制件105的部分。如上所述，在每个焊球106周围的区域中去除包覆模制件105的部分可以创建间隙(例如，每个焊球106与包覆模制件105之间的环面/圆环形状间隙)。
图18C示出了根据一些实施例的双侧封装1815的下侧的一部分的仰视特写透视图。在一个实施例中，双侧封装1810可以由图13A-13C中所示的制造/制造过程产生。如上所述，双侧封装包含基板，在该基板上形成上部(统称为356)。如上所述，可以在上部356的表面上实现焊球和包覆模制件105。如上面结合图13A-13C所讨论的，可以在焊球的顶部上形成、实现、沉积等附加导电材料118。附加导电材料118可以产生在包覆模制件105的表面上方突出的圆顶形状。例如，导电材料118的高度可以大于包覆模制件105的高度。
尽管本文描述的示例、实施例、实现方式和/或配置可以图示组件(例如，图1中图示的组件104)被放置在模块的表面的中间并且可以图示贯通模制连接(例如，接触特征、焊球、支柱等)被放置在该组件周围，但是本领域普通技术人员理解，贯穿模具连接和/或组件的位置、大小、放置/安置和/或数目可以变化。例如，组件可以不位于模块的表面的中间，并且可以位于沿着模块的表面的外边缘(例如，左边缘)。在另一个示例中，贯通模制连接(例如，焊球、支柱、接触特征等)可以位于模块表面的中间(例如，可以位于在图6B中组件104位于的位置)。
图19和20示出了如何在无线装置中实现图中所示的双侧封装100的示例。图19示出了在一些实施例中，具有如本文所述的一个或多个特征的双侧封装可以实现为分集接收(RX)模块100。这样的模块可以相对靠近分集天线420实现，以便最小化或减少信号路径422中的损耗和/或噪声。
分集RX模块100可以被配置成使得开关410和412以及LNA414在半导体裸芯(描绘为104)中实现，该半导体裸芯安装在封装基板下方。滤波器400可以安装在如本文所述的这样的封装基板上。
如图19中进一步所示，由分集RX模块100处理的RX信号可以通过信号路径424路由到收发器。在信号路径424相对较长且有损耗的无线应用中，分集RX模块100靠近天线420的前述实现方式可以提供许多期望的特征。
图20示出了在一些实施例中，具有如本文所述的一个或多个特征的双侧封装可以在其它类型的LNA应用中实现。例如，在图20的示例无线装置500中，LNA或LNA相关模块100可以实现为如本文所述的双侧封装，并且这样的模块可以与主天线524一起使用。
图20的实例LNA模块100可以包含例如一个或多个LNA104、偏压/逻辑电路432和频带选择开关430。这些电路中的一些或全部可以在半导体裸芯中实现，该半导体裸芯安装在LNA模块100的封装基板下方。在这样的LNA模块中，一些或全部双工器400可以安装在封装基板上，以便形成具有如本文所述的一个或多个特征的双侧封装。
图20进一步描绘与示例性无线装置500相关联的各种特征。尽管未在图20中具体示出，但是图19的分集RX模块100可以包含在无线装置500中，该无线装置500具有LNA模块100或者代替LNA模块100具有其任何组合。还将理解，具有如本文所述的一个或多个特征的双侧封装可以在无线装置500中实现为非LNA模块。
在示例无线装置500中，具有多个PA的功率放大器(PA)电路518可以向开关430(经由双工器400)提供放大的RF信号，并且开关430可以将放大的RF信号路由到天线524。PA电路518可以从收发器514接收未放大的RF信号，该收发器514可以以已知的方式配置和操作。
收发器514还可以被配置成处理接收到的信号。这样的接收到的信号可以从天线524通过双工器400路由到LNA104。偏置/逻辑电路432可以促进LNA104的各种操作。
收发器514被示出为与基带子系统510交互，该基带子系统510被配置成提供适合于用户的数据和/或语音信号与适合于收发器514的RF信号之间的转换。还示出收发器514被连接到功率管理组件506，该功率管理组件506被配置成管理用于无线装置500的操作的功率。这样的功率管理组件还可以控制基带子系统510的操作。
基带子系统510被示出为连接到用户接口502，以促进提供给用户和从用户接收的语音和/或数据的各种输入和输出。基带子系统510还可以被连接到存储器504，该存储器504被配置成储存数据和/或指令以促进无线装置的操作和/或为用户提供信息的储存。
若干其它无线装置配置可以利用本文描述的一个或多个特征。例如，无线装置确实不需要是多频带装置。在另一个示例中，无线装置可以包含诸如分集天线的附加天线，以及诸如Wi-Fi、蓝牙和GPS的附加连接特征。
一般性评论
除非上下文明确要求，否则在整个说明书和权利要求书中，词语“包括”、“包含”等应以包含性的含义而不是排他性或穷举性的含义来解释；换言之，以“包含但不限于”的含义来解释。如本文通常使用的，词语“耦接”指代两个或多个元件可以直接连接或通过一个或多个中间元件连接。
此外，当在本申请中使用时，词语“本文”、“以上”、“以下”和类似含义的词语应当指代本申请的整体而不是本申请的任何特定部分。在上下文允许的情况下，使用单数或复数的以上描述中的词语也可以分别包含复数或单数。词语“或”指代两个或多个项目的列表，该词语覆盖了该词语的全部以下解释：列表中的任何项目、列表中的全部项目以及列表中的项目的任何组合。
本发明的实施例的以上详细描述并不旨在是穷举性的或将本发明限制于以上公开的精确形式。尽管出于说明性目的在上面描述了本发明的具体实施例和示例，但是如相关领域的技术人员将认识到的，在本发明的范围内可以进行各种等同修改。例如，虽然以给定顺序呈现过程或块，但是替代实施例可以进行具有不同顺序的步骤的例程，或者可以采用具有不同顺序的块的系统，并且可以删除、移动、添加、细分、组合和/或修改一些过程或块。这些过程或块中的每一个可以以各种不同的方式实现。而且，虽然有时将过程或块示出为串行进行，但是这些过程或块可以替代地并行进行，或者可以在不同时间进行。
本文提供的本发明的教导可以应用于其它系统，不一定是上述系统。可以组合上述各种实施例的元件和动作以提供进一步的实施例。
尽管已经描述了本公开的一些实施例，但是这些实施例仅作为示例来呈现，并且不旨在限制本公开的范围。实际上，本文描述的新颖的方法和系统可以以各种其它形式实施；此外，在不脱离本公开的精神的情况下，可以对本文描述的方法和系统的形式进行各种省略、替换和改变。所附权利要求及其等同物旨在覆盖落入本公开的范围和精神内的这些形式或修改。

Claims (91)

1.一种封装的射频装置，包括：
被配置成容纳一个或多个组件的封装基板，所述封装基板包含第一侧和第二侧；
在所述封装基板的第一侧上实现的屏蔽封装，所述屏蔽封装包含第一电路和第一包覆模制结构，所述屏蔽封装被配置成为所述第一电路的至少一部分提供射频屏蔽；
在所述封装基板的第二侧上实现的贯通模制连接的集合，所述贯通模制连接的集合在所述封装基板的第二侧上限定安装体积；
实现在所述安装体积内的组件；以及
第二包覆模制结构，其基本上包封一个或多个所述组件或所述贯通模制连接的集合。
2.根据权利要求1所述的射频装置，其中穿过所述第二包覆模制结构暴露所述贯通模制连接的集合的至少一部分。
3.根据权利要求1所述的射频装置，其中所述贯通模制连接的集合包含金属材料。
4.根据权利要求1所述的射频装置，其中所述贯通模制连接的集合包含支柱的集合，所述支柱的集合被配置成允许所述封装的射频装置安装在电路板上。
5.根据权利要求1所述的射频装置，其中当所述封装的射频装置定向以安装在电路板上时，所述封装基板的第一和第二侧分别对应于上侧和下侧。
6.根据权利要求1所述的射频装置，其中所述贯通模制连接的集合包含球栅阵列，所述球栅阵列被配置成允许所述封装的射频装置安装在电路板上。
7.根据权利要求6所述的射频装置，其中所述球栅阵列包含第一组焊球，所述第一组焊球被布置为部分地或完全围绕安装在所述封装基板的下侧上的所述组件。
8.根据权利要求7所述的射频装置，其中所述球栅阵列进一步包含第二组焊球，所述第二组焊球被布置为部分地或完全围绕所述第一组焊球。
9.根据权利要求8所述的射频装置，其中所述第一组焊球中的至少一些电连接到所述第一电路的输入和输出节点。
10.根据权利要求9所述的射频装置，其中所述第二组焊球中的每一个电连接到所述封装基板内的接地平面。
11.根据权利要求10所述的射频装置，其中所述第一组焊球在安装在所述封装基板的下侧上的所述组件周围形成矩形周边。
12.根据权利要求11所述的射频装置，其中所述第二组焊球在所述第一组焊球周围形成矩形周边。
13.根据权利要求1所述的射频装置，其中所述封装基板包含层压基板。
14.根据权利要求1所述的射频装置，其中所述封装基板包含陶瓷基板。
15.根据权利要求14所述的射频装置，其中所述陶瓷基板包含低温共烧陶瓷基板。
16.根据权利要求1所述的射频装置，其中所述第一包覆模制结构基本上包封所述第一电路。
17.根据权利要求16所述的射频装置，其中所述屏蔽封装进一步包含在所述第一包覆模制结构上实现的上部导电层，所述上部导电层电连接到所述封装基板内的接地平面。
18.根据权利要求17所述的射频装置，其中通过所述第一包覆模制结构内的一个或多个导体来实现在所述上部导电层与接地平面之间的所述电连接。
19.根据权利要求18所述的射频装置，其中所述一个或多个导体包含屏蔽导线键合，所述屏蔽导线键合相对于所述第一电路布置以为所述第一电路的至少一部分提供RF屏蔽功能。
20.根据权利要求18所述的射频装置，其中所述一个或多个导体包含安装在所述封装基板上的一个或多个表面安装技术装置，所述一个或多个表面安装技术装置相对于所述第一电路布置以为所述第一电路的至少一部分提供射频屏蔽功能。
21.根据权利要求17所述的射频装置，其中通过在所述第一包覆模制结构的一侧或多侧上实现的保形导电涂层来实现在所述上部导电层与接地平面之间的所述电连接。
22.根据权利要求21所述的射频装置，其中所述保形导电涂层延伸到所述封装基板的对应的一侧或多侧。
23.根据权利要求22所述的射频装置，其中所述封装基板包含一个或多个导电特征，每个导电特征都具有在所述封装基板的对应侧暴露的部分，以形成与所述保形导电涂层的电连接，每个导电特征进一步连接到所述基板封装内的所述接地平面。
24.根据权利要求23所述的射频装置，其中所述上部导电层是保形导电层。
25.根据权利要求24所述的射频装置，其中所述保形导电层基本上覆盖所述第一包覆模制结构的全部四个侧面和所述封装基板的全部四个侧面。
26.根据权利要求21所述的射频装置，其中在所述第一包覆模制结构的一侧或多侧上实现所述保形导电涂层。
27.根据权利要求24所述的射频装置，其中所述保形导电层基本上覆盖所述第一包覆模制结构的全部四个侧面。
28.根据权利要求1所述的射频装置，其中所述组件包含表面安装技术装置。
29.根据权利要求28所述的射频装置，其中所述表面安装技术装置包含无源装置或有源射频装置。
30.根据权利要求1所述的射频装置，其中所述组件包含裸芯。
31.根据权利要求30所述的射频装置，其中所述裸芯包含半导体裸芯。
32.根据权利要求31所述的射频装置，其中所述半导体裸芯被配置成促进由所述第一电路处理射频信号。
33.一种无线装置，包括：
被配置成容纳多个封装模块的电路板；以及
安装在所述电路板上的屏蔽的射频模块，所述射频模块包含被配置成容纳多个组件的封装基板，所述封装基板包含第一侧和第二侧，所述射频模块进一步包含在所述封装基板的第一侧上实现的屏蔽封装，所述屏蔽封装包含第一电路和第一包覆模制结构，所述屏蔽封装被配置成为所述第一电路的至少一部分提供射频屏蔽，所述射频模块进一步包含在所述封装基板的第二侧上实现的贯通模制连接的集合，所述贯通模制连接的集合在所述封装基板的第二侧上限定安装体积，所述射频模块进一步包含在所述安装体积内实现的组件以及第二包覆模制结构，所述第二包覆模制结构基本上包封一个或多个所述组件或所述贯通模制连接的集合。
34.一种用于制造封装的射频装置的方法，所述方法包括：
提供被配置成容纳多个组件的封装基板，所述封装基板包含第一侧和第二侧；
在所述封装基板的第一侧上形成屏蔽封装，所述屏蔽封装包含第一电路和第一包覆模制结构，所述屏蔽封装被配置成为所述第一电路的至少一部分提供射频屏蔽；
在所述封装基板的第二侧上安装组件；
在所述封装基板的第二侧上布置贯通模制连接的集合，使得所述贯通模制连接的集合相对于所述组件放置；
在所述组件和所述贯通模制连接的集合上方形成第二包覆模制结构；并且
去除所述第二包覆模制结构的一部分。
35.根据权利要求34所述的方法，其中去除所述第二包覆模制结构的一部分包含烧蚀所述第二包覆模制结构的一部分。
36.根据权利要求35所述的方法，其中烧蚀所述第二包覆模制结构的一部分穿过所述第二包覆模制结构暴露所述贯通模制连接的集合。
37.根据权利要求36所述的方法，其中去除所述第二包覆模制结构的一部分包含去除所述贯通模制连接的集合的部分。
38.根据权利要求34所述的方法，其中去除所述第二包覆模制结构的一部分包含从所述贯通模制连接的集合中去除包覆模制材料的膜。
39.根据权利要求34所述的方法，其中去除所述第二包覆模制结构的一部分包含在围绕所述贯通模制连接的集合的区域中去除包覆模制材料。
40.根据权利要求34所述的方法，其中所述第一包覆模制结构基本上包封所述第一电路。
41.根据权利要求34所述的方法，其中所述贯通模制连接的集合包含金属材料。
42.根据权利要求34所述的方法，其中所述贯通模制连接的集合被配置成允许所述封装的RF装置安装在电路板上。
43.根据权利要求34所述的方法，其中布置所述贯通模制连接的集合包含将第一组贯通模制连接布置为部分地或完全围绕安装在所述封装基板的下侧上的所述组件。
44.根据权利要求43所述的方法，其中布置所述贯通模制连接的集合进一步包含将第二组贯通模制连接布置为部分地或完全围绕所述第一组贯通模制连接。
45.根据权利要求44所述的方法，进一步包含将所述第一组贯通模制连接中的至少一些电连接到所述第一电路的输入和输出节点。
46.根据权利要求45所述的方法，进一步包含将所述第二组贯通模制连接中的至少一些电连接到所述封装基板内的接地平面。
47.根据权利要求34所述的方法，其中所述封装基板包含层压基板。
48.根据权利要求34所述的方法，其中所述封装基板包含陶瓷基板。
49.根据权利要求48所述的方法，其中所述陶瓷基板包含低温共烧陶瓷基板。
50.一种用于制造封装的射频装置的方法，所述方法包括：
向封装基板面板提供单元的阵列，所述封装基板面板包含第一侧和第二侧；
在所述封装基板面板的第一侧上形成封装以产生封装的面板，并且使得每个单元包含第一电路和第一包覆模制结构；
在所述封装基板的第二侧上进行至少一个处理操作以产生双侧面板，所述封装基板的第二侧包含第二组件和第二包覆模制结构；
分割所述双侧面板以产生多个单独双侧封装；并且
为布置在框架中的所述单独双侧封装中的每一个形成保形屏蔽层，使得保形屏蔽层覆盖所述单独双侧封装的上表面和至少一个侧壁。
51.根据权利要求50所述的方法，其中在所述第二侧上的所述至少一个处理操作包含在所述封装基板的第二侧上为每个单元安装组件。
52.根据权利要求51所述的方法，其中在所述第二侧上的所述至少一个处理操作进一步包含相对于在所述封装基板的第二侧上的所述组件为每个单元布置贯通模制连接的集合。
53.根据权利要求52所述的方法，其中在所述第二侧上的所述至少一个处理操作进一步包含在所述组件和所述贯通模制连接的集合上方形成所述第二包覆模制结构。
54.根据权利要求53所述的方法，其中在所述第二侧上的所述至少一个处理操作进一步包含去除所述第二包覆模制结构的一部分。
55.根据权利要求54所述的方法，其中去除所述第二包覆模制结构的一部分包含烧蚀所述第二包覆模制结构的一部分。
56.根据权利要求55所述的方法，其中烧蚀所述第二包覆模制结构的一部分穿过所述第二包覆模制结构暴露所述贯通模制连接的集合。
57.根据权利要求56所述的方法，其中去除所述第二包覆模制结构的一部分包含去除所述贯通模制连接的集合的部分。
58.根据权利要求54所述的方法，其中去除所述第二包覆模制结构的一部分包含从所述贯通模制连接的集合中去除包覆模制材料的膜。
59.根据权利要求54所述的方法，其中去除所述第二包覆模制结构的一部分包含在围绕所述贯通模制连接的集合的区域中去除包覆模制材料。
60.根据权利要求52所述的方法，其中所述贯通模制连接的集合包含球栅阵列。
61.根据权利要求50所述的方法，其中所述保形屏蔽层基本上覆盖所述单独双侧封装的全部侧壁。
62.根据权利要求50所述的方法，其中所述单独双侧封装中的每一个由胶带保持在所述框架上。
63.根据权利要求50所述的方法，其中形成所述保形屏蔽层包含溅射沉积过程。
64.根据权利要求50所述的方法，其中所述框架具有被配置成以矩形阵列保持所述单独双侧封装的矩形形状。
65.根据权利要求63所述的方法，其中所述框架具有适合于所述溅射沉积过程的晶片状格式。
66.根据权利要求65所述的方法，其中所述单独双侧封装被布置在所述晶片状框架上的所选择的环区域中。
67.一种用于制造封装的射频装置的方法，所述方法包括：
提供被配置成容纳多个组件的封装基板，所述封装基板包含第一侧和第二侧；
在所述封装基板的第一侧上形成的屏蔽封装，所述屏蔽封装包含第一电路和第一包覆模制结构，所述屏蔽封装被配置成为所述第一电路的至少一部分提供射频屏蔽；
在所述封装基板的第二侧上安装组件；
在所述组件上方形成第二包覆模制结构；
在所述第二包覆模制结构中形成腔体的集合，所述腔体的集合相对于所述组件放置；并且
在所述第二包覆模制结构中的所述腔体的集合中形成贯通模制连接的集合。
68.根据权利要求67所述的方法，其中所述屏蔽封装包含第二包覆模制结构，所述第二包覆模制结构基本上包封所述第一电路。
69.根据权利要求67所述的方法，其中所述贯通模制连接的集合包含金属材料。
70.根据权利要求67所述的方法，其中所述贯通模制连接的集合被配置成允许所述封装的射频装置安装在电路板上。
71.根据权利要求67所述的方法，其中形成所述腔体的集合包含形成第一组腔体通孔，以部分地或完全围绕安装在所述封装基板的下侧上的所述组件。
72.根据权利要求71所述的方法，其中形成所述腔体的集合进一步包含形成第二组腔体以部分地或完全围绕所述第一组腔体。
73.根据权利要求72所述的方法，进一步包含将所述贯通模制连接的集合中的至少一些电连接到所述第一电路的输入和输出节点。
74.根据权利要求73所述的方法，进一步包含将所述贯通模制连接的集合中的至少一些电连接到所述封装基板内的接地平面。
75.根据权利要求67所述的方法，其中所述封装基板包含层压基板。
76.根据权利要求67所述的方法，其中所述封装基板包含陶瓷基板。
77.根据权利要求76所述的方法，其中所述陶瓷基板包含低温共烧陶瓷基板。
78.根据权利要求67所述的方法，进一步包含在所述贯通模制连接的集合上形成附加导电材料。
79.一种用于制造封装的射频装置的方法，所述方法包括：
向封装基板面板提供单元的阵列，所述封装基板面板包含第一侧和第二侧；
在所述封装基板面板的第一侧上形成封装以产生封装的面板，并且使得每个单元包含第一电路和第一包覆模制结构；
在所述封装基板的第二侧上进行至少一个处理操作以产生双侧面板，所述封装基板的第二侧包含第二组件和第二包覆模制结构；并且
分割所述双侧面板以产生多个单独双侧封装。
80.根据权利要求79所述的方法，进一步包含为布置在框架中的所述单独双侧封装中的每一个形成保形屏蔽层，使得保形屏蔽层覆盖所述单独双侧封装的上表面和至少一个侧壁。
81.根据权利要求80所述的方法，其中在所述第二侧上的所述至少一个处理操作包含在所述封装基板的第二侧上为每个单元安装组件。
82.根据权利要求81所述的方法，其中在所述第二侧上的所述至少一个处理操作进一步包含在所述组件上方形成第二包覆模制结构。
83.根据权利要求82所述的方法，其中在所述第二侧上的所述至少一个处理操作进一步包含在所述第二包覆模制结构中形成腔体的集合，所述腔体的集合相对于所述组件放置。
84.根据权利要求83所述的方法，其中在所述第二侧上的所述至少一个处理操作进一步包含在所述第二包覆模制结构中的所述腔体的集合中形成贯通模制连接的集合。
85.根据权利要求84所述的方法，其中所述贯通模制连接的集合包含球栅阵列。
86.根据权利要求80所述的方法，其中所述保形屏蔽层基本上覆盖所述单独双侧封装的全部侧壁。
87.根据权利要求80所述的方法，其中所述单独双侧封装中的每一个由胶带保持在所述框架上。
88.根据权利要求80所述的方法，其中形成所述保形屏蔽层包含溅射沉积过程。
89.根据权利要求80所述的方法，其中所述框架具有被配置成以矩形阵列保持所述单独双侧封装的矩形形状。
90.根据权利要求88所述的方法，其中所述框架具有适合于所述溅射沉积过程的晶片状格式。
91.根据权利要求90所述的方法，其中所述单独双侧封装被布置在所述晶片状框架上的所选择的环区域中。
CN201780074878.1A 2016-10-04 2017-10-03 具有包覆模制结构的双侧射频封装 Active CN110024115B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201662404015P 2016-10-04 2016-10-04
US201662404022P 2016-10-04 2016-10-04
US201662404029P 2016-10-04 2016-10-04
US62/404,015 2016-10-04
US62/404,022 2016-10-04
US62/404,029 2016-10-04
PCT/US2017/054953 WO2018067578A1 (en) 2016-10-04 2017-10-03 Dual-sided radio-frequency package with overmold structure

Publications (2)

Publication Number Publication Date
CN110024115A true CN110024115A (zh) 2019-07-16
CN110024115B CN110024115B (zh) 2024-02-02

Family

ID=61757239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780074878.1A Active CN110024115B (zh) 2016-10-04 2017-10-03 具有包覆模制结构的双侧射频封装

Country Status (4)

Country Link
US (5) US20180096951A1 (zh)
KR (2) KR20190067839A (zh)
CN (1) CN110024115B (zh)
WO (1) WO2018067578A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190067839A (ko) * 2016-10-04 2019-06-17 스카이워크스 솔루션즈, 인코포레이티드 오버몰드 구조를 갖는 양면 라디오-주파수 패키지
US10553542B2 (en) * 2017-01-12 2020-02-04 Amkor Technology, Inc. Semiconductor package with EMI shield and fabricating method thereof
US11233014B2 (en) * 2017-01-30 2022-01-25 Skyworks Solutions, Inc. Packaged module having a ball grid array with grounding shielding pins for electromagnetic isolation, method of manufacturing the same, and wireless device comprising the same
US20180226271A1 (en) * 2017-01-31 2018-08-09 Skyworks Solutions, Inc. Control of under-fill using a film during fabrication for a dual-sided ball grid array package
CN112970201B (zh) 2018-11-02 2022-08-23 株式会社村田制作所 高频模块、发送功率放大器以及通信装置
JP2021052379A (ja) * 2019-09-20 2021-04-01 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021093607A (ja) * 2019-12-09 2021-06-17 株式会社村田製作所 高周波モジュール及び通信装置
CN114868244A (zh) * 2019-12-27 2022-08-05 株式会社村田制作所 模块
JP2021132346A (ja) * 2020-02-21 2021-09-09 株式会社村田製作所 高周波モジュール及び通信装置
JP2021145288A (ja) 2020-03-13 2021-09-24 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021175053A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 高周波モジュールおよび通信装置
JP2021197569A (ja) * 2020-06-09 2021-12-27 株式会社村田製作所 高周波モジュールおよび通信装置
CN111613614B (zh) * 2020-06-29 2022-03-25 青岛歌尔智能传感器有限公司 系统级封装结构和电子设备
US11152707B1 (en) * 2020-07-02 2021-10-19 International Business Machines Corporation Fast radio frequency package
US11601065B1 (en) * 2021-08-30 2023-03-07 Texas Instruments Incorporated Power converter module
US20230115846A1 (en) * 2021-10-13 2023-04-13 Skyworks Solutions, Inc. Electronic Package and Method for Manufacturing an Electronic Package
US20240087999A1 (en) * 2022-09-12 2024-03-14 Skyworks Solutions, Inc. Packaging substrate having metal posts

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030162386A1 (en) * 2001-01-31 2003-08-28 Tsuyoshi Ogawa Semiconductor device and its manufacturing method
US20090194851A1 (en) * 2008-02-05 2009-08-06 Chi-Tsung Chiu Semiconductor device packages with electromagnetic interference shielding
TW201230284A (en) * 2010-12-02 2012-07-16 Samsung Electronics Co Ltd Stacked package structure, package-on-package device and method of manufacturing the same
CN103582946A (zh) * 2011-05-03 2014-02-12 泰塞拉公司 具有到封装表面的线键合的封装堆叠组件
CN104319239A (zh) * 2013-04-16 2015-01-28 天工方案公司 涉及利用表面贴装器件实施的共形覆膜的设备及方法
US20160035678A1 (en) * 2014-07-30 2016-02-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194250B1 (en) * 1998-09-14 2001-02-27 Motorola, Inc. Low-profile microelectronic package
US6856013B1 (en) * 1999-02-19 2005-02-15 Micron Technology, Inc. Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
US6415977B1 (en) 2000-08-30 2002-07-09 Micron Technology, Inc. Method and apparatus for marking and identifying a defective die site
US7372151B1 (en) * 2003-09-12 2008-05-13 Asat Ltd. Ball grid array package and process for manufacturing same
US7345361B2 (en) * 2003-12-04 2008-03-18 Intel Corporation Stackable integrated circuit packaging
US7656047B2 (en) * 2005-01-05 2010-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method
US7521297B2 (en) * 2006-03-17 2009-04-21 Stats Chippac Ltd. Multichip package system
TWI336502B (en) 2006-09-27 2011-01-21 Advanced Semiconductor Eng Semiconductor package and semiconductor device and the method of making the same
JP2008091638A (ja) 2006-10-02 2008-04-17 Nec Electronics Corp 電子装置およびその製造方法
CN101617400A (zh) 2007-01-31 2009-12-30 富士通微电子株式会社 半导体器件及其制造方法
EP2009692A1 (en) * 2007-06-29 2008-12-31 TDK Corporation Electronic module and fabrication method thereof
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8373264B2 (en) * 2008-07-31 2013-02-12 Skyworks Solutions, Inc. Semiconductor package with integrated interference shielding and method of manufacture thereof
JP5324191B2 (ja) * 2008-11-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US8067306B2 (en) 2010-02-26 2011-11-29 Stats Chippac Ltd. Integrated circuit packaging system with exposed conductor and method of manufacture thereof
US9299648B2 (en) * 2009-03-04 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with patterned substrate and method of manufacture thereof
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法
US7863100B2 (en) * 2009-03-20 2011-01-04 Stats Chippac Ltd. Integrated circuit packaging system with layered packaging and method of manufacture thereof
CN105140136B (zh) * 2009-03-30 2018-02-13 高通股份有限公司 使用顶部后钝化技术和底部结构技术的集成电路芯片
US8222538B1 (en) * 2009-06-12 2012-07-17 Amkor Technology, Inc. Stackable via package and method
US9922955B2 (en) * 2010-03-04 2018-03-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming package-on-package structure electrically interconnected through TSV in WLCSP
US8299595B2 (en) 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US8378476B2 (en) 2010-03-25 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with stacking option and method of manufacture thereof
US9159708B2 (en) * 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
TW201214653A (en) * 2010-09-23 2012-04-01 Siliconware Precision Industries Co Ltd Package structure capable of discharging static electricity and preventing electromagnetic wave interference
US8557629B1 (en) 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
US8445990B2 (en) * 2010-12-10 2013-05-21 Stats Chippac, Ltd. Semiconductor device and method of forming an inductor within interconnect layer vertically separated from semiconductor die
US9064781B2 (en) * 2011-03-03 2015-06-23 Broadcom Corporation Package 3D interconnection and method of making same
US8508045B2 (en) * 2011-03-03 2013-08-13 Broadcom Corporation Package 3D interconnection and method of making same
US9679836B2 (en) 2011-11-16 2017-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods for forming the same
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
KR101332332B1 (ko) * 2011-12-27 2013-11-22 앰코 테크놀로지 코리아 주식회사 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법
US8823180B2 (en) * 2011-12-28 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package devices and methods of packaging semiconductor dies
KR20130084866A (ko) 2012-01-18 2013-07-26 삼성전자주식회사 양면이 몰딩된 반도체 패키지
US9837303B2 (en) 2012-03-23 2017-12-05 STATS ChipPAC Pte. Ltd. Semiconductor method and device of forming a fan-out device with PWB vertical interconnect units
US8810024B2 (en) * 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US9842798B2 (en) * 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US10049964B2 (en) * 2012-03-23 2018-08-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a fan-out PoP device with PWB vertical interconnect units
US20130249101A1 (en) * 2012-03-23 2013-09-26 Stats Chippac, Ltd. Semiconductor Method of Device of Forming a Fan-Out PoP Device with PWB Vertical Interconnect Units
KR20130123958A (ko) * 2012-05-04 2013-11-13 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
KR20140023112A (ko) * 2012-08-17 2014-02-26 삼성전자주식회사 반도체 패키지를 포함하는 전자 장치 및 그 제조 방법
US9355444B2 (en) 2012-09-28 2016-05-31 Skyworks Solutions, Inc. Systems and methods for processing packaged radio-frequency modules identified as being potentially defective
US9799592B2 (en) 2013-11-19 2017-10-24 Amkor Technology, Inc. Semicondutor device with through-silicon via-less deep wells
US9165876B2 (en) 2013-03-11 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and methods for forming the same
KR101994715B1 (ko) * 2013-06-24 2019-07-01 삼성전기주식회사 전자 소자 모듈 제조 방법
KR101983142B1 (ko) 2013-06-28 2019-08-28 삼성전기주식회사 반도체 패키지
US9941240B2 (en) * 2013-07-03 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor chip scale package and manufacturing method thereof
KR20150009826A (ko) * 2013-07-17 2015-01-27 삼성전자주식회사 소자 내장형 패키지 기판 및 이를 포함하는 반도체 패키지
US9564937B2 (en) 2013-11-05 2017-02-07 Skyworks Solutions, Inc. Devices and methods related to packaging of radio-frequency devices on ceramic substrates
KR102157551B1 (ko) * 2013-11-08 2020-09-18 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US9559064B2 (en) 2013-12-04 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in package-on-package structures
KR102186203B1 (ko) * 2014-01-23 2020-12-04 삼성전자주식회사 패키지 온 패키지 장치 및 이의 제조 방법
US9613933B2 (en) 2014-03-05 2017-04-04 Intel Corporation Package structure to enhance yield of TMI interconnections
KR102108608B1 (ko) 2014-07-11 2020-05-07 인텔 코포레이션 스케일링가능한 패키지 아키텍처 및 연관된 기법과 구성
US20160035593A1 (en) 2014-07-31 2016-02-04 Skyworks Solutions, Inc. Devices and methods related to support for packaging substrate panel having cavities
US20160099192A1 (en) * 2014-07-31 2016-04-07 Skyworks Solutions, Inc. Dual-sided radio-frequency package having ball grid array
US20160111375A1 (en) 2014-10-17 2016-04-21 Tango Systems, Inc. Temporary bonding of packages to carrier for depositing metal layer for shielding
KR102258101B1 (ko) 2014-12-05 2021-05-28 삼성전자주식회사 패키지 온 패키지와 이를 포함하는 모바일 컴퓨팅 장치
JP2016119331A (ja) 2014-12-18 2016-06-30 マイクロン テクノロジー， インク． 半導体装置及び半導体装置の製造方法
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US10109593B2 (en) * 2015-07-23 2018-10-23 Apple Inc. Self shielded system in package (SiP) modules
KR102412611B1 (ko) 2015-08-03 2022-06-23 삼성전자주식회사 인쇄회로기판(pcb)과 그 제조방법, 및 그 pcb를 이용한 반도체 패키지 제조방법
TWI720028B (zh) 2015-09-30 2021-03-01 美商西凱渥資訊處理科技公司 關於屏蔽模組之製造的裝置及方法
US10163871B2 (en) * 2015-10-02 2018-12-25 Qualcomm Incorporated Integrated device comprising embedded package on package (PoP) device
US9721903B2 (en) * 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
JP2017200183A (ja) 2016-04-29 2017-11-02 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 遮蔽されたダイバーシティ受信モジュール
US20170345862A1 (en) 2016-05-26 2017-11-30 Semiconductor Components Industries, Llc Semiconductor package with interposer
KR20190067839A (ko) 2016-10-04 2019-06-17 스카이워크스 솔루션즈, 인코포레이티드 오버몰드 구조를 갖는 양면 라디오-주파수 패키지
US10497656B2 (en) 2017-01-30 2019-12-03 Skyworks Solutions, Inc. Dual-sided module with land-grid array (LGA) footprint
US20180226271A1 (en) 2017-01-31 2018-08-09 Skyworks Solutions, Inc. Control of under-fill using a film during fabrication for a dual-sided ball grid array package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030162386A1 (en) * 2001-01-31 2003-08-28 Tsuyoshi Ogawa Semiconductor device and its manufacturing method
US20090194851A1 (en) * 2008-02-05 2009-08-06 Chi-Tsung Chiu Semiconductor device packages with electromagnetic interference shielding
TW201230284A (en) * 2010-12-02 2012-07-16 Samsung Electronics Co Ltd Stacked package structure, package-on-package device and method of manufacturing the same
CN103582946A (zh) * 2011-05-03 2014-02-12 泰塞拉公司 具有到封装表面的线键合的封装堆叠组件
CN104319239A (zh) * 2013-04-16 2015-01-28 天工方案公司 涉及利用表面贴装器件实施的共形覆膜的设备及方法
US20160035678A1 (en) * 2014-07-30 2016-02-04 Samsung Electro-Mechanics Co., Ltd. Semiconductor package and method of manufacturing the same

Also Published As

Publication number Publication date
KR20230132883A (ko) 2023-09-18
WO2018067578A1 (en) 2018-04-12
KR20190067839A (ko) 2019-06-17
US20180096950A1 (en) 2018-04-05
US20180096951A1 (en) 2018-04-05
US11127690B2 (en) 2021-09-21
US20220115331A1 (en) 2022-04-14
US20180096949A1 (en) 2018-04-05
US10607944B2 (en) 2020-03-31
US20200321287A1 (en) 2020-10-08
US11961805B2 (en) 2024-04-16
CN110024115B (zh) 2024-02-02

Similar Documents

Publication Publication Date Title
CN110024115A (zh) 具有包覆模制结构的双侧射频封装
KR102055337B1 (ko) 임베디드 PoP(package on package) 디바이스를 포함하는 통합된 디바이스
CN101826501B (zh) 高密度接点的无引脚集成电路元件及其制造方法
TWI440101B (zh) 用於屏蔽電磁干擾的積體電路封裝件系統
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
JP6676214B2 (ja) スイッチおよびフィルタを備えるパッケージ
CN107786183A (zh) 嵌入式rf滤波器封装结构及其制造方法
CN108701681B (zh) 屏蔽emi的集成电路封装和及其制造方法
US20180096967A1 (en) Electronic package structure and method for fabricating the same
TWI734422B (zh) 系統級封裝及系統級封裝的組裝方法
JPH02501873A (ja) 高密度電子パッケージ及びその製造方法
CN104241255B (zh) 电子组件模块及其制造方法
JP2007318076A (ja) Ｓｉｐモジュール
CN110663113A (zh) 经屏蔽的扇出型封装半导体装置及制造方法
US20150062854A1 (en) Electronic component module and method of manufacturing the same
CN109216335A (zh) 扇出型半导体封装模块
CN109727930A (zh) 扇出型半导体封装模块
CN105280601A (zh) 封装结构及封装基板结构
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
KR101573283B1 (ko) 전자파 차폐수단을 갖는 반도체 패키지 및 그 제조 방법
CN100472780C (zh) 电子零部件及其制造方法
US9728507B2 (en) Cap chip and reroute layer for stacked microelectronic module
CN105720021B (zh) 集成电路封装件及其制造方法
CN201655791U (zh) 高密度接点的无引脚集成电路元件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 40005201

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant