CN108701681B - 屏蔽emi的集成电路封装和及其制造方法 - Google Patents
屏蔽emi的集成电路封装和及其制造方法 Download PDFInfo
- Publication number
- CN108701681B CN108701681B CN201780008665.9A CN201780008665A CN108701681B CN 108701681 B CN108701681 B CN 108701681B CN 201780008665 A CN201780008665 A CN 201780008665A CN 108701681 B CN108701681 B CN 108701681B
- Authority
- CN
- China
- Prior art keywords
- conductive
- interposer
- shielding
- integrated circuit
- circuit module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 10
- 125000006850 spacer group Chemical group 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims description 64
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- 239000010949 copper Substances 0.000 claims description 12
- 239000007787 solid Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 238000005538 encapsulation Methods 0.000 claims description 7
- 238000013461 design Methods 0.000 claims description 6
- 238000007689 inspection Methods 0.000 claims description 6
- 230000007613 environmental effect Effects 0.000 claims description 3
- 238000012360 testing method Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 239000000758 substrate Substances 0.000 description 40
- 239000010410 layer Substances 0.000 description 19
- 239000002184 metal Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 17
- 229910000679 solder Inorganic materials 0.000 description 14
- 238000009713 electroplating Methods 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000013459 approach Methods 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 238000005553 drilling Methods 0.000 description 6
- 238000004806 packaging method and process Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 238000002679 ablation Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000000712 assembly Effects 0.000 description 3
- 238000000429 assembly Methods 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 238000009766 low-temperature sintering Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- -1 Polytetrafluoroethylene Polymers 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005672 electromagnetic field Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
公开了具有多个嵌入的电磁干扰(EMI)屏蔽的集成电路封装及其制造方法。集成电路封装包括使用预组装的电路模块和中介层。电路模块具有通过一系列连续的导电间隔件分开的多个间隔开的电部件部分，并且第一屏蔽装置包括所述间隔件、通孔和嵌入的导电平面。在一个示例中，中介层具有第二屏蔽装置，包括导电腔、导电隆起部、通孔、和导电图案。在另一示例中，中介层还包括用于形成第二屏蔽装置的导电带。第一屏蔽装置与第二屏蔽装置重叠以形成多个屏蔽EMI的包围结构以用于将间隔开的电部件部分保持在其中。
Description
相关申请的交叉引用：无
联邦资助研究：无
序列表：无
优先权声明
本申请要求于2016年2月15日递交的、标题为“在具有中介层和芯片载体的集成电路封装内形成法拉第笼的方法和电子组件中利用该方法生产和使用的、屏蔽EMI的集成电路中介层封装(Method of Faraday Cage Formed within an Integrated CircuitPackage with Interposer and Chip Carrier and EMI Shielded Integrated CircuitInterposer Packages Produced and Used in Electronic Assemblies Using ThisMethod)”的美国临时专利申请第62/295,480号的优先权，该申请通过引用全文并入本文。
技术领域
本发明实施例属于半导体封装领域，并且特别地，属于形成和嵌入于集成电路中介层和电路模块组件内的法拉第笼的领域。
背景技术
在数量渐增的静态和移动设备中使用的越来越小型化的系统级封装(SiP)设备存在对信号完整性的电磁干扰(EMI)问题，同时一些部件会辐射可能干扰其他电路元件的电磁能量。例如，封装数字处理器芯片的SiP设备产生可能干扰该SiP中的高灵敏度低噪声射频放大器的操作的电磁能量。这些高频辐射信号的性质以及电路模块基板和印刷线路板(PWB)上的部件越来越接近产生了在部件之间进行有效隔离并改善的EMI屏蔽的需求。
用于EMI屏蔽的常规方法为形成6面结构，确保完全包围部件并且建立法拉第笼。在涉及电路模块和电路板的所有情况中，电路模块基板或PWB中的接地平面或参考平面形成包围结构的一侧，同时结构的剩余部分可以利用各种技术形成。例如，在一种方法中，外壳组件被用作电路模块基板或PWB组件的覆盖层，由此提供EMI包围结构。外壳组件的内部上的各个腔在其内表面上被金属化并且利用导电弹性垫圈电耦合至电路模块基板或PWB，同时，垫圈界面处的必要接触力通过诸如夹子或螺钉的机械紧固件来实现。另外，更常用的方法使用预形成的导电屏蔽罩：具有或不具有可移除盖的金属板包围结构，所述包围结构直接附接至电路模块基板或PWB，使得所组装的SiP或PWB包含屏蔽。
目前绝大多数SiP和PWB上的部件和所有高性能系统都利用表面贴装技术(SMT)进行组装。这种工艺涉及将焊膏丝网印刷到裸板或基板上、将部件放置成与印刷的焊膏图案对齐、以及使填充板行进通过焊接回流炉。
当金属罩被用作屏蔽件时，它们通常将具有被冲压至顶部中的孔或穿孔的阵列，所述孔或穿孔允许在回流工艺期间更均匀的热分布。屏蔽罩通常由金属板冲压而成，并且被形成为单独的矩形盒。它们在与部件利用设置在部件层电路内的接地轨道(track)或参考轨道用于此目的的相同的焊接过程中机械附接且电附接至电路模块基板或PWB，并且通常在板穿过回流炉之前的最后一步时被放置于部件之上。
由于屏蔽罩在焊接回流工艺期间覆盖部件，这可能干扰实现良好形成和可靠焊接头所需的热剖面。在屏蔽罩被焊接就位的情况下，焊接头的检查变得不可能，并且如果必须检查，重新制造变得更为复杂且有问题。因此，屏蔽罩可以具有卡扣式盖，但是这经常增加屏蔽包围结构的尺寸和复杂度并且可能损害罩的屏蔽效果。
在紧凑、高密度设计中，并且特别在以RF等效频率下操作、被封装作为用于组装至母板上的部件的模块化组件中，预形成的金属罩变得不那么有吸引力了。部件更接近地被放置在一起，因此限定被屏蔽区域周边的接地轨道或参考轨道变得非常窄。这使得在需要若干个腔时使用多个单腔屏蔽罩是不实际的。
该方法的另一限制源自组装工艺。由于屏蔽罩通过焊膏的回流进行安装和固定，因此将它们安装在电路模块基板或电路板的两侧上变得不实际，这是因为在第一次通过中进行安装的屏蔽罩会在第二次通过中脱落，除非被胶合就位。在第一次通过中胶合罩会消除任何重新制造或检查的可能性，除非使用了可移除的盖类型，这增加了复杂性、成本，并且降低了包围结构的屏蔽能力。
在使用屏蔽罩中发现的又一限制在于，如果不可能位于屏蔽罩之下，则回流操作的助焊剂残留物和其他副产品的清洁就会成为问题。然而，同时，由于在以上讨论的回流工艺期间需要孔或可移除盖，屏蔽罩不能够提供密封的包围结构。
当可以利用对顶部和底部进行内层图案化与用于法拉第笼的壁的导电柱或通孔的结合而在电路模块基板或电路板内建立法拉第笼电磁屏蔽包围结构时，解决了这些问题中的一些，然而这种方法要求需要屏蔽的所有部件被放置于笼内，即嵌入电路模块基板或电路板内。因此，这种方法经常不可能、不可行、和/或太昂贵以至于无法在高密度设备的构造中使用。
发明内容
本发明实施例包括使用预组装的电路模块和中介层来为安装在单个封装内的电路模块基板的下侧或两侧上的部件提供多个屏蔽EMI的结构，以及用于形成这种半导体封装的方法，由此大幅降低构造受屏蔽组件所需的区域和容量两者。
在一个实施例中，半导体封装包括法拉第笼，该法拉第笼在预先测试的电路模块固定至中介层结构时形成，所述电路模块具有安装于其上且包含适当的接地平面或参考平面的部件，所述中介层结构包含为电路模块的下侧上的部件提供间隙的腔。所述腔的壁和底板涂覆有合适的导电复合材料(例如电镀铜)，并且腔和围绕在其上放置有电路模块的安装表面的周边的接触垫或导电路径之间的隆起部(ridges)与电路模块上的对应接触垫或导电路径形成接触，由此在电路模块中于腔壁和底板以及接地平面或参考平面之间建立等电位，以及建立封闭的法拉第笼。一个替代实施例利用多排通孔或多排导电柱提供侧向屏蔽，所述多排通孔或多排导电柱围绕中介层内的腔形成并且电连接至腔底板上的电路模块参考平面和屏蔽平面两者，所述通孔或柱具有适合于形成法拉第笼的间隔。在另一实施例中，中介层内的多排通孔与电路模块中的多排通孔匹配，所述电路模块中的多排通孔使载体表面上的接触垫或导电路径或带连接至载体接地平面或参考平面。载体通孔被放置为使得它们与中介层中的通孔同轴，由此最小化由通孔阵列形成的电磁场内的位错。由于电路模块能够在安装到中介层中之前进行组装以及功能测试，本发明还使得能够对所组装的模块的两侧进行简化的完全清洁和检查以及功能测试，并且消除对电路模块的至少一侧上的屏蔽罩的需要。在本发明另一实施例中，还能够为电路模块的至少一侧上的电路元件提供环境的或气密的密封环境。
附图说明
当结合附图阅读时，会更好地理解前述发明内容以及以下本发明的详细描述。出于说明本发明的目的，在图中示出了当前优选的实施例。然而，应理解的是，本发明并不限于所示出的精确布置和手段。参照附图：
图1A图示了根据本发明一个实施例的、具有中介层组件和电路模块组件的、屏蔽EMI的集成电路中介层封装的平面透视图。
图1B图示了根据本发明一个实施例的、具有图1A的中介层组件和电路模块组件的、屏蔽EMI的集成电路中介层封装的截面图。
图2图示了呈现根据本发明的中介层组件的另一实施例的、屏蔽EMI的集成电路中介层封装的局部截面图，中介层组件示出了腔构造、线路层、和可选的容纳环/支撑周边和盖的细节。
图3A图示了根据本发明的屏蔽EMI的集成电路中介层封装的平面图，所述封装具有腔阵列和利用导电带、垫和柱或通孔的多种方式的与腔相邻的侧向屏蔽。
图3B图示了根据本发明一个实施例的、图3A的集成电路中介层封装的局部截面图，中介层封装示出了利用导电带、垫、和柱或通孔来建立三维(3D)等电位结构。
图4图示了根据本发明实施例的制造屏蔽EMI的集成电路中介层封装的方法的流程图。
具体实施方式
描述了具有中介层和电路模块组件的屏蔽EMI的集成电路中介层封装以及用于形成这种半导体封装的方法。在以下描述中，陈述了许多具体细节、诸如封装架构和材料配置(regime)，以便提供对本发明实施例的透彻理解。对于本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践本发明实施例。在其他情况下，并未详细描述诸如通孔结构和集成电路设计布局的公知特征，以免不必要地使本发明实施例难以理解。而且，应理解的是，图中示出的各实施例是说明性表示，而且不一定按比例绘制。
虽然中介层封装是已知的，并且已经使用了许多年，但是其功能通常受限于电网的重新分配，使得可以在电子组件内的下一级基板上(例如在复杂高密度区域阵列电路模块封装和下部印刷线路板之间)实现更可靠和易于制造的安装图案。没有已知的中介层封装已经包含了包括法拉第笼腔的EMI屏蔽。
本发明优选实施例包括形成有一个或多个腔的中介层和堆叠在中介层顶部的电路模块。中介层使公知的玻璃增强环氧树脂或其他合适的介电材料与导电接地/参考和信号层及通孔或导电柱结合，所述通孔或导电柱可以利用对于印刷线路和集成电路封装基板工业而言常用的任何公知制造工艺形成。而且，通过利用顺序层压工艺，具有精确尺寸的一个或多个腔可以在第一层压步骤中形成，为所包围的部件提供良好受控的、调谐共振的电磁屏蔽环境。在设计中存在多个腔的情况下，为了包围电路模块上对应间隔开的电路元件，在中介层内的腔之间形成隆起部。利用镀铜或本领域中公知的其他方法使所述腔的内表面导电，由此形成连续的的电磁屏障。还可以采用利用围绕一个或多个腔周边间隔开的多行导电通孔或柱的替代方案，只要EMI屏蔽需求允许该方法即可。
功能电子子组件通过将部件安装在电路模块基底上形成，所述电路模块基底包括在合适的电介质中的多个导电功率层、接地/参考层和信号层，从而形成SiP设备，所述电介质通常是增强聚合物，诸如环氧树脂、双马来酰亚胺三嗪、聚四氟乙烯(PTFE)或包括无机基底(诸如氧化铝、玻璃、硅、和其他介电材料)的许多合适材料中任一种。对EMI敏感的部件可以被安装在SiP设备的下侧上，并且在多个电路功能块的情况下，可以将对EMI敏感的部件在形成SiP设备的电路模块上分成多个部分(例如，数字处理器在一个部分中，而射频低噪声放大器在另一部分中)。在电路模块的表面层上电路布局中围绕每个部分的周边形成导电间隔件。导电间隔件在电路模块结合至中介层时电耦合至中介层上的对应隆起部，并且电路模块内的通孔提供所述导电间隔件和电路模块内的连续的接地或参考平面之间的电连接，由此将电路模块下侧上的对应电路部分包围在由导电壁和腔的底板以及电路模块内接地/参考平面形成的6面等电位结构内。该结构围绕对应电路部分并且在中介层内形成法拉第笼。
电路模块设置有围绕周边并且在电路布局内图案化的接触垫或导电路径，使得焊接或其他导电连接在电路模块上的垫或路径和中介层上的相应端子之间形成。中介层内的印刷线路图案和通孔或导电柱将电信号从电路模块携带到形成于中介层底侧上的接触垫或导电路径，旨在用于连接至系统内互连的下一级，在所述系统内包括中介层和电路模块的屏蔽EMI的集成电路中介层封装形成一部分。
在本发明另一实施例中，中介层组件的热传导可以通过在中介层内提供热块(thermal slug)来增强，所述热块提供到下部基底上的热槽或热垫的低阻抗热路。
在又一实施例中，组装的电路模块通过在中介层的腔侧上形成容纳环并且填充由此以合适的环氧树脂、硅或其他适当材料形成的腔室而被包封，以确保顶侧部件和下部腔两者的环境密封或气密密封。
在又一实施例中，金属或塑料盖可以固定至容纳环或固定至没有容纳环的中介层。在需要时，电路模块还可以装配有顶侧屏蔽罩。封装和屏蔽的其他组合对于本领域技术人员来说可以变得显而易见，并且在本发明的范围内。
现在详细参照附图，其中在全文中，相似的附图标记指示相似的元件，示出了总体上在图1A和图1B中指示的组装中介层和电路模块组件的目前优选的实施例。屏蔽EMI的集成电路中介层封装100包括周边围绕有接触垫或导电路径103的电路模块102，并且各种部件104安装在电路模块102的顶表面、并且更具体地在需要EMI屏蔽的安装在下侧的电路部件106上，所述电路部件106容纳在中介层108中并且借助于回流焊膏112或导电黏合剂或为本领域技术人员公知且在本发明范围内的其他工业标准方法结合至在其周边周围的对应接触垫或导电路径110。需要EMI屏蔽的所述电路部件106优选定位在电路模块102的底侧114上，为此目的位于中介层108中形成的腔116内。隆起部117和所述腔116的内表面涂覆有导电层以形成第一三维(3D)等电位结构118。所述导电层可以通过沉积铜或其他合适的金属而形成，或可以根据在印刷线路和集成电路封装基板工业中公知的工艺和实践包括导电复合材料。第一3D等电位结构118连接至由中介层108的底侧上的外平面或导电图案122提供的接地或参考电位，使得外平面或导电图案122用于连接至系统内的等电位参考平面或接地平面的下一级。3D等电位结构118和外平面或导电图案122之间的所述互连可以通过中介层108内的通孔120或121的阵列形成。连续的导电间隔件124在电路模块102的底侧114上在电路模块的、围绕间隔开的电路部件106的周边的表面上的电路布局中形成。所述连续的导电间隔件124通过通孔126的阵列连接至位于电路模块102内的导电平面128以形成第二3D等电位结构。所述第一3D等电位结构118和第二3D等电位结构电耦合在一起以在屏蔽EMI的集成电路中介层封装100内形成法拉第笼或法拉第笼的阵列130。
在本发明另一实施例中，容纳环或支撑周边132可以固定至中介层108，提供用于包封电路模块102的腔室和/或金属或塑料盖在屏蔽EMI的集成电路中介层封装100上的安装。
参照图2中的屏蔽EMI的集成电路中介层封装，中介层基板214中的腔202的内部在腔底平面204和侧壁206上涂覆有导电层。根据印刷线路和封装基板工业中的公知工艺和实践，所述导电层可以包括沉积的铜或其他金属，或可以包括导电复合材料。所述导电层通过通孔212的阵列连接至由旨在连接至电子系统内的参考或接地电路的下一级的外平面或导电图案210提供的接地或参考电位，由此形成第一等电位参考结构。这些通孔可以通过几种公知工艺中的任一种形成，所述几种公知工艺包括机械钻孔、激光钻孔或等离子消融，然后在孔内电镀柱形或固体金属沉积物(例如铜)，或者这些通孔通过经由电镀合适的金属(例如铜)或沉积合适的导电复合材料(例如填充有银的环氧树脂)来形成固体柱。其他通孔形成方法和材料对于本领域技术人员来说可以变得显而易见，并且在本发明的范围内。
在一个优选实施例中，通孔形成方法和工艺在腔底平面204或者外平面或导电图案210中不留下开口的孔。
再次参照图2中的屏蔽EMI的集成电路中介层封装200，在本发明另一实施例中，出于最大化与导电图案210垂直的导电截面的目的，通孔或导电柱212由固体块或嵌体216替代，由此形成从腔底平面204至底部导电图案210的低阻抗热路，所述固体块或嵌体由合适的材料(例如铜)形成。
在中介层基板214内需要多个腔202的情况下，它们被隆起部208分开。出于在腔底平面204、侧壁206和上部电路模块间隔件124之间提供电连续的目的，利用公知的印刷线路或封装基板工艺在隆起部208上使导电带218与腔侧壁206连续地形成为电路元件。所述导电带218通过利用在印刷线路或封装基板工业中公知的任意方法形成的通孔209电连接至外平面或导电图案210。导电图案210旨在连接至系统内的等电位参考平面或接地平面的下一级。通孔220提供从中介层基板214内的接触垫或导电路径222至屏蔽EMI的集成电路中介层封装200的底部上的垫224的连接。所述垫224可以直接接合至下部基板，或可以设置有互连至下一级基板的焊球或其他适当的装置。
再次参照图2中的屏蔽EMI的集成电路中介层封装200，在本发明另一实施例中，容纳环或支撑周边226可以在中介层基板214上利用在印刷线路板或集成电路基板制造中公知的一系列工艺中的任一种(诸如利用低流量半固化片或黏合剂228的层压)形成。其他方法和材料对本领域技术人员来说可以变得显而易见，并且在本发明范围内。在本实施例中，所述容纳环或支撑周边226包括适当选择的介电材料，使得中介层基板214由于所述中介层基板214和容纳环或支撑周边226的热膨胀系数之间的不匹配而产生的最终变形被最小化。在另一实施例中，容纳环或支撑周边226充当用于在组装的屏蔽EMI的集成电路中介层封装200上安装金属或塑料盖230的支架。随后的处理(例如安装电路模块102以及包封和/或密封组装的屏蔽EMI的集成电路中介层封装200)可以与以上针对屏蔽EMI的集成电路中介层封装100描述的那些相同或相似。
参照图3A和3B，根据本发明的屏蔽EMI的集成电路中介层封装300的另一实施例在中介层基板304内形成多个电磁屏蔽腔302。所述腔302通过具有导电带308的隆起部306分开，所述导电带沿着隆起部的顶表面的长度延伸，所述导电带308利用公知的印刷线路或集成电路封装基板工艺被形成为电路元件。其他导电带310在中介层基板304的、腔302和所述中介层基板304的边缘之间的表面上形成，通过通孔316的阵列电连接至导电平面318，并由此与该导电平面318等电位。通孔316的阵列围绕腔302的周边沿着导电带308和310以适合于期望的电磁能屏蔽功能的间隔定位，通常以等于或小于所关注电路模块102的至少一个操作频率带或电磁能的1/10自由空间波长间隔开。通孔320的其他阵列提供导电平面318和外导电平面或导电图案322之间的电连接。所述外导电平面或导电图案322可以电连接至下部基板，旨在连接至电子系统内的参考或接地电路的下一级。
在又一实施例中，所述外导电平面或导电图案322可以被用作下部结构的参考或接地平面，由此形成根据本发明用于在上部或下部基板中形成的法拉第笼的等电位参考层。
在又一实施例中，沿着中介层基板304的表面周边且在其表面上形成的导电垫314提供端子，用于建立且延伸从共面导电平面318至在位于其上的电路模块上的另一导电平面的等电位连接，以形成包围等电位或屏蔽EMI的结构。沿着腔302的周边的导电垫314和通孔315围绕所述腔302的周边以适合于期望的电磁能屏蔽功能的间隔定位，通常以等于或小于所关注电路模块102的至少一个操作频率带或电磁能的1/10自由空间波长定位。所述腔302内的等电位表面可以通过导电平面318、导电带310、导电带308、导电垫314以及通孔315和316的阵列的任何组合形成。随后的工艺(例如安装电路模块和包封和/或密封组装的屏蔽EMI的集成电路中介层封装300)可以与以上针对屏蔽EMI的集成电路中介层封装100和200描述的那些相同或相似。
现在参照用于图4的、制造屏蔽EMI的集成电路中介层封装的方法的工艺流程，具有导体层和通孔的子组件402利用对于印刷线路和封装基板工业而言公知的工艺制造。在一个优选实施例中，通孔形成方法在所述子组件102的顶部或底部导电平面上不留下开口的孔。
在一个实施例中，第二预打孔的子组件404在工艺405中被按压和结合到第一子组件402，以形成具有腔已就位于预期位置的中介层408。中介层408内的附加导体层和通孔可以通过几种公知工艺409中的任一种形成，所述几种公知工艺包括电镀、金属沉积、溅射沉积、机械钻孔、激光钻孔、或等离子消融，随后在孔内电镀柱形或固体金属沉积物(例如铜)，或者可以通过经由电镀合适的金属(例如铜)或沉积合适的导电复合材料(例如填充有银的环氧树脂)来形成固体柱。通孔形成方法和工艺优选在中介层408中不留下开口的孔。用于电路化、通孔形成方法、和腔清洁的工艺409的其他组合对于本领域技术人员来说可以变得显而易见，并且在本发明的范围内。在通孔和腔金属化或导电涂覆以及随后的中介层408外导电层的电路化之后，所述中介层408根据需要抛光以用于随后的操作，包括但不限于可适用的上覆板、可焊性抛光、有机涂覆、焊接掩模、和/或绝缘电介质。
再次参照图4的工艺流程400，在另一实施例中，附加导体层406可以通过利用公知的质量层压工艺403结合到子组件402，由此形成中介层408。中介层408内的附加导体层和通孔可以通过几种公知工艺407中任一种形成，所述几种公知工艺407涉及电镀、金属沉积、溅射沉积、机械钻孔、激光钻孔或等离子消融，随后在孔内电镀柱形或固体金属沉积物(例如铜)，或者可以通过经由电镀合适的金属(例如铜)或沉积合适的导电复合材料(例如填充有银的环氧树脂)来形成固体柱。通孔形成方法和工艺优选在中介层408中不留下开口的孔。用于电路化的工艺407和通孔形成方法的其他组合对本领域技术人员来说可以变得显而易见，并且在本发明的范围内。腔利用受控深度铣削407或消融工艺(诸如激光)在中介层408中形成。其他方法对于本领域技术人员来说可以变得显而易见，并且在本发明的范围内。所述中介层408包括结合图1A、1B、2、3A和3B描述的导电平面、导电带、隆起部、接触垫或导电路径和通孔。在通孔和腔金属化或导电涂覆以及随后的中介层408外导电层的电路化之后，中介层408根据需要进行抛光以用于随后的操作，包括但不限于可适用的上覆板、可焊性抛光、有机涂覆、焊接掩模、和/或绝缘电介质。
再次参照图4的工艺流程400，并入了结合图1A、1B、2、3A和3B描述的特征的、组装和经功能测试的电路模块或芯片载体414利用印刷电路和封装基板组装工业中已知的任何合适方法(通常利用回流焊接、低温烧结、或导电黏结)被布置并且参照工艺416被结合到经抛光和测试的中介层408，由此形成组装的屏蔽EMI的集成电路封装430。在屏蔽EMI的集成电路封装430应被覆盖或环境密封或气密密封以保护安装在其上的暴露部件的情况下，由金属、聚合物或集成电路封装中公知的其他材料制成的屏蔽罩或覆盖层或盖可以被布置和结合到集成电路封装430，由此形成最终的环境密封或气密密封且屏蔽EMI的集成电路中介层封装432。其他方法对于本领域技术人员来说可以变得显而易见，并在本发明的范围内。
再次参照图4的工艺流程400，但是在用于为屏蔽EMI的集成电路封装430提供环境密封或气密密封以保护安装在其上的暴露部件的替代方法中，参照工艺410的容纳环或支撑周边可以结合至中介层408以在中介层408的顶腔侧之上提供腔室，以利用在印刷线路板或集成电路基板制造中公知的一系列工艺中任一种(诸如利用低流半固化片或黏合剂的层压)来形成中介层412。并入了结合图1A、1B、2、3A和3B描述的特征的组装的和经功能测试的电路模块或芯片载体414利用在印刷电路和封装基板组装工业中已知的任何合适方法(通常利用回流焊接、低温烧结、或导电黏合)被布置和参照工艺420结合至经抛光和测试的中介层412。所述容纳环或支撑周边410包括适当选择的介电材料，使得中介层412由于所述中介层408和参照工艺410的容纳环或支撑周边之间的热膨胀系数的不匹配造成的最终变形被最小化。
进一步再次参照工艺流程400，在参照工艺422的组装的屏蔽EMI的集成电路中介层封装需要进一步封闭和/或气密密封的情况下，由在工艺410中形成的容纳环或支撑周边形成的腔室可以填充有合适的环氧树脂、硅酮、或其他适当包封件材料，以确保顶侧部件和下部腔两者的环境密封或气密密封，由此形成最终的环境密封或气密密封且屏蔽EMI的集成电路中介层封装426。
环境密封或气密密封且屏蔽EMI的集成电路中介层封装426然后可以进一步用由金属或塑料形成的盖封闭，以使得确保被覆盖的屏蔽EMI的集成电路中介层封装428的下部电路的密封和保护的方式结合。在本发明另一实施例中，在除了通过中介层408和412内的法拉第笼被提供给底侧部件的屏蔽之外，还期望顶侧部件的屏蔽的情况下，可以通过应用经由喷射、气相沉积或其他合适方法的合适涂层使参照工艺410的容纳环或支撑周边导电，由此在盖和被用于在中介层408和412内形成法拉第笼的接地或参考平面之间形成电连接。用于使盖与法拉第笼等电位的其他方法对本领域技术人员来说可以变得显而易见，并且在本发明的范围内。在可能需要的电路模块结合、和密封/覆盖之后，执行最终的抛光，包括但不限于可适用的上覆板、可焊性抛光、有机涂层、焊接掩模、绝缘电介质、焊球附接、元件切割等，其应用由最终设计确定并且落入本发明范围内。就此而言，公开了提供有环境密封和气密密封的装置的多种屏蔽EMI的集成电路中介层封装424。
Claims (15)
1.一种屏蔽电磁干扰的集成电路封装，包括：
电路模块，具有第一和第二相反的表面；
一系列连续的导电间隔件，布置在所述表面中的至少一个上；
导电平面，夹在所述表面之间；
多个间隔开的电部件部分，通过所述导电间隔件分开；
第一屏蔽装置，布置在相应的所述间隔开的电部件部分之下或与相应的所述间隔开的电部件部分相邻；
中介层，在凹陷的顶表面上具有多个导电腔；
导电图案，布置在所述中介层的相反的底表面上；
一系列连续的导电隆起部，定位在每个相邻的所述导电腔之间；
第二屏蔽装置，布置在所述导电腔的内表面和相应相邻的所述导电腔的内表面中的至少一个上；
其中，所述电路模块安装在所述中介层之上，
所述间隔开的电部件部分布置在相应的所述导电腔的空间内，
所述导电平面电耦合到所述导电间隔件，
所述导电间隔件从俯视观察角度下重叠且电耦合至相应的所述导电隆起部，使得所述第一屏蔽装置布置在相应的所述第二屏蔽装置之上且电耦合到相应的所述第二屏蔽装置，并且由此形成多个封闭的屏蔽电磁干扰的包围结构以用于将相应的所述间隔开的电部件部分保持在其中，并且
其中，所述屏蔽电磁干扰的包围结构电耦合到所述导电图案，所述导电图案电耦合到系统的接地电位；
由此，所述电路模块能够在安装在所述中介层之上之前被组装和单独测试，并且由此，所述屏蔽电磁干扰的集成电路封装还通过消除对多个庞大屏蔽罩的安装而使得能够简化制造和组装过程，以及简化了检查和功能测试，以便在用于复杂电子系统的封装设计中实现紧凑的和更薄的系统。
2.如权利要求1所述的屏蔽电磁干扰的集成电路封装，其中，所述电路模块还包括沿着所述电路模块的外周边的多个第一导电路径，并且其中，所述中介层还包括沿着所述中介层的外周边的多个第二导电路径；并且，所述第一导电路径对齐且电连接到相应的所述第二导电路径。
3.如权利要求1所述的屏蔽电磁干扰的集成电路封装，其中，所述第一屏蔽装置包括所述导电间隔件、所述导电平面，并且还包括多个导电通孔；其中，所述导电通孔将所述导电间隔件和所述导电平面互连。
4.如权利要求3所述的屏蔽电磁干扰的集成电路封装，其中，所述通孔中的每个间隔开等于或小于所述电路模块的至少一个操作频率带的十分之一自由空间波长的距离；使得第一竖直电磁干扰屏蔽平面由所述通孔形成并且在相应的所述导电间隔件和所述导电平面之间垂直定位。
5.如权利要求1所述的屏蔽电磁干扰的集成电路封装，其中，所述第二屏蔽装置包括布置在所述导电腔的至少一个内表面上的导电材料或沿着所述导电腔的底表面布置的导电材料嵌体；第一系列的导电通孔将所述导电腔的所述导电内表面或其所述导电材料嵌体和所述导电图案互连；并且第二系列的导电通孔将所述导电隆起部和所述导电图案互连。
6.如权利要求5所述的屏蔽电磁干扰的集成电路封装，其中，所述第二系列的导电通孔中的每个间隔开等于或小于所述电路模块的至少一个操作频率带的十分之一自由空间波长的距离；使得第二竖直电磁干扰屏蔽平面由所述第二系列的通孔形成并且在所述导电隆起部和所述导电图案之间垂直定位。
7.如权利要求5所述的屏蔽电磁干扰的集成电路封装，其中，所述第二屏蔽装置还包括夹在所述导电腔和所述导电图案之间的固体块，以便能够实现其低阻抗热路，其中所述固体块将所述导电腔和所述导电图案电连接，并且其中所述固体块由包括铜的材料制成。
8.如权利要求5所述的屏蔽电磁干扰的集成电路封装，其中，所述第二屏蔽装置还包括定位在所述导电腔的外周边和所述中介层的在所述凹陷的顶表面上的边缘之间的一系列导电带，和使所述导电带电耦合至所述导电腔的第三系列的导电通孔；其中，所述导电带在所述凹陷的顶表面上电耦合至相应的所述导电间隔件。
9.如权利要求1所述的屏蔽电磁干扰的集成电路封装，还包括包封装置，布置在所述中介层和所述电路模块之上以用于提供其环境密封或气密密封。
10.如权利要求9所述的屏蔽电磁干扰的集成电路封装，其中，所述包封装置为布置在所述中介层和所述电路模块之上的覆盖层。
11.如权利要求9所述的屏蔽电磁干扰的集成电路封装，其中，所述包封装置包括容纳环或支撑周边和布置在所述容纳环或支撑周边之上的覆盖层，所述容纳环或支撑周边布置在所述中介层的边缘之上，并由此包围所述电路模块。
12.如权利要求9所述的屏蔽电磁干扰的集成电路封装，其中，所述包封装置包括布置在所述中介层的边缘之上并由此包围所述电路模块的容纳环或支撑周边，并且共面腔室形成到所述容纳环或所述支撑周边；并且其中，从俯视观察角度下，所述电路模块布置在所述腔室内，并且包封件布置在所述腔室内。
13.如权利要求12所述的屏蔽电磁干扰的集成电路封装，其中，所述包封装置还包括布置在所述容纳环或支撑周边之上的覆盖层。
14.如权利要求1所述的屏蔽电磁干扰的集成电路封装，还包括布置在所述中介层的外边缘之上并由此包围所述电路模块的导电容纳环或导电支撑周边，其中，所述导电容纳环或导电支撑周边电耦合至共用电位构件，所述共用电位构件选自由所述导电腔、所述导电间隔件、所述导电隆起部、所述导电平面、所述导电图案、所述第一屏蔽装置和所述第二屏蔽装置所组成的组。
15.一种制造屏蔽电磁干扰的集成电路封装的方法，包括：
提供具有第一和第二相反的表面的电路模块；
提供布置在所述表面中的至少一个上的一系列连续的导电间隔件；
提供通过所述导电间隔件分开的多个间隔开的电部件部分；
提供布置在相应的所述间隔开的电部件部分之下且与相应的所述间隔开的电部件部分相邻的第一屏蔽装置；
提供在凹陷顶表面上具有多个导电腔的中介层；
提供定位在每个相邻的所述导电腔之间的一系列连续的导电隆起部；
提供布置在所述导电腔的内表面和相应相邻的所述导电腔的内表面中至少一个上的第二屏蔽装置；
在所述中介层之上安装所述电路模块，使得所述间隔开的电部件部分布置在相应的所述导电腔的空间内；
通过从俯视观察角度下将所述导电间隔件重叠到相应的所述导电隆起部而使得所述第一屏蔽装置电耦合至所述第二屏蔽构件，形成多个封闭的屏蔽电磁干扰的包围结构，以用于将相应的所述间隔开的电部件部分保持在其中；和
在所述中介层和所述电路模块之上形成包封；
由此，所述电路模块能够在布置且结合在所述中介层之上之前被组装和单独测试，并且所述屏蔽电磁干扰的集成电路封装还使得能够简化检查以及功能测试，并且消除对多个庞大屏蔽罩的需要，以便在用于复杂电子系统的封装设计中实现紧凑和更薄的系统。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201662295480P | 2016-02-15 | 2016-02-15 | |
| US62/295,480 | 2016-02-15 | ||
| PCT/US2017/018016 WO2017142978A1 (en) | 2016-02-15 | 2017-02-15 | Emi shielded integrated circuit packages and methods of making the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108701681A CN108701681A (zh) | 2018-10-23 |
| CN108701681B true CN108701681B (zh) | 2021-04-27 |
Family
ID=59625381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780008665.9A Active CN108701681B (zh) | 2016-02-15 | 2017-02-15 | 屏蔽emi的集成电路封装和及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10319685B2 (zh) |
| CN (1) | CN108701681B (zh) |
| WO (1) | WO2017142978A1 (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6648626B2 (ja) * | 2016-04-27 | 2020-02-14 | オムロン株式会社 | 電子装置およびその製造方法 |
| US10681817B2 (en) * | 2016-09-27 | 2020-06-09 | Intel Corporation | Frame embedded components |
| WO2019066870A1 (en) * | 2017-09-28 | 2019-04-04 | Intel Corporation | CAGE OF FARADAY COMPRISING INTERCONNECTION HOLES CROSSING THE SILICON |
| US10574025B2 (en) * | 2018-01-26 | 2020-02-25 | Lightwave Logic Inc. | Hermetic capsule and method for a monolithic photonic integrated circuit |
| JP7070373B2 (ja) * | 2018-11-28 | 2022-05-18 | 三菱電機株式会社 | 半導体装置の製造方法、半導体装置、電力変換装置 |
| US11089712B2 (en) * | 2019-03-19 | 2021-08-10 | Microsoft Technology Licensing, Llc | Ventilated shield can |
| US11107774B2 (en) | 2019-04-18 | 2021-08-31 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
| KR102600154B1 (ko) * | 2019-06-12 | 2023-11-07 | 삼성전자주식회사 | 반도체 패키지 |
| CN112349700B (zh) * | 2020-09-28 | 2023-05-09 | 中国电子科技集团公司第二十九研究所 | 一种气密高导热lcp封装基板及多芯片系统级封装结构 |
| US11710708B2 (en) * | 2021-08-19 | 2023-07-25 | Raytheon Company | On-chip EMF isolation of an integrated circuit coupled with photoconductive semiconductor switch under an on-chip faraday cage |
| CN116941021A (zh) | 2022-08-17 | 2023-10-24 | 深圳新声半导体有限公司 | 射频前端模组及其制作方法、通讯装置 |
| CN115064450B (zh) * | 2022-08-17 | 2022-12-02 | 深圳新声半导体有限公司 | 用于射频前端模组的封装方法、射频模组封装结构 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297575A (ja) * | 1994-04-21 | 1995-11-10 | Mitsubishi Electric Corp | パワーモジュール装置 |
| JPH11135977A (ja) * | 1997-10-28 | 1999-05-21 | Sony Corp | 電子回路 |
| US6081026A (en) * | 1998-11-13 | 2000-06-27 | Fujitsu Limited | High density signal interposer with power and ground wrap |
| US6297551B1 (en) * | 1999-09-22 | 2001-10-02 | Agere Systems Guardian Corp. | Integrated circuit packages with improved EMI characteristics |
| CN1453858A (zh) * | 2002-04-22 | 2003-11-05 | Nec化合物半导体器件株式会社 | 半导体器件及其制造方法 |
| CN101656244A (zh) * | 2009-07-10 | 2010-02-24 | 中国科学院上海微系统与信息技术研究所 | 硅基埋置型微波多芯组件的多层互连封装结构及制作方法 |
| CN104349574A (zh) * | 2013-07-31 | 2015-02-11 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
| CN104733332A (zh) * | 2013-12-04 | 2015-06-24 | 钰桥半导体股份有限公司 | 具有堆叠式封装能力的半导体封装件及其制作方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2894325B2 (ja) * | 1997-06-25 | 1999-05-24 | 日本電気株式会社 | 電子回路のシールド構造 |
| US6618267B1 (en) | 1998-09-22 | 2003-09-09 | International Business Machines Corporation | Multi-level electronic package and method for making same |
| US6279551B1 (en) | 1999-04-05 | 2001-08-28 | Nissan Motor Co., Ltd. | Apparatus for controlling internal combustion engine with supercharging device |
| JP2004327641A (ja) * | 2003-04-24 | 2004-11-18 | Tdk Corp | 電子部品モジュール |
| JP2006147917A (ja) * | 2004-11-22 | 2006-06-08 | Nec Access Technica Ltd | 無線端末のシールド構造および無線端末 |
| US8143097B2 (en) | 2009-09-23 | 2012-03-27 | Stats Chippac, Ltd. | Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP |
| US8531012B2 (en) | 2009-10-23 | 2013-09-10 | Stats Chippac, Ltd. | Semiconductor device and method of forming a shielding layer over a semiconductor die disposed in a cavity of an interconnect structure and grounded through the die TSV |
| US8097490B1 (en) * | 2010-08-27 | 2012-01-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die |
| US8279625B2 (en) * | 2010-12-14 | 2012-10-02 | Apple Inc. | Printed circuit board radio-frequency shielding structures |
-
2017
- 2017-02-15 WO PCT/US2017/018016 patent/WO2017142978A1/en active Application Filing
- 2017-02-15 CN CN201780008665.9A patent/CN108701681B/zh active Active
- 2017-02-15 US US15/750,986 patent/US10319685B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07297575A (ja) * | 1994-04-21 | 1995-11-10 | Mitsubishi Electric Corp | パワーモジュール装置 |
| JPH11135977A (ja) * | 1997-10-28 | 1999-05-21 | Sony Corp | 電子回路 |
| US6081026A (en) * | 1998-11-13 | 2000-06-27 | Fujitsu Limited | High density signal interposer with power and ground wrap |
| US6297551B1 (en) * | 1999-09-22 | 2001-10-02 | Agere Systems Guardian Corp. | Integrated circuit packages with improved EMI characteristics |
| CN1453858A (zh) * | 2002-04-22 | 2003-11-05 | Nec化合物半导体器件株式会社 | 半导体器件及其制造方法 |
| CN101656244A (zh) * | 2009-07-10 | 2010-02-24 | 中国科学院上海微系统与信息技术研究所 | 硅基埋置型微波多芯组件的多层互连封装结构及制作方法 |
| CN104349574A (zh) * | 2013-07-31 | 2015-02-11 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
| CN104733332A (zh) * | 2013-12-04 | 2015-06-24 | 钰桥半导体股份有限公司 | 具有堆叠式封装能力的半导体封装件及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180240757A1 (en) | 2018-08-23 |
| CN108701681A (zh) | 2018-10-23 |
| US10319685B2 (en) | 2019-06-11 |
| WO2017142978A1 (en) | 2017-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108701681B (zh) | 屏蔽emi的集成电路封装和及其制造方法 | |
| US7514774B2 (en) | Stacked multi-chip package with EMI shielding | |
| KR101657622B1 (ko) | 전자기 간섭 인클로저를 갖는 무선 주파수 멀티-칩 집적 회로 패키지 및 패키지를 제조하기 위한 방법 | |
| US5955789A (en) | Ball grid array module | |
| US7176506B2 (en) | High frequency chip packages with connecting elements | |
| KR101642560B1 (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| US20070096160A1 (en) | High frequency chip packages with connecting elements | |
| US20060214278A1 (en) | Shield and semiconductor die assembly | |
| KR20070113590A (ko) | Ｓｉｐ 모듈 | |
| KR20130056570A (ko) | 반도체 패키지 및 그 제조 방법 | |
| KR20040020948A (ko) | 전자 패키지 및 이의 제조 방법 | |
| JP5750528B1 (ja) | 部品内蔵回路基板 | |
| JP7354594B2 (ja) | 電子素子モジュール及びその製造方法 | |
| KR20150009728A (ko) | 전자 소자 모듈 및 그 실장 구조 | |
| KR20150000173A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| WO2004080134A2 (en) | High frequency chip packages with connecting elements | |
| KR20180101832A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
| JP2006511071A (ja) | 表面実装を伴うマイクロ波パッケージ、および多層回路を備えた対応する実装体 | |
| KR20140083084A (ko) | 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법 | |
| US20060002099A1 (en) | Electromagnetic shield assembly | |
| CN100472780C (zh) | 电子零部件及其制造方法 | |
| TWI663663B (zh) | 電子封裝構件及其製作方法 | |
| KR101741648B1 (ko) | 전자파 차폐 수단을 갖는 반도체 패키지 및 그 제조 방법 | |
| KR101153536B1 (ko) | 고주파 패키지 | |
| CN111081696A (zh) | 半导体封装和制造半导体封装的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200713 Address after: California, USA Applicant after: TransSiP, Inc. Address before: California, USA Applicant before: TransSiP, Inc. Applicant before: LEXIWAVE TECH (HONG KONG) Ltd. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |