KR20040020948A - 전자 패키지 및 이의 제조 방법 - Google Patents

전자 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20040020948A
KR20040020948A KR10-2003-7017183A KR20037017183A KR20040020948A KR 20040020948 A KR20040020948 A KR 20040020948A KR 20037017183 A KR20037017183 A KR 20037017183A KR 20040020948 A KR20040020948 A KR 20040020948A
Authority
KR
South Korea
Prior art keywords
substrate
electrically conductive
electronic package
ground band
semiconductor chip
Prior art date
Application number
KR10-2003-7017183A
Other languages
English (en)
Other versions
KR100590382B1 (ko
Inventor
알코데이비드제임스
코핀제프리토마스
게이네스마이클안토니
하멜하비찰스
인터란테마리오
피터슨브렌다리
샤논메간
사블린스키윌리엄에드워드
스프링크리스토퍼토드
스투츠만랜달요셉
베이스만레니
지츠제프리알렌
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20040020948A publication Critical patent/KR20040020948A/ko
Application granted granted Critical
Publication of KR100590382B1 publication Critical patent/KR100590382B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 EMI 차폐부를 포함하는 전자 패키지에 관한 것이며, 특히 고속 스위칭 전자 패키지에서 입사 및 출력하는 EMI 방사를 감소시키는데 적합한 접지된 밴드를 갖는 반도체 칩 캐리어 구조물을 포함하는 반도체 디바이스에 관한 것이다.

Description

전자 패키지 및 이의 제조 방법{EMI SHIELDING FOR ELECTRONIC PACKAGES}
전자 패키지 생산에 있어서, 특히 라미네이트(laminate) 또는 유기 물질 또는 세라믹 등의 기판 또는 칩 캐리어를 내장하고 열방출 리드 또는 캡 구조물(heat dissipating lid or cap structure)에 의해서 피복되는 하나 이상의 반도체 칩을 지지하는 반도체 디바이스의 생산에 있어서, 이 디바이스의 신뢰할만한 기능은 발생하는 EMI(전자기 간섭)에 의해서 잠재적으로 악영향을 받는다. 이 때문에 EMI 차폐부가 이러한 악영향을 상쇄하거나 제거하기 위해서 제공되어야 한다. 또한, EMI 차폐부는 방사 차폐부(emission shield)로서 기능하며, 실제적으로는 EMI 에너지 방출을 방지한다. 매우 종종, 이러한 반도체 디바이스는 기판 상에 제공된 하나 이상의 반도체 칩으로의 전기적 접속부를 제공하는 기판을 포함할 수 있다. 또한, 캡 또는 리드의 형태로 제공되는 열 스프레더(a heat spreader)와 같은 열방출 구조물은 열전도성의 기계적 접착 접속에 의해서 칩 또는 칩들 상에 배치된다.
다양한 전기 구성 요소 및 상호 접속부는 통상적으로 반도체 또는 전자 패키징 기술에서 잘 알려진 바와 같이 칩 또는 칩들과 전기적으로 통신하는 기판의 양 측면 상에 제공된다. 반도체 디바이스의 동작 동안 유입되는 어떠한 EMI도 효과적으로 차폐하기 위해서, 열방출 리드 또는 캡 구조물과 기판 사이에 개재되면서 칩 주위에서 연장되는 구조물을 제공하여서, 이로써 적합한 접속부 또는 배선이 제공되며 이는 반도체 디바이스 또는 전자 패키지에서 EMI 차폐를 수행한다. 이와 관련하여, 전자 패키지 또는 반도체 디바이스를 위한 다양한 타입의 EMI 차폐 구조물이 이 기술 분야에서 제공되었으며, 이들은 EMI로부터 디바이스를 차폐하는 다양한 레벨의 효율성을 가지고 있다.
미국 특허 제 5,866,943 호는 전자기 차폐부를 사용하는 그리드 어레이 디바이스 패키지를 형성하는 시스템 및 방법을 개시하며, 여기서는 스티프너(stiffener)가 기판과 리드 또는 캡 구조물 간에서 제공되며 이들 간에 개재된 반도체 칩을 갖는다. 반도체 칩을 포함하는 스티프너는 반도체 칩, 기판과 열 스프레더 간의 다양한 전기적 상호접속부를 포함하거나 전자 패키지의 동작 동안 EMI 효과를 방지하기 위해서 필요한 EMI 차폐부를 제공하도록 피복된다.
미국 특허 제 5,650,659 호는 기판과 열방출 구조물 간에 개재된 EMI 차폐부를 포함하는 반도체 구성 요소 패키지 어셈블리를 개시하며, 여기서 차폐부는 무선 주파수 차폐와 전자기 간섭 차폐를 통합적으로 형성하는 전기 접속부를 제공하는 집적 회로 칩을 포함한다. 일 특정 실시예에서, 전기 도전성의 접착제가 기판과 열방출 구조물 간에 개재되며 전기 구성 요소의 전기 접지를 제공하는데 필요한EMI 차폐부를 형성한다.
미국 특허 제 5,761,107 호는 기판 상에 위치하며 집적 회로 구성 요소를 포함하는 커버(cover)로 인해서 EMI/RF 에너지가 방출되어 그 디바이스의 동작에 악영향을 주지 않도록 하는 패러데이 캐이지(a Faraday cage)를 개시한다.
미국 특허 제 5,317,107 호는 기판과 커버 부분 및 이들 사이에서 개재된 집적 회로 칩 및 디바이스의 기능에 악영향을 주는 EMI 에너지를 차단하는 차단부를 포함하는 반도체 디바이스를 개시한다.
미국 특허 제 6,261,251 호는 파괴성 주파수로부터의 격리를 제공하는 복잡한 금속 대 리드 프레임 구조물을 사용하는 저비용 무선 주파수 애플리케이션을 위한 와이어본드 패키지를 개시한다.
미국 특허 제 5,939,784 호는 음향파 디바이스 내에서 사용되는 와이어본드 다이를 위한 패키지를 개시하는데, 이 패키지는 EMI 차폐 표면을 포함한다.
미국 특허 제 5,939,772 호는 패키지에게 자기 차폐(magnetic shielding)를 제공하는 금속 플레이트를 둘러싸는 방식으로 포함하는 와이어본드 패키지를 개시한다.
미국 특허 제 5,838,093 호는 패키지의 동작 동안 EMI 에너지 차폐를 제공하는 둘러싸는 금속 컵(a surrounding metal cup)을 갖는 디바이스를 포함하는 압전 요소 패키지를 개시한다.
미국 특허 제 5,536,907 호는 그 내부에 내장된 금속 리드와 EMI 차폐를 위한 구조물을 포함하는 반도체 디바이스를 위한 와이어본드 패키지를 개시한다.
미국 특허 제 5,254,871 호는 EMI 차폐부로서 가능하는 내장형 또는 집적형 열싱크 및 금속 플레이트 구조물을 포함하는 태이프 자동 본딩 (TAB) 캐리어(tape automatic bonding carrier)를 제공한다.
미국 특허 제 5,227,583 호는 EMI에 의해서 생성되는 에너지로부터 보호되는 신호 차폐 구성 요소로서 금속화되는 세라믹 리드를 갖는 와이어본드 패키지를 개시한다.
또한, Schelhor의 미국 특허 제 4,967,315 호, Kling의 미국 특허 제 4,323,155 호, Hayashi의 미국 특허 제 5,898,344 호, Strobel 등의 미국 특허 제 5,477,421 호, Moulton 등의 미국 특허 제 5,371,408 호, Knecht 등의 미국 특허 제 5,313,371 호, Mahulikar 등의 미국 특허 제 5,043,534 호 각각은 다양한 디바이스 또는 전자 패키지의 성능에 있어서 EMI의 악영향을 제거하기 위해 EMI 차폐 장치를 포함하는 전자 패키지 또는 반도체 디바이스의 형태로 된 다양한 타입의 구조물을 개시한다.
발명의 개요
유리하게는, 본 발명은 가령 하이퍼 BGA(Hyper BGA)와 같은 초고속 전자 스위칭 애플리케이션에서 적합하게 적응될 수 있으면서 매우 효율적인 타입의 EMI 차폐부를 필요로 하는 전자 패키지 또는 접지형 리드의 구조물을 제공한다.
본 발명의 제 1 측면에 따라서, 본 발명은 전자기 간섭의 방사를 차폐하는 차폐부를 내장하는 전자 패키지를 제공하는데, 이 패키지는 서로 대향하고 있는 제1 표면 및 제 2 표면을 갖는 회로화된 기판━상기 제 1 표면은 제 1 부분 및 제 2 부분을 가짐━과, 상기 기판 내에 내장되면서 상기 제 1 표면의 상기 제 2 부분과 상기 제 2 표면 사이에서 연장되는 전기 도전성 접지 밴드(an electrically-conductive ground band)와, 상기 제 1 표면의 상기 제 1 부분 상에 배치된 반도체 칩과, 상기 기판의 상기 제 1 표면의 상기 제 1 부분 상에 위치하면서 각각이 상기 반도체 칩에 전기 접속되어 있는 다수의 전기 도전성 회로 부재와, 상기 기판을 향하고 있는 반도체 칩 표면의 반대편 표면 상에 위치한 전기 도전성 물질을 포함하는 리드 부재(lid member)를 포함하며, 이로써 상기 접지 밴드는 상기 기판의 제 2 표면 상에 위치한 적어도 하나의 전기 도전성 부재, 상기 리드 부재, 상기 기판의 상기 제 1 표면의 상기 제 1 부분 상의 적어도 하나의 상기 전기 도전성 회로 부재와 전기적으로 접속되어 상기 전자 패키지에 대해서 전자기 차폐부를 제공한다.
바람직하게는, 전기 도전성 스티프너가 상기 기판의 제 1 표면의 상기 제 2 부분 상에 위치하며, 상기 도전성 스티프너는 상기 기판의 상기 제 1 표면의 상기 제 1 부분 상의 상기 전기 도전성 회로 부재들 중 적어도 하나와 전기적으로 접속되며 상기 전기 도전성 접지 밴드를 통해서 상기 기판의 상기 제 2 표면 상의 적어도 하나의 전기 도전성 부재와 전기적으로 접속된다. 스티프너는 상기 리드 부재와 전기적으로 접속되며 기판의 주변부에 인접하여 위치하며 이로써 반도체 칩 주위에서 방사 방향으로 연장된다. 바람직하게는, 스티프너는 구리, 알루미늄, 주석, 크롬, 실리콘 카바이드, 탄소, 다이아몬드, 티타늄, 스테인레스 강, 니켈, 전기 도전성 코팅부를 갖는 세라믹, 이러한 물질의 합금, 이러한 물질의 합성물로 구성된 그룹으로부터 선택된 금속성 조성물로 구성된다.
바람직한 실시예에서, 기판은 유전성 유기 물질로 구성되며 접지 밴드는 이 기판의 주변부 인근에서 기판 내부에 내장된다. 전기 도전성 접착제가 스티프너와 접지 밴드 간에 배치되며 시티프너와 리드 부재 간에 배치되어 이들 요소들 간의 전기 접속부를 형성한다.
리드 부재(또는 열도전성 캡)는 바람직하게는 구리, 알루미늄, 주석, 크롬, 실리콘 카바이드, 탄소, 다이아몬드, 티타늄, 스테인레스 강, 니켈, 전기 도전성 코팅부를 갖는 세라믹, 이러한 물질의 합금, 이러한 물질의 합성물로 구성된 그룹으부터 선택된다. 바람직하게는, 유연성의 열도전성 접착제가 반도체 칩과 리드 부재 간에 위치한다.
바람직하게는, 상기 기판의 제 1 표면의 제 1 부분 상의 상기 전기 도전성 회로 부재는 땝납 볼이며 상기 기판의 상기 제 2 표면 상의 전기 도전성 부재는 볼 그리드 어레이(BGA)이다.
다른 실시예에서, 기판은 강성의 유전성 세라믹 물질을 포함한다. 접지 밴드는 상기 기판의 제 1 표면 상의 제 2 부분과 리드 부재 간에 위치한 전기 도전성 가스킷(an electrically conductive gasket)을 삽입함으로써 리드 부재와 전기적으로 접속된다. 바람직하게는, 리드 부재는 상기 기판의 상기 제 1 표면에서 접지 밴드에 인접해 있는 영역으로 연장된 환형 플랜지(an annular flange)를 가지며, 상기 접지 밴드는 상기 기판의 제 1 표면의 제 2 부분과 상기 리드 부재의 상기 환형 종속형 플랜지 상의 마주 보는 단부 표면 사이에 전기 도전성의 접착제 물질을삽입함으로써 상기 리드 부재와 전기적으로 접속된다.
본 발명의 제 2 측면에 따라서, 본 발명은 입출력되는 전자기 간섭을 차폐하는 차폐부를 내장하는 전자 패키지를 제공하며, 이 패키지는 서로 대향하고 있는 제 1 표면 및 제 2 표면을 갖는 회로화된 기판━상기 제 1 표면은 제 1 부분 및 제 2 부분을 가짐━과, 상기 기판 내에서 상기 기판의 주변부에서 내장되면서 상기 제 1 표면의 상기 제 2 부분과 상기 제 2 표면 사이에서 연장되는 전기 도전성 접지 밴드와, 상기 제 1 표면의 상기 제 1 부분 상에 배치된 반도체 칩과, 상기 기판의 상기 제 1 표면의 상기 제 1 부분 상에 위치하면서 각각이 상기 반도체 칩에 전기 접속되어 있는 다수의 전기 도전성 회로 부재와, 상기 기판을 향하고 있는 반도체 칩 표면의 반대편 표면 상에 위치한 전기 도전성 물질을 포함하는 리드 부재를 포함하며, 이로써, 상기 접지 밴드는 상기 기판의 제 2 표면 상에 위치한 적어도 하나의 전기 도전성 부재, 상기 리드 부재, 상기 기판의 상기 제 1 표면의 상기 제 1 부분 상의 적어도 하나의 상기 전기 도전성 회로 부재와 전기적으로 접속되어 상기 전자 패키지에 대해서 전자기 차폐부를 제공하며, 전기 도전성 스티프너가 상기 기판의 주변부에 인접하는 영역에서 상기 기판의 제 1 표면의 상기 제 2 부분 상에 위치하며, 상기 도전성 스티프너는 상기 기판의 상기 제 1 표면의 상기 제 1 부분 상의 상기 전기 도전성 회로 부재들 중 적어도 하나와 전기적으로 접속되며 상기 전기 도전성 접지 밴드를 통해서 상기 기판의 상기 제 2 표면 상의 적어도 하나의 전기 도전성 부재와 전기적으로 접속된다.
본 발명의 제 3 측면에 따라서, 본 발명은 입출력되는 전자기 간섭을 차폐하는 차폐부를 내장하는 전자 패키지를 제공하며, 이 패키지는 서로 대향하고 있는 제 1 표면 및 제 2 표면을 갖는 회로화된 기판━상기 제 1 표면은 제 1 부분 및 제 2 부분을 가짐━과, 상기 기판 내에서 상기 기판의 주변부에서 내장되면서 상기 제 1 표면의 상기 제 2 부분과 상기 제 2 표면 사이에서 연장되는 전기 도전성 접지 밴드와, 상기 제 1 표면의 상기 제 1 부분 상에 배치된 반도체 칩과, 상기 기판의 상기 제 1 표면의 상기 제 1 부분 상에 위치하면서 각각이 상기 반도체 칩에 전기 접속되어 있는 다수의 전기 도전성 회로 부재와, 상기 기판을 향하고 있는 반도체 칩의 표면의 반대편 표면 상에 위치한 전기 도전성 물질을 포함하는 리드 부재를 포함하며, 이로써, 상기 접지 밴드는 상기 기판의 제 2 표면 상에 위치한 적어도 하나의 전기 도전성 부재, 상기 리드 부재, 상기 기판의 상기 제 1 표면의 상기 제 1 부분 상의 적어도 하나의 상기 전기 도전성 회로 부재와 전기적으로 접속되어 상기 전자 패키지에 대해서 전자기 차폐부를 제공하며, 전기 도전성 스티프너가 상기 기판의 주변부에 인접하는 영역에서 상기 기판의 제 1 표면의 상기 제 2 부분 상에 위치하며, 상기 도전성 스티프너는 상기 기판의 상기 제 1 표면의 상기 제 1 부분 상의 상기 전기 도전성 회로 부재들 중 적어도 하나와 전기적으로 접속되며 상기 전기 도전성 접지 밴드를 통해서 상기 기판의 상기 제 2 표면 상의 적어도 하나의 전기 도전성 부재와 전기적으로 접속된다.
본 발명의 제 4 측면에 따라서, 본 발명은 입사 및 방사되는 전자기 간섭을 차폐하는 차폐부를 내장하는 전자 패키지를 제공하는 방법을 제공하되, 이 방법은 서로 대향하고 있는 제 1 표면 및 제 2 표면을 갖는 회로화된 기판━상기 제 1 표면은 제 1 부분 및 제 2 부분을 가짐━과, 상기 기판 내에서 상기 기판의 주변부에서 내장되면서 상기 제 1 표면의 상기 제 2 부분과 상기 제 2 표면 사이에서 연장되는 전기 도전성 접지 밴드를 제공하는 단계와, 상기 제 1 표면의 상기 제 1 부분 상에 배치된 반도체 칩을 구성하는 단계와, 상기 기판의 상기 제 1 표면의 상기 제 1 부분 상에 위치하면서 각각이 상기 반도체 칩에 전기 접속되어 있는 다수의 전기 도전성 회로 부재를 제공하는 단계와, 상기 기판을 향하고 있는 반도체 칩의 표면의 반대편 표면 상에 위치한 전기 도전성 물질을 포함하는 리드 부재를 제공하는 단계를 포함하며, 이로써 상기 접지 밴드는 상기 기판의 제 2 표면 상에 위치한 적어도 하나의 전기 도전성 부재, 상기 리드 부재, 상기 기판의 상기 제 1 표면의 상기 제 1 부분 상의 적어도 하나의 상기 전기 도전성 회로 부재와 전기적으로 접속되어 상기 전자 패키지에 대해서 전자기 차폐부를 제공한다.
일 실시예에서, 유기 기판 또는 칩 캐리어를 포함하는 반도체 디바이스가 제공되며, 여기서 전기 도전성이면서 열도전성인 구조물 리드가 상기 기판의 주변부 영역과 상기 리드 간에 개재된 스티프너에 부착되며, 집적 회로 또는 반도체 칩이 리드와 유기 기판 간에 배치되며 상기 스티프너를 포함하고 칩과 기판 간의 유연성의 열도전성 접착제를 포함하며 이로써 구성 요소들 간의 양호한 열적 기계적 접착 결합의 신뢰성을 증진시킨다. 전기 도전성 접지 밴드가 유기 캐리어 내에서 내장되어 캐리어의 주변부 영역 주위에서 연장되며 기판의 상부 표면과 바닥 표면 간에서 연장된다. 스티프너는 전기 비도전성 접착 물질에 의해서 기판에 부착되어 집적 회로 칩 주위에서 연장하는 칩 캐리어 또는 기판 상의 활성 회로 구역을 피복하며 전기 도전성 접착 물질이 기판 내에 내장된 접지 밴드 위에서 연장된다.
다른 실시예에서, 칩 캐리어 또는 기판은 볼 그리드 어레이를 실장하는 강성의 세라믹 요소를 포함하며 이 요소는 언더필(underfill) 방식으로 내장된 땝납 볼에 의해서 칩과 상호접속된다. 열방출 캡 구조물과 같은 전기 및 열 도전성 리드는 칩 상에 배치되며 적합한 유전성 접착제에 의해서 접속된다. 도전성 접지 밴드는 세라믹 기판의 주변부 영역에서 그 내부에 내장되도록 형성되며, 전기 도전성의 EMI 가스킷이 열방출 리드 또는 캡 구조물과 접지를 상호접속시킨다. 접지 밴드 구성 요소는 볼 그리드 어레이와의 접지된 접속부를 형성하며 이로써 전체 장치의 EMI 차폐를 생성한다.
다른 실시예에서, 리드 또는 캡 구조물은 EMI 접착제에 의해서 세라믹 기판의 주변부 구역에서 접지 밴드를 형성하는 내장형 배선부와 전기적으로 통신하는 종속형 환형 플랜지 부분을 가질 수 있으며, 여기서 접착제보다는 EMI 가스킷이 사용된다.
세라믹 칩 캐리어와 같은 두 상술된 실시예에서 사용된 기판의 강성으로 인해서, 제 1 실시예의 보다 강성이 떨어진 유기 기판 또는 래미네이션된 칩 캐리어(laminated chip carrier)에 대해서 요구되었던 스티프너 구조물이 필요없다.
따라서, 본 발명의 장점은 유기 기판과 전기 도전성의 열방출 리드 또는 캡 구조물 중간에서 위치한 스티프너를 포함하는 EMI 차폐부를 내장하는 신규한 전자 패키지 장치를 제공하는 것이며, 여기서 상기 유기 기판과 리드 구조물 간의 스티프너는 집적 회로 칩을 포함하며, 기판에는 EMI 차폐를 생성하기 위한 접지 접속부가 제공되며, 접지 밴드가 유기 기판의 주변부 영역 내에 내장되어 있다.
본 발명의 다른 장점은 입사하는 EMI 에너지에 대해서 EMI 장벽을 포함하는 상술된 타입의 전자 패키지에 있다. 본 발명의 또 다른 장점은 방사 또는 출력되는 EMI 에너지에 대한 장벽을 포함하는 상술된 타입의 전자 패키지에 있다.
일 실시예에서, 상술된 타입의 반도체 패키지에 EMI 차폐부를 제공하는 장치가 제공되며, 여기서 EMI 가스킷이 기판의 주변부 영역 내에 내장된 밴드 형상 접지 배선부와 캡 구조물 간에서 개재되며 이로써 금속성 리드 도는 열방출 캡 구조물과의 전기적 상호 접속 및 기판 상의 볼 그리드 어레이와의 전기적 상호 접속을 제공한다.
다른 실시예에서, 열방출 리드 또는 캡 구조물 상의 종속형 환형 플랜지 간에 개재된 EMI 접착제와, 상기 금속성 리드와의 접지형 접속부를 형성하도록 볼 그리드 어레이와 접속되고 세라믹 기판 내에 내장된 전기 도전성 배선부를 포함함으로써 EMI 차폐부를 생성하는 전자 패키지 또는 반도체 구조물을 제공한다.
본 발명은 이제 다음 도면을 참조하여 바람직한 실시예를 참조하여 예시적으로 설명될 것이다.
본 발명은 EMI 차폐부(EMI shielding)를 내장하는 전자 패키지에 관한 것이다.
도 1은 접지된 EMI 차폐부를 형성하는데 사용되는 스티프너 구조물 및 유기 기판을 포함하는 반도체 패키지의 제 1 실시예의 부분적인 단면도,
도 2는 반도체 패키지 내에 EMI 차폐부를 형성하기 위해서 EMI 가스킷을 통해서 리드와 전기적으로 통신하는 내장형 접지 밴드를 포함하는 세라믹 기판을 갖는 반도체 패키지의 제 2 실시예의 도면,
도 3은 세라믹 기판 내부에서 주변부 영역에서 연장된 전기 접지 배선부와 도전성 캡 또는 리드 간에 개재된 가스킷이 아닌 EMI 접착제를 사용하는 제 2 실시예와 유사한 반도체 패키지의 제 3 실시예의 도면.
도 1은 유기 기판(12)(라미네이트(laminate)로 구성될 수 있음), 집적 회로 칩(14)을 포함하는 반도체 패키지(10)를 도시한다. 적합한 땜납 볼(16)이 잘 알려진 기술에 의해서 칩(14)과 기판(12) 간에 개재되며, 여기서 땝납 볼은 언더필 물질(17)로 캡슐화될 수 있다.
가령 구리, 알루미늄, 주석, 크롬, 실리콘 카바이드, 탄소, 다이아몬드, 티타늄, 스테인레스 강, 니켈, 전기 도전성 코팅부를 갖는 세라믹, 이러한 물질의 합금, 이러한 물질의 합성물과 같은 그러나 여기에만 한정되지 않는 전기 도전성 물질로 된 열방출 리드 또는 캡 구조물(18)이 잘 알려진 기술에 의해서 기판(12)을 바라보고 있는 측면의 반대 측면에서 칩(14) 위에서 구성되어 칩(14)의 외부 방향으로 방사 형태로 연장되며, 여기서 이 구조물(18)은 칩과의 열적 기계적 상호접속의 신뢰성을 증진시키기 위해서 열전도성의 유연성 접착제(20)로 부착되며, 이 접착제는 열적으로 그리고 전기적으로 도전성인 은이 충진된 접착제와 같은 전체 조성에 있어서 전기 비도전성이거나 낮은 전기 도전성 물질이다.
리드 또는 캡 구조물(18)의 하부 표면과 유기 기판(12)의 상부 표면 간의 주변 영역(22)을 따라서 시티프너 부재(24)가 연장되며 이 부재(24)의 평면은 칩(14)의 주변부 영역에서 이 칩과 이격된 상태로 연장된 중심 개구(26)를 갖는 박스형 구성으로 된다. 스티프너 부재(24)는 리드 또는 열방출 캡(18)과 유사하게 위에서 상술된 물질 또는 금속성 및 비금속성 조성을 모두 갖는 물질로 구성된 적합한 전기 도전성 물질이다. 리드 또는 캡 구조물(18)은 전기 도전성 접착제(28)를 삽입함으로써 스티프너(24)에 고정되며, 이와 대비하여 칩과 리드 간의 접착제는 통상적으로 유연성의 열 전도성 및 전기 비도전성 물질이다. 이와 달리, 접착제(28)는 전기 비도전성 물질일 수 있지만 이 내부에는 전기 도전성 요소가 제공되며 스티프너(24), 리드(18), 기판(12) 간의 전기 경로를 형성한다.
유기 기판(12)의 반대 측면은 가령 어레이 BGA(30)로의 회로 경로와 같은 땜납 볼(16)로의 전기 접속부를 포함하며 이는 본 기술 분야에서 잘 알려진 바와 같이 칩(14)과의 전기적 상호접속부를 형성한다.
반대 표면에서의 접속부(30)와 유기 기판의 상부 표면 간에서 연장된 링 형상 전기 접지 밴드(32)가 유기 기판(12)의 주변부를 따라서 내장된다. 이전에 설명한 바와 같이 리드 또는 캡 구조물(18)로 스티프너(24)를 부착시키는 물질은 전기 도전성 접착 물질이며 기판을 바라 보고 있는 스티프너의 반대 측면에서는, 파이로룩스(pyrolux)와 같은 전기 비도전성 접착제(34)가 기판 상의 활성 회로 구역을 피복하며 다른 전기 도전성 접착제(36)가 유기 기판(12)의 상부 표면 상의 접지밴드(32) 위에서 연장되어 스티프너(24)와 전기적 접속부를 형성하며, 기판의 하부 표면에서의 접지 밴드는 볼 그리드 어레이(30)와 전기적으로 접촉한다. 기판의 상부 표면 상의 내부 전기 회로화부는 접지 밴드(32) 및 이 모듈의 주변부 상의 하나 이상의 땜납 볼(16)과 함께 형성된 접속부(38)를 가지며 이로써 전체 반도체 패키지(10)를 위한 전자기 차폐부를 생성하며 이 전자기 차폐부는 출력하는 EMI 에너지에 대한 차폐 뿐만 아니라 입사하는 EMI 에너지에 대해서도 장벽을 형성한다.
다양한 타입의 디바이스를 위한 EMI 차폐부를 제공하는 기본 사상이 본 기술 분야에 알려져 있지만, 본 발명에서 스티프너(24)와 통신하도록 유기 기판(12) 내부에 내장된 접지 밴드(32)는 특징적인 부분이며 우수하고 고유한 EMI 차폐를 생성한다. 이는 특히 현재 본 기술 분야에서 고려되고 있는 반도체 디바이스의 초고속 스위칭 애플리케이션에서 효과적이다.
도 2의 실시예에서, 도 1에 도시된 실시예에서 사용된 스티프너가 제거되고 기판(40)은 강성의 세라믹 물질을 포함하고 이로써 스티프너 부재가 필요하지 않으며 여기서 세라믹 물질에 의해서 강성이 제공된다.
이전의 실시예에서처럼, 집적 회로 칩(42)은 언더필 물질(46) 내에 내장된 땜납 볼(44)의 삽입에 의해서 세라믹 기판(40)의 상부 표면 상에 구성된다. 집적 회로(42)의 주변부 구역의 외부 방향으로 방사 형태로 연장되며 리드 또는 캡 구조물에 대해서 이전에 언급한 바와 같은 전기 도전성 물질로 구성된 리드 또는 열 방출 캡 구조물(48)은 기판(40)의 주변부 영역 내에 내장된 배선으로 구성되며 기판의 대향하는 두 표면들 간에서 연장되는 접지 밴드(50)와 전기적으로 접속된다.전기 도전성 경로를 제공하는 EMI 가스킷(52)은 리드(48)와 접지 밴드(50)의 상부 배선 단부 간에 개재되며, 접지 밴드(5)는 기판 내부에 내장되며 기판의 주변부를 따라서 연장되며 이로써 가스킷(52)은 리드 또는 접지 밴드에 부착된다. 접지 밴드(50)의 하부 단부는 칩과 멀리 떨어져 있는 기판의 표면 상에서 볼 그리드 어레이(56)와 전기 접지성 접속을 하며, 기판(40)의 상부 표면에서 접지 밴드 배선 단부와 리드 간에서 연장된 접착제와 하나 이상의 땜납 볼을 통해서 칩과 다른 전기 접속부가 제공된다.
도 3의 실시예는 도 2의 실시예와 거의 유사하지만, 도 3의 실시예에서는 전기 도전성 캡 또는 리드 구조물(48)이 세라믹 기판(40)의 상부 표면 근방에서 하부 단부 표면(62)을 갖는 종속형 주변부 플랜지(60)를 갖는다. 이로써, 리드의 하부 표면과 주변부 내장형 접지 밴드(50)의 상부 배선 단부 간에서 연장되는 도 2의 접착제 물질의 가스킷(52) 대신에, 칩 상의 집적 회로와 땜납 볼(44) 중 적어도 하나와 전기적으로 접속되는 전기 도전성 EMI 접착제(64)가 사용되어, 도 1 및 도 2의 실시예의 차폐 구조물과 유사한 EMI 차폐 구조물을 형성한다.
유리하게는, 다양한 실시예의 기판(12,40)의 주변부 영역 내에 내장된 접지 밴드는 전체 패키지 또는 반도체 구조물을 둘러싸는 매우 효과적인 EMI 차폐부 또는 장벽을 제공하며, 이로써 그 모듈의 동작 동안 임의의 출력 EMI 방사 및 EMI 입사 에너지를 감소시키거나 완전하게 제거한다.

Claims (11)

  1. 전자기 간섭(EMI)의 방사를 차폐하는 차폐부를 내장하는 전자 패키지에 있어서,
    서로 대향하고 있는 제 1 표면 및 제 2 표면을 갖는 회로화된 기판━상기 제 1 표면은 제 1 부분 및 제 2 부분을 가짐━과,
    상기 기판 내에 내장되면서 상기 제 1 표면의 상기 제 2 부분과 상기 제 2 표면 사이에서 연장되는 전기 도전성 접지 밴드(an electrically-conductive ground band)와,
    상기 제 1 표면의 상기 제 1 부분 상에 배치된 반도체 칩과,
    상기 기판의 상기 제 1 표면의 상기 제 1 부분 상에 위치하면서 각각이 상기 반도체 칩에 전기 접속되어 있는 다수의 전기 도전성 회로 부재와,
    상기 기판을 향하고 있는 상기 반도체 칩 표면의 반대쪽 표면 상에 위치한 전기 도전성 물질을 포함하는 리드 부재(lid member)를 포함하며,
    상기 접지 밴드는 상기 전자 패키지에 전자기 차폐부를 제공하도록 상기 기판의 제 2 표면 상에 위치한 적어도 하나의 전기 도전성 부재 및 상기 리드 부재 및 상기 기판의 상기 제 1 표면의 상기 제 1 부분 상의 적어도 하나의 상기 전기 도전성 회로 부재와 전기적으로 접속되는
    전자 패키지.
  2. 제 1 항에 있어서,
    전기 도전성 스티프너(an electrically conductive stiffener)가 상기 기판의 제 1 표면의 상기 제 2 부분 상에 위치하며,
    상기 도전성 스티프너는 상기 기판의 상기 제 1 표면의 상기 제 1 부분 상의 상기 전기 도전성 회로 부재들 중 적어도 하나와 전기적으로 접속되며 상기 전기 도전성 접지 밴드를 통해서 상기 기판의 상기 제 2 표면 상의 적어도 하나의 전기 도전성 부재와 전기적으로 접속되는
    전자 패키지.
  3. 제 2 항에 있어서,
    상기 스티프너는 상기 리드 부재와 전기적으로 접속되는
    전자 패키지.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 기판은 유전성의 유기 물질로 구성된
    전자 패키지.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 접지 밴드는 상기 기판의 주변부 구역에서 상기 기판 내부에 내장되는
    전자 패키지.
  6. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,
    전기 도전성 접착제가 상기 스티프너와 상기 접지 밴드 간 및 상기 스티프너와 상기 리드 부재 간에 위치하는
    전자 패키지.
  7. 제 2 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 스티프너는 상기 반도체 칩 주위에서 방사 방향으로 연장되도록 상기 기판의 주변부에서 위치하는
    전자 패키지.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    유연성이 있는 열전도성 접착제가 상기 반도체 칩과 상기 리드 부재 간에 위치하는
    전자 패키지.
  9. 제 1 항에 있어서,
    상기 기판은 강성의(rigid) 유전성 세라믹 물질을 포함하고,
    상기 접지 밴드는 상기 기판의 제 1 표면 상의 제 2 부분과 상기 리드 부재 간에 전기 도전성 가스킷(an electrically conductive gasket)을 삽입함으로써 상기 리드 부재와 전기적으로 접속되는
    전자 패키지.
  10. 제 1 항에 있어서,
    상기 기판은 강성의 유전성 세라믹 물질을 포함하며,
    상기 리드 부재는 상기 기판의 상기 제 1 표면에서 상기 접지 밴드에 인접해 있는 영역으로 연장된 환형 플랜지(an annular flange)를 가지며,
    상기 접지 밴드는 상기 기판의 제 1 표면의 제 2 부분과 상기 리드 부재의 상기 환형 플랜지 상의 마주 보고 있는 단부 표면 사이에 전기 도전성 접착제 물질을 삽입함으로써 상기 리드 부재와 전기적으로 접속되는
    전자 패키지.
  11. 입사 및 방사되는 전자기 간섭을 차폐하는 차폐부를 내장하는 전자 패키지를 제조하는 방법에 있어서,
    서로 대향하고 있는 제 1 표면 및 제 2 표면을 갖는 회로화된 기판━상기 제 1 표면은 제 1 부분 및 제 2 부분을 가짐━과, 상기 기판 내에서 내장되면서 상기 제 1 표면의 상기 제 2 부분과 상기 제 2 표면 사이에서 연장된 전기 도전성 접지 밴드를 제공하는 단계와,
    상기 제 1 표면의 상기 제 1 부분 상에 배치된 반도체 칩을 배치시키는 단계와,
    상기 기판의 상기 제 1 표면의 상기 제 1 부분 상에 위치하면서 각각이 상기 반도체 칩에 전기적으로 접속되어 있는 다수의 전기 도전성 회로 부재를 제공하는 단계와,
    상기 기판을 향하고 있는 반도체 칩의 표면의 반대편 표면 상에 위치한 전기 도전성 물질을 포함하는 리드 부재를 제공하는 단계를 포함하며,
    이로써, 상기 접지 밴드는 상기 기판의 제 2 표면 상에 위치한 적어도 하나의 전기 도전성 부재 및 상기 리드 부재 및 상기 기판의 상기 제 1 표면의 상기 제 1 부분 상의 적어도 하나의 상기 전기 도전성 회로 부재와 전기적으로 접속되어 상기 전자 패키지에 전자기 차폐부를 제공하는
    전자 패키지 제조 방법.
KR1020037017183A 2001-08-01 2002-07-26 전자 패키지 및 이의 제조 방법 KR100590382B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/921,062 US6740959B2 (en) 2001-08-01 2001-08-01 EMI shielding for semiconductor chip carriers
US09/921,062 2001-08-01
PCT/GB2002/003436 WO2003012867A2 (en) 2001-08-01 2002-07-26 Emi shielding for electronic packages

Publications (2)

Publication Number Publication Date
KR20040020948A true KR20040020948A (ko) 2004-03-09
KR100590382B1 KR100590382B1 (ko) 2006-06-15

Family

ID=25444862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037017183A KR100590382B1 (ko) 2001-08-01 2002-07-26 전자 패키지 및 이의 제조 방법

Country Status (12)

Country Link
US (1) US6740959B2 (ko)
EP (1) EP1412982A2 (ko)
JP (1) JP4437919B2 (ko)
KR (1) KR100590382B1 (ko)
CN (1) CN1539167A (ko)
AU (1) AU2002319480A1 (ko)
HU (1) HUP0401737A2 (ko)
IL (2) IL160070A0 (ko)
MY (1) MY126247A (ko)
PL (1) PL367099A1 (ko)
TW (1) TW577164B (ko)
WO (1) WO2003012867A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140039547A (ko) * 2012-09-24 2014-04-02 삼성전자주식회사 반도체 패키지
KR101409094B1 (ko) * 2010-04-06 2014-06-17 인텔 코포레이션 코어리스 패키지를 갖는 전자기 간섭 차폐를 위한 금속 충진 다이 이면 필름 형성 방법

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6844236B2 (en) * 2001-07-23 2005-01-18 Agere Systems Inc. Method and structure for DC and RF shielding of integrated circuits
US7030482B2 (en) * 2001-12-21 2006-04-18 Intel Corporation Method and apparatus for protecting a die ESD events
DE10164502B4 (de) * 2001-12-28 2013-07-04 Epcos Ag Verfahren zur hermetischen Verkapselung eines Bauelements
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
JP4390541B2 (ja) * 2003-02-03 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6940153B2 (en) * 2003-02-05 2005-09-06 Hewlett-Packard Development Company, L.P. Magnetic shielding for magnetic random access memory card
US6867480B2 (en) * 2003-06-10 2005-03-15 Lsi Logic Corporation Electromagnetic interference package protection
TWI236118B (en) * 2003-06-18 2005-07-11 Advanced Semiconductor Eng Package structure with a heat spreader and manufacturing method thereof
US7160758B2 (en) * 2004-03-31 2007-01-09 Intel Corporation Electronic packaging apparatus and method
US7002217B2 (en) 2004-06-12 2006-02-21 Solectron Corporation Electrostatic discharge mitigation structure and methods thereof using a dissipative capacitor with voltage dependent resistive material
US7190053B2 (en) * 2004-09-16 2007-03-13 Rosemount Inc. Field device incorporating circuit card assembly as environmental and EMI/RFI shield
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
US7271479B2 (en) * 2004-11-03 2007-09-18 Broadcom Corporation Flip chip package including a non-planar heat spreader and method of making the same
US7633170B2 (en) * 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
US7656047B2 (en) * 2005-01-05 2010-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method
CN100373618C (zh) * 2005-03-17 2008-03-05 联华电子股份有限公司 具有电磁干扰屏蔽功能设计的系统单芯片
US7287432B2 (en) * 2005-11-17 2007-10-30 Rosemount Inc. Process transmitter with overpressure vent
US7498203B2 (en) * 2006-04-20 2009-03-03 Texas Instruments Incorporated Thermally enhanced BGA package with ground ring
US7514774B2 (en) * 2006-09-15 2009-04-07 Hong Kong Applied Science Technology Research Institute Company Limited Stacked multi-chip package with EMI shielding
US8154881B2 (en) * 2006-11-13 2012-04-10 Telecommunication Systems, Inc. Radiation-shielded semiconductor assembly
US20080284047A1 (en) * 2007-05-15 2008-11-20 Eric Tosaya Chip Package with Stiffener Ring
US7576415B2 (en) * 2007-06-15 2009-08-18 Advanced Semiconductor Engineering, Inc. EMI shielded semiconductor package
US8566759B2 (en) * 2007-08-24 2013-10-22 International Business Machines Corporation Structure for on chip shielding structure for integrated circuits or devices on a substrate
US8589832B2 (en) * 2007-08-24 2013-11-19 International Business Machines Corporation On chip shielding structure for integrated circuits or devices on a substrate and method of shielding
US8350367B2 (en) * 2008-02-05 2013-01-08 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8212339B2 (en) 2008-02-05 2012-07-03 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7989928B2 (en) * 2008-02-05 2011-08-02 Advanced Semiconductor Engineering Inc. Semiconductor device packages with electromagnetic interference shielding
US8022511B2 (en) * 2008-02-05 2011-09-20 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8008133B2 (en) * 2008-02-11 2011-08-30 Globalfoundries Inc. Chip package with channel stiffener frame
US8313984B2 (en) * 2008-03-19 2012-11-20 Ati Technologies Ulc Die substrate with reinforcement structure
DE112009001079B4 (de) * 2008-05-02 2020-02-06 Hitachi Metals, Ltd. Hermetisch abdichtende Kappe
US7829981B2 (en) * 2008-07-21 2010-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8410584B2 (en) * 2008-08-08 2013-04-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US7923850B2 (en) * 2008-08-26 2011-04-12 Advanced Micro Devices, Inc. Semiconductor chip with solder joint protection ring
US20100110656A1 (en) 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20100182765A1 (en) * 2009-01-21 2010-07-22 Delphi Technologies, Inc. Rf/emi shield
US20100207257A1 (en) * 2009-02-17 2010-08-19 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8110902B2 (en) 2009-02-19 2012-02-07 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US8216887B2 (en) * 2009-05-04 2012-07-10 Advanced Micro Devices, Inc. Semiconductor chip package with stiffener frame and configured lid
US8212340B2 (en) 2009-07-13 2012-07-03 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof
US20110100692A1 (en) * 2009-11-02 2011-05-05 Roden Topacio Circuit Board with Variable Topography Solder Interconnects
US8030750B2 (en) * 2009-11-19 2011-10-04 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8368185B2 (en) 2009-11-19 2013-02-05 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with electromagnetic interference shielding
US8378466B2 (en) 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
DE102009054517B4 (de) 2009-12-10 2011-12-29 Robert Bosch Gmbh Elektronisches Steuergerät
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
TWI411075B (zh) 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8232138B2 (en) 2010-04-14 2012-07-31 Advanced Micro Devices, Inc. Circuit board with notched stiffener frame
TWI540698B (zh) 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9723766B2 (en) * 2010-09-10 2017-08-01 Intersil Americas LLC Power supply module with electromagnetic-interference (EMI) shielding, cooling, or both shielding and cooling, along two or more sides
US8084300B1 (en) 2010-11-24 2011-12-27 Unisem (Mauritius) Holdings Limited RF shielding for a singulated laminate semiconductor device package
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
CN102695407B (zh) * 2011-03-23 2015-05-27 环旭电子股份有限公司 微小化电磁干扰防护结构及其制作方法
US8669646B2 (en) * 2011-05-31 2014-03-11 Broadcom Corporation Apparatus and method for grounding an IC package lid for EMI reduction
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8937376B2 (en) 2012-04-16 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor packages with heat dissipation structures and related methods
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8704341B2 (en) 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
US8653634B2 (en) 2012-06-11 2014-02-18 Advanced Semiconductor Engineering, Inc. EMI-shielded semiconductor devices and methods of making
CN102779811B (zh) 2012-07-20 2015-02-04 华为技术有限公司 一种芯片封装及封装方法
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US20140061877A1 (en) * 2012-08-14 2014-03-06 Bridge Semiconductor Corporation Wiring board with embedded device, built-in stopper and electromagnetic shielding
US9064878B2 (en) * 2012-08-14 2015-06-23 Bridge Semiconductor Corporation Wiring board with shielding lid and shielding slots as electromagnetic shields for embedded device
US20140048914A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Wiring board with embedded device and electromagnetic shielding
US20140048955A1 (en) * 2012-08-14 2014-02-20 Bridge Semiconductor Corporation Semiconductor assembly board with back-to-back embedded semiconductor devices and built-in stoppers
KR20140023112A (ko) 2012-08-17 2014-02-26 삼성전자주식회사 반도체 패키지를 포함하는 전자 장치 및 그 제조 방법
TW201415600A (zh) * 2012-10-02 2014-04-16 Bridge Semiconductor Corp 具有內嵌元件、內建定位件、及電磁屏障之線路板
US8952503B2 (en) 2013-01-29 2015-02-10 International Business Machines Corporation Organic module EMI shielding structures and methods
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9837701B2 (en) 2013-03-04 2017-12-05 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna substrate and manufacturing method thereof
US9129954B2 (en) 2013-03-07 2015-09-08 Advanced Semiconductor Engineering, Inc. Semiconductor package including antenna layer and manufacturing method thereof
US9172131B2 (en) 2013-03-15 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor structure having aperture antenna
CN103400825B (zh) 2013-07-31 2016-05-18 日月光半导体制造股份有限公司 半导体封装件及其制造方法
US9867282B2 (en) 2013-08-16 2018-01-09 Ati Technologies Ulc Circuit board with corner hollows
CN103617991A (zh) * 2013-11-20 2014-03-05 华进半导体封装先导技术研发中心有限公司 半导体封装电磁屏蔽结构及制作方法
CN103943610B (zh) 2014-04-16 2016-12-07 华为技术有限公司 一种电子元件封装结构及电子设备
CN105519248B (zh) * 2014-06-25 2019-02-19 华为技术有限公司 散热屏蔽结构及通信产品
WO2016000184A1 (zh) 2014-06-30 2016-01-07 华为技术有限公司 一种交换机模式切换方法、设备及系统
KR102210332B1 (ko) 2014-09-05 2021-02-01 삼성전자주식회사 반도체 패키지
JP6569375B2 (ja) * 2015-08-11 2019-09-04 株式会社ソシオネクスト 半導体装置、半導体装置の製造方法及び電子装置
JP6601055B2 (ja) * 2015-08-20 2019-11-06 富士通株式会社 プリント配線板、電子機器及び実装方法
JP2017050261A (ja) * 2015-09-04 2017-03-09 富士通株式会社 光モジュールコネクタ及びプリント基板アセンブリ
WO2017171893A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Systems, methods, and apparatuses for implementing an organic stiffener with an emi shield for rf integration
FR3066643B1 (fr) * 2017-05-16 2020-03-13 Stmicroelectronics (Grenoble 2) Sas Boitier electronique pourvu d'une fente locale formant un event
WO2019181176A1 (en) 2018-03-19 2019-09-26 Ricoh Company, Ltd. Photoelectric conversion device, process cartridge, and image forming apparatus
US10654709B1 (en) 2018-10-30 2020-05-19 Nxp Usa, Inc. Shielded semiconductor device and lead frame therefor
JP6900947B2 (ja) * 2018-12-28 2021-07-14 株式会社村田製作所 高周波モジュールおよび通信装置
US11049817B2 (en) 2019-02-25 2021-06-29 Nxp B.V. Semiconductor device with integral EMI shield
US10892229B2 (en) 2019-04-05 2021-01-12 Nxp Usa, Inc. Media shield with EMI capability for pressure sensor
US11081450B2 (en) * 2019-09-27 2021-08-03 Intel Corporation Radiation shield around a component on a substrate
US11244876B2 (en) 2019-10-09 2022-02-08 Microchip Technology Inc. Packaged semiconductor die with micro-cavity
CN113823622A (zh) * 2020-06-18 2021-12-21 华为技术有限公司 芯片封装器件及电子设备
US11616000B2 (en) * 2021-06-25 2023-03-28 Intel Corporation Methods and apparatus to provide electrical shielding for integrated circuit packages using a thermal interface material

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4323155A (en) 1980-01-21 1982-04-06 Kling Jarrett B Integrated circuit carrier
US5254871A (en) 1988-11-08 1993-10-19 Bull, S.A. Very large scale integrated circuit package, integrated circuit carrier and resultant interconnection board
US4967315A (en) 1990-01-02 1990-10-30 General Electric Company Metallized ceramic circuit package
US5043534A (en) 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
JPH06505597A (ja) 1991-03-04 1994-06-23 モトローラ・インコーポレーテッド 非導電性電子回路パッケージ用シールド装置
US5133495A (en) * 1991-08-12 1992-07-28 International Business Machines Corporation Method of bonding flexible circuit to circuitized substrate to provide electrical connection therebetween
US5227583A (en) 1991-08-20 1993-07-13 Microelectronic Packaging America Ceramic package and method for making same
US5371408A (en) 1991-11-29 1994-12-06 Motorola, Inc. Integrated circuit package with removable shield
US5317107A (en) 1992-09-24 1994-05-31 Motorola, Inc. Shielded stripline configuration semiconductor device and method for making the same
US5475606A (en) * 1993-03-05 1995-12-12 International Business Machines Corporation Faraday cage for a printed circuit card
US5485037A (en) 1993-04-12 1996-01-16 Amkor Electronics, Inc. Semiconductor device having a thermal dissipator and electromagnetic shielding
DE4319965C3 (de) 1993-06-14 2000-09-14 Emi Tec Elektronische Material Verfahren zur Herstellung eines Gehäuses mit elektromagnetischer Abschirmung
US5635754A (en) 1994-04-01 1997-06-03 Space Electronics, Inc. Radiation shielding of integrated circuits and multi-chip modules in ceramic and metal packages
US5477421A (en) 1993-11-18 1995-12-19 Itt Corporation Shielded IC card
JP3234374B2 (ja) 1993-12-01 2001-12-04 三菱電機株式会社 半導体パッケージ及びこのパッケージを備えた半導体装置
US5436203A (en) 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
JPH0897336A (ja) * 1994-09-29 1996-04-12 Shinko Electric Ind Co Ltd 半導体装置
US5515686A (en) 1995-01-30 1996-05-14 Jordan Holding Company Absorber fluid circuit for vapor recovery system
US5650659A (en) 1995-08-04 1997-07-22 National Semiconductor Corporation Semiconductor component package assembly including an integral RF/EMI shield
AU7096696A (en) * 1995-11-28 1997-06-19 Hitachi Limited Semiconductor device, process for producing the same, and packaged substrate
JPH09232351A (ja) 1996-02-23 1997-09-05 Fujitsu Ltd 電子素子用パッケージ
JP2938820B2 (ja) 1996-03-14 1999-08-25 ティーディーケイ株式会社 高周波モジュール
US5986340A (en) 1996-05-02 1999-11-16 National Semiconductor Corporation Ball grid array package with enhanced thermal and electrical characteristics and electronic device incorporating same
US5761053A (en) 1996-05-08 1998-06-02 W. L. Gore & Associates, Inc. Faraday cage
EP0806891B1 (en) * 1996-05-08 1999-03-10 W.L. GORE & ASSOCIATES, INC. A lid assembly for shielding electronic components from EMI/RFI interferences
US5838551A (en) 1996-08-01 1998-11-17 Northern Telecom Limited Electronic package carrying an electronic component and assembly of mother board and electronic package
FR2758908B1 (fr) * 1997-01-24 1999-04-16 Thomson Csf Boitier d'encapsulation hyperfrequences bas cout
US6051888A (en) 1997-04-07 2000-04-18 Texas Instruments Incorporated Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US5866943A (en) 1997-06-23 1999-02-02 Lsi Logic Corporation System and method for forming a grid array device package employing electomagnetic shielding
US6061251A (en) 1997-09-08 2000-05-09 Hewlett-Packard Company Lead-frame based vertical interconnect package
US5939784A (en) 1997-09-09 1999-08-17 Amkor Technology, Inc. Shielded surface acoustical wave package
JPH1197568A (ja) * 1997-09-22 1999-04-09 Sumitomo Metal Smi Electron Devices Inc キャビティダウン型ｂｇａパッケージ
US5939772A (en) 1997-10-31 1999-08-17 Honeywell Inc. Shielded package for magnetic devices
KR100563122B1 (ko) * 1998-01-30 2006-03-21 다이요 유덴 가부시키가이샤 하이브리드 모듈 및 그 제조방법 및 그 설치방법
US6084297A (en) 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
TW410446B (en) * 1999-01-21 2000-11-01 Siliconware Precision Industries Co Ltd BGA semiconductor package
JP2001035957A (ja) * 1999-07-19 2001-02-09 Mitsubishi Electric Corp 電子部品収納用パッケージならびに半導体装置およびパッケージ製造方法
US6407334B1 (en) * 2000-11-30 2002-06-18 International Business Machines Corporation I/C chip assembly

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101409094B1 (ko) * 2010-04-06 2014-06-17 인텔 코포레이션 코어리스 패키지를 갖는 전자기 간섭 차폐를 위한 금속 충진 다이 이면 필름 형성 방법
KR20140039547A (ko) * 2012-09-24 2014-04-02 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
PL367099A1 (en) 2005-02-21
MY126247A (en) 2006-09-29
JP4437919B2 (ja) 2010-03-24
HUP0401737A2 (en) 2004-12-28
US6740959B2 (en) 2004-05-25
IL160070A0 (en) 2004-06-20
TW577164B (en) 2004-02-21
JP2004537861A (ja) 2004-12-16
WO2003012867A3 (en) 2003-05-22
IL160070A (en) 2008-06-05
US20030025180A1 (en) 2003-02-06
CN1539167A (zh) 2004-10-20
EP1412982A2 (en) 2004-04-28
KR100590382B1 (ko) 2006-06-15
WO2003012867A2 (en) 2003-02-13
AU2002319480A1 (en) 2003-02-17

Similar Documents

Publication Publication Date Title
KR100590382B1 (ko) 전자 패키지 및 이의 제조 방법
EP0682812B1 (en) Thermally conductive integrated circuit package with radio frequency shielding
JP3407971B2 (ja) 集積回路パッケージおよびその組立構造
US5166772A (en) Transfer molded semiconductor device package with integral shield
US7268426B2 (en) High-frequency chip packages
US6686649B1 (en) Multi-chip semiconductor package with integral shield and antenna
EP1089336B1 (en) Integrated circuit packages with improved EMI characteristics
US7482686B2 (en) Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US6809931B2 (en) Heat sink apparatus that provides electrical isolation for integrally shielded circuit
US7271479B2 (en) Flip chip package including a non-planar heat spreader and method of making the same
CN108701681B (zh) 屏蔽emi的集成电路封装和及其制造方法
US20050280127A1 (en) Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
JPH10303331A (ja) ボール・グリッド・アレイ・モジュール
CN102077341A (zh) 封装半导体产品及其制造方法
US6562655B1 (en) Heat spreader with spring IC package fabrication method
JPWO2013133122A1 (ja) 高周波パッケージ
JP2002026178A (ja) 半導体装置及びその製造方法並びに電子装置
JP2001035957A (ja) 電子部品収納用パッケージならびに半導体装置およびパッケージ製造方法
CN104051432A (zh) 电子元件封装体
JP2004071772A (ja) 高周波パッケージ
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판
KR20050061646A (ko) 이. 엠. 아이 차폐 및 열 방출 기능을 갖는 집적회로 패키지
JPH04206854A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee