KR101409094B1 - 코어리스 패키지를 갖는 전자기 간섭 차폐를 위한 금속 충진 다이 이면 필름 형성 방법 - Google Patents

코어리스 패키지를 갖는 전자기 간섭 차폐를 위한 금속 충진 다이 이면 필름 형성 방법 Download PDF

Info

Publication number
KR101409094B1
KR101409094B1 KR1020127025222A KR20127025222A KR101409094B1 KR 101409094 B1 KR101409094 B1 KR 101409094B1 KR 1020127025222 A KR1020127025222 A KR 1020127025222A KR 20127025222 A KR20127025222 A KR 20127025222A KR 101409094 B1 KR101409094 B1 KR 101409094B1
Authority
KR
South Korea
Prior art keywords
die
dbf
carrier material
coreless
way
Prior art date
Application number
KR1020127025222A
Other languages
English (en)
Other versions
KR20120132528A (ko
Inventor
라비 케이 날라
드류 델라니
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20120132528A publication Critical patent/KR20120132528A/ko
Application granted granted Critical
Publication of KR101409094B1 publication Critical patent/KR101409094B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

마이크로전자 패키지 구조체를 형성하는 방법 및 이에 따라 형성된 관련 구조체가 설명된다. 이들 방법은 캐리어 재료에 캐비티를 형성하는 단계와, 캐비티에 다이를 부착하는 단계 - 다이의 이면은 금속 충진 DBF를 포함함 - 와, 다이에 인접하여 그리고 캐리어 재료의 바닥층 위에 유전체 재료를 형성하는 단계와, 유전체 재료 위에 층을 구축함으로써 코어리스 기판을 형성하는 단계와, 코어리스 기판으로부터 캐리어 재료를 제거하는 단계를 포함할 수 있다.

Description

코어리스 패키지를 갖는 전자기 간섭 차폐를 위한 금속 충진 다이 이면 필름 형성 방법{FORMING METAL FILLED DIE BACK-SIDE FILM FOR ELECTROMAGNETIC INTERFERENCE SHIELDING WITH CORELESS PACKAGES}
높은 프로세서 성능을 위해 반도체 기술이 발전함에 따라, 패키지 구조체의 발전은 코어리스 범프리스 빌드업 층(BBUL-C) 패키지 구조체 및 다른 그러한 어셈블리를 포함할 수 있다. BBUL-C 패키지를 위한 현재의 프로세스 흐름은 동박(copper foil)으로 씌워진 임시 코어/캐리어 상에 기판을 구축하는 것을 포함하는데, 동박은 패키지가 코어로부터 분리된 후 에칭된다.
본 명세서는 본 발명의 임의의 실시예를 특별히 지적하고 그에 대해 분명히 청구하고 있지만, 본 발명의 이점은, 첨부 도면과 함께 보는 경우에 본 발명의 다음과 같은 설명으로부터 더 쉽게 확인될 수 있다.
도 1a 내지 도 1j는 본 발명의 일 실시예에 따른 구조체를 형성하는 방법을 나타내는 도면,
도 2는 본 발명의 일 실시예에 따른 시스템을 나타내는 도면이다.
다음의 상세한 설명에서, 방법이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도면이 참조된다. 이들 실시예는 당업자가 실시예를 실시하게 할 수 있도록 충분히 자세하게 설명된다. 상이하지만 다양한 실시예가 반드시 상호 배타적인 것은 아닌 것이 이해될 것이다. 예컨대, 일 실시예와 연관되어 여기에 설명된 특정 특징, 구조 또는 특성은 실시예의 정신 및 범위로부터 벗어나지 않고 다른 실시예 내에서 구현될 수 있다. 부가하여, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배열은 본 실시예의 정신 및 범위에서 벗어나지 않고 수정될 수 있다. 따라서, 다음의 상세한 설명은 제한적인 관점에서 이루어진 것이 아니고, 실시예의 범위는 첨부된 청구범위에 의해서만 정의되고, 청구항의 자격이 주어지는 등가의 전체 범위와 함께 적절히 해석된다. 도면에서, 유사한 참조부호는 여러 관점을 통해 동일하거나 유사한 기능을 가리킨다.
패키지 구조체 등의 마이크로전자 구조체를 형성 및 이용하는 방법 및 관련 구조체가 설명된다. 이들 방법은 캐리어 재료 내에 캐비티를 형성하는 단계와, 캐비티에 다이를 부착하는 단계 - 다이의 이면은 금속 충진 다이 이면 필름(die backside film, DBF)을 포함함 - 와, 다이에 인접하여 캐리어 재료의 바닥측에 유전체 재료를 형성하는 단계와, 유전체 재료 위에 층을 구축하는 것에 의해 코어리스 기판을 형성하는 단계와, 코어리스 기판으로부터 캐리어 재료를 제거하는 단계를 포함할 수 있다. 실시예의 방법은, 예컨대, EMI 차폐를 생성하도록 DBF의 기능화를 가능하게 한다.
도 1a 내지 도 1j는, 예컨대, 패키지 구조체 등의 마이크로전자 구조체를 형성하는 방법의 실시예를 도시한다. 도 1a는 캐리어 재료(100, 100')를 도시한다. 일 실시예에서, 상부 캐리어 재료층(100)은 마이크로전자 다이 캐리어 등의 캐리어로서 기능할 수 있는 다층 동박을 포함할 수 있다. 다른 실시예에서, 캐리어 재료는 임의의 적당한 도전성의 상부 캐리어 재료층(100)을 포함할 수 있다. 일 실시예에서, 캐리어 재료(100, 100')는 도시된 바와 같은 상부 캐리어 재료층(100)과 바닥 캐리어 재료층(100')의 2개의 층을 포함할 수 있지만, 다른 실시예에서는 하나의 층 또는 2개의 층보다 많은 층을 포함할 수 있다.
일 실시예에서, 캐리어 재료(100, 100')는, 예컨대, 얇은 에칭 배리어(정지) 층(102)에 의해 분리될 수 있는, 구리에 한정되지 않는 2층 도전성 재료를 포함할 수 있다. 일 실시예에서, 에칭 정지층(102)은, 예컨대, 니켈 등의 재료를 포함할 수 있지만, 캐리어 재료(100, 100') 사이에서 에칭/제거 프로세스의 정지를 용이하게 하는 에칭 정지층을 포함하도록 기능할 수 있는 임의의 그러한 재료를 포함할 수 있다. 일 실시예에서, 에칭 정지층(102)은, 예컨대, 특히 에칭 프로세스 중에 캐비티(104)(도 1b)의 형성을 돕도록 기능할 수 있다. 일 실시예에서, 바닥 캐리어 재료층(100')의 두께(103)는 후속 조립 단계에서 바닥 캐리어 재료층(100')에 내장될 다이의 두께 및 내장된 깊이에 의해 나타낼 수 있다.
캐비티(104)는 바닥 캐리어 재료층(100')의 일부를 제거하는 것 등에 의해 캐리어 재료의 하나의 층에 형성될 수 있다. 캐비티(104)는 당업계에 공지되어 있는 바와 같은, 에칭 프로세스 등의 임의의 적절한 제거 프로세스를 이용하여 형성될 수 있다. 예컨대, 마스킹 재료는 바닥 캐리어 재료층(100')의 바닥층 위에 적층될 수 있고, 바닥 캐리어 재료층(100')은 캐비티(104)를 형성하도록 패터닝될 수 있고, 후속하여 다이가 그 안에 배치될 수 있다. 캐리어 재료(100, 100') 간의 에칭 정지층(102)은 캐비티(104) 형성을 위한 에칭 정지를 제공할 수 있고, 다이를 배치하기 위한 평평한 표면을 정의할 수 있다. 형성된 캐비티(104)를 갖는 바닥 캐리어 재료층(100')은 바닥 부분(101), 경사진 부분(105), 상단의 평평한 부분(107)을 포함할 수 있고, 상단 부분은 에칭 정지층(102)의 일부를 포함한다.
일 실시예에서, 예컨대, 마이크로전자 다이(106) 등의 다이(106)는 다이 이면(DBF)(109)을 포함할 수 있다(도 1c). 일 실시예에서, DBF는 적당한 접착제(119) 및 금속 입자 충진재(117)의 혼합을 포함할 수 있다. 접착제(119)는 일부의 경우에 기초한 에폭시일 수 있다. 금속 충진재(117)는 구리 및 은 중 적어도 하나를 포함할 수 있지만, 특정 애플리케이션에 따라 다른 도전성 재료도 사용될 수 있다. 금속 충진재(117)의 입자 크기는 요구되는 DBF(109)의 두께에 따라 선택될 수 있다. 일 실시예에서, 금속 충진재(117)의 입자 크기는 대략 10 미크론 미만인 것을 포함할 수 있다.
금속 충진재에 부가하여, 필름의 처리 및 다이(106)와 최종 포장된 제품의 왜곡을 개선하기 위해 다른 비금속 충진재도 DBF(109)의 강도를 개선하는 데 사용될 수 있다. 일 실시예에서, DBF(109)는 또한 강도를 개선하기 위해 유리섬유 직물(glass-cloth) 백본(backbone)을 포함할 수 있다. 일 실시예에서, 다이(106)는 얇은 다이(106)를 포함할 수 있고, 대략 150 미크론 이하의 두께를 포함할 수 있다.
일 실시예에서, 다이(106)는 캐비티(104)를 포함하는 바닥 캐리어 재료층(100')의 상단 부분(107)에 부착될 수 있다(도 1d). 일 실시예에서, 다이(106)는 적어도 하나의 측벽(108), 이면(111) 및 활성면(112)을 포함할 수 있다. 일 실시예에서, DBF(109)를 포함하는 다이(106)의 이면(111)은 캐비티(104) 내의 에칭 정지층(102)의 일부에 배치될 수 있다. 일부의 경우, 바닥 캐리어 재료층(100')의 캐비티(104) 내에 다이(106)를 부착하기 위해 DBF(109)의 접착 필름 및/또는 부착 공정이 이용될 수 있다. 일 실시예에서, 일부의 경우 구리 재료를 포함할 수 있는 등의 바닥 캐리어 재료층(100')은 다이(106)의 부착에 도움이 되도록 거칠게 될 수 있다.
일 실시예에서, DBF(109)의 접착 필름(119)은, 예컨대, 마킹을 위한 표면을 제공하기 위해, 및/또는 다이(106)내에 발생할 수 있는 임의의 왜곡을 관리하기 위해, 다이(106)의 이면(111)을 보호하도록 최종 패키지의 영구적 부분으로서 사용될 수 있다. 일 실시예에서, POP 패드/랜드 구조체(118)는 바닥 캐리어 재료층(100')의 바닥에 형성될 수 있다(도 1e).
유전체 재료(110)는 바닥 캐리어 재료층(100') 위, 다이(106)에 인접하여, PoP 랜드 구조체(118)에 인접하여, 그리고 바닥 캐리어 재료층(100')의 캐비티(104) 내에 형성될 수 있다(도 1f). 일 실시예에서, 유전체 재료(110)는 예컨대, 적층 프로세스에 의해 형성될 수 있다. 유전체 재료(110)는 캐비티(104)를 포함하는 바닥 캐리어 재료층(100')의 바닥 부분(101), 바닥 캐리어 재료층(100')의 캐비티(104)의 경사진 부분(105), 및 다이(106)를 둘러싸는 바닥 캐리어 재료층(100')의 상단 부분(107)의 일부 위에 형성될 수 있다. 유전체 재료(110)는 후속하는 빌드업 프로세스를 위한 동등한 평면을 제공할 수 있다. 일 실시예에서, 바닥 캐리어 재료층(100')은 유전체 재료(110)에 대한 접착을 돕기 위해 적층 전에 거칠게 될 수 있다.
일 실시예에서, 비아(113)는 다이(106)의 다이 영역에서의 유전체 재료(110)에 형성될 수 있고, 여기서 예컨대, 구리 다이 패드 등의 다이 패드는 다이(106)의 활성면(112)에 노출될 수 있다(도 1g). 일 실시예에서, 반가산 프로세스(semi-additive process, SAP)는 다이(106)의 다이 패드 위에 다이 패드 상호접속 구조체(112)를 형성하는 데 이용될 수 있고, 제 1 금속층(114)은 다이(106)에 인접한 유전체 재료(110)에 형성될 수 있다(도 1h). 상호접속 구조체(115)가 PoP 구조체(118)와 접속되도록 형성될 수 있다. 그 후, 예컨대, 표준 기판 SAP 빌드업 프로세싱을 이용하여 후속 층이 형성될 수 있고, 여기서, 빌드업 프로세스를 이용함으로써 코어리스 패키지 구조체(120)의 코어리스 기판 부분(116)을 형성하기 위해 추가의 유전체 층(110') 및 금속화층(114')이 서로의 위에 형성될 수 있다(도 1i). 일 실시예에서, 코어리스 패키지 구조체(120)는 BBUL 코어리스 패키지 구조체(120)를 포함할 수 있고, 다이(106)는 코어리스 패키지(120)에 내장될 수 있다.
일 실시예에서, 빌드업이 완료되면, 상부 캐리어 재료층(100)의 상부층을 포함하는 캐리어 재료, 에칭 정지층(102) 및 바닥 캐리어 재료층(100')의 바닥층이 코어리스 기판(120)으로부터 제거될 수 있다(도 1j). DBF(109)는 코어리스 기판(120) 상/내에 남을 수 있고, 다이(106)의 이면(111) 위로 부착/배치될 수 있다. 이제 유지된 DBF(109)는 패키지(120)에 대한 EMI 차폐로서 기능할 수 있다. PoP 구조체(118)의 일부가 코어리스 기판(120)의 유전체 재료(110)에 내장되기 때문에, PoP 구조체(118)는 마찬가지로 패키지 구조체(120) 상/내에 남을 수 있다.
PoP 구조체(118)의 상부 표면(123)은 패키지(120)의 상부 표면(121)과 같은 높이/같은 평면에 있을 수 있다. 일 실시예에서, 코어리스 패키지 기판(120)은 패키지 구조체(120)에 부착될 수 있는, 볼 그리드 어레이(BGA) 볼 등의 상호접속 구조체(125)를 더 포함할 수 있다. 코어리스 패키지 기판(120)은 다이(106) 주위에 유전체 재료(110)의 필렛 구조체(fillet structure)(127)를 포함할 수 있고, 유전체 재료(110)는 다이(106)의 측벽(108) 및 바닥(112)을 둘러쌀 수 있지만, DBF(109)는 다이(106)의 이면(111)에 배치되기 때문에, 유전체 재료(110)는 다이(104)의 이면(111)에 존재하지 않는다. 일 실시예에서, DBF(109)의 일부가 코어리스 기판(120)의 유전체(110)에 내장될 수 있고, DBF의 상측은 코어리스 기판(120)의 필렛 구조체(127)의 상부 표면(128)과 같은 높이/같은 평면에 있을 수 있다.
필렛 구조체(127)는 코어리스 기판(120)의 유전체(110)의 평평한 상부(121)에 대하여 각이 지거나(angled) 상승될 수 있는 유전체(110)의 일부를 포함할 수 있다. 이 필렛 구조체(127)의 기하학은 다이/패키지의 최대 신뢰성을 제공하도록 최적화될 수 있고, 여기서, 필렛 구조체(127)의 각도(129)는 신뢰성을 최적화하도록 변동될 수 있다.
도 2는 본 발명의 일 실시예에 따른 컴퓨터 시스템을 도시한다. 일부의 실시예에서, 시스템(200)은 프로세서(210), 메모리 장치(220), 메모리 제어기(230), 그래픽 제어기(240), 입력 및 출력(I/O) 제어기(250), 디스플레이(252), 키보드(254), 포인팅 장치(256) 및 주변 장치(258)를 포함하고, 이들 모두는 버스(260)를 통해 서로 통신 가능하게 연결될 수 있다. 프로세서(210)는 범용 프로세서 또는 주문형 반도체(ASIC)일 수 있다. I/O 제어기(250)는 유선 또는 무선 통신을 위한 통신 모듈을 포함할 수 있다. 메모리 장치(220)는 동적 랜덤 액세스 메모리(DRAM) 장치, 정적 랜덤 액세스 메모리(SRAM) 장치, 플래시 메모리 장치 또는 이들 메모리 장치의 조합일 수 있다. 따라서, 일부 실시예에서, 시스템(200)의 메모리 장치(220)는 DRAM 장치를 포함할 필요가 없다.
시스템(200)에 도시된 하나 이상의 구성요소가 포함될 수 있고 또는, 예컨대, 도 1j의 코어리스 패키지 구조체 등의 하나 이상의 집적 회로 패키지를 포함할 수 있다. 예컨대, 프로세서(210), 또는 메모리 장치(220) 또는 I/O 제어기(250)의 적어도 일부 또는 이들 구성요소의 조합이, 여러가지 실시예에서 설명된, 여기 제시된 여러가지 기능화된 캐리어 재료 구조체 등의 구조체의 적어도 하나의 실시예를 포함하는 집적 회로 패키지에 포함될 수 있다.
이들 요소는 종래에 공지된 그들의 종래의 기능을 수행한다. 특히, 메모리 장치(220)는, 일부의 경우, 본 발명의 실시예에 따라 패키지 구조체를 형성하기 위한 방법을 위해 실행 가능한 명령에 대한 장기 저장을 제공하기 위해 사용될 수 있고, 다른 실시예에서는, 프로세서(210)에 의한 실행중에 본 발명의 실시예에 따른 패키지 구조체를 형성하는 방법의 실행 가능한 명령을 더 짧은 기간 단위로 저장하는 데 사용될 수 있다. 부가하여, 명령은 저장될 수 있고, 또는 예컨대, 컴팩트 디스크 판독전용 메모리(CD-ROM), 디지털 다기능 디스크(DVD), 플로피 디스크, 반송파 및/또는 다른 전파 신호 등의, 시스템과 통신가능하게 연결된 기계 액세스가능한 매체와 연관될 수 있다. 일 실시예에서, 메모리 장치(220)는 실행을 위해 실행 가능한 명령을 프로세서(210)에 공급할 수 있다.
시스템(200)은 컴퓨터(예컨대, 데스크탑, 랩탑, 휴대형, 서버, 웹어플라이언스, 라우터 등), 무선 통신 장치(예컨대, 휴대전화, 무선 전화, 호출기, 개인휴대단말기 등), 컴퓨터 관련 주변장치(예컨대, 프린터, 스캐너, 모니터 등), 엔터테인먼트 장치(예컨대, 텔레비전, 라디오, 스테레오, 테이프 및 컴팩트디스크 플레이어, 비디오 카세트 레코더, 캠코더, 디지털 카메라, MP3(Motion Picture Experts Group, Audio Layer3) 플레이어, 비디오 게임, 시계 등) 등을 포함할 수 있다.
실시예의 이점은 현재 패키지 구조체에 비해 대략 절반의 비용으로 칩(SoC) 프로세서에 미래의 모바일/휴대형 시스템에 대한 디자인 요건을 충족할 수 있는 새로운 패키지 구조체를 가능하게 한다. 여러가지 실시예는 추후 패키지 제조 비용의 추가 없이 BBUL-C 패키지 구조체에 EMI 차폐의 추가를 가능하게 한다. EMI 차폐는 RF 또는 EMI에 민감한 다른 실리콘 장치를 포함하는 다른 EMI 생성 장치를 채용하는 일부 BBUL-C 제품에 대해 요구될 수 있다. 금속 입자로 DBF를 충진함으로써 DBF를 기능화하는 것에 의해, 충진된 DBF는 그러한 RF 구성요소에 대한 전자기 간섭(EMI) 차폐에 사용될 수 있다.
상기 설명은 본 발명의 방법에 사용될 수 있는 임의의 단계 및 재료를 특정하였지만, 당업자는 많은 수정 및 대체가 이루어질 수 있음을 알 것이다. 따라서, 모든 그러한 수정, 변경, 대체 및 부가가 첨부된 청구범위에 의해 정의되는 본 발명의 정신 및 범위 내에 포함되도록 간주되는 것이 의도된다. 부가하여, 패키지 구조체 등의 여러가지 마이크로전자 구조체는 당업계에 공지되어 있는 것이 이해될 것이다. 따라서, 여기에 제공된 도면은 본 발명의 실시에 관한 예시적 마이크로 전자 장치의 일부만을 도시한다. 그러므로 본 발명은 여기에 설명된 구조체에 한정되는 것이 아니다.

Claims (30)

  1. 캐리어 재료 내에 캐비티를 형성하는 단계 - 상기 캐리어 재료는 에칭 정지층(an etch stop layer)에 의해 분리되는 상부층 및 바닥층을 포함함 - 와,
    상기 캐비티 내에 다이를 부착하는 단계 - 상기 다이의 이면은 DBF(die backside film)를 포함함 - 와,
    상기 다이에 인접하여 상기 캐리어 재료의 바닥층 위에 PoP 랜드를 형성하는 단계와,
    상기 다이의 측벽에 인접하고 또한 상기 다이의 측벽을 둘러싸는 경사진 유전체 필렛 구조체(an angled dielectric fillet structure)를 형성하기 위해 상기 다이에 인접하여 그리고 상기 캐리어 재료의 바닥층 위에 유전체 재료를 형성하는 단계 - 상기 DBF의 상부면은 상기 경사진 유전체 필렛 구조체 부분의 상부면과 동일 평면임 - 와,
    상기 유전체 재료 위에 층들을 구축함으로써 코어리스 기판을 형성하는 단계와,
    상기 코어리스 기판으로부터 상기 캐리어 재료의 상부층 및 바닥층과, 상기 에칭 정지층을 제거하는 단계를 포함하는
    방법.
  2. 제 1 항에 있어서,
    상기 DBF는 상기 다이 위에 남아 있는
    방법.
  3. 제 1 항에 있어서,
    상기 DBF는 EMI 차폐를 포함하는
    방법.
  4. 제 1 항에 있어서,
    상기 DBF는 접착제를 포함하고, 상기 접착제는 상기 캐리어 재료의 바닥층에 부착되는
    방법.
  5. 제 1 항에 있어서,
    상기 캐리어 재료 및 상기 에칭 정지층이 상기 코어리스 기판 위에 배치되어 있는 동안 상기 캐리어 재료 및 상기 에칭 정지층을 제거하는 단계를 더 포함하는
    방법.
  6. 제 1 항에 있어서,
    상기 DBF는 금속 충진재를 포함하는
    방법.
  7. 제 6 항에 있어서,
    상기 금속 충진재는 구리와 은 중 적어도 하나를 포함하고, 10 미크론 미만의 입자 크기를 갖는
    방법.
  8. 제 1 항에 있어서,
    상기 코어리스 기판은 코어리스 범프리스 빌드업층 패키지(coreless, bumpless, build up layer package)의 일부를 포함하는
    방법.
  9. 캐리어 재료 내에 캐비티를 형성하는 단계와,
    상기 캐비티 내에 다이를 부착하는 단계 - 상기 다이의 이면은 금속 충진된 DBF를 포함함 - 와,
    상기 다이에 인접하여 상기 캐리어 재료의 바닥층 위에 PoP 랜드 구조체를 형성하는 단계와,
    상기 다이의 측벽에 인접하고 또한 상기 다이의 측벽을 둘러싸는 경사진 유전체 필렛 구조체를 형성하기 위해 상기 다이에 인접하여 그리고 상기 캐리어 재료의 바닥층 위에 유전체 재료를 형성하는 단계 - 상기 DBF의 상부면은 상기 경사진 유전체 필렛 구조체 부분의 상부면과 동일 평면임 - 와,
    상기 유전체 재료 위에 층들을 구축함으로써 코어리스 기판을 형성하는 단계 - 상기 PoP 랜드 구조체와 연결하기 위해 비아가 형성됨 - 와,
    상기 코어리스 기판으로부터 상기 캐리어 재료를 제거하는 단계를 포함하는
    방법.
  10. 제 9 항에 있어서,
    상기 캐리어 재료는 에칭 정지층에 의해 분리되는 상부층 및 바닥층을 포함하는
    방법.
  11. 제 9 항에 있어서,
    상기 DBF는 상기 코어리스 기판에 부착되어 남아 있는
    방법.
  12. 제 9 항에 있어서,
    상기 코어리스 기판은 코어리스 범프리스 빌드업층 패키지의 일부를 포함하는
    방법.
  13. 제 10 항에 있어서,
    상기 PoP 랜드 구조체의 상부면은 코어리스 범프리스 빌드업 패키지의 상부면과 동일 평면인
    방법.
  14. 구조체로서,
    코어리스 기판에 내장된 다이를 포함하되,
    상기 코어리스 기판은,
    상기 다이에 인접하며, 경사진 필렛 부분을 포함하는 유전체 재료와,
    상기 다이의 다이 패드 영역에 배치된 다이 패드 상호접속 구조체와,
    상기 다이의 이면 위에 배치된 DBF - 상기 DBF의 상부면은 상기 경사진 필렛 부분의 상부면과 동일 평면임 - 를 포함하는
    구조체.
  15. 제 14 항에 있어서,
    상기 DBF는 EMI 차폐를 포함하는
    구조체.
  16. 제 14 항에 있어서,
    상기 코어리스 기판은 코어리스 범프리스 빌드업 패키지 구조체의 일부를 포함하는
    구조체.
  17. 제 14 항에 있어서,
    상기 DBF는 접착제를 포함하는
    구조체.
  18. 제 14 항에 있어서,
    상기 DBF는 금속 충진재 입자를 포함하는
    구조체.
  19. 제 18 항에 있어서,
    상기 금속 충진재 입자는 구리와 은 중 적어도 하나를 포함하는
    구조체.
  20. 제 18 항에 있어서,
    상기 금속 충진재 입자는 10 미크론 미만의 입자 크기를 갖는
    구조체.
  21. 코어리스 기판에 내장된 다이와,
    상기 다이의 이면에 배치된 DBF와,
    상기 다이의 다이 패드 영역에 배치된 다이 패드 상호접속 구조체와,
    PoP 랜드에 접속되며, 다이가 없는 영역(a non-die area)에 배치된 상기 코어리스 기판 내의 비아를 포함하되,
    상기 코어리스 기판은 상기 다이에 인접하여 유전체 재료를 포함하고, 상기 유전체 재료는 경사진 필렛 부분을 포함하며,
    상기 DBF의 상부면은 상기 경사진 필렛 부분의 상부면과 동일 평면이고,
    상기 PoP 랜드는 상기 코어리스 기판 내에 상기 다이에 인접하여 배치되고, 상기 PoP 랜드의 상부면은 상기 코어리스 기판의 상부면과 동일 평면인
    구조체.
  22. 제 21 항에 있어서,
    상기 DBF는 EMI 차폐를 포함하는
    구조체.
  23. 제 21 항에 있어서,
    상기 코어리스 기판은 코어리스 범프리스 빌드업 패키지 구조체의 일부를 포함하는
    구조체.
  24. 제 21 항에 있어서,
    상기 DBF는 금속 입자를 포함하는
    구조체.
  25. 제 23 항에 있어서,
    상기 다이는 상기 코어리스 범프리스 빌드업 패키지 구조체에 완전히 내장되는
    구조체.
  26. 제 25 항에 있어서,
    상기 DBF의 일부는 상기 코어리스 범프리스 빌드업 패키지 구조체에 내장되는
    구조체.
  27. 제 24 항에 있어서,
    상기 코어리스 범프리스 빌드업 패키지 구조체는 RF 컴포넌트를 포함하는
    구조체.
  28. 제 21 항에 있어서,
    상기 구조체에 통신 가능하게 연결되는 버스와,
    상기 버스에 통신 가능하게 연결되는 DRAM을 포함하는
    시스템을 더 포함하는
    구조체.
  29. 삭제
  30. 제 21 항에 있어서,
    상기 DBF는 유리섬유 직물 백본(a glass cloth backbone)을 포함하는
    구조체.
KR1020127025222A 2010-04-06 2011-04-04 코어리스 패키지를 갖는 전자기 간섭 차폐를 위한 금속 충진 다이 이면 필름 형성 방법 KR101409094B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/755,201 US8319318B2 (en) 2010-04-06 2010-04-06 Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US12/755,201 2010-04-06
PCT/US2011/031079 WO2011126973A2 (en) 2010-04-06 2011-04-04 Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages

Publications (2)

Publication Number Publication Date
KR20120132528A KR20120132528A (ko) 2012-12-05
KR101409094B1 true KR101409094B1 (ko) 2014-06-17

Family

ID=44708674

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127025222A KR101409094B1 (ko) 2010-04-06 2011-04-04 코어리스 패키지를 갖는 전자기 간섭 차폐를 위한 금속 충진 다이 이면 필름 형성 방법

Country Status (7)

Country Link
US (2) US8319318B2 (ko)
EP (1) EP2556534B1 (ko)
JP (1) JP5599934B2 (ko)
KR (1) KR101409094B1 (ko)
CN (1) CN102822963B (ko)
TW (1) TWI521667B (ko)
WO (1) WO2011126973A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601445B2 (en) 2014-11-26 2017-03-21 Samsung Electronics Co., Ltd. Semiconductor packages

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8431438B2 (en) * 2010-04-06 2013-04-30 Intel Corporation Forming in-situ micro-feature structures with coreless packages
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8623699B2 (en) * 2010-07-26 2014-01-07 General Electric Company Method of chip package build-up
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
TWI538071B (zh) * 2010-11-16 2016-06-11 星科金朋有限公司 具連接結構之積體電路封裝系統及其製造方法
US8581421B2 (en) * 2010-12-20 2013-11-12 Shinko Electric Industries Co., Ltd. Semiconductor package manufacturing method and semiconductor package
US8421245B2 (en) 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
DE112011105848B4 (de) * 2011-11-14 2021-02-18 Intel Corporation Verfahren für das Bumping einer Chip-Rückseite
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US9299602B2 (en) * 2011-12-20 2016-03-29 Intel Corporation Enabling package-on-package (PoP) pad surface finishes on bumpless build-up layer (BBUL) package
US9159649B2 (en) 2011-12-20 2015-10-13 Intel Corporation Microelectronic package and stacked microelectronic assembly and computing system containing same
US8901755B2 (en) * 2012-03-20 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming conductive layer over metal substrate for electrical interconnect of semiconductor die
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
DE112012006469B4 (de) 2012-06-08 2022-05-05 Intel Corporation Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
JP6092555B2 (ja) * 2012-09-24 2017-03-08 新光電気工業株式会社 配線基板の製造方法
US20140175657A1 (en) * 2012-12-21 2014-06-26 Mihir A. Oka Methods to improve laser mark contrast on die backside film in embedded die packages
US9530718B2 (en) 2012-12-26 2016-12-27 Intel Corporation DBF film as a thermal interface material
CN104299919B (zh) * 2013-07-15 2017-05-24 碁鼎科技秦皇岛有限公司 无芯层封装结构及其制造方法
KR102192356B1 (ko) 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
US9653438B2 (en) 2014-08-21 2017-05-16 General Electric Company Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof
US9985010B2 (en) * 2015-05-22 2018-05-29 Qualcomm Incorporated System, apparatus, and method for embedding a device in a faceup workpiece
WO2016187748A1 (en) * 2015-05-22 2016-12-01 3M Innovative Properties Company Viscoelastic electromagnetic interference (emi), shock and vibration absorber and methods of making the same
US9811627B2 (en) * 2015-12-08 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of component partitions on system on chip and device thereof
KR102497577B1 (ko) 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
CN107295746B (zh) * 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
CN108701680B (zh) * 2016-03-31 2023-05-30 英特尔公司 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
KR102504293B1 (ko) 2017-11-29 2023-02-27 삼성전자 주식회사 패키지 온 패키지 형태의 반도체 패키지
US11398445B2 (en) 2020-05-29 2022-07-26 General Electric Company Mechanical punched via formation in electronics package and electronics package formed thereby

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040020948A (ko) * 2001-08-01 2004-03-09 인터내셔널 비지네스 머신즈 코포레이션 전자 패키지 및 이의 제조 방법
JP2005209689A (ja) * 2004-01-20 2005-08-04 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006222400A (ja) * 2005-02-14 2006-08-24 Sumitomo Bakelite Co Ltd 接着剤、半導体装置及び半導体装置の製造方法

Family Cites Families (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258458A (ja) * 1988-04-08 1989-10-16 Nec Corp ウェーハ集積型集積回路
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
JPH04261029A (ja) * 1991-02-13 1992-09-17 Hitachi Ltd ペレット付け方法
US5151769A (en) * 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5527741A (en) 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5841193A (en) 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
TWI255853B (en) 1998-08-21 2006-06-01 Kirin Brewery Method for modifying chromosomes
US6306680B1 (en) 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6555908B1 (en) 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6426545B1 (en) 2000-02-10 2002-07-30 Epic Technologies, Inc. Integrated circuit structures and methods employing a low modulus high elongation photodielectric
US6396148B1 (en) 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6617682B1 (en) 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
US6709898B1 (en) 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6703400B2 (en) 2001-02-23 2004-03-09 Schering Corporation Methods for treating multidrug resistance
US6706553B2 (en) 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US6580611B1 (en) 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
US6841413B2 (en) 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
JP4094494B2 (ja) * 2002-08-23 2008-06-04 新光電気工業株式会社 半導体パッケージ
TWI246761B (en) 2003-05-14 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
TWM249376U (en) * 2003-11-06 2004-11-01 Chipmos Technologies Inc Image sensor with low noise
JP2006032379A (ja) * 2004-07-12 2006-02-02 Akita Denshi Systems:Kk 積層半導体装置及びその製造方法
JP2006059863A (ja) 2004-08-17 2006-03-02 Cmk Corp パッケージ基板及びその製造方法
JP2006066612A (ja) * 2004-08-26 2006-03-09 Seiko Epson Corp フリップ実装した高周波モジュール
JP4903576B2 (ja) * 2004-10-28 2012-03-28 京セラ株式会社 電子部品モジュール及び無線通信機器
TWI240390B (en) 2004-12-09 2005-09-21 Phoenix Prec Technology Corp Semiconductor package structure and method for fabricating the same
US7442581B2 (en) 2004-12-10 2008-10-28 Freescale Semiconductor, Inc. Flexible carrier and release method for high volume electronic package fabrication
JP4602208B2 (ja) * 2004-12-15 2010-12-22 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US7109055B2 (en) 2005-01-20 2006-09-19 Freescale Semiconductor, Inc. Methods and apparatus having wafer level chip scale package for sensing elements
TWI269423B (en) 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
US7160755B2 (en) 2005-04-18 2007-01-09 Freescale Semiconductor, Inc. Method of forming a substrateless semiconductor package
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
US7425464B2 (en) 2006-03-10 2008-09-16 Freescale Semiconductor, Inc. Semiconductor device packaging
JP2008010705A (ja) * 2006-06-30 2008-01-17 Phoenix Precision Technology Corp チップ埋め込み基板のパッケージ構造
US8293584B2 (en) * 2006-08-04 2012-10-23 Stats Chippac Ltd. Integrated circuit package system with filled wafer recess
US7723164B2 (en) 2006-09-01 2010-05-25 Intel Corporation Dual heat spreader panel assembly method for bumpless die-attach packages, packages containing same, and systems containing same
US7659143B2 (en) 2006-09-29 2010-02-09 Intel Corporation Dual-chip integrated heat spreader assembly, packages containing same, and systems containing same
US7476563B2 (en) 2006-11-17 2009-01-13 Freescale Semiconductor, Inc. Method of packaging a device using a dielectric layer
US7588951B2 (en) 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
US7632715B2 (en) 2007-01-05 2009-12-15 Freescale Semiconductor, Inc. Method of packaging semiconductor devices
US20080192776A1 (en) 2007-02-09 2008-08-14 Fleming Kristoffer D Mechanism for increasing UWB MAC efficiency and bandwidth via the period inclusion of PHY preambles for synchronization
DE102007020656B4 (de) * 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US8039309B2 (en) * 2007-05-10 2011-10-18 Texas Instruments Incorporated Systems and methods for post-circuitization assembly
US7648858B2 (en) 2007-06-19 2010-01-19 Freescale Semiconductor, Inc. Methods and apparatus for EMI shielding in multi-chip modules
US7863090B2 (en) 2007-06-25 2011-01-04 Epic Technologies, Inc. Packaged electronic modules and fabrication methods thereof implementing a cell phone or other electronic system
US8264079B2 (en) * 2007-06-28 2012-09-11 Panasonic Corporation Semiconductor device mounted structure and its manufacturing method, semiconductor device mounting method, and pressing tool
US7595226B2 (en) 2007-08-29 2009-09-29 Freescale Semiconductor, Inc. Method of packaging an integrated circuit die
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US20090072382A1 (en) 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US20090079064A1 (en) 2007-09-25 2009-03-26 Jiamiao Tang Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
US9941245B2 (en) 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
JP5314889B2 (ja) * 2007-12-27 2013-10-16 新光電気工業株式会社 電子装置及びその製造方法及び配線基板及びその製造方法
JP5224845B2 (ja) * 2008-02-18 2013-07-03 新光電気工業株式会社 半導体装置の製造方法及び半導体装置
US8035216B2 (en) 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8058723B2 (en) * 2008-03-19 2011-11-15 Phoenix Precision Technology Corporation Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof
WO2009138992A1 (en) * 2008-05-12 2009-11-19 Secretary, Department Of Atomic Energy An innovative 'cut -and-feed' operation for enhancing the performance of ion-exchange chromatographic separation
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US8097489B2 (en) * 2009-03-23 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die
US20110108999A1 (en) 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8891246B2 (en) 2010-03-17 2014-11-18 Intel Corporation System-in-package using embedded-die coreless substrates, and processes of forming same
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8431438B2 (en) 2010-04-06 2013-04-30 Intel Corporation Forming in-situ micro-feature structures with coreless packages
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US20110316140A1 (en) 2010-06-29 2011-12-29 Nalla Ravi K Microelectronic package and method of manufacturing same
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8786066B2 (en) 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US20120112336A1 (en) 2010-11-05 2012-05-10 Guzek John S Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
US20120139095A1 (en) 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US8508037B2 (en) 2010-12-07 2013-08-13 Intel Corporation Bumpless build-up layer and laminated core hybrid structures and methods of assembling same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040020948A (ko) * 2001-08-01 2004-03-09 인터내셔널 비지네스 머신즈 코포레이션 전자 패키지 및 이의 제조 방법
JP2005209689A (ja) * 2004-01-20 2005-08-04 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006222400A (ja) * 2005-02-14 2006-08-24 Sumitomo Bakelite Co Ltd 接着剤、半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601445B2 (en) 2014-11-26 2017-03-21 Samsung Electronics Co., Ltd. Semiconductor packages

Also Published As

Publication number Publication date
US20110241186A1 (en) 2011-10-06
CN102822963B (zh) 2016-08-10
TWI521667B (zh) 2016-02-11
CN102822963A (zh) 2012-12-12
US8507324B2 (en) 2013-08-13
US20130052776A1 (en) 2013-02-28
JP2013522917A (ja) 2013-06-13
WO2011126973A3 (en) 2012-01-19
JP5599934B2 (ja) 2014-10-01
US8319318B2 (en) 2012-11-27
KR20120132528A (ko) 2012-12-05
EP2556534B1 (en) 2017-02-01
EP2556534A2 (en) 2013-02-13
EP2556534A4 (en) 2013-11-27
TW201203493A (en) 2012-01-16
WO2011126973A2 (en) 2011-10-13

Similar Documents

Publication Publication Date Title
KR101409094B1 (ko) 코어리스 패키지를 갖는 전자기 간섭 차폐를 위한 금속 충진 다이 이면 필름 형성 방법
KR101409113B1 (ko) 코어리스 패키지를 갖는 기능화된 캐리어 구조체 형성 방법
JP5442875B2 (ja) リセス埋込ダイを備えるコアレスパッケージを形成する方法
WO2015047257A1 (en) Device, system and method for providing mems structures of a semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 5