JP2013522917A - コアレスパッケージを備えた電磁干渉シールド用の金属充填ダイバックサイドフィルムの形成方法 - Google Patents

コアレスパッケージを備えた電磁干渉シールド用の金属充填ダイバックサイドフィルムの形成方法 Download PDF

Info

Publication number
JP2013522917A
JP2013522917A JP2013500250A JP2013500250A JP2013522917A JP 2013522917 A JP2013522917 A JP 2013522917A JP 2013500250 A JP2013500250 A JP 2013500250A JP 2013500250 A JP2013500250 A JP 2013500250A JP 2013522917 A JP2013522917 A JP 2013522917A
Authority
JP
Japan
Prior art keywords
die
dbf
coreless
carrier material
coreless substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013500250A
Other languages
English (en)
Other versions
JP5599934B2 (ja
Inventor
ケイ． ナッラ，ラヴィ
デラニー，ドリュー
Original Assignee
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2013522917A publication Critical patent/JP2013522917A/ja
Application granted granted Critical
Publication of JP5599934B2 publication Critical patent/JP5599934B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/22—Structure, shape, material or disposition of high density interconnect preforms of a plurality of HDI interconnects
    • H01L2224/221—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

マイクロエレクトロニクスパッケージング構造の形成方法及びそれにより形成される関連の構造が提供される。本方法は、キャリア材料中に空洞を形成するステップと、該空洞中にダイを付加するステップとを含み、前記ダイの背面は、金属充填のＤＢＦを含み、前記ダイの近くであって前記キャリア材料の底面側の上に誘電材料を形成するステップと、前記誘電材料の上に層を構築することによりコアレス基板を形成するステップと、さらに、前記キャリア材料を前記コアレス基板から除去するステップとを含む。

Description

より高いプロセッサのパフォーマンスのために半導体技術が発展するにつれ、パッケージング構造の発展は、コアレスなバンプレスビルドアップレイヤー（ＢＢＵＬ−Ｃ）パッケージ構造や他のそのようなアセンブリを含むことがある。ＢＢＵＬ−Ｃパッケージの現在のプロセスフローは、銅箔でキャップされた一時的コア／キャリアの上に、基板を形成するステップを含み、パッケージがコアから分離した後に、エッチ除去される。
マイクロエレクトロニクスパッケージング構造の形成方法及びそれにより形成される関連の構造が提供される。
例えばパッケージ構造のようなマイクロエレクトロニクス構造を形成し利用する方法、及び、その関連の構造が説明される。そうした方法は、キャリア材料中に空洞を形成するステップと、その空洞中にダイを付加するステップとを含み、そのダイのバックサイドは金属充填のダイバックサイドフィルム（ＤＢＦ）を有し、前記ダイの近くで前記キャリア材料の底面上に誘電材料を形成するステップと、前記誘電材料上に層を構築することによりコアレス基板を形成するステップと、更に、前記キャリア材料を前記コアレス基板から除去するステップとを含む。
本明細書はクレームにより結論付けられ、そのクレームは、本発明の所定の実施形態群を特に指摘し明確に請求する一方で、添付の図面とともに読まれるときは、本発明の有利な点は、本発明の以下の説明からより容易に解明されることが可能である。その図面には：
図１ａ乃至１ｊは、本発明の一実施形態に従った構造の形成方法を表す。 図２は、本発明の一実施形態に従ったシステムを表す。
以下の詳細な説明では、添付図面への参照がなされ、その図面は、例示の目的で、本発明の方法が実行されてもよい特定の実施形態群を示す。これらの実施形態群は、充分に詳細に説明され、そうして当業者がその実施形態群を実行できる。理解されるべき点は、各種の実施形態（それらは異なっていても）は必ずしも相互に排他的ではないことである。例えば、或る実施形態との関連で本明細書において説明される、所定の構成、構造、又は、特徴が、他の実施形態群の範囲内で、その実施形態群の精神と適用範囲から逸脱することなく実施されてもよい。加えて、理解されるべき点は、各開示実施形態の範囲内にある個々の要素群の位置や配置は、実施形態群の精神と適用範囲から逸脱することなく変更されてもよいことである。それ故、以下の詳細な説明は、制限的な意味で捉えられるべきではなく、その実施形態の適用範囲は、添付のクレームによってのみ定義され、そのクレームが享受する均等の全範囲に即して適切に解釈される。図においては、類似する数表示は幾つかの図にわたって同一又は同様の機能について言及する。
例えばパッケージ構造のようなマイクロエレクトロニクス構造を形成し利用する方法、及び、その関連の構造が説明される。そうした方法は、キャリア材料中に空洞を形成するステップと、その空洞中にダイを付加するステップとを含み、そのダイのバックサイドは金属充填のダイバックサイドフィルム（ＤＢＦ）を有し、前記ダイの近くで前記キャリア材料の底面上に誘電材料を形成するステップと、前記誘電材料上に層を構築することによりコアレス基板を形成するステップと、更に、前記キャリア材料を前記コアレス基板から除去するステップとを含む。本実施形態群の方法は、ＤＢＦの機能化を可能にし、例えば、ＥＭＩシールドを構成する。
図１ａ―１ｊは、例えば、パッケージ構造のようなマイクロエレクトロニクス構造を形成する方法に係る実施形態群を例示する。図１ａは、キャリア材料１００、１００´を例示する。或る実施形態では、キャリア材料１００は、多層の銅箔を含んでもよく、その多層の銅箔は、マイクロエレクトロニクス・ダイ・キャリアのようなキャリアとして作用してもよい。他の実施形態群では、キャリア材料１００は、図示されるように上層１００と下層１００´の２つの層を含んでもよいが、他の実施形態では１つの層又は２つよりも多い層を含んでもよい。
一実施形態では、キャリア材料１００は、例えば銅のような導電体材料の２つの層を含んでもよいがこれに限定されず、その２つの層は薄いエッチングバリア（ストップ）層１０２によって分離されてもよい。一実施形態では、エッチストップ層１０２は、例えばニッケルのような材料を含んでもよいが、エッチストップ層として作用し、キャリア層１００、１００´の間でエッチ／除去のストップを容易にする如何なる材料を含んでもよい。一実施形態では、エッチストップ層１０２は、空洞１０４の形成において役立つよう作用し（図１ｂ）、詳しくは、例えば、エッチングプロセス中である。一実施形態では、下層キャリア材料層１００´の厚さ１０３は、続くアセンブリステップにおいてキャリア材料１００´の中に埋め込まれるダイの厚さと埋め込みの深さによって決定されてもよい。
空洞１０４は、キャリア材料の或る層の中に形成されてもよく、例えば、下層キャリア材料層１００´の一部を除去することによって形成されてもよい。空洞１０４は、エッチングプロセスや、既知の技術の適切な除去プロセスを利用して形成されてもよい。例えば、マスキング材料がキャリア材料１００´の下層の上にラミネートされてもよく、さらに、キャリア材料１００´は、空洞１０４を形成するようにパターンが付けられてもよく、引き続き、ダイがその中に配置されてもよい。キャリア材料層１００、１００´の間のエッチストップ層１０２は、空洞１０４の形成に対するエッチストップとして作用してもよく、さらに、ダイを配置するように平坦面を定義してもよい。形成される空洞１０４を備えたキャリア材料１００´は、ボトム部分１０１、角度部分１０５、及び、トップ平坦部分１０７を有してもよく、そのトップ部分はエッチストップ層１０２の一部を含む。
一実施形態では、ダイ１０６は、例えばマイクロエレクトロニクスダイ１０６であって、ダイバックサイドフィルム（ＤＢＦ）１０９を含んでもよい（図１ｃ）。一実施形態では、ＤＢＦは、適切な接着剤１１９と金属粒子充填剤１１７との混合物を含んでもよい。接着剤１１９は、幾つかの例ではエポキシベースであることができる。金属粒子充填剤１１７は、銅と銀のうち少なくとも１つを含むが、他の導電材料も特定の応用例に従って使用されてもよい。金属充填剤１１７の粒子サイズは、必要とされるＤＢＦ１０９の厚さに応じて選択可能である。一実施形態では、金属充填剤１１７の粒子サイズは約１０ミクロンよりも小さくてもよい。
金属充填剤に加えて、他の非金属充填剤も使用され、ＤＢＦ１０９の剛性を向上し、そうしてダイ１０６のフィルムとそり及び最終パッケージ製品の取り扱いを向上する。一実施形態では、ＤＢＦ１０９は、ガラス・クロスのバックボーンを有してもよく、剛性を向上する。一実施形態では、ダイ１０６は、薄いダイ１０６を含んでもよく、さらに、約１５０ミクロンを下回る厚さを有してもよい。
一実施形態では、ダイ１０６は、空洞１０４を含むキャリア材料１００´のトップ部分１０７に付着されてもよい（図１ｄ）。一実施形態では、ダイ１０６は、側壁１０８、バックサイド１１１、及び、アクティブサイド１１２のうち少なくとも１つを含んでもよい。一実施形態では、ＤＢＦ１０９を含むダイ１０６のバックサイド１１１は、空洞１０４の範囲内にあるエッチストップ層１０２の一部の上に配置されてもよい。幾つかの例では、ＤＢＦ１０９の接着フィルム及び／又は付着プロセスは、ダイ１０６を、キャリア材料１００´の空洞１０４の範囲内に付着するように使用されてもよい。一実施形態では、キャリア材料１００´は、幾つかの例では銅材料を含んでもよく、ダイ１０６の付着に役立つよう粗くされることができる。
一実施形態では、ＤＢＦ１０９の接着フィルム１１９が、最終パッケージの恒久部分として使用されることが可能であり、ダイ１０６のバックサイド１１１を保護し、マーキングの表面を供給し、及び／又は、例えば、ダイ１０６の範囲内で発生することがある如何なる反りにも対応する。ＰＯＰパッド／ランド構造１１８は、一実施形態では、キャリア材料１００´の底面に形成されてもよい（図１ｅ）。
誘電材料１１０が、キャリア材料１００´上であって、ダイ１０６に近接して、ＰｏＰランド構造１１８に近接して、キャリア材料１００´の空洞１０４の範囲内に形成されてもよい（図１ｆ）。一実施形態では、誘電材料１１０は、例えばラミネートプロセスによって形成されてもよい。誘電材料１１０は、キャリア材料１００´の底面部分１０１上に形成されてもよく、キャリア材料１００´の角度部分１０５上に、空洞１０４を含み、そして、ダイ１０６を囲むキャリア材料１００´のトップ部分１０７の一部の上に形成されてもよい。誘電材料１１０は、続きのビルドアッププロセスのための水平面を供給してもよい。一実施形態では、キャリア材料１００´は、ラミネーションに先立って粗くされ、そうして誘電材料１１０への接着の役に立つ。
一実施形態では、ビア１１３が、ダイ１０６のダイランディング領域で誘電材料１１０内に形成されても良く、例えば銅ダイパッドのようなダイパッドが、ダイ１０６のアクティブ面１１２上に露出されてもよい（図１ｇ）。一実施形態では、セミアディティブプロセス（ＳＡＰ）が使用されてもよく、ダイ１０６のダイパッド上にダイパッド相互接続構造１１２を形成し、さらに、第１メタル層１１４が誘電材料１１０上にダイ１０６に近接して形成されてもよい（図１ｈ）。相互接続構造１１５が形成されてもよく、ＰｏＰ構造１１８と接続する。そして、続きの層が、例えば標準的な基板ＳＡＰビルドアップ処理を用いて形成されてもよく、更なる誘電層１１０´及び金属化層１１４´が互いの上に形成されてもよく、ビルドアッププロセスを使用することにより、コアレスパッケージ構造１２０のコアレス基板部分１１６を形成する（図１ｉ）。一実施形態では、コアレスパッケージ構造１２０はＢＢＬＵコアレスパッケージ構造１２０を含んでもよく、ダイ１０６はコアレスパッケージ１２０の中に埋め込まれてもよい。
一実施形態では、ビルドアップが完成すると、キャリア材料１００の上層と、エッチストップ層１０２と、キャリア材料１００´の下層とを含むキャリア材料が、コアレス基板１２０から除去されてもよい（図１ｊ）。ＤＢＦ１０９は、コアレス基板１２０の上／中に残ってもよく、ダイ１０６のバックサイド上へ付着／配置されてもよい。次に、残ったＤＢＦ１０９は、パッケージ１２０のＥＭＩシールドとして作用してもよい。ＰｏＰ構造１１８は、同様にパッケージ構造１２０の上／中に残ってもよい、というのは、ＰｏＰ構造１１８の一部はコアレス基板１２０の誘電材料１１０の中に埋め込まれるからである。
ＰｏＰ構造１１８の上面１２３は、パッケージ１２０の上面１２１に関して平坦な／同一平面であってもよい。一実施形態では、コアレスパッケージ基板１２０は更に相互接続構造１２５を含んでもよく、それは例えばボールグリッドアレイ（ＢＧＡ）ボールであって、パッケージ構造１２０に付着されてもよい。コアレスパッケージ構造１２０は、ダイ１０６の周りに誘電材料１１０のフィレット構造１２７を含み、その誘電材料１１０は、ダイ１０６の側壁１０８と底面１１２とを取り囲んでもよいが、誘電材料１１０はダイ１０４のバックサイド１１１には存在しない、というのもＤＢＦ１０９がダイ１０６のバックサイド１１１に配置されているからである。ＤＢＦ１０９の一部は、コアレスパッケージ１２０の誘電材料１１０の中に埋め込まれてもよく、ＤＢＦの上面は、一実施形態では、コアレスパッケージ１２０のフィレット構造１２７の上面１２８に関して平坦な／同一平面であってもよい。
フィレット構造１２７は、誘電材料１１０の一部を含んでもよく、コアレス基板１２０の誘電材料１１０の平面のトップ部分１２１に関して、角をなす／高くなっていてもよい。このフィレット構造の形状は最適化されることが可能で、ダイ／パッケージの最大信頼性を供給し、フィレット構造１２７の角度１２９は変化してもよく、そうして信頼性を最適化する。
図２は本発明の一実施形態に従ったコンピュータシステムを示す。システム２００には、プロセッサ２１０、メモリデバイス２２０、メモリコントローラ２３０、グラフィックコントローラ２４０、入出力（Ｉ／Ｏ）コントローラ２５０、ディスプレイ２５２、キーボード２５４、ポインティングデバイス２５６、及び周辺デバイス２５８を含み、幾つかの実施形態では、それらは全て、バス２６０を通じて互いに通信可能に接続されてもよい。プロセッサ２１０は、汎用目的のプロセッサ又は特定用途向き集積回路（ＡＳＩＣ）でもよい。Ｉ／Ｏコントローラ２５０は、有線又は無線通信用の通信モジュールを含んでもよい。メモリデバイス２２０は、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）デバイス、スタティックランダムアクセスメモリ（ＳＲＡＭ）デバイス、フラッシュメモリデバイス、又は、これらのメモリデバイスの組合せでもよい。従って、幾つかの実施形態では、システム２００の中のメモリデバイス２２０は、ＤＲＡＭデバイスを含む必要はない。
システム２００の中に示される１つ以上のコンポーネントが含まれてもよく、及び／又は、例えば図１ｊのコアレスパッケージ構造のような、１つ以上の集積回路パッケージを含んでもよい。例えば、プロセッサ２１０やメモリデバイス２２０、Ｉ／Ｏコントローラ２５０の少なくとも一部、又は、これらのコンポーネントの組合せが、１つの集積回路パッケージの中に含まれてもよく、そのパッケージは、各種の実施形態群で表される構造の少なくとも１つの実施形態を含み、例えば、本明細書で示される各種の機能化キャリア材料構造である。
これらの要素群は、先行技術において知られた従来の機能を実行する。特に、メモリデバイス２２０は、幾つかの例で用いられてもよく、実行可能な命令のために長期間の記憶装置を供給し、本発明の実施形態に従ったパッケージ構造を形成する方法を供給し、他の実施形態では、より短期間のベースで、実行可能な命令を保存し、その命令は、本願発明の実施形態群に従って、プロセッサ２１０によって実行される間、パッケージ構造を形成する方法の命令である。加えて、命令は保存又は関連付けられてもよく、システムと通信可能に接続された機械アクセス可能なメディア、例えば、コンパクトディスクリードオンリーメモリ（ＣＤ−ＲＯＭ）、デジタルバーサタイルディスク（ＤＶＤ）、及び、フロッピー（登録商標）ディスク、搬送波、及び／又は他の伝播信号のようなメディアである。一実施形態では、メモリデバイス２２０は、プロセッサ２１０に、実行のために、実行可能な命令を供給してもよい。
システム２００には、コンピュータ（例えばデスクトップ、ラップトップ、ハンドヘルド、サーバー、ウェブ装置、ルーター等々）、無線通信デバイス（例えば携帯電話、コードレス電話、ポケベル、パーソナルデジタルアシスタント等々）、コンピュータ関連周辺機器（例えばプリンタ、スキャナ、モニタ等々）、エンターテインメントデバイス（テレビ、ラジオ、ステレオ、テープ・ＣＤプレーヤー、ビデオカセットレコーダ、カムコーダー、デジタルカメラ、ＭＰ３（モーションピクチャーエキスパートグループ、オーディオレイヤー３）プレーヤー、ビデオゲーム、時計等々）、及び類似物を含んでもよい。
実施形態群の利点は新たなパッケージングアーキテクチャを可能にし、現在のパッケージアーキテクチャの凡そ半分のコストで、将来のモバイル／ハンドヘルドのシステムオンチップ（ＳｏＣ）プロセッサのためのデザイン要件を満足することができる。各種実施形態群は、追加的ポストパッケージ製造コストなく、ＥＭＩシーリングをＢＢＵＬ−Ｃパッケージ構造に加えることを可能にする。ＥＭＩシーリングは、幾つかのＢＢＵＬ−Ｃ製品に必要であってもよく、ＲＦ、又は、ＥＭＩの影響を受けやすい他のシリコンデバイスを含む他のＥＭＩ生成デバイスを採用する。ＤＢＦを金属粒子で充填してＤＢＦを機能化することにより、充填ＤＢＦは、そうしたＲＦコンポーネントに対して電磁干渉（ＥＭＩ）シールドのために使用されることができる。
上述の説明は、本発明の方法に使用されてもよい或るステップと材料を特定したが、当業者には多数の変形と置換がなされてもよいことが理解されるだろう。従って、意図して、そうした全ての変形、改変、置換、及び、追加は、付属のクレームによって定義される本発明の精神と適用範囲の範囲内にあると考えられる。加えて、パッケージ構造のような各種のマイクロエレクトロニクス構造は周知であることが理解される。それ故、本明細書で供される図面は、本発明の実施に関する例示的なマイクロエレクトロニクスデバイスの部分だけを例示する。従って、本発明は本明細書で説明した構造に限定されない。

Claims (30)

  1. 方法は：
    キャリア材料の中に空洞を形成するステップであって、前記キャリア材料は、エッチストップ層によって分離される上層と下層とを含む、ステップと；
    前記空洞内にダイを付着するステップであって、前記ダイのバックサイドはＤＢＦを含む、ステップと；
    前記ダイに近接した前記キャリア材料の下層上にＰｏＰランドを形成するステップと；
    前記ダイに近接して前記キャリア材料の下層上に誘電材料を形成するステップと；
    前記誘電材料上に層をビルドアップすることにより、コアレス基板を形成するステップと；
    前記キャリア材料の上層と下層及びエッチストップ層を前記コアレス基板から除去するステップとを含む、方法。
  2. 前記ＤＢＦは前記ダイ上に留まる、請求項１記載の方法
  3. 前記ＤＢＦはＥＭＩシールドを含む、請求項１記載の方法。
  4. 前記ＤＢＦは接着剤を含み、該接着剤は前記キャリア材料の下層に付着する、請求項１記載の方法。
  5. 前記キャリア材料とエッチストップ層を、それらが前記コアレス基板上に配置される間に、除去するステップを含む、請求項１記載の方法。
  6. 前記ＤＢＦは金属充填剤を含む、請求項１記載の方法。
  7. 前記金属充填剤は、銅と銀のうち少なくとも１つを含み、粒子サイズは約１０ミクロンを下回る、請求項６記載の方法。
  8. 前記コアレス基板はコアレスなバンプレスビルドアップ層パッケージの一部を含む、請求項１記載の方法。
  9. 方法は：
    キャリア材料の中に空洞を形成するステップと；
    前記空洞内にダイを付着するステップであって、前記ダイのバックサイドは金属充填ＤＢＦを含む、ステップと；
    前記ダイに近接した前記キャリア材料の下層上にＰｏＰランド構造を形成するステップと；
    前記ダイに近接して前記キャリア材料の底面側に誘電材料を形成するステップと；
    前記誘電材料上に層をビルドアップすることによりコアレス基板を形成するステップであって、ビアが形成されてＰｏＰランド構造と接続する、ステップと；
    前記キャリア材料を前記コアレス基板から除去するステップと、を含む方法。
  10. 前記キャリア材料はエッチストップ層によって分離される上層と下層とを含む、請求項９記載の方法。
  11. 前記ＤＢＦは前記コアレス基板に付着されて残る、請求項９記載の方法。
  12. 前記コアレス基板は、コアレスなバンプレスビルドアップ層パッケージの一部を含む、請求項９記載の方法。
  13. 前記ＰｏＰランド構造のトップ面は、前記コアレスなバンプレスビルドアップ層パッケージのトップ面と同一平面である、請求項１０記載の方法。
  14. 構造は：
    コアレス基板の中に埋め込まれたダイと；
    前記ダイに近接する誘電材料と；
    前記ダイのダイパッドエリアに配置されたダイパッド相互接続構造と；
    前記ダイのバックサイド上に配置されたＤＢＦと、を含む構造。
  15. 前記ＤＢＦはＥＭＩシールドを含む、請求項１４記載の構造。
  16. 前記コアレス基板は、コアレスなバンプレスビルドアップパッケージ構造の一部を含む、請求項１４記載の構造。
  17. 前記ＤＢＦは接着剤を含む、請求項１４記載の構造。
  18. 前記ＤＢＦは金属充填粒子を含む、請求項１４記載の構造。
  19. 金属充填粒子は、銅と銀のうち少なくとも１つを含む、請求項１８記載の構造。
  20. 前記金属充填粒子は、約１０ミクロンより小さい粒子サイズを有し、ダイは、機能化キャリア構造のトップ面と同一平面であり、前記ダイは前記コアレス基板の中に埋め込まれている、請求項１８記載の構造。
  21. 構造は：
    コアレス基板の中に埋め込まれているダイであって、ＤＢＦが前記ダイのバックサイド上に配置される、ダイと；
    前記ダイに近接する誘電材料と；
    前記ダイのダイパッド領域に配置されたダイパッド相互接続構造と；
    非ダイ領域内に配置された前記コアレス基板内のビアであって、前記ビアはＰｏＰランドに接続され、前記ＰｏＰランドは、前記ダイに近接する前記コアレス基板の範囲内に配置され、前記ＰｏＰランドのトップ面は前記コアレス基板のトップ面と同一平面である、ビアと、を有する、構造。
  22. 前記ＤＢＦはＥＭＩシールドを含む、請求項２１記載の構造。
  23. 前記コアレス基板は、コアレスなバンプレスビルドアップパッケージ構造の一部を含む、請求項２１記載の構造。
  24. 前記ＤＢＦは金属粒子を含む、請求項２１記載の構造。
  25. 前記ダイは前記コアレスなバンプレスビルドアップパッケージの中に完全に埋め込まれている、請求項２３記載の構造。
  26. 前記ＤＢＦの一部は前記コアレスなバンプレスビルドアップパッケージの中に埋め込まれている、請求項２５記載の構造。
  27. 前記コアレスなバンプレスビルドアップパッケージはＲＦコンポーネントを含む、請求項２４記載の構造。
  28. 前記構造に通信可能に接続されるバスと；
    前記バスに通信可能に接続されるＤＲＡＭとを有するシステムを含む、請求項２１記載の構造。
  29. 前記ダイは、前記コアレスなバンプレスビルドアップパッケージのフィレット部分のトップ面と同一平面である、請求項２３記載の構造。
  30. 前記ＤＢＦはグラス・クロスのバックボーンを含む、請求項２１記載の構造。
JP2013500250A 2010-04-06 2011-04-04 コアレスパッケージを備えた電磁干渉シールド用の金属充填ダイバックサイドフィルムの形成方法 Active JP5599934B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/755,201 US8319318B2 (en) 2010-04-06 2010-04-06 Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US12/755,201 2010-04-06
PCT/US2011/031079 WO2011126973A2 (en) 2010-04-06 2011-04-04 Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages

Publications (2)

Publication Number Publication Date
JP2013522917A true JP2013522917A (ja) 2013-06-13
JP5599934B2 JP5599934B2 (ja) 2014-10-01

Family

ID=44708674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013500250A Active JP5599934B2 (ja) 2010-04-06 2011-04-04 コアレスパッケージを備えた電磁干渉シールド用の金属充填ダイバックサイドフィルムの形成方法

Country Status (7)

Country Link
US (2) US8319318B2 (ja)
EP (1) EP2556534B1 (ja)
JP (1) JP5599934B2 (ja)
KR (1) KR101409094B1 (ja)
CN (1) CN102822963B (ja)
TW (1) TWI521667B (ja)
WO (1) WO2011126973A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063950A (ja) * 2012-09-24 2014-04-10 Shinko Electric Ind Co Ltd 配線基板の製造方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8431438B2 (en) 2010-04-06 2013-04-30 Intel Corporation Forming in-situ micro-feature structures with coreless packages
US8618652B2 (en) * 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8939347B2 (en) 2010-04-28 2015-01-27 Intel Corporation Magnetic intermetallic compound interconnect
US9847308B2 (en) 2010-04-28 2017-12-19 Intel Corporation Magnetic intermetallic compound interconnect
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US8434668B2 (en) 2010-05-12 2013-05-07 Intel Corporation Magnetic attachment structure
US8609532B2 (en) 2010-05-26 2013-12-17 Intel Corporation Magnetically sintered conductive via
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8623699B2 (en) * 2010-07-26 2014-01-07 General Electric Company Method of chip package build-up
US8754516B2 (en) 2010-08-26 2014-06-17 Intel Corporation Bumpless build-up layer package with pre-stacked microelectronic devices
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
TWI538071B (zh) * 2010-11-16 2016-06-11 星科金朋有限公司 具連接結構之積體電路封裝系統及其製造方法
JP2012146963A (ja) * 2010-12-20 2012-08-02 Shinko Electric Ind Co Ltd 半導体パッケージの製造方法及び半導体パッケージ
US8421245B2 (en) 2010-12-22 2013-04-16 Intel Corporation Substrate with embedded stacked through-silicon via die
US8937382B2 (en) 2011-06-27 2015-01-20 Intel Corporation Secondary device integration into coreless microelectronic device packages
US8848380B2 (en) * 2011-06-30 2014-09-30 Intel Corporation Bumpless build-up layer package warpage reduction
DE112011105848B4 (de) * 2011-11-14 2021-02-18 Intel Corporation Verfahren für das Bumping einer Chip-Rückseite
US9224674B2 (en) * 2011-12-15 2015-12-29 Intel Corporation Packaged semiconductor die with bumpless die-package interface for bumpless build-up layer (BBUL) packages
US9299602B2 (en) * 2011-12-20 2016-03-29 Intel Corporation Enabling package-on-package (PoP) pad surface finishes on bumpless build-up layer (BBUL) package
WO2013095363A1 (en) * 2011-12-20 2013-06-27 Intel Corporation Microelectronic package and stacked microelectronic assembly and computing system containing same
US8901755B2 (en) * 2012-03-20 2014-12-02 Stats Chippac, Ltd. Semiconductor device and method of forming conductive layer over metal substrate for electrical interconnect of semiconductor die
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
DE112012006469B4 (de) 2012-06-08 2022-05-05 Intel Corporation Mikroelektronisches Gehäuse mit nicht komplanaren gekapselten mikroelektronischen Bauelementen und einer Aufbauschicht ohne Kontaktierhügel
US20140175657A1 (en) * 2012-12-21 2014-06-26 Mihir A. Oka Methods to improve laser mark contrast on die backside film in embedded die packages
US9530718B2 (en) 2012-12-26 2016-12-27 Intel Corporation DBF film as a thermal interface material
CN104299919B (zh) * 2013-07-15 2017-05-24 碁鼎科技秦皇岛有限公司 无芯层封装结构及其制造方法
KR102192356B1 (ko) 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
US9653438B2 (en) 2014-08-21 2017-05-16 General Electric Company Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof
KR102314774B1 (ko) 2014-11-26 2021-10-21 삼성전자주식회사 반도체 패키지
WO2016187748A1 (en) * 2015-05-22 2016-12-01 3M Innovative Properties Company Viscoelastic electromagnetic interference (emi), shock and vibration absorber and methods of making the same
US9985010B2 (en) * 2015-05-22 2018-05-29 Qualcomm Incorporated System, apparatus, and method for embedding a device in a faceup workpiece
US9811627B2 (en) * 2015-12-08 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method of component partitions on system on chip and device thereof
KR102497577B1 (ko) 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
CN107295746B (zh) * 2016-03-31 2021-06-15 奥特斯(中国)有限公司 器件载体及其制造方法
CN108701680B (zh) * 2016-03-31 2023-05-30 英特尔公司 带有使用金属层和通孔的电磁干扰屏蔽的半导体封装
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
KR102504293B1 (ko) 2017-11-29 2023-02-27 삼성전자 주식회사 패키지 온 패키지 형태의 반도체 패키지
US11398445B2 (en) 2020-05-29 2022-07-26 General Electric Company Mechanical punched via formation in electronics package and electronics package formed thereby

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258458A (ja) * 1988-04-08 1989-10-16 Nec Corp ウェーハ集積型集積回路
JPH04261029A (ja) * 1991-02-13 1992-09-17 Hitachi Ltd ペレット付け方法
JP2004140325A (ja) * 2002-08-23 2004-05-13 Shinko Electric Ind Co Ltd 半導体パッケージ及び半導体装置
JP2004537861A (ja) * 2001-08-01 2004-12-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 電子部品パッケージ用ｅｍｉ遮蔽
JP2005209689A (ja) * 2004-01-20 2005-08-04 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006032379A (ja) * 2004-07-12 2006-02-02 Akita Denshi Systems:Kk 積層半導体装置及びその製造方法
JP2006066612A (ja) * 2004-08-26 2006-03-09 Seiko Epson Corp フリップ実装した高周波モジュール
WO2006046713A1 (ja) * 2004-10-28 2006-05-04 Kyocera Corporation 電子部品モジュール及び無線通信機器
JP2006222400A (ja) * 2005-02-14 2006-08-24 Sumitomo Bakelite Co Ltd 接着剤、半導体装置及び半導体装置の製造方法
JP2008010705A (ja) * 2006-06-30 2008-01-17 Phoenix Precision Technology Corp チップ埋め込み基板のパッケージ構造
WO2009001564A1 (ja) * 2007-06-28 2008-12-31 Panasonic Corporation 半導体素子の実装構造体及びその製造方法、半導体素子の実装方法、並びに加圧ツール
JP2009158744A (ja) * 2007-12-27 2009-07-16 Shinko Electric Ind Co Ltd 電子装置及びその製造方法及び配線基板及びその製造方法
JP2009194322A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置及び配線基板

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355102A (en) * 1990-04-05 1994-10-11 General Electric Company HDI impedance matched microwave circuit assembly
US5151769A (en) * 1991-04-04 1992-09-29 General Electric Company Optically patterned RF shield for an integrated circuit chip for analog and/or digital operation at microwave frequencies
US5353498A (en) 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5527741A (en) 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
US5841193A (en) 1996-05-20 1998-11-24 Epic Technologies, Inc. Single chip modules, repairable multichip modules, and methods of fabrication thereof
TWI255853B (en) 1998-08-21 2006-06-01 Kirin Brewery Method for modifying chromosomes
US6306680B1 (en) 1999-02-22 2001-10-23 General Electric Company Power overlay chip scale packages for discrete power devices
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6242282B1 (en) 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US6271469B1 (en) 1999-11-12 2001-08-07 Intel Corporation Direct build-up layer on an encapsulated die package
US6154366A (en) 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
US6426545B1 (en) 2000-02-10 2002-07-30 Epic Technologies, Inc. Integrated circuit structures and methods employing a low modulus high elongation photodielectric
US6396148B1 (en) 2000-02-10 2002-05-28 Epic Technologies, Inc. Electroless metal connection structures and methods
US6555908B1 (en) 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
US6586836B1 (en) 2000-03-01 2003-07-01 Intel Corporation Process for forming microelectronic packages and intermediate structures formed therewith
US6734534B1 (en) 2000-08-16 2004-05-11 Intel Corporation Microelectronic substrate with integrated devices
US20020020898A1 (en) 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
US6713859B1 (en) 2000-09-13 2004-03-30 Intel Corporation Direct build-up layer on an encapsulated die package having a moisture barrier structure
US6489185B1 (en) 2000-09-13 2002-12-03 Intel Corporation Protective film for the fabrication of direct build-up layers on an encapsulated die package
US6617682B1 (en) 2000-09-28 2003-09-09 Intel Corporation Structure for reducing die corner and edge stresses in microelectronic packages
US6709898B1 (en) 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6423570B1 (en) 2000-10-18 2002-07-23 Intel Corporation Method to protect an encapsulated die package during back grinding with a solder metallization layer and devices formed thereby
US6555906B2 (en) 2000-12-15 2003-04-29 Intel Corporation Microelectronic package having a bumpless laminated interconnection layer
US6703400B2 (en) 2001-02-23 2004-03-09 Schering Corporation Methods for treating multidrug resistance
US6706553B2 (en) 2001-03-26 2004-03-16 Intel Corporation Dispensing process for fabrication of microelectronic packages
US6894399B2 (en) 2001-04-30 2005-05-17 Intel Corporation Microelectronic device having signal distribution functionality on an interfacial layer thereof
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US7071024B2 (en) 2001-05-21 2006-07-04 Intel Corporation Method for packaging a microelectronic device using on-die bond pad expansion
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US7183658B2 (en) 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US6580611B1 (en) 2001-12-21 2003-06-17 Intel Corporation Dual-sided heat removal system
US6841413B2 (en) 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
JP3923368B2 (ja) * 2002-05-22 2007-05-30 シャープ株式会社 半導体素子の製造方法
TWI246761B (en) 2003-05-14 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with build-up layers formed on chip and fabrication method of the semiconductor package
TWM249376U (en) * 2003-11-06 2004-11-01 Chipmos Technologies Inc Image sensor with low noise
JP2006059863A (ja) 2004-08-17 2006-03-02 Cmk Corp パッケージ基板及びその製造方法
TWI240390B (en) 2004-12-09 2005-09-21 Phoenix Prec Technology Corp Semiconductor package structure and method for fabricating the same
US7442581B2 (en) 2004-12-10 2008-10-28 Freescale Semiconductor, Inc. Flexible carrier and release method for high volume electronic package fabrication
JP4602208B2 (ja) 2004-12-15 2010-12-22 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US7109055B2 (en) 2005-01-20 2006-09-19 Freescale Semiconductor, Inc. Methods and apparatus having wafer level chip scale package for sensing elements
TWI269423B (en) 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
US7160755B2 (en) 2005-04-18 2007-01-09 Freescale Semiconductor, Inc. Method of forming a substrateless semiconductor package
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
JP4452222B2 (ja) * 2005-09-07 2010-04-21 新光電気工業株式会社 多層配線基板及びその製造方法
US7425464B2 (en) 2006-03-10 2008-09-16 Freescale Semiconductor, Inc. Semiconductor device packaging
US8293584B2 (en) * 2006-08-04 2012-10-23 Stats Chippac Ltd. Integrated circuit package system with filled wafer recess
US7723164B2 (en) 2006-09-01 2010-05-25 Intel Corporation Dual heat spreader panel assembly method for bumpless die-attach packages, packages containing same, and systems containing same
US7659143B2 (en) 2006-09-29 2010-02-09 Intel Corporation Dual-chip integrated heat spreader assembly, packages containing same, and systems containing same
US7476563B2 (en) 2006-11-17 2009-01-13 Freescale Semiconductor, Inc. Method of packaging a device using a dielectric layer
US7588951B2 (en) 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
US7632715B2 (en) 2007-01-05 2009-12-15 Freescale Semiconductor, Inc. Method of packaging semiconductor devices
US20080192776A1 (en) 2007-02-09 2008-08-14 Fleming Kristoffer D Mechanism for increasing UWB MAC efficiency and bandwidth via the period inclusion of PHY preambles for synchronization
DE102007020656B4 (de) * 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US8039309B2 (en) * 2007-05-10 2011-10-18 Texas Instruments Incorporated Systems and methods for post-circuitization assembly
US7648858B2 (en) 2007-06-19 2010-01-19 Freescale Semiconductor, Inc. Methods and apparatus for EMI shielding in multi-chip modules
US8384199B2 (en) 2007-06-25 2013-02-26 Epic Technologies, Inc. Integrated conductive structures and fabrication methods thereof facilitating implementing a cell phone or other electronic system
US7595226B2 (en) 2007-08-29 2009-09-29 Freescale Semiconductor, Inc. Method of packaging an integrated circuit die
US7651889B2 (en) 2007-09-13 2010-01-26 Freescale Semiconductor, Inc. Electromagnetic shield formation for integrated circuit die package
US20090072382A1 (en) 2007-09-18 2009-03-19 Guzek John S Microelectronic package and method of forming same
US9941245B2 (en) 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
US20090079064A1 (en) 2007-09-25 2009-03-26 Jiamiao Tang Methods of forming a thin tim coreless high density bump-less package and structures formed thereby
US7851905B2 (en) 2007-09-26 2010-12-14 Intel Corporation Microelectronic package and method of cooling an interconnect feature in same
US8035216B2 (en) 2008-02-22 2011-10-11 Intel Corporation Integrated circuit package and method of manufacturing same
US8058723B2 (en) * 2008-03-19 2011-11-15 Phoenix Precision Technology Corporation Package structure in which coreless substrate has direct electrical connections to semiconductor chip and manufacturing method thereof
US7976708B2 (en) * 2008-05-12 2011-07-12 Secretary, Department of Atormic Energy Innovative cut-and-feed operation for enhancing the performance of ion-exchange chromatographic separation
US8093704B2 (en) 2008-06-03 2012-01-10 Intel Corporation Package on package using a bump-less build up layer (BBUL) package
US8097489B2 (en) * 2009-03-23 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of mounting pre-fabricated shielding frame over semiconductor die
US20110108999A1 (en) 2009-11-06 2011-05-12 Nalla Ravi K Microelectronic package and method of manufacturing same
US8901724B2 (en) 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8891246B2 (en) 2010-03-17 2014-11-18 Intel Corporation System-in-package using embedded-die coreless substrates, and processes of forming same
US8535989B2 (en) 2010-04-02 2013-09-17 Intel Corporation Embedded semiconductive chips in reconstituted wafers, and systems containing same
US8319318B2 (en) 2010-04-06 2012-11-27 Intel Corporation Forming metal filled die back-side film for electromagnetic interference shielding with coreless packages
US8431438B2 (en) 2010-04-06 2013-04-30 Intel Corporation Forming in-situ micro-feature structures with coreless packages
US8618652B2 (en) 2010-04-16 2013-12-31 Intel Corporation Forming functionalized carrier structures with coreless packages
US8313958B2 (en) 2010-05-12 2012-11-20 Intel Corporation Magnetic microelectronic device attachment
US20110316140A1 (en) 2010-06-29 2011-12-29 Nalla Ravi K Microelectronic package and method of manufacturing same
US20120001339A1 (en) 2010-06-30 2012-01-05 Pramod Malatkar Bumpless build-up layer package design with an interposer
US8372666B2 (en) 2010-07-06 2013-02-12 Intel Corporation Misalignment correction for embedded microelectronic die applications
US8304913B2 (en) 2010-09-24 2012-11-06 Intel Corporation Methods of forming fully embedded bumpless build-up layer packages and structures formed thereby
US8786066B2 (en) 2010-09-24 2014-07-22 Intel Corporation Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
US20120112336A1 (en) 2010-11-05 2012-05-10 Guzek John S Encapsulated die, microelectronic package containing same, and method of manufacturing said microelectronic package
US20120139095A1 (en) 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US8508037B2 (en) 2010-12-07 2013-08-13 Intel Corporation Bumpless build-up layer and laminated core hybrid structures and methods of assembling same

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258458A (ja) * 1988-04-08 1989-10-16 Nec Corp ウェーハ集積型集積回路
JPH04261029A (ja) * 1991-02-13 1992-09-17 Hitachi Ltd ペレット付け方法
JP2004537861A (ja) * 2001-08-01 2004-12-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 電子部品パッケージ用ｅｍｉ遮蔽
JP2004140325A (ja) * 2002-08-23 2004-05-13 Shinko Electric Ind Co Ltd 半導体パッケージ及び半導体装置
JP2005209689A (ja) * 2004-01-20 2005-08-04 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2006032379A (ja) * 2004-07-12 2006-02-02 Akita Denshi Systems:Kk 積層半導体装置及びその製造方法
JP2006066612A (ja) * 2004-08-26 2006-03-09 Seiko Epson Corp フリップ実装した高周波モジュール
WO2006046713A1 (ja) * 2004-10-28 2006-05-04 Kyocera Corporation 電子部品モジュール及び無線通信機器
JP2006222400A (ja) * 2005-02-14 2006-08-24 Sumitomo Bakelite Co Ltd 接着剤、半導体装置及び半導体装置の製造方法
JP2008010705A (ja) * 2006-06-30 2008-01-17 Phoenix Precision Technology Corp チップ埋め込み基板のパッケージ構造
WO2009001564A1 (ja) * 2007-06-28 2008-12-31 Panasonic Corporation 半導体素子の実装構造体及びその製造方法、半導体素子の実装方法、並びに加圧ツール
JP2009158744A (ja) * 2007-12-27 2009-07-16 Shinko Electric Ind Co Ltd 電子装置及びその製造方法及び配線基板及びその製造方法
JP2009194322A (ja) * 2008-02-18 2009-08-27 Shinko Electric Ind Co Ltd 半導体装置の製造方法、半導体装置及び配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014063950A (ja) * 2012-09-24 2014-04-10 Shinko Electric Ind Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
EP2556534A4 (en) 2013-11-27
EP2556534A2 (en) 2013-02-13
US20130052776A1 (en) 2013-02-28
WO2011126973A2 (en) 2011-10-13
TW201203493A (en) 2012-01-16
CN102822963B (zh) 2016-08-10
WO2011126973A3 (en) 2012-01-19
EP2556534B1 (en) 2017-02-01
US20110241186A1 (en) 2011-10-06
CN102822963A (zh) 2012-12-12
KR20120132528A (ko) 2012-12-05
KR101409094B1 (ko) 2014-06-17
US8319318B2 (en) 2012-11-27
US8507324B2 (en) 2013-08-13
TWI521667B (zh) 2016-02-11
JP5599934B2 (ja) 2014-10-01

Similar Documents

Publication Publication Date Title
JP5599934B2 (ja) コアレスパッケージを備えた電磁干渉シールド用の金属充填ダイバックサイドフィルムの形成方法
TWI556371B (zh) 形成具有無芯封裝之功能化載子結構的技術
JP5442875B2 (ja) リセス埋込ダイを備えるコアレスパッケージを形成する方法
KR101478515B1 (ko) 임베디드 다이를 가진 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140813

R150 Certificate of patent or registration of utility model

Ref document number: 5599934

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250