JP3234374B2 - 半導体パッケージ及びこのパッケージを備えた半導体装置 - Google Patents
半導体パッケージ及びこのパッケージを備えた半導体装置Info
- Publication number
- JP3234374B2 JP3234374B2 JP30136493A JP30136493A JP3234374B2 JP 3234374 B2 JP3234374 B2 JP 3234374B2 JP 30136493 A JP30136493 A JP 30136493A JP 30136493 A JP30136493 A JP 30136493A JP 3234374 B2 JP3234374 B2 JP 3234374B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- solder
- semiconductor package
- semiconductor
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2081—Compound repelling a metal, e.g. solder
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Description
収容して実装基板上に実装するための半導体パッケージ
及びこのパッケージを備えた半導体装置に関し、特に半
導体パッケージ裏面に形成された、実装基板との半田付
けのための半田付用金属膜の構造に関するものである。
ッケージの構造を説明するための図であり、図10(a)
は上記半導体パッケージを外観を示す斜視図、図10
(b) は図10(a) のXb−Xb線断面の構造を示す図、
図10(c) は図10(a) のXc−Xc線断面の構造を示
す図である。また図11(a) は、上記半導体パッケージ
の内部の構造を示す斜視図、図11(b) は図10(b) の
A部分の拡大図、図11(c) は、上記半導体パッケージ
を実装する実装基板の表面側の構造を示す図である。さ
らに図12は上記半導体パッケージを個々の部品に分解
した状態を示す斜視図、図13(a) は上記半導体パッケ
ージの裏面側の構造を示す外観斜視図である。
収容し、これを実装基板(プリント基板)1上に実装す
るための半導体パッケージで、所定の側面に沿って配置
された複数の外部リード5を有し、上記半導体チップ2
9を収容するパッケージ筺体201と、該パッケージ筺
体201の開口を塞いで半導体チップ29を封止する金
属板からなるパッケージ蓋部材4とを備えている。
の表面上に形成された接地用導体層3aと、裏面側に形
成された接地用導体層3bと、上記表面側及び裏面側の
導体層を接続するスルーホール22とを有し、半導体チ
ップ29を表面側の接地用導体層3a上に載置するため
のベース基板3と、上記ベース基板3上にそのチップの
載置部を囲むよう取付けられ、表面上に内側から外側に
延びる複数の接続導体層20aを有する第1のセラミッ
ク枠体20と、該セラミック枠体20上に取付けられ、
その上面に金属膜21aを有する第2のセラミック枠体
21とから構成されている。そして上記第1のセラミッ
ク枠体20の接続導体層20a上の、第2のセラミック
枠体21の外側部分には、上記外部リード5が半田付け
されており、上記第2の絶縁性枠体21上にはパッケー
ジ蓋部材4が半田により固着されている。
は、図11(b) に示すようにベース基板裏面に形成され
たメタライズ層111と、該メタライズ層上に形成され
たNi メッキ層112と、該Ni メッキ層上に形成され
たAu メッキ層113とから構成されており、また上記
ベース基板3と第1のセラミック枠体20とは同じ大き
さであり、それぞれの外部リード5が配列されていない
側面上には、上記ベース基板裏面側の導体層3bと同一
層構造の金属膜3c,20bが形成されている。
0内には、図11(a) に示すように半導体チップ29が
収容され、該チップ29はベース基板3の表面側導体層
3b上に半田31により固着されており、上記チップ2
9と外部リード5とはボンディングワイヤ30により接
続されている。
示すように、その表面の、上記半導体パッケージ200
を配置する部分には、メタライズ層からなる半田ランド
2が形成され、該半田ランド2の両側には上記半導体パ
ッケージ200の外部リードの位置に対応して、上記外
部リード5が接続される接続導体層25が形成されてお
り、上記半田ランド2及び導体層25の表面には印刷に
より半田層が形成されている。
いて説明する。まず、表面,側面,及び裏面の所定部分
に導体層3a,3c,3bを有し、スーホール22によ
り上記表面側及び裏面側の導体層3a,3bを接続した
ベース基板3上に、表面及び側面の所定部分に導体層2
0a及び20bを形成した第1のセラミック枠体20
と、表面に金属膜21aを形成した第2のセラミック枠
体21とを重ねて配置し、これらを焼成により固着する
(図12参照)。
ク枠体20の接続導体層20a上に半田により固着し
て、パッケージ筺体201を完成する(図12参照)。
本半導体パッケージは一般にこの状態でユーザに提供さ
れ、半導体パッケージ200への半導体チップの搭載は
ユーザ側で行われる。
筺体201内に半導体チップ29を、これがベース基板
3の導体層3a上に位置するよう配置し、半田31によ
り上記半導体チップ29をベース基板3に固定し、続い
てボンディングワイヤ30により上記半導体チップ29
とパッケージ200の外部リード5とを接続する。その
後、上記パッケージ蓋部材4を上記第2のセラミック枠
体21上に被せて、半田付けにより該枠体21に固着
し、半導体チップ29を半導体パッケージ200内に封
入する。
ッケージの実装は、該パッケージ200を、プリント基
板等の実装基板の、実装領域である半田ランド2上に、
各外部リード5が対応する接続導体層25の先端部上に
位置するよう位置決めして配置し、その後熱処理により
半田ランド2上及び接続導体層25上の半田層6を溶融
して、半導体パッケージ200を半田ランド2に、外部
リード5を接続導体層25に固着することにより行う。
200の半田6による接着状態の良否判定は、通常、外
部リード5が配列されていないパッケージ側面に生ずる
半田フィレット9の有無により行う。これは、上記パッ
ケージ側面の導体層3cはその表面に半田とのぬれ性の
良いAuメッキが施されているため、パッケージ200
の裏面の導体層3bと実装基板上の半田ランド2とが半
田により良好に接着されている状態では、表面張力によ
り半田が側面上に盛り上がり上記半田フィレット9が形
成されるからである。
0の実装基板との接着状態の良否判定を行うのは、パッ
ケージ筺体201の裏面導体層3bと実装基板1の半田
ランド2との密着状態が良好でない場合、接触抵抗の増
大や接続不良等が生じたり、また半導体チップ29で発
生した熱の放熱性が劣化して半導体チップが過剰に加熱
されたりすることとなり、半導体デバイスの発振,高周
波特性不良が発生するという問題があるからである。
体パッケージでは、パッケージ筺体201の裏面に形成
された導体層3bの最表面のAuメッキ113が半田に
対するぬれ性が非常によいため、上記半導体パッケージ
200を実装基板1上の半田ランド2上に配置した状態
で熱処理を行った際、半田ランド2上に印刷された半田
6がその溶融により上記パッケージ筺体201の裏面の
内側に引き込まれてしまい、品質確認のための半田フィ
レット9が半導体パッケージ200の側面に形成されな
くなるという問題があった。
の引込みは、パッケージ筺体裏面のAu メッキ層113
のAu が半田層内に拡散して、該Au メッキ層113が
目減りする現象、いわゆるAu 層の食われ現象により、
上記Au メッキ層113の目減りした部分に半田6が流
れ込んで生ずると考えられている。上記のような半田の
引込みが生じると、図13(b) に示すようにパッケージ
筺体の、導体層3c,20bが形成されている側面上に
は半田がはみ出さず、上記半田フィレット9は形成され
ない。
に実装された状態では、半導体パッケージの裏面導体層
3bと実装基板の半田ランド2との接着状態を判定する
ことができず、上記半導体パッケージをプリント基板上
に実装してなる半導体装置は、信頼して使用することが
できないという問題があった。この発明は上記のような
問題点を解決するためになされたもので、パッケージ筺
体の裏面導体層と実装基板の半田ランドとの接着状態を
半田フィレットにより確実に判定することができる半導
体パッケージ及びこのパッケージを備えた半導体装置を
得ることを目的とする。
ッケージは、開口を有する枠体と底部部材とを有し、半
導体チップが収納されたパッケージ筐体と、このパッケ
ージ筐体の上記枠体上に配設され上記開口を封止するパ
ッケージ蓋部材と、上記開口に沿う上記パッケージ筐体
の第1の側面外側に配設された、上記半導体チップと外
部配線とを接続する複数の外部接続部材と、上記第1の
側面を挟みこの第1の側面と交差する第2の側面それぞ
れに隣接する上記パッケージ筐体の裏面の一部領域上
に、上記第2の側面それぞれに隣接して配設された第1
のはんだ接着用金属膜と、この第1のはんだ接着用金属
膜に、上記パッケージ筐体の裏面中央側で隣接し延在し
て配設されたはんだ接着防止構造とを備えたものであ
る。
て、はんだ接着防止構造に、パッケージ筐体の裏面中央
側において隣接した第2のはんだ接着用金属膜がさらに
配設されたものである。
て、第2のはんだ接着用金属膜がパッケージ筐体の底部
部材を介して半導体チップに対向して配設されたもので
ある。
て、第2のはんだ接着用金属膜の半導体チップに対応し
た領域がはんだ接着防止構造で囲まれたものである。
て、第2のはんだ接着用金属膜を複数に分割するはんだ
接着防止構造を更に備えたものである。
て、パッケージ筐体の底部部材がセラミックスで形成さ
れたものである。
て、はんだ接着防止構造をパッケージ筐体の底部部材の
露呈面としたものである。
て、パッケージ筐体の底部部材が金属で形成されたもの
である。
て、上記はんだ接着防止構造は表面にセラミック部材が
配設されてなるものである。
て、パッケージ筐体の枠体がセラミックスで形成される
とともに外部接続部材がパッケージ筐体表面上に導体層
として形成されたものである。
パッケージを、実装基板上にはんだで接着したものであ
る。
部材とを有し、半導体チップが収納されたパッケージ筐
体と、このパッケージ筐体の上記枠体上に配設され上記
開口を封止するパッケージ蓋部材と、上記開口に沿う上
記パッケージ筐体の第1の側面外側に配設された、上記
半導体チップと外部配線とを接続する複数の外部接続部
材と、上記第1の側面を挟みこの第1の側面と交差する
第2の側面それぞれに隣接する上記パッケージ筐体の裏
面の一部領域上に、上記第2の側面それぞれに隣接して
配設された第1のはんだ接着用金属膜と、この第1のは
んだ接着用金属膜に、上記パッケージ筐体の裏面中央側
で隣接し延在して配設されたはんだ接着防止構造とを備
えたから、実装基板上のメタライズ部とパッケージ筺体
裏面の第1の半田接着用金属膜とを半田により固着する
際、その加熱溶融により、パッケージ筺体裏面を伝って
その周辺部からその内側に引き込まれようとする半田
を、はんだ接着防止構造により堰き止めることができ、
これによりパッケージ筺体の裏面導体層と実装基板の半
田ランドとの接着状態の良否に応じて、上記パッケージ
筺体の第2の側面上に半田フィレットが確実に形成され
ることとなり、接着状態の該半田フィレットの有無によ
る目視判定が常に可能となる。
構造に、パッケージ筐体の裏面中央側において隣接した
第2のはんだ接着用金属膜がさらに配設されたものとし
たから、パッケージ筺体裏面を伝ってその周辺部からそ
の内側に引き込まれようとする半田を、はんだ接着防止
構造により堰き止めることができ、パッケージ筺体の裏
面導体層と実装基板の半田ランドとの接着状態の良否に
応じて、上記パッケージ筺体の第2の側面上に半田フィ
レットが確実に形成されることとなり、半田フィレット
の有無によるパッケージ筐体の接着状態の目視判定が常
に可能となる。
着用金属膜がパッケージ筐体の底部部材を介して半導体
チップに対向して配設されたものとしたから、チップか
らの放熱性を損なうことなく、半田フィレットを確実に
形成できる。
金属膜の半導体チップに対応した領域がはんだ接着防止
構造で囲まれたものとしたから、パッケージ筺体裏面を
伝ってその周辺部からその内側に引き込まれようとする
はんだを、はんだ接着防止構造により堰き止めることが
でき、パッケージ筺体の裏面導体層と実装基板の半田ラ
ンドとの接着状態の良否に応じて、上記パッケージ筺体
の第2の側面上に半田フィレットが確実に形成されるこ
ととなり、半田フィレットの有無によるパッケージ筐体
の接着状態の目視判定が常に可能となる。
金属膜を複数に分割するはんだ接着防止構造を更に備え
たから、パッケージ筺体裏面を伝ってその周辺部からそ
の内側に引き込まれようとするはんだを、さらに堰き止
めることができ、パッケージ筺体の裏面導体層と実装基
板の半田ランドとの接着状態の良否に応じて、上記パッ
ケージ筺体の第2の側面上に半田フィレットがより確実
に形成されることとなり、半田フィレットの有無による
パッケージ筐体の接着状態の目視判定が常に可能とな
る。
部部材がセラミックスで形成されたものとしたから、パ
ッケージ筺体裏面を伝ってその周辺部からその内側に引
き込まれようとするはんだを、はんだ接着防止構造によ
り堰き止めることができ、パッケージ筺体の裏面導体層
と実装基板の半田ランドとの接着状態の良否に応じて、
上記パッケージ筺体の第2の側面上に半田フィレットが
確実に形成されることとなり、半田フィレットの有無に
よるパッケージ筐体の接着状態の目視判定が常に可能と
なる。
をパッケージ筐体の底部部材の露呈面としたから、パッ
ケージ筺体裏面を伝ってその周辺部からその内側に引き
込まれようとするはんだを、はんだ接着防止構造により
堰き止めることができ、パッケージ筺体の裏面導体層と
実装基板の半田ランドとの接着状態の良否に応じて、上
記パッケージ筺体の第2の側面上に半田フィレットが確
実に形成されることとなり、半田フィレットの有無によ
るパッケージ筐体の接着状態の目視判定が常に可能とな
る。 またこの発明においては、パッケージ筐体の底部部
材が金属で形成されたものとしたから、底部部材の表面
及び裏面に、半導体チップのアースを外部と接続するた
めの導体層を形成したり、また上記ベース基板にこれら
の導体層を接続するスルーホールを形成したりする必要
がなくなり、部品の加工作業を削減できる。
構造は表面にセラミック部材が配設されてなるものとし
たから、パッケージ筺体裏面を伝ってその周辺部からそ
の内側に引き込まれようとするはんだを、はんだ接着防
止構造により堰き止めることができ、パッケージ筺体の
裏面導体層と実装基板の半田ランドとの接着状態の良否
に応じて、上記パッケージ筺体の第2の側面上に半田フ
ィレットが確実に形成されることとなり、半田フィレッ
トの有無によるパッケージ筐体の接着状態の目視判定が
常に可能となる。
の枠体がセラミックスで形成されるとともに外部接続部
材がパッケージ筐体表面上に導体層として形成されたも
のとしたから、外部接続部材としてリードを有するもの
と比べて、パッケージの小型化を図ることができる。こ
の発明に係る半導体装置は、上記半導体パッケージを、
実装基板上にはんだで接着したものとしたから、半田フ
ィレットの有無によるパッケージ筐体の接着状態の目視
判定が常に可能となる。
パッケージの構造を示す図であり、図1(a) はこの半導
体パッケージを裏面側からみた斜視図、図1(b) は半導
体パッケージと実装基板との接合部分を示す図、図1
(c) は上記半導体パッケージの裏面に形成された半田付
用金属膜の、図1(b) の符号C1 で示す部分の拡大図図
である。
ッケージで、この半導体パッケージ101では、そのベ
ース基板3の裏面上には、WやMoMn等の金属ペース
トの印刷,焼成により所定のパターンのメタライズ層1
11aが形成されており、該メタライズ層111a上に
Ni メッキ層112a及びAu メッキ層(半田付用金属
膜)110が選択的に形成されている。
ード5が配置されていないパッケージ筺体側面に隣接し
て位置する所定幅のメッキ成長部(金属膜残存部)11
0aを有し、該メッキ成長部110aの内側の、これに
沿って位置する部分は、メッキされていない所定幅のス
リット部(金属膜除去部)110bとなっている。な
お、その他の構成は図10〜図13に示す従来の半導体
パッケージ200と同一であり、また上記半導体パッケ
ージ101の組立方法も従来のものと全く同一である。
の半導体パッケージ実装も従来のものと同様にして行わ
れるが、本実施例では、上記のようにベース基板3の裏
面に形成された半田付用金属膜110の、外部リード5
が配置されていない側面側にこれに平行なスリット(金
属膜除去部)110bを形成し、このスリット110b
内に、半田となじまないベース基板のセラミック面を露
出させているため、実装基板1上のメタライズ部2とパ
ッケージ101裏面の半田付用金属膜110とを半田に
より固着する際、その加熱溶融により、パッケージ裏面
を伝ってその周辺部からその内側に引き込まれようとす
る半田6が、上記半田付用金属膜110を選択的に除去
した金属膜除去部110bにより堰き止められる。これ
により半田付け時のAu の食われ現象による半田の引き
込みが抑制され、半導体パッケージ101の、外部リー
ド5の配列されていない側面上には、確実に半田フィレ
ット9が形成されることとなり、常に半田フィレット9
により半導体パッケージ101と実装基板との半田によ
る接触状態を判定できることとなる。
ジ101の裏面に形成される半田付用金属膜110を、
外部リード5が形成されていない側面に沿って形成した
スリット(金属膜除去部)110bを有する構造とした
ので、パッケージの実装時に、パッケージ裏面両側の半
田がその溶融によりパッケージ裏面中央へ引き込まれる
のを抑制でき、パッケージの実装時に半田フィレット9
を確実に形成できることとなる。これによって、上記半
導体パッケージを実装基板上に搭載してなる半導体デバ
イスの品質確認を常に行うことができる。
111a上にNi メッキ層112aを介してAu メッキ
層(半田付用金属膜)110を形成しているため、上記
Auメッキ層110とパッケージ裏面のメッキ下地層で
あるメタライズ層111aとの接着強度をNi メッキ層
112aにより向上することができる。
による半導体パッケージの構造を示す図であり、図2
(a) はこの半導体パッケージを裏面側からみた斜視図、
図2(b) は半導体パッケージと実装基板との接合部分を
示す図、図2(c) は上記半導体パッケージの裏面に形成
された半田付用金属膜の、図2(b) の符号C2 で示す部
分の拡大図である。
例の半導体パッケージ101と同一部分を示しており、
102は本実施例の半導体パッケージで、ここでは、そ
のベース基板3の裏面には、全面にWやMoMn等の金
属ペーストの印刷,焼成によりメタライズ層111が形
成され、さらに該メタライズ層111上にNi メッキ層
112が全面に形成されている。そして、上記Ni メッ
キ層112上に、上記第1の実施例と同一構造のAu メ
ッキ層からなる半田付用金属膜110が形成されてお
り、該半田付用金属膜110のスリット110b内に
は、上記Niメッキ112が露出している。
おいても、上記半田付用金属膜としてのAu メッキ層1
10のスリット部110bでは、半田とのなじみが悪い
Niメッキ層112が露出しているため、上記第1の実
施例と同様、パッケージの実装時に、溶融半田がパッケ
ージ側縁側から内部側に引き込まれるのを、上記スリッ
ト部110bにて堰き止めることができ、パッケージ側
面部分に、実装状態の判定を行うための半田フィレット
9を確実に形成することが可能となる。
用金属膜110のスリット110b内にNi メッキ層1
12が露出するようにしたが、これはNi メッキ層11
2をその上に形成されたAu メッキ層110の平面形状
と同一の平面形状を持つよう選択的なメッキにより形成
し、上記スリット部110b内にメタライズ層111が
露出するようにしてもよい。
による半導体パッケージの構造を示す図であり、図3
(a) はこの半導体パッケージを裏面側からみた斜視図、
図3(b) は半導体パッケージと実装基板との接合部分を
示す図、図3(c) は上記半導体パッケージの裏面に形成
された半田付用金属膜の、図3(b) の符号C3 で示す部
分の拡大図である。
例の半導体パッケージ102と同一部分を示しており、
103は本実施例の半導体パッケージで、ここでは、そ
のベース基板3の裏面全面には、上記第2の実施例と同
様、メタライズ層111,Ni メッキ層112及びAu
メッキ層からなる半田付用金属膜110が形成されてい
る。そして本実施例では、上記半田付用金属膜110の
スリット部110b内に、Ni メッキ層112の表面を
覆うようアルミナ層11が形成されている。
おいても、上記Au メッキ層110のスリット110a
部分には、半田とのなじみが悪いアルミナ層11が露出
することとなり、パッケージの実装時に、溶融半田がパ
ッケージ側縁側から内部側に引き込まれるのを、上記ス
リット部110bにより阻止することができ、パッケー
ジ側面部分に半田フィレット9を確実に形成することが
可能となる。
ィング膜11が、上記Ni メッキ層及びAu メッキ層の
選択メッキにより成長する際の選択メッキマスクとな
り、選択メッキマスクを別途形成する必要がなくなり、
部品,つまりベース基板3の製造コストを低減すること
ができる効果もある。
による半導体パッケージを裏面側からみた斜視図であ
り、図において図1と同一符号は第1の実施例の半導体
パッケージ101と同一部分を示しており、104はそ
の裏面側に半田付用金属膜140を有する半導体パッケ
ージで、上記半田付用金属膜140は、第1実施例にお
けるAu メッキ層からなる半田付用金属膜110の平面
パターンを、Au メッキ部分とAu非メッキ部分とが交
互に配列されたストライプ形状とし、その下側のNi メ
ッキ層及びメタライズ層も、上記Au メッキ層140と
同一の平面パターンとしたものであり、上記半田付用金
属膜140は、第1実施例と同様、外部リード5が配置
されていないパッケージ側面に隣接して位置する所定幅
のメッキ部分(金属膜残存部分)140aを有し、該金
属膜残存部140aの内側の、これに沿って位置する部
分が、所定幅のAu 非メッキ部分(金属膜除去部)14
0bとなっている。
は、半田とのなじみのよいAu メッキ部分と、セラミッ
クが露出する、半田とのなじみの悪いAu 非メッキ部分
とが交互に配列されているため、上記各実施例に比べ
て、パッケージの実装時に溶融半田がパッケージ側縁側
から内部側に引き込まれるのをより効果的に阻止するこ
とができる効果がある。
による半導体パッケージを裏面側からみた斜視図であ
り、図において図1と同一符号は、上記第1実施例の半
導体パッケージ101と同一部分を示しており、105
は、その裏面側に半田付用金属膜150を有する本実施
例の半導体パッケージで、上記半田付用金属膜150
は、第1実施例におけるAu メッキ層を、外部リード5
が配置されていないパッケージ側面に隣接して位置する
所定幅のメッキ部分(金属膜残存部分)150aに加え
て、チップ搭載部に対応する部分に放熱用メッキ部分
(金属膜残存部分)150cを有する形状とし、その下
側のNi メッキ層及びメタライズ層も、上記Au メッキ
層(半田付用金属膜)と同一の平面形状としたものであ
る。また上記半田付用金属膜150の、金属膜残存部1
50aの内側にこれに沿って位置する部分は、所定幅の
Au 非メッキ部分(金属膜除去部)150bとなってい
る。
半田付用金属膜150を、パッケージ筺体裏面の両側に
位置する金属膜残存部150aに加えて、上記パッケー
ジ裏面の、チップ搭載部に対応する部分に形成され、チ
ップで発生した熱を放熱する放熱用金属膜残部150c
を有する構造としたので、チップからの放熱性を損なう
ことなく、上記第1実施例と同様、パッケージの実装
時、半田フィレットをパッケージ側面に確実に形成でき
る。
による半導体パッケージの構造を示す図であり、図6
(a) はこの半導体パッケージの外観を示す斜視図、図6
(b) は半導体パッケージの裏面側からみた斜視図であ
り、図7は、上記半導体パッケージを個々の部品に分解
した状態を示す斜視図である。
の半導体パッケージ101と同一部分を示しており、1
06は本実施例の半導体パッケージで、これは、上記第
1実施例の半導体パッケージ101の外部リード5に代
えて、接続用導体層を用いたものである。
基板3の相対向する両側面には接続用側面導体層3d
が、またこれにつながるよう上記ベース基板3の裏面に
は、接続用裏面導体層3eが形成されている。また該ベ
ース基板3上に配置される第1のセラミック枠体20の
側面には、その表面側の接続用導体層20a及び上記ベ
ース基板側面の接続用導体層3dにつながるよう側面導
体層20cが形成されており、上記導体層20a,20
c、3d,3eは電気的に接続されている。
リード5に代えて、第1のセラミック枠体20の表面側
周縁部からその側面、及びベース基板3の側面を介して
その裏面側周縁部まで延びるよう、上記接続導体層20
a,20c、3d,3eからなる外部接続導体層を形成
したので、外部接続部材として外部リードを有するもの
に比べて、半導体パッケージの小型化を図ることができ
る。
による半導体パッケージの構造を示す図であり、図8
(a) はこの半導体パッケージを裏面側からみた斜視図、
図8(b) は半導体パッケージと実装基板との接合部分を
示す図、図8(c) は上記半導体パッケージの裏面に形成
された半田付用金属膜の、図8(b) の符号C8 で示す部
分の拡大図である。
する部分を示しており、107は本実施例の半導体パッ
ケージであり、これは、第1実施例の半導体パッケージ
におけるセラミック製ベース基板に代えて、Cu ,Cu-
W,Fe-Ni-Co 等からなる金属製ベース基板13を用
いたものであり、該ベース基板13の裏面には、全面に
Ni メッキ層112が形成され、その上にはAu メッキ
層からなる半田付用金属膜170が形成されている。こ
の半田付用金属膜170は、外部リード5が配置されて
いないパッケージ側面に隣接して位置する所定幅のメッ
キ部分(金属膜残存部分)170aを有し、該金属膜残
存部170aの内側にこれに沿って位置する部分は、所
定幅のAu 非メッキ部分(金属膜除去部)170bとな
っている。
体パッケージ107の、半導体チップを載置するベース
基板13を金属材料により構成したので、上記第1〜第
6の実施例のようにベース基板を絶縁性材料により構成
しているものに比べて、上記ベース基板の表面及び裏面
に、半導体チップのアースを外部との間でとるための導
体層を形成したり、また上記ベース基板にこれらの導体
層を接続するスルーホールを形成したりする必要がなく
なり、部品,つまりベース基板の加工作業を削減するこ
とができる効果がある。
製ベース基板の裏面上に、Ni メッキ層112を介して
Au メッキ層170を半田付用金属膜として形成してい
るため、上記Au メッキ層170とパッケージ裏面との
接着強度をNi メッキ層112により向上することがで
きる。
による半導体パッケージの構造を示す図であり、図9
(a) はこの半導体パッケージを裏面側からみた斜視図、
図9(b) は半導体パッケージと実装基板との接合部分を
示す図、図9(c) は上記半導体パッケージの裏面に形成
された半田付用金属膜の、図9(b) の符号C9 で示す部
分の拡大図である。
当する部分を示しており、108は本実施例の半導体パ
ッケージで、ここでは、そのベース基板3の裏面全面に
は、上記第7の実施例と同様、Ni メッキ層112及び
Au メッキ層(半田付用金属膜)170が形成されてい
る。そして本実施例では、上記半田付用金属膜170の
スリット170b内に、Ni メッキ層112の表面を覆
うようアルミナ層11が形成されている。
おいても、上記Au メッキ層170のスリット170b
部分には、半田とのなじみが悪いアルミナ層11が露出
することとなり、パッケージの実装時に、溶融半田がパ
ッケージ側縁側から内部側に引き込まれるのを、上記ス
リット部170bにより阻止することができ、パッケー
ジ側面部分に半田フィレット9を確実に形成することが
可能となる。
ッキ非成長部(スリット部)170b内に露出する部分
を、セラミック材料によりコーティングしたので、この
セラミック材料からなるコーティング膜11が、上記N
i メッキ層112及びAu メッキ層170を選択メッキ
により成長する際の選択メッキマスクとなり、選択メッ
キマスクを別途形成する必要がなくなり、部品,つまり
ベース基板の製造コストを低減することができる。
ケージによれば、開口を有する枠体と底部部材とを有
し、半導体チップが収納されたパッケージ筐体と、この
パッケージ筐体の上記枠体上に配設され上記開口を封止
するパッケージ蓋部材と、上記開口に沿う上記パッケー
ジ筐体の第1の側面外側に配設された、上記半導体チッ
プと外部配線とを接続する複数の外部接続部材と、上記
第1の側面を挟みこの第1の側面と交差する第2の側面
それぞれに隣接する上記パッケージ筐体の裏面の一部領
域上に、上記第2の側面それぞれに隣接して配設された
第1のはんだ接着用金属膜と、この第1のはんだ接着用
金属膜に、上記パッケージ筐体の裏面中央側で隣接し延
在して配設されたはんだ接着防止構造とを備えたので、
実装基板上のメタライズ部とパッケージ筺体裏面の第1
の半田接着用金属膜とを半田により固着する際、その加
熱溶融により、パッケージ筺体裏面を伝ってその周辺部
から内側に引き込まれようとする半田を、上記はんだ接
着防止構造により堰き止めることができ、これによりパ
ッケージ筺体の裏面導体層と実装基板の半田ランドとの
接着状態の良否に応じて、上記パッケージ筺体の第2の
側面上に半田フィレットが確実に形成されることとな
り、パッケージと実装基板との接着状態を常に該半田フ
ィレットの有無により判定することができるという効果
がある。
造に、パッケージ筐体の裏面中央側において隣接した第
2のはんだ接着用金属膜がさらに配設されたものとした
から、パッケージと実装基板との接着状態を常に該半田
フィレットの有無により判定することができるという効
果がある。 またこの発明によれば第2のはんだ接着用金
属膜がパッケージ筐体の底部部材を介して半導体チップ
に対向して配設されたものとしたから、チップからの放
熱性を損なうことなく、半田フィレットを確実に形成で
きる効果がある。
用金属膜の半導体チップに対応した領域がはんだ接着防
止構造で囲まれたものとしたから、パッケージと実装基
板との接着状態を常に該半田フィレットの有無により判
定することができるという効果がある。
用金属膜を複数に分割するはんだ接着防止構造を更に備
えたから、パッケージ筺体裏面を伝ってその周辺部から
その内側に引き込まれようとするはんだを、さらに堰き
止めることができ、上記パッケージ筺体の第2の側面上
に半田フィレットがより確実に形成されることとなり、
パッケージと実装基板との接着状態を常に該半田フィレ
ットの有無により判定することができるという効果があ
る。
部材がセラミックスで形成されたものとしたから、パッ
ケージと実装基板との接着状態を常に該半田フィレット
の有無により判定することができるという効果がある。
パッケージ筐体の底部部材の露呈面としたから、パッケ
ージと実装基板との接着状態を常に該半田フィレットの
有無により判定することができるという効果がある。
部材が金属で形成されたものとしたから、底部部材の表
面及び裏面に、半導体チップのアースを外部と接続する
ための導体層を形成したり、また上記ベース基板にこれ
らの導体層を接続するスルーホールを形成したりする必
要がなくなり、部品の加工作業を削減することができる
効果がある。またこの発明によれば、上記はんだ接着防
止構造は表面にセラミック部材が配設されてなるものと
したから、パッケージと実装基板との接着状態を常に該
半田フィレットの有無により判定することができるとい
う効果がある。
がセラミックスで形成されるとともに外部接続部材がパ
ッケージ筐体表面上に導体層として形成されたものとし
たから、外部接続部材としてリードを有するものと比べ
て、パッケージの小型化を図ることができる効果があ
る。
上記半導体パッケージを、実装基板上にはんだで接着し
たものとしたから、半田フィレットの有無によるパッケ
ージ筐体の接着状態の目視判定が常に可能となり、信頼
して使用できる半導体装置を提供できる効果がある。
ージを実装基板へ半田接着する際、半田がパッケージ裏
面中央部へ引き込まれることが防止でき、品質確認用フ
ィレットを確実に作れるという効果がある。
の裏面側の構造及び断面構造を示す図である。
の裏面側の構造及び断面構造を示す図である。
の裏面側の構造及び断面構造を示す図である。
の裏面側の構造を示す斜視図である。
の裏面側の構造を示す斜視図である。
の表面側及び裏面側の構造を示す図である。
々の部品に分解した状態を示す図である。
の裏面側の構造及び断面構造を示す図である。
の裏面側の構造及び断面構造を示す図である。
を示す図である。
ッケージ裏面の半田付用金属膜の構造、及び該半導体パ
ッケージの実装基板の構造を示す図である。
した状態を示す斜視図である。
すとともに、実装時における問題点を説明するための図
である。
部 110b,140b,150b,170b 金属膜除去
部(スリット) 111,111a メタライズ層 112,112a Ni メッキ層 113,113a Au メッキ層
Claims (11)
- 【請求項1】 開口を有する枠体と底部部材とを有し、
半導体チップが収納されたパッケージ筐体と、 このパッケージ筐体の上記枠体上に配設され上記開口を
封止するパッケージ蓋部材と、 上記開口に沿う上記パッケージ筐体の第1の側面外側に
配設された、上記半導体チップと外部配線とを接続する
複数の外部接続部材と、 上記第1の側面を挟みこの第1の側面と交差する第2の
側面それぞれに隣接する上記パッケージ筐体の裏面の一
部領域上に、上記第2の側面それぞれに隣接して配設さ
れた第1のはんだ接着用金属膜と、 この第1のはんだ接着用金属膜に、上記パッケージ筐体
の裏面中央側で隣接し延在して配設されたはんだ接着防
止構造と、 を備えた 半導体パッケージ。 - 【請求項2】 はんだ接着防止構造に、パッケージ筐体
の裏面中央側において隣接した第2のはんだ接着用金属
膜がさらに配設されたことを特徴とする請求項1記載の
半導体パッケージ。 - 【請求項3】 第2のはんだ接着用金属膜がパッケージ
筐体の底部部材を介して半導体チップに対向して配設さ
れたことを特徴とする請求項2記載の半導体パッケー
ジ。 - 【請求項4】 第2のはんだ接着用金属膜の半導体チッ
プに対応した領域がはんだ接着防止構造で囲まれたこと
を特徴とする請求項3記載の半導体パッケージ。 - 【請求項5】 第2のはんだ接着用金属膜を複数に分割
するはんだ接着防止構造を更に備えたことを特徴とする
請求項2記載の半導体パッケージ。 - 【請求項6】 パッケージ筐体の底部部材がセラミック
スで形成されたことを特徴とする請求項1ないし5のい
ずれか1項に記載の半導体パッケージ。 - 【請求項7】 はんだ接着防止構造がパッケージ筐体の
底部部材の露呈面であることを特徴とする請求項6記載
の半導体パッケージ。 - 【請求項8】 パッケージ筐体の底部部材が金属で形成
されたことを特徴と する請求項1ないし3のいずれか1
項に記載の半導体パッケージ。 - 【請求項9】 はんだ接着防止構造は表面にセラミック
部材が配設されてなることを特徴とする請求項1ないし
3、及び8のいずれか1項に記載の半導体パッケージ。 - 【請求項10】 パッケージ筐体の枠体がセラミックス
で形成されるとともに外部接続部材がパッケージ筐体表
面上に導体層として形成されたことを特徴とする請求項
6記載の半導体パッケージ。 - 【請求項11】 請求項1ないし10のいずれか1項に
記載の半導体パッケージを、実装基板上にはんだで接着
したことを特徴とする半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30136493A JP3234374B2 (ja) | 1993-12-01 | 1993-12-01 | 半導体パッケージ及びこのパッケージを備えた半導体装置 |
US08/341,151 US5536907A (en) | 1993-12-01 | 1994-11-16 | Semiconductor package |
EP94118303A EP0656741B1 (en) | 1993-12-01 | 1994-11-21 | Semiconductor package |
DE69432168T DE69432168T2 (de) | 1993-12-01 | 1994-11-21 | Halbleitergehäuse |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30136493A JP3234374B2 (ja) | 1993-12-01 | 1993-12-01 | 半導体パッケージ及びこのパッケージを備えた半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07153862A JPH07153862A (ja) | 1995-06-16 |
JP3234374B2 true JP3234374B2 (ja) | 2001-12-04 |
Family
ID=17895984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30136493A Expired - Lifetime JP3234374B2 (ja) | 1993-12-01 | 1993-12-01 | 半導体パッケージ及びこのパッケージを備えた半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5536907A (ja) |
EP (1) | EP0656741B1 (ja) |
JP (1) | JP3234374B2 (ja) |
DE (1) | DE69432168T2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7201841B2 (ja) | 2019-12-13 | 2023-01-10 | 株式会社Fuji | プラズマ装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100791281B1 (ko) * | 1998-05-19 | 2008-01-04 | 이비덴 가부시키가이샤 | 프린트배선판 및 프린트배선판의 제조방법 |
US6740959B2 (en) | 2001-08-01 | 2004-05-25 | International Business Machines Corporation | EMI shielding for semiconductor chip carriers |
JP2006093472A (ja) * | 2004-09-24 | 2006-04-06 | Toshiba Corp | 回路基板 |
US9269646B2 (en) | 2011-11-14 | 2016-02-23 | Micron Technology, Inc. | Semiconductor die assemblies with enhanced thermal management and semiconductor devices including same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4866571A (en) * | 1982-06-21 | 1989-09-12 | Olin Corporation | Semiconductor package |
JPS6079750A (ja) * | 1983-10-05 | 1985-05-07 | Nec Corp | チツプキヤリヤ |
JPS63284890A (ja) * | 1987-05-18 | 1988-11-22 | Hitachi Ltd | 電子部品の実装方法 |
JP2592308B2 (ja) * | 1988-09-30 | 1997-03-19 | 株式会社日立製作所 | 半導体パッケージ及びそれを用いたコンピュータ |
JPH02148859A (ja) * | 1988-11-30 | 1990-06-07 | Nec Corp | 半導体装置 |
-
1993
- 1993-12-01 JP JP30136493A patent/JP3234374B2/ja not_active Expired - Lifetime
-
1994
- 1994-11-16 US US08/341,151 patent/US5536907A/en not_active Expired - Lifetime
- 1994-11-21 DE DE69432168T patent/DE69432168T2/de not_active Expired - Lifetime
- 1994-11-21 EP EP94118303A patent/EP0656741B1/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7201841B2 (ja) | 2019-12-13 | 2023-01-10 | 株式会社Fuji | プラズマ装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH07153862A (ja) | 1995-06-16 |
DE69432168T2 (de) | 2003-12-11 |
DE69432168D1 (de) | 2003-04-03 |
EP0656741B1 (en) | 2003-02-26 |
EP0656741A3 (en) | 1996-08-28 |
US5536907A (en) | 1996-07-16 |
EP0656741A2 (en) | 1995-06-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940006185Y1 (ko) | Ic 모듈 | |
JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
US7541667B2 (en) | Semiconductor device and method of manufacturing the same | |
US6093940A (en) | Light-emitting diode chip component and a light-emitting device | |
JP3060896B2 (ja) | バンプ電極の構造 | |
TWI430724B (zh) | 配線電路基板與電子零件之連接構造 | |
KR100969112B1 (ko) | 표면 실장형 반도체 장치 및 그 제조 방법 | |
US6486551B1 (en) | Wired board and method of producing the same | |
JP2006294809A (ja) | 半導体装置 | |
KR100236889B1 (ko) | 전자부품 탑재용 기판 및 그 제조방법 | |
US6680528B2 (en) | Electronic component and electronic equipment using the same | |
JPH10223817A (ja) | 側面型電子部品の電極構造及びその製造方法 | |
JP3234374B2 (ja) | 半導体パッケージ及びこのパッケージを備えた半導体装置 | |
US20030136582A1 (en) | Substrate board structure | |
JP3544283B2 (ja) | 電子部品用パッケージ | |
JP2001177159A (ja) | 半導体装置 | |
JP4012527B2 (ja) | 電子部品の製造方法 | |
JPH03218658A (ja) | リードフレーム及び半導体装置 | |
JP3447139B2 (ja) | チップ型発光ダイオード | |
JP3342172B2 (ja) | 電子回路部品及びその製造方法 | |
JP2702455B2 (ja) | ピングリッドアレイ型半導体装置 | |
JPH02244661A (ja) | 半導体装置 | |
US20220208690A1 (en) | Electronic component module | |
JP3510743B2 (ja) | 配線接続構造及びそれを用いた電子部品 | |
JPS61214548A (ja) | テ−プキヤリア |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080921 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090921 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |