JPH03218658A - リードフレーム及び半導体装置 - Google Patents

リードフレーム及び半導体装置

Info

Publication number
JPH03218658A
JPH03218658A JP2026786A JP2678690A JPH03218658A JP H03218658 A JPH03218658 A JP H03218658A JP 2026786 A JP2026786 A JP 2026786A JP 2678690 A JP2678690 A JP 2678690A JP H03218658 A JPH03218658 A JP H03218658A
Authority
JP
Japan
Prior art keywords
plane
hole
wire bonding
sealing resin
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2026786A
Other languages
English (en)
Other versions
JP2784235B2 (ja
Inventor
Mitsuharu Shimizu
清水 満晴
Yoshiki Takeda
武田 吉樹
Hirofumi Fujii
藤井 浩文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2026786A priority Critical patent/JP2784235B2/ja
Priority to KR1019900014537A priority patent/KR930004253B1/ko
Publication of JPH03218658A publication Critical patent/JPH03218658A/ja
Priority to US07/803,724 priority patent/US5237202A/en
Priority to US07/984,841 priority patent/US5291060A/en
Application granted granted Critical
Publication of JP2784235B2 publication Critical patent/JP2784235B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はリードフレームおよび半導体装置に関する. (従来の技術) 多層リードフレームはインナーリードの下面に別体に形
成した金属プレーンを絶縁層を介して接合したもので、
金属プレーンの放熱性によって消費電力の大きな半導体
チップを搭載可能にし、また金属プレーンを接地層、電
源層等とすることによって半導体装置の電気的特性等を
向上させることができるよう構成されたものである。
第4図に多層リードフレームを用いた半導体装置の例を
示す。図示した例は金属プレーンを2層設けた例で,イ
ンナーリード10の下面に電源プレーン12を、電源プ
レーン12の下面に接地プレーン14をそれぞれポリイ
ミドの絶縁層16を介して接合したものである.電源プ
レーン12および接地プレーン14はインナーリード1
0の電源ラインおよび接地ラインに接続される.ところ
で,樹脂封止型の半導体装置においては半導体装置が高
温になった際、封止樹脂が半導体チップを搭載したステ
ージ部から剥離して封止樹脂にクラックが生じるという
問題が従来からあり、これを防止するため、ステージ部
にディンプル加工を施したり、透孔をあけたりして封止
樹脂とステージ部とのくい付きをよくすることや、半導
体チップ近傍に水分が侵入しないようステージ部にスリ
ット状の穴を設けることなどがなされている。
(発明が解決しようとする課題) 上記の多層リードフレームでは通常の単層のリードフレ
ームに設けられるステージ部よりもはるかに大きな金属
プレーンを接合しているため、はんだリフロー工程や半
導体チップが発熱した際に半導体装置内に取りこまれて
いた水分が膨張し、この際にストレスが大きく作用して
封止樹脂にクラックを生じさせやすいという問題点があ
る。
また、多層リードフレームでは金属プレーンとインナー
リードとを電気的に絶縁するため絶縁層16によって金
属プレーンを接合しているが、絶縁層16に用いるポリ
イミド等の材料は吸湿性が高く、したがってさらにクラ
ックを生じさせやすいという傾向がある。
また、封止樹脂の熱膨張係数は通常金属プレーンの熱膨
張係数より大きいため、高温時の熱膨張量の差により金
属プレーンと封止樹脂が剥離しやすく、特に金属プレー
ンの中央部付近に剥離が生じやすい.さらに、金属プレ
ーン上になされるワイヤボンディングは半導体チップか
らの距離が接近しているため、インナーリードの先端部
上面とのワイヤボンディングに比べて無理があり、ワイ
ヤの接合強度が弱くなり易い. このようなワイヤボンディング領域に前述の高温時の剥
離応力が繰り返し作用すると、封止樹脂と金属プレーン
が剥離して金属プレーンからワイヤが剥がれたり切断し
たりするという問題点がある。
そこで、本発明は上記問題点を解消すべくなされたもの
であり,その目的とするところは,金属プレーンを接合
して成る多層のリードフレームを用いた半導体装置であ
っても,封止槓脂とリードフレームとのくい付き性が向
上でき、金属プレーンのワイヤボンディング領域からの
ワイヤの剥がれや切断を防止できるリードフレームおよ
び半導体装置を提供しようとするものである.(課題を
解決するための手段) 本発明は上記目的を達成するため次の構成をそなえる。
すなわち、インナーリードに電源プレーンおよび/また
は接地プレーンとして別体に形成した金属プレーンを絶
縁層を介して接合した多層のリードフレームにおいて,
前記金属プレーンのワイヤボンディング領域を挟む両側
またはその片側に透孔を設けたことを特徴とする。
また、インナーリードに電源プレーンおよび/または接
地プレーンとして別体に形成した金属プレーンを絶縁層
を介して接合した多層のリードフレームに半導体チップ
を搭載し,インナーリード及び金属プレーンと半導体チ
ップとの間をワイヤボンディングし,樹脂封止した樹脂
封止型の半導体装置において、前記金属プレーンのワイ
ヤボンディング領域を挟む両側またはその片側に透孔が
形成され、該透孔に前記封止樹脂が満たされていること
を特徴とする。また、前記インナーリードの下面と対向
する金属プレーンおよび絶縁層部に貫通孔が設けられ、
該貫通孔にも封止樹脂が満たされていることを特徴とす
る。
(作用) 金属プレーンに設けられるワイヤボンディング領域の両
側またはその片側に透孔を形成することにより、ボンデ
ィング領域と封止樹脂が強固に結合できる.これにより
、封止樹脂が金属プレーンのワイヤボンディング領域か
ら剥離することを防止し、剥離によってボンディングワ
イヤが剥がれたり切断したりすることを防止する。金属
プレーンおよび絶縁層部に貫通孔を設けた場合も金属プ
レーンと封止樹脂、インナーリードと封止樹脂との結合
が強固になり、封止樹脂が金属プレーンから剥離するこ
とを防止する。
(実施例) 以下、本発明の好適な実施例を添付図面に基づいて詳細
に説明する。
第1図は本発明に係るリードフレームおよび半導体装置
の実施例を示す説明図である。用いるリードフレームは
前述した多層リードフレームの従来例と同様に、インナ
ーリード10の下面に電源プレーン12および接地プレ
ーン14を絶縁層16を介して接合したものである。電
源プレーン12および接地プレーン14は抵抗溶接片2
0によってインナーリード10の量源ラインおよび接地
ラインに接続される。こうして、電源プレーン12およ
び接地プレーン14は半導体チップ18に対して共通の
電源ライン及び接地ラインとして作用する。電源プレー
ン12および接地プレーン14のワイヤボンディング領
域は,半導体チップ18をとり囲むように配置されてい
るから半導体チップ18上とワイヤボンディングして簡
単に接続をとることができる。
なお、本実施例で用いる多層リードフレームは、接地プ
レーン14のステージ部22の周囲および電源プレーン
12に設けるワイヤボンディング領域を挟む両側に透孔
24を設けること、およびインナーリード10に接合さ
れる電源プレーン12、接地プレーン14および絶縁層
16に貫通孔26を設けることを特徴とする。
第2図はリードフレームを下面から見た状態を示す。下
面から見た場合は、貫通孔26部分を除いて、図のよう
に接地プレーン14等によってインナーリード10の先
端部が隠される。貫通孔26は接地プレーン14、電源
プレーン12,各絶縁層16を貫通して設けられ、貫通
孔26を設けた部分でのみインナーリード10が露出す
る。貫通孔26は図のように所定間隔をあけて接地プレ
ーン12内に均等に配置する。
ステージ部22は接地プレーン14の中央部に設けられ
,ステージ部22を囲んで透孔24が設けられる。
前述した抵抗溶接片20は接地プレーン14および電源
プレーン12の外縁から延出し、インナーリード10の
所定位置に接続されている.28はアウターリードであ
る。
第3図は,半導体チップ18と電源プレーン12、接地
プレーン14の平面配置を拡大して示す説明図である。
前記透孔24は、図のようにようにステージ部22を取
り囲んで設けられ、透孔24はインナーリード10のリ
ード幅と同程度の幅に形成したボンディング領域14a
を挟む両側に設けられる.半導体チップ18からはこの
ボンディング領域14a内へワイヤボンディングされる
.半導体チップ18は複数個所で接地ラインと接続する
のがふつうである。接地プレーン14のボンディング領
域14aは半導体チップ18の設計にしたがってステー
ジ部22の適所に設ければよい.前記電源プレーンl2
に対しても半導体チップ18から複数個所でボンディン
グされるが、電源プレーン12のワイヤボンディング領
域12aはステージ部22よりも一段高い位置でステー
ジ部22の周囲に配置される.そして,ワイヤボンディ
ング領域12aの周囲にインナーリード10が配設され
る. 透孔24は前述の接地プレーン14の場合と同様に電源
プレーン12のワイヤボンディング領域12aを挟む両
側にも設ける。この場合、電源プレーン12のみに透孔
24を設け、下層の接地プレーン14、絶縁層16には
透孔が貫通しないようにしてワイヤボンディング領域1
2aの両側に凹部が形成されるようにしてもよいが、接
地プレーン14および絶縁層16の同じ位置にも透孔2
4を設けて第1図のように貫通させると好適である。
半導体チップ18はインナーリード10、電源プレーン
12、接地プレーン14とそれぞれボンディングワイヤ
によって接続される.図で説明的にボンディングワイヤ
19による接続を示している。ボンディングワイヤ19
はインナーリード10に接続されるもの,電源プレーン
12に接続されるもの,接地プレーン14に接続される
ものの3種が混在する. また、前記貫通孔26は少なくとも隣接するインナーリ
ード10間にまたがる大きさで形成し、樹脂封止した際
に、封止樹脂が貫通孔26にはいり込んでインナーリー
ド10の空隙部分で上下面を連絡するようにする。
半導体装置は上記のステージ部22に半導体チップを接
合し,インナーリード10、電源プレーン12、接地プ
レーン14と所要のワイヤボンディングをした後、半導
体チップ18、ボンディングワイヤ19,電源プレーン
12、接地プレーンl4をす・べて樹脂封止することに
よって得られる。
上記リードフレームは、透孔24および貫通孔26を設
けたことによって封止樹脂30とリードフレームとのく
い付き性を大きく向上させることができる. すなわち、ステージ部22のワイヤボンデイング領域1
4a近傍についてみると、ボンデイング領域14aの両
側に透孔24が形成されているから、樹脂封止した際に
、透孔24に封止樹脂が満たされ、ワイヤボンデイング
領域14aと封止樹脂とが強固に結合する。この結果、
ボンデイング領域14aにおいて封止樹脂と接地プレー
ン14とが剥離することを効果的に防止することができ
、ボンディングワイヤが剥がれたり切断したりすること
を防止することができる。上記実施例ではワイヤボンデ
ィング領域14aを挾んでその両側に透孔24を設けた
が、ワイヤボンデイング領域14aの片側に透孔24を
設けた場合も封止樹脂の剥離を防止させる効果がある。
また,電源プレーン12に接続されるボンデイングワイ
ヤもワイヤボンデイング領域12aの両側に透孔24が
形成されているから封止樹脂とワイヤボンディング領域
12aとが強固に結合して,ボンディングワイヤが剥が
れたり切断したりすることを効果的に防止することがで
きる。
また,インナーリード10部分についてみると,貫通孔
26を設けたことによってインナーリード10部分で封
止樹脂が上下面で連結し,封止樹脂とインナーリード1
0,電源プレーン12等とのくい付き性が向上し,全体
として封止樹脂30と強固に結合される。これにより、
封止樹脂内で電源プレーン12、接地プレーン14が大
きな面積を占めている場合でも、封止樹脂30とインナ
ーリード10、電源プレーン12、接地プレーン14間
の剥離を効果的に防止することができる。また、封止樹
脂とのくい付き性が向上することにより、絶縁層16が
吸湿性を有する場合であっても封止樹脂の剥離を防止す
ることができる.なお,上記実施例では接地プレーン1
4のワイヤボンディング領域14aと電源プレーン12
のワイヤボンディング領域12aの双方に透孔24を設
けたが、接地プレーン14あるいは電源プレーン12の
どちらか一方にのみ透孔24を設けてもよい。接地プレ
ーン14のワイヤボンディング領域14aと電源プレー
ンl2のワイヤボンディング領域12aとはかなり接近
しているから、どちらか一方でも有効に作用する。なお
、電源プレーン12にのみ透孔24を設ける場合は電源
プレーン12と接地プレーン14とを貫通させる透孔と
するのがよい。
また、上記実施例においては、電源プレーン12あるい
は接地プレーン14に設ける透孔24を矩形状に形成し
たが、透孔24の形状は矩形に限らず種々の形状とする
ことが可能である。第5図に透孔24の他の実施例を示
す。
第5図(a)、(b)、Φ)、(i)はワイヤボンディ
ング領域をコの字状にとり囲むように透孔を設けたもの
、(c)、(d》,ω、(社)はL字状に透孔を設けた
もの、(e>、(f)、億)はv字状に透孔を形成した
もの、(ハ)、(n)は円弧状に透孔を形成したもので
ある。(p)、(q>、<r>は小スリット状の透孔2
4を半導体チップ18の外縁と平行に設けたもので、実
施例φ)は透孔をこえた位置に、実施例(q)は透孔に
近接した手前位置に、実施例(r)は2つの透孔の中間
位置にそれぞれワイヤボンディングした例である。
これら第5図に示した実施例の場合も、ワイヤボンディ
ング領域付近での封止樹脂のくい付き性が向上し、何ら
かの原囚で剥離が生じてきたような場合でも、ワイヤボ
ンディング部近傍での剥離をくい止めボンデイングワイ
ヤの剥離を防止することができる。なお、第5図(a)
に示すようにワイヤボンディング部の先側に透孔を設け
た場合は、ワイヤボンディング部の外側から剥離が進ん
できたような場合に剥離を阻止する効果が高くなる。
また、第5図(a)、(b)等のようにワイヤボンディ
ング領域を囲むように透孔を設けた場合はワイヤボンデ
ィング領域が舌片状になるから、この舌片部分が若干弾
性的に変形可能となって剥離を防止できるという効果も
有する。
金属プレーンとして上記実施例では、電源プレーンと接
地プレーンの2層にした例について説明したが、接地プ
レーンの1層のみとしたり、3層以上の多層に形成した
りする等いろいろな利用が可能である。
以上、本発明について好適な実施例を挙げて種々説明し
たが、本発明はこの実施例に限定されるものではなく、
発明の精神を逸脱しない範囲内で多くの改変を施し得る
のはもちろんのことである。
(発明の効果) 本発明に係るリードフレームおよび半導体装置によれば
、金属プレーンのワイヤボンディング領域において、封
止樹脂と金属プレーンとをより強固に結合させることが
でき、半導体装置の高温時などに金属プレーンにかかる
応力を減少させて封止樹脂が剥離したりすることを効果
的に防止することができる。これにより、ボンディング
ワイヤが金属プレーンから剥がれたり切断したりする等
の不良が発生することを防止することができる.また、
金属プレーンおよび絶縁層部に上記貫通孔を設けた場合
は、金属プレーンと封止樹脂とがさらに強固に結合する
から、大形の金属プレーンを用いたり、複数の絶縁層を
介在させた場合等においても前記の封止樹脂の剥離を防
止することができ、封止樹脂にクラックが発生したりす
ることを効果的に防止することができる等の著効を奏す
る.
【図面の簡単な説明】
第1図は本発明に係る半導体装置の一実施例を示す断面
図、第2図は半導体装置に用いるリードフレームの底面
図、第3図はワイヤボンディング領域等を拡大して示す
説明図、第4図は半導体装置の従来例を示す断面図、第
5図は透孔の他の形成例を示す説明図である。 10・・・インナーリード、  12・・・電源プレー
ン、 12a・・・ワイヤボンディング領域,  14
・・・接地プレーン、  14a・・・ワイヤポンディ
ング領域、  16・・・絶縁層、18・・・半導体チ
ップ、  19・・・ボンディングワイヤ、 20・・
・抵抗溶接片、 22・・・ステージ部、 24・・・
透孔、 26・・・貫通孔、 30・・・封止樹脂。

Claims (1)

  1. 【特許請求の範囲】 1、インナーリードに電源プレーンおよび/または接地
    プレーンとして別体に形成した金属プレーンを絶縁層を
    介して接合した多層のリードフレームにおいて、 前記金属プレーンのワイヤボンディング領 域を挟む両側またはその片側に透孔を設けたことを特徴
    とするリードフレーム。 2、インナーリードに電源プレーンおよび/または接地
    プレーンとして別体に形成した金属プレーンを絶縁層を
    介して接合した多層のリードフレームに半導体チップを
    搭載し、インナーリード及び金属プレーンと半導体チッ
    プとの間をワイヤボンディングし、樹脂封止した樹脂封
    止型の半導体装置において、 前記金属プレーンのワイヤボンディング領 域を挟む両側またはその片側に透孔が形成され、 該透孔に前記封止樹脂が満たされているこ とを特徴とする半導体装置。 3、インナーリードの下面と対向する金属プレーンおよ
    び絶縁層部に貫通孔が設けられ、該貫通孔にも封止樹脂
    が満たされていることを特徴とする請求項2記載の半導
    体装置。
JP2026786A 1989-10-16 1990-02-06 リードフレーム及び半導体装置 Expired - Fee Related JP2784235B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2026786A JP2784235B2 (ja) 1989-10-16 1990-02-06 リードフレーム及び半導体装置
KR1019900014537A KR930004253B1 (ko) 1990-02-06 1990-09-14 리드프레임 및 반도체장치
US07/803,724 US5237202A (en) 1989-10-16 1991-12-09 Lead frame and semiconductor device using same
US07/984,841 US5291060A (en) 1989-10-16 1992-12-03 Lead frame and semiconductor device using same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-268649 1989-10-16
JP26864989 1989-10-16
JP2026786A JP2784235B2 (ja) 1989-10-16 1990-02-06 リードフレーム及び半導体装置

Publications (2)

Publication Number Publication Date
JPH03218658A true JPH03218658A (ja) 1991-09-26
JP2784235B2 JP2784235B2 (ja) 1998-08-06

Family

ID=26364615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2026786A Expired - Fee Related JP2784235B2 (ja) 1989-10-16 1990-02-06 リードフレーム及び半導体装置

Country Status (1)

Country Link
JP (1) JP2784235B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0627766A1 (en) * 1993-06-04 1994-12-07 Seiko Epson Corporation Semiconductor device and manufacturing method thereof
EP0626725A3 (en) * 1993-05-24 1995-04-19 Shinko Electric Ind Co Multilayer conductive frame for a semiconductor device.
US5684332A (en) * 1994-05-27 1997-11-04 Advanced Semiconductor Engineering, Inc. Method of packaging a semiconductor device with minimum bonding pad pitch and packaged device therefrom
JP2009176825A (ja) * 2008-01-22 2009-08-06 Asmo Co Ltd 樹脂封止型半導体装置
JP2013219373A (ja) * 2000-12-28 2013-10-24 Renesas Electronics Corp 半導体装置
US9496204B2 (en) 2000-12-28 2016-11-15 Renesas Electronics Corporation Semiconductor device
US10770375B2 (en) 2018-02-19 2020-09-08 Renesas Electronics Corporation Semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0626725A3 (en) * 1993-05-24 1995-04-19 Shinko Electric Ind Co Multilayer conductive frame for a semiconductor device.
US5576577A (en) * 1993-05-24 1996-11-19 Shinko Electric Industries Co., Ltd. Multi-layer lead-frame for a semiconductor device
EP0627766A1 (en) * 1993-06-04 1994-12-07 Seiko Epson Corporation Semiconductor device and manufacturing method thereof
US5684332A (en) * 1994-05-27 1997-11-04 Advanced Semiconductor Engineering, Inc. Method of packaging a semiconductor device with minimum bonding pad pitch and packaged device therefrom
JP2013219373A (ja) * 2000-12-28 2013-10-24 Renesas Electronics Corp 半導体装置
US9496204B2 (en) 2000-12-28 2016-11-15 Renesas Electronics Corporation Semiconductor device
US10115658B2 (en) 2000-12-28 2018-10-30 Renesas Electronics Corporation Semiconductor device
US10490486B2 (en) 2000-12-28 2019-11-26 Renesas Electronics Corporation Semiconductor device
JP2009176825A (ja) * 2008-01-22 2009-08-06 Asmo Co Ltd 樹脂封止型半導体装置
US10770375B2 (en) 2018-02-19 2020-09-08 Renesas Electronics Corporation Semiconductor device

Also Published As

Publication number Publication date
JP2784235B2 (ja) 1998-08-06

Similar Documents

Publication Publication Date Title
US6014318A (en) Resin-sealed type ball grid array IC package and manufacturing method thereof
US7443022B2 (en) Board-on-chip packages
JP3062691B1 (ja) 半導体装置
US5237202A (en) Lead frame and semiconductor device using same
JP2957168B2 (ja) リードフレーム及びこれを用いた半導体パッケージ
US5291060A (en) Lead frame and semiconductor device using same
JPH0794637A (ja) 樹脂封止形半導体装置
JPH03218658A (ja) リードフレーム及び半導体装置
KR930004253B1 (ko) 리드프레임 및 반도체장치
JP2861725B2 (ja) 半導体装置及びそのリードフレーム
US6404059B1 (en) Semiconductor device having a mounting structure and fabrication method thereof
JPH053280A (ja) 半導体装置
US6037652A (en) Lead frame with each lead having a peel generation preventing means and a semiconductor device using same
JPH0870087A (ja) リードフレーム
JPH0579173B2 (ja)
JPS63107126A (ja) 半導体装置
JP2000150756A (ja) 樹脂封止型半導体装置及びリードフレーム
JPH10290140A (ja) 弾性表面波装置
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
JPH02244746A (ja) 樹脂封止型半導体装置
JPH1022418A (ja) 半導体素子
JPH07273240A (ja) 樹脂封止形半導体装置
JPH0453241A (ja) パッケージ
JPH05166871A (ja) 半導体装置
JPS6232636A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees