KR930004253B1 - 리드프레임 및 반도체장치 - Google Patents

리드프레임 및 반도체장치 Download PDF

Info

Publication number
KR930004253B1
KR930004253B1 KR1019900014537A KR900014537A KR930004253B1 KR 930004253 B1 KR930004253 B1 KR 930004253B1 KR 1019900014537 A KR1019900014537 A KR 1019900014537A KR 900014537 A KR900014537 A KR 900014537A KR 930004253 B1 KR930004253 B1 KR 930004253B1
Authority
KR
South Korea
Prior art keywords
plane
wire bonding
metal
inner lead
resin
Prior art date
Application number
KR1019900014537A
Other languages
English (en)
Other versions
KR910016069A (ko
Inventor
미쓰하루 시미즈
요시끼 다께다
히로후미 후지
Original Assignee
신고오 덴기 고오교오 가부시끼가이샤
이노우에 사다오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2026786A external-priority patent/JP2784235B2/ja
Application filed by 신고오 덴기 고오교오 가부시끼가이샤, 이노우에 사다오 filed Critical 신고오 덴기 고오교오 가부시끼가이샤
Publication of KR910016069A publication Critical patent/KR910016069A/ko
Application granted granted Critical
Publication of KR930004253B1 publication Critical patent/KR930004253B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49109Connecting at different heights outside the semiconductor or solid-state body

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

내용 없음.

Description

리드프레임 및 반도체장치
제1도는 본 발명에 의한 반도체장치의 일실시예를 나타낸 단면도.
제2도는 반도체장치에 사용되는 리드프레임의 저면도.
제3도는 와이어 본딩 영역등을 확대시켜 나타낸 설명도.
제4도는 반도체장치의 종래예를 나타낸 단면도.
제5도는 투공의 다른 형성예를 나타낸 설명도.
본 발명은 리드프레임 및 반도체장치에 관한 것이다.
다층 리드프레임은 인너리드의 하면에 별체로 형성한 금속플레인을 절연층을 거쳐서 접합시킨 것이며, 금속플레인의 방열성에 의해서 소비전력이 큰 반도체칩을 탑재가능하게 하고, 또 금속플레인을 접지층, 전원층등으로 함으로써 반도체장치의 전기적 특성등을 향상시킬 수 있도록 구성된 것이다.
제4도에 다층 리드프레임을 사용한 반도체장치의 예를 나타냈다. 도시한 예는 금속플레인을 2층으로 설비한예이며, 인너리드(10)의 하면에 전원플레인(12)를, 전원플레인의 하면에 접지플레인(14)을 각각 폴리이미드의 절연층(16)을 거쳐서 접합시킨 것이다. 전원플레인(12) 및 접지플레인(14)은 인너리드(10)의 전원라인 및 접지라인에 접속된다.
그런데, 수지봉지형 반도체장치에 있어서는 반도체장치가 고온으로 됐을때에 봉지수지가 반도체에 칩을 탑재한 스테이지부에서 박리되어 봉지수지에 균열이 생긴다는 문제가 종래부터 있어서 이것을 방지하기 위하여 스테이지부에 딤플가공을 하든지 투공을 뚫든지하여 봉지수지와 스테이지부와의 달라붙음을 좋게하거나 반도체칩 근방에 수분이 침입되지 않도록 스테이지부에 슬리트상의 구멍을 설비하는 등이 행해졌다.
상기의 다층 리드프레임에서는 통상의 단층의 리드프레임에 설비되는 스테이지부보다도 훨씬 큰 금속플레인을 접합하고 있으므로 땜납 리플로우 공정이나 반도체칩이 발열됐을때의 반도체장치내에 들어가 있던 수분이 팽창되어 이때 스트레스가 크게 작용하여 봉지수지에 균열이 생기기 쉽다는 문제점이 있다.
또, 다층 리드프레임에서는 금속플레인과 인너리드를 전기적으로 절연하기 위하여 절연층(16)에 의해서 금속플레인을 접합하고 있으나 절연층(16)에 사용하는 폴리이미드등의 재료는 흡습성이 높고, 따라서 균열이 더 생기기 쉬운 경향이 있다.
또, 봉지수지의 열팽창계수는 통상 금속플레인의 열팽창 계수보다도 크므로 고온시의 열팽창량의 차에 의해서 금속플레인과 봉지수지가 박리되기 쉽고, 특히 금속플레인이 중앙부 부근에 박리가 생기기 쉽다. 또, 금속플레인위에 행해지는 와이어본딩은 반도체칩으로 부터의 거리가 접근되어 있으므로, 인너리드의 선단부상면과의 와이어본딩에 비해서 무리가 있고, 와이어의 접합강도가 약해지기 쉽다.
이와 같은 와이어 본딩 영역에 전술한 고온시의 박리응력이 반복하여 작용하면 봉지수지와 금속플레인이 박리되어 금속플레인으로 부터 와이어가 벗겨지든지 절단되든지 하는 문제점이 있다.
따라서, 본 발명은 상기 문제점을 해소시키려는 것으로 그 목적하는 바는 금속플레인을 접합하여 된 다층 리드프레임을 사용한 반도체 장치라도 봉지수지와 리드프레임의 접착성이 향상될 수 있고, 금속플레인의 와이어 본딩영역에서의 와이어가 벗겨지거나 절단을 방지할 수 있는 리드프레임 및 반도체장치를 제공하려는 것이다.
본 발명은 상기 목적을 달성하기 위하여 다음 구성을 구비한다.
즉, 인너리드에 전원플레인 및/또는 접지 플레인으로서 별체로 형성한 금속플레인을 절연층을 거쳐서 접합한 다층 리드프레임에 있어서, 상기 금속플레인의 와이어 본딩영역을 사이에 끼운 양측 또는 그 편측에 투공을 설비한 것을 특징으로 한다.
또, 인너리드에 전원플레인 및/또는 접지플레인으로서 별체로 형성한 금속플레인을 절연층을 거쳐서 접합시킨 다층의 리드프레임에 반도체칩을 탑재하고 인너리드 및 금속플레인과 반도체 칩과의 사이를 와이어 본딩하여 수지봉지한 수지봉지형의 반도체장치에 있어서, 상기 금속플레인의 와이어 본딩영역을 사이에 끼운 양측 또는 그 편측에 투공이 형성되고 이 투공에 상기 봉지수지가 채워져 있는 것을 특징으로 한다. 또, 상기 인너리드의 하면과 대향하는 금속풀레인 및 절연층부에 관통공이 설비되고 이 관통공에도 봉지수지가 채워져 있는 것을 특징으로 한다.
금속플레인에 설비된 와이어 본딩영역의 양측 또는 그 편측에 투공을 형성함으로써 본딩영역과 봉지수지가 강고하게 결합될 수 있다. 이렇게 함으로써 봉지수지가 금속플레인의 와이어 본딩영역에서 박리되는 것을 방지하고 박리에 의해서 본딩와이어가 벗겨지든지 절단되든지함을 방지할 수 있다. 금속플레인 및 절연층부에 관통공을 설비한 경우에도 금속플레인과 봉지수지, 인너리드와 봉지수지와의 결합이 강고해져 봉지수지가 금속플레인에서 박리되는 것을 방지한다.
이하에 본 발명의 바람직한 실시예를 첨부도면에 의해서 상세하게 설명한다.
제1도는 본 발명에 의한 리드프레임 및 반도체장치의 실시예를 나타낸 설명도이다. 사용하는 리드프레임은 전술한 다층 리드프레임의 종래예와 같이 인너리드(10)의 하면에 전원플레인(12) 및 접지플레인(14)을 절연층(16)을 거쳐서 접합시킨 것이다. 전원플레인(12) 및 접지플레인(14)은 저항용접편(20)에 의해서 인너리드(10)의 전원라인 및 접지라인에 접속된다. 이렇게하여 전원플레인(12) 및 접지플레인(14)은 반도체 칩(18)에 대해서 공통전원라인 및 접지라인으로서 작용한다. 전원플레인(12) 및 접지플레인(14)의 와이어 본딩영역은 반도체칩(18)을 둘러쌓도록 배치되어 있으므로 반도체 칩(18) 위와 와이어 본딩하여 간단하게 접속을 할 수 있다. 또, 본 실시예에서 사용하는 다층 리드프레임은 접지플레인(14)의 스테이지부(22)의 주위 및 전원플레인(12)에 설비하는 와이어 본딩영역을 사이에 기은 양측에 투공(24)를 설비함과 인너리드(10)에 접합되는 전원플레인(12), 접지플레인(14) 및 절연층(16)에 관통공(26)을 설비한 것을 특징으로 한다.
제2도는 리드프레임을 하면에서 본 상태를 나타낸 것이다. 하면에서 본 경우에는 관통공(26)부분이외는 도면과 같이 접지플레인(14) 등에 의해서 인너리드(10)의 선단부가 가려진다. 관통공(26)은 접지플레인(14), 전원플레인(12), 절연층(16)을 관통해서 설비되고 관통공(26)을 설비한 부분에서만 인너리드(10)가 노출된다. 관통공(26)은 도면과 같이 소정간격을 두고 접지플레인(12)내에 균등하게 배치한다. 스테이지부(22)는 접지플레인(14)의 중앙부에 설비되고 스테이지부(22)을 둘러싸서 투공(24)이 설비된다.
전술한 저항용접편(20)은 접지플레인(14) 및 전원플레인(12)의 외면부에서 뻗어나가 인너리드(10)위 소정위치에 접속되어 있다. 28은 아우터 리드이다.
제3도는 반도체 칩(18)과 전원플레인(12), 접지플레인(14)의 평면배치를 확대하여 나타낸 설명도이다.
상기 투공(24)은 도면과 같은 스테이지부(22)를 둘러싸서 설비되고 투공(24)은 인너리드(10)의 리드폭과 같은 정도의 폭으로 형성한 본딩영역(14a)를 사이에 끼워 양측에 설비된다. 반도체칩(18)에서는 이 본딩영역(14a)내로 와이어 본딩된다. 반도체 칩(18)은 복수장소에서 접지라인과 접속하는 것이 보통이다. 접지플레인(14)의 본딩영역(14a)는 반도체 칩(18)의 설계에 의해서 스테이지부(22)의 적당한 곳에 설비하면 된다.
상기 전원플레인(12)에 대해서도 반도체 칩(18)로 부터 복수장소에서 본딩되지만 전원플레인(12)의 와이어 본딩영역(12a)은 스테이지부(22) 보다도 한단 높은 위치에서 스테이지부(22)의 주위에 배치된다. 또, 와이어 본딩영역(12a)의 주위에 인너리드(10)가 배설된다.
투공(24)은 전술한 접지플레인(14)의 경우와 같이 전원플레인(12)의 와이어 본딩영역(12a)을 사이에 끼운 양측에도 설비한다. 이 경우에 전원플레인(12)에만 투공(24)을 설비하고 하층의 접지플레인(14), 절연층(16)에는 투공이 관통되지 않도록 하여 와이어 본딩영역(12a)의 양측에 凹부가 형성되도록 하여도 좋으나, 접지플레인(14) 및 절연층(16)과 같은 위치에도 투공(24)을 설비하여 제1도와 같이 관통시키면 바람직하다.
반도체칩(18)은 인너리드(10), 전원플레인(12), 접지플레인(14)과 각각 본딩와이어에 의해서 접속된다. 도면에서 본딩와이어(19)에 의한 접속을 설명적으로 나타내고 았다. 본딩와이어(19)는 인너리드(10)에 접속된 것, 전원플레인(12)에 접속된 것, 접지플레인(14)에 접속된것의 3종류가 혼재한다.
또, 상기 관통공(26)은 적어도 인접하는 인너리드(10) 사이에 걸쳐지는 크기로 형성하고 수지봉지됐을때에 봉지수지가 관통공(26)에 들어가 인너리드(10)의 공극부분에서 상하면을 연락하도록 한다.
반도체장치는 상기의 스테이지부(22)에 반도체칩을 접합하고 인너리드(10), 전원프렐인(12), 접지플레인(14)와 소요 와이어본딩을 행한 후에 반도체칩(18), 본딩와이어(19), 전원플레인(12), 접지플레인(14)를 모두 수지봉합함으로써 얻어진다.
상기 리드프레임은 투공(24) 및 관통공(26)을 설비함으로써 봉지수지(30)과 리드프레임과의 접착성을 크게 향상시킬 수 있다.
즉, 스테이지부(22)의 와이어 본딩영역(14a) 근방에 대해서 보면 본딩영역(14a)의 양측에 투공(24)이 형성되어 있으므로, 수지봉지했을때에 투공(24)에 봉지수지가 채워지고 와이어 본딩영역(14a)과 봉지수지가 강고하게 결합된다. 이 결과 본딩영역(14a)에서 봉지수지와 접지플레인(14)이 박리되는 것을 효과적으로 방지할 수 있고, 본딩와이어가 벗겨지든지 절단되든지함을 방지할 수 있다. 상기 실시예에서는 와이어 본딩영역(14a)을 사이에 끼워 그 양측에 투공(24)을 설비하였으나 와이어 본딩영역(14a)의 한측에 투공(24)를 설비한 경우에도 봉지수지의 박리를 방지하는 효과가 있다.
또, 전원프렐인(12)에 접속되는 본딩와이어도 와이어 본딩영역(12a)와 양측에 투공(24)이 형성되어있으므로 봉지수지와 와이어 본딩영역(12a)이 강고하게 결합되어 본딩와이어가 벗겨지든지 절단되든지함을 효과적으로 방지할 수 있다.
또, 인너리드(10)부분에 대해서 보면 관통공(26)을 설비함으로써 인너리드(10) 부분에서 봉지수지가 상하면에 연결되어 봉지수지와 인너리드(10), 전원플레인(12)등과의 접착성이 향상되고 전체로서 봉지수지(30)와 강고하게 결합된다. 이에 의해서 봉지수지내에서 전원플레인(12), 접지플레인(14)이 큰 면적을 점유하고 있는 경우에도 봉지수지(30)와 인너리드(10), 전원플레인(12), 접지플레인(14) 사이의 박리를 효과적으로 방지할 수 있다. 또, 봉지수지와의 접착성이 향상됨으로써 절연층(16)이 흡습성을 갖는 경우라도 봉지수지의 박리를 방지할 수 있다.
또, 상기 실시예에서는 접지플레인(14)의 와이어 본딩영역(14a)와 전원플레인(12)의 와이어 본딩영역(12a)의 쌍방에 투공(24)을 설비하였으나, 접지플레인(14) 또는 전원프레인(12)중의 어느 한쪽에만 투공(24)을 설비해도 좋다. 전원플레인(14)의 와이어 본딩영역(14a)과 전원플레인(12)의 와이어 본딩영역(12a)은 상당히 접근해있으므로, 어느 한쪽에도 유효하게 작용한다. 또, 전원플레인(12)에만 투공(24)을 설비하는 경우에는 전원플레인(12)과 접지플레인(14)를 관통시키는 투공으로 하는 것이 좋다.
또, 상기 실시예에서는 전원플레인(12) 또는 접지플레인(14)에 설비하는 투공(24)을 구형상으로 형성하였으나 투공(24)의 형상은 구형에 한정되지 않고 여러가지 형상으로 할 수 있다. 제5도에 투공(24)의 다른 실시예를 나타냈다.
제5(a)도, 제5(b)도, 제5(h)도, 제5(i)도 와이어 본딩영역을 ㄷ자상으로 둘러쌓게 투공을 설비한것 제5(c)도, 제5(d)도, 제5(j)도, 제5(k)도는 L자상으로 투공을 설비한 것, 제5(e)도, 제5(f)도, 제5(g)도는 V자상으로 투공을 형성한 것, 제5(m)도, 제5(n)도는 원호상으로 투공을 형성한 것이다. 제5(p)도, 제5(q)도, 제5(r)도는 작은 슬리트상의 투공(24)을 반도체 칩(18)의 외연부와 평행으로 설비한 것이고, 실시예(p)는 투공을 넘어선 위치에, 실시예(q)는 투공에 근접한 바로앞 위이체, 실시예(r)는 2개의 투공을 중간위치에 각각 와이어 본딩한 예이다.
이들 제5도에 나타낸 실시예의 경우에도 와이어 본딩영역 부근에서의 봉지수지의 접착성이 향상되고 어떤원인으로 박리가 생긴 경우에도 와이어 본딩부 근방에서의 박리를 방지하여 본딩와이어의 박리를 방지할 수 있다. 또, 제5(a)도에 나타낸 바와 같이 와이어 본딩부의 앞측에 투공을 설비한 경우는 와이어 본딩부의 외측으로 부터 박리가 진행되어온 경우에 박리를 저지하는 효과가 크다. 또, 제5(a)도, 제5(b)도 등과 같이 투공을 설비한 경우에는 와이어 본딩영역이 혀모양으로 되므로 이 혀모양의 부분이 약간 탄성적으로 변형 가능하게 되어 박리를 방지할 수 있다는 효과도 있다. 금속플레인으로서 상기 실시예에서는 전원플레인과 접지플레인의 2층으로 한 예에 대해서 설명하였으나 접지플레인의 한층함으로 하든지 3층이상의 다층으로 형성하든지 하는등 여러가지에도 이용이 가능하다.
이상 본 발명에 대해서 바람직한 실시예를 들어서 여러가지 설명을 하였으나 본 발명은 이 실시예에 한정되는 것은 아니고 발명의 정신을 일탈하지 않는 범위내에서 많은 개변을 행할 수 있음은 물론이다.
본 발명에 의한 리드프레임 및 반도체장치에 의하면 금속플레인의 와이어 본딩영역에서, 봉지수지와 금속플레인을 더 강고하게 결합시킬 수 있고, 반도체장치의 고온시등에 금속플레인에 걸리는 응력을 감소시켜서 봉지수지가 박리되는지 하는 것을 효과적으로 방지할 수 있다. 그에 의하여 본딩화이어가 금속플레인으로부터 벗겨지든지 절단되든지 하는 등의 불량이 발생되는 것을 방지할 수 있다. 또 금속플레인 및 절연층부에 상기 관통공을 설비한 경우에는 금속플레인과 봉지수지가 더 강고하게 결합되므로 대형 금속플레인을 사용하든지 복수의 절연층을 갖는 경우에도 상기 봉지수지의 박리를 방지할 수 있고, 봉지수지에 균열이 생기든지 하는 것을 효과적으로 방지할 수 있는 등의 현저한 효과를 발휘한다.

Claims (3)

  1. 인너리드에 전원플레인 및/또는 접지플레인으로서 별개체로 형성한 금속플레인을 절연층을 거쳐서 접합한 다층 리드프레임에 있어서, 상기 금속플레인의 와이어 본딩영역을 사이에 끼운 양측 또는 편측에 투공을 설비한 것을 특징으로 하는 리드프레임.
  2. 인너리드에 전원플레인 및/또는 접지플레인으로서 별개체로 형성한 금속플레인을 절연층을 거쳐서 접합한 다층 리드프레임에 반도체 칩을 탈재하고 인너리드 및 금속플레인과 반도체 칩과의 사이를 와이어 본딩하고 수지봉지된 수지봉지형 반도체장치에 있어서, 상기 금속플레인의 와이어 본딩영역을 사이에 끼운 양측 또는 그 편측에 투공이 형성되고 이 투공에 상기 봉지수지가 채워져 있는 것을 특징으로 하는 반도체장치.
  3. 제2항에 있어서, 상기 인너리드의 하면과 대향하는 금속플레인 및 절연층부에 관통공이 설비되고 이 관통공에도 봉지수지가 채워져 있는 것을 특징으로 하는 반도체장치.
KR1019900014537A 1990-02-06 1990-09-14 리드프레임 및 반도체장치 KR930004253B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP26786/2 1990-02-06
JP2026786A JP2784235B2 (ja) 1989-10-16 1990-02-06 リードフレーム及び半導体装置
JP2-26786 1990-02-06

Publications (2)

Publication Number Publication Date
KR910016069A KR910016069A (ko) 1991-09-30
KR930004253B1 true KR930004253B1 (ko) 1993-05-22

Family

ID=12203000

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900014537A KR930004253B1 (ko) 1990-02-06 1990-09-14 리드프레임 및 반도체장치

Country Status (1)

Country Link
KR (1) KR930004253B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342812B1 (ko) * 1996-11-28 2002-11-18 앰코 테크놀로지 코리아 주식회사 접지선및전원선을구비한에어리어어레이범프드반도체패키지
KR100533750B1 (ko) * 2000-07-13 2005-12-06 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 리드 프레임 및 이를 이용한 반도체 패키지

Also Published As

Publication number Publication date
KR910016069A (ko) 1991-09-30

Similar Documents

Publication Publication Date Title
US5768774A (en) Thermally enhanced ball grid array package
US6014318A (en) Resin-sealed type ball grid array IC package and manufacturing method thereof
US6900077B2 (en) Methods of forming board-on-chip packages
US5237202A (en) Lead frame and semiconductor device using same
US5471011A (en) Homogeneous thermoplastic semi-conductor chip carrier package
US5291060A (en) Lead frame and semiconductor device using same
WO1998018161A1 (en) Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape
WO2006109566A1 (ja) 半導体装置
US20060006510A1 (en) Plastic encapsulated semiconductor device with reliable down bonds
JPH1074795A (ja) 半導体装置およびその製造方法
KR930004253B1 (ko) 리드프레임 및 반도체장치
JP2784235B2 (ja) リードフレーム及び半導体装置
KR19990063447A (ko) 반도체 장치와 그 제조방법
JP2010016291A (ja) 配線基板及び半導体装置の製造方法
US6404059B1 (en) Semiconductor device having a mounting structure and fabrication method thereof
JPH1145913A (ja) フィルムキャリアおよび半導体装置
JPH05326796A (ja) 半導体装置用パッケージ
US20230395478A1 (en) Chip scale qfn plastic packaging system for high frequency integrated circuits
JPH0897329A (ja) 電子部品搭載装置
JPH09246416A (ja) 半導体装置
JPH0870087A (ja) リードフレーム
JPH03190264A (ja) 樹脂封止型半導体装置
JPH0653348A (ja) リードレスチップキャリア
JPH02244746A (ja) 樹脂封止型半導体装置
JPH09181406A (ja) プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070511

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee