CN100373618C - 具有电磁干扰屏蔽功能设计的系统单芯片 - Google Patents

Abstract

一种具有电磁干扰屏蔽功能设计的系统单芯片设计，刻意在单芯片中的特定功能区块的周围，例如模拟/混合信号区块、射频信号区块或存储器区块，设置防电磁干扰的遮蔽环形结构，包括：一核心微处理器；一芯片总线接口；一嵌入式存储器区块；以及一模拟/混合信号区块，其中该模拟/混合信号区块刻意以一第一遮蔽环形结构围绕在周围，藉此保护该模拟/混合信号区块不受到电磁干扰。

Description

具有电磁干扰屏蔽功能设计的系统单芯片

技术领域

本发明涉及一种系统单芯片设计，特别是涉及一种具有电磁干扰屏蔽功能设计的系统单芯片设计，刻意在单芯片中的特定功能区块，例如模拟/混合信号区块、射频信号区块或存储器区块的周围设置防电磁干扰的遮蔽环形结构。

背景技术

由于半导体工艺技术的持续进步，使得大量的电路元件可以被制作在单一芯片上，再加上市场上对于复杂度高以及运用功能强的各种电子商品的需求，使得单一芯片的整个电路统可整合包括微处理器、存储器、外围及芯片总线等功能，以达到低功率、高效能、小体积以及高可靠度等诸多优点。

而随着集成电路在工艺上的不断进步，芯片设计的复杂度也跟着提升，造成对产品上市时间的需求更不易满足。尤其是系统单芯片中具有不同功能的区块，例如数字/模拟区块或混合信号区块等等，如何精确地完成实体设计，并成功进行验证，成为芯片业者所面临的一大挑战。

在系统单芯片的设计中，噪声干扰，例如模拟数字电路区块干扰或电磁干扰(EMI)，是目前亟待解决的问题。由于噪声干扰可能严重影响到芯片运作的效能，因此芯片在实体设计阶段就必须解决这些问题。

发明内容

本发明提供一种具有电磁干扰屏蔽功能设计的系统单芯片设计，刻意在单芯片中的特定功能区块，例如模拟/混合信号区块、射频信号区块或存储器区块的周围设置防电磁干扰的遮蔽环形结构。

根据本发明的优选实施例，本发明揭露一种系统单芯片，包括一核心微处理器；一芯片总线接口；一嵌入式存储器区块；以及一模拟/混合信号区块，其中该模拟/混合信号区块刻意以一第一遮蔽环形结构围绕在周围，藉此保护该模拟/混合信号区块不受到电磁干扰。

为了能更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而所附图式仅供参考与辅助说明用，并非用来对本发明加以限制。

附图说明

图1绘示的是本发明优选实施例的系统单芯片的功能区块示意图。

图2为沿着图1中切线I-I’的剖面示意图。

图3是本发明的系统单芯片的一部份遮蔽环形结构其在模拟/数字界面处的上视示意图。

图4是图3中沿着切线II-II’所见的剖面示意图。

简单符号说明

10 系统单芯片           12 嵌入式核心处理器

14 数字信号处理器       16 芯片存储器区块

18总线接口              20 MPEG译码器

22模拟/混合信号区块     30 系统单芯片

160遮蔽环形结构         220遮蔽环形结构

240金属屏蔽墙           250模拟/混合信号集成电路

260离子注入区域         280硅覆绝缘基板

290金属垫层             300模拟/数字连结窗口

320信号线               340地线

具体实施方式

图1绘示的是本发明优选实施例的系统单芯片10的功能区块示意图。如图1所示，本发明的系统单芯片10适合应用在移动通讯或多媒体领域，其大体上包括有一嵌入式核心处理器12、一数字信号处理器(digital signalprocessor，DSP)14、一芯片存储器区块16、一总线接口18、一MPEG译码器20以及一模拟/混合信号区块22。上述的各个功能区块皆整合制造在同一芯片上。图1中所显示的系统单芯片10的功能区块示意图仅供说明，并非限制本发明范畴。本领域技术人员可以在理解本发明所揭露的内容后，应用与本发明相同的概念至类似的系统单芯片中，以解决类似的问题。举例来说，在其它实施例中，本发明的系统单芯片亦可包括射频信号集成电路。

根据本发明的优选实施例，前述的嵌入式核心处理器12可以为16/32位的RISC(注：RISC为reduced instruction set computer的缩写)微处理器，并由美国ARM有限公司所提供。根据本发明的优选实施例，前述的芯片存储器区块16可以是动态随机存取存储器、非挥发性存储器或者其它存储器。如图1所示，本发明的主要特点在于前述的芯片存储器区块16刻意利用一遮蔽环形结构160将芯片存储器区块16围绕包覆其中，而前述的模拟/混合信号区块22则利用一遮蔽环形结构220将模拟/混合信号区块22围绕包覆其中。

当本发明的系统单芯片在操作时，遮蔽环形结构160以及遮蔽环形结构220皆为接地(Ground)状态，其所发挥的功能是对高频数字时脉所产生的电磁干扰(EMI)形成屏蔽，使电磁干扰不会影响模拟/混合信号区块22的正常运作或产生信号耦合现象。为了更进一步详细解释前述的遮蔽环形结构160以及遮蔽环形结构220的实体构造，以下再以绘示于图2中沿着图1中切线I-I’的剖面做说明。

如图2所示，遮蔽环形结构220包括一金属屏蔽墙240，其环设于模拟I混合信号集成电路250的周围。前述的金属屏蔽墙240为一堆栈而成的金属墙，利用半导体工艺将每一层的金属导线层与通路(via)层堆栈起来，从下至上可能包括有接触层(图2中以”CONT”标示)金属、第一层金属(M1)、第一层通路层(V1)、第二层金属(M2)、第二层通路层(V2)、第三层金属(M3)、第三层通路层(V3)以及第四层金属(M4)。在遮蔽环形结构220的底部，设有一离子注入区域260，其注入于硅覆绝缘基板(SOI)280中，并且连接至金属屏蔽墙240。前述的离子注入区域260最好能够设在靠近浅沟绝缘结构(STI)的附近。在遮蔽环形结构220的上端则为金属垫层290，可以将遮蔽环形结构220接至地。

请参阅图3以及图4，其中图3绘示的是本发明的系统单芯片30的一部份遮蔽环形结构其在模拟/数字界面处的上视示意图，图4绘示的是图3中沿着切线II-II’所见的剖面示意图。如前所述，金属屏蔽墙240由多层的金属以及通路层堆栈而成，其在模拟/数字界面处具有一模拟/数字连结窗口300，使前述的数字信号处理器(DSP)14得以经由信号线320与屏蔽的模拟/混合信号区块22互通连结。前述的模拟/数字连结窗口300最好能够设置在距离模拟/混合信号区块的主要工作信号线较远的位置。

另外，如图3所示，信号线320可以藉由两条平行的地线340构成双地线平行屏蔽作用。这两条平行的地线340与信号线320所处的金属层相同，如在图3中地线340与信号线320皆由第四层金属所定义出来，且两条地线340分别设于信号线320的两侧，并以最小线宽制作，藉此双地线平行屏蔽作用减少信号耦合现象。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (12)

1.一种系统单芯片，包括：

一核心微处理器；

一芯片总线接口；

一嵌入式存储器区块；以及

一模拟/混合信号区块，其中该模拟/混合信号区块以一第一遮蔽环形结构围绕在周围，藉此保护该模拟/混合信号区块不受到电磁干扰。

2.如权利要求1所述的系统单芯片，其中该第一遮蔽环形结构包括有一金属屏蔽墙，其由多层的金属以及通路层堆栈而成。

3.如权利要求2所述的系统单芯片，其中该金属屏蔽墙连接至一注入在基板中的离子注入区域。

4.如权利要求3所述的系统单芯片，其中该基板为硅覆绝缘基板。

5.如权利要求2所述的系统单芯片，其中该金属屏蔽墙具有一容许数字-模拟区块互相沟通连结的模拟/数字连结窗口。

6.如权利要求5所述的系统单芯片，其中一信号线通过该模拟/数字连结窗口。

7.如权利要求6所述的系统单芯片，其中该信号线由两条平行的地线构成双地线平行屏蔽作用。这两条平行的地线与该信号线为相同金属层。

8.如权利要求1所述的系统单芯片，其中该第一遮蔽环形结构接地。

9.如权利要求1所述的系统单芯片，其中该嵌入式存储器区块以一第二遮蔽环形结构围绕在其周围，藉此保护该嵌入式存储器区块不受到电磁干扰。

10.如权利要求1所述的系统单芯片，其中该系统单芯片还包括一数字信号处理器。

11.如权利要求1所述的系统单芯片，其中该系统单芯片还包括一MPEG译码器。

12.一种系统单芯片，包括：

一核心微处理器；

一芯片总线接口；

一嵌入式存储器区块；以及

一射频信号区块，其中该射频信号区块以一遮蔽环形结构围绕在其周围，藉此保护该射频信号区块不受到电磁干扰。

Images