CN1402345A - 内嵌在集成电路的电磁干扰抵消电路 - Google Patents
内嵌在集成电路的电磁干扰抵消电路 Download PDFInfo
- Publication number
- CN1402345A CN1402345A CN 01126064 CN01126064A CN1402345A CN 1402345 A CN1402345 A CN 1402345A CN 01126064 CN01126064 CN 01126064 CN 01126064 A CN01126064 A CN 01126064A CN 1402345 A CN1402345 A CN 1402345A
- Authority
- CN
- China
- Prior art keywords
- integrated circuit
- circuit
- electromagnetic interference
- embedded
- interference bucking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
一种内嵌在集成电路的电磁干扰抵消电路,其利用电磁干扰防制线路靠近一杂散信号源组合而成,在集成电路的制作过程中将此电磁干扰抵消电路一起封装在集成电路内,以抑制集成电路所产生的电磁干扰(EMI)杂散信号。
Description
技术领域
本发明为一电磁干扰抵消电路,特别是一种内嵌在集成电路的电磁干扰的抵消电路。
背景技术
电磁波现象是由于动态电、磁能量的互换或变化,以波动的型式而存在或显示,随着时间的变化在介质中电磁波相互感应传播杂散信号的现象,则称之为电磁干扰(Electromagnetic Interference:EMI)。
由干扰来源所产生的电磁干扰(EMI),经常是对电路的低电平点产生感应,再经放大后变成杂散信号输出,其感应的方式经常可为:静电感应、电磁感应、电导感应等......,在多数的情形下,形成电磁干扰(EMI)的原因不止一种,亦可能不止一处,欲有效防制电磁干扰(EMI),则对其形成的原因及可能为杂散信号源的元件需充分了解,而属高频电路的集成电路则为不可忽略的元件。
近年来信息工业蓬勃发展,集成电路的运用亦普及到日常生活,如移动电话、个人计算机、家用电器等...不胜枚举,对集成电路的设计也趋向于体积小、速度快、回路(Loop)大,集成电路的工作频率越来越高,其回路(Loop)的信号与磁场(Magnetic Field)间的感应越大,电磁干扰(EMI)的现象就越严重,其原因为频率越高时电磁波的波长越短,因此在电路内很容易造成电磁干扰(EMI)的不规则反射,形成高频杂散信号不易改善及处理,如何能有效解决集成电路的杂散信号源所产生的电磁干扰(EMI),乃一尚待解决的技术课题。
发明内容
因此,本发明一开始就考量到电磁兼容(Electro-magneticcompatibility简称:“EMC”)的问题,并提出一种集成电路的电磁干扰抵消电路,利用不同的位置来设计其型态,并在集成电路的制作过程中将电磁干扰抵消电路一并封装(Packaging)在集成电路内。
其目的在于抵消电磁干扰(EMI),防制高频杂散信号对集成电路所产生的不良影响。
附图说明
有关本发明的详细内容及技术,配合附图说明如下:
图1A为本发明的集成电路的电磁干扰抵消电路第一实施例平面图;
图1B为本发明的集成电路的电磁干扰抵消电路第一实施例剖面图;
图2A为本发明的集成电路的电磁干扰抵消电路第二实施例平面图;
图2B为本发明的集成电路的电磁干扰抵消电路第二实施例剖面图;
图3A为本发明的集成电路的电磁干扰抵消电路第三实施例平面图;
图3B为本发明的集成电路的电磁干扰抵消电路第三实施例剖面图;
图4A为本发明的集成电路的电磁干扰抵消电路的筒状封装实施例;
图4B为本发明的集成电路的电磁干扰抵消电路的双列直插式封装实施例;
图4C为本发明的集成电路的电磁干扰抵消电路的扁平封装实施例;
图4D为本发明的集成电路的电磁干扰抵消电路的栅格阵列封装实施例;
图4E为本发明的集成电路的电磁干扰抵消电路的芯片座封装实施例;以及
图4F为本发明的集成电路的电磁干扰抵消电路的带状载体封装实施例。
图中符号说明10:基片(substrate),20:电路芯片(Die),30:电磁干扰防制线路
具体实施方式
参照“图1A、1B”,它们为本发明集成电路的电磁干扰抵消电路第一实施例的电路图平面图及剖面图。
当集成电路在制作时,将电路芯片(Die)置于基片(substrate)的上方,并将集成电路的电磁干扰抵消电路置于电路芯片的上方,使集成电路的电磁干扰抵消电路能靠近电路芯片(Die),并在实现电路芯片(Die)与集成电路的内引线接合(Inner Lead Bonding简称:“ILB”)后,将电路芯片(Die)与集成电路的电磁干扰抵消电路一并封装(Packaging)在集成电路之内。
请参照“图2A、2B”,为本发明集成电路的电磁干扰抵消电路的第二实施例平面图及剖面图。
当集成电路在制作时,将电路芯片(Die)置于基片(substrate)的上方,并将集成电路的电磁干扰抵消电路置于电路芯片(Die)之间,使集成电路的电磁干扰抵消电路和置于电路芯片(Die)下方且靠近电路芯片(Die),并在实现电路芯片(Die)与集成电路的内引线接合(Inner Lead Bonding简称:“ILB”)后,将电路芯片(Die)与集成电路的电磁干扰抵消电路一并封装(Packaging)在集成电路之内。
请参照“图3A、3B”,为本发明集成电路的电磁干扰抵消电路的第三实施例平面图及剖面图。
当集成电路在制作时,将电路芯片(Die)置于基片(substrate)的上方,并将集成电路的电磁干扰抵消电路置于电路芯片(Die)四周,使集成电路的电磁干扰抵消电路能靠近电路芯片(Die),并在实现电路芯片(Die)与集成电路的内引线接合后,将电路芯片(Die)与集成电路的电磁干扰抵消电路一并封装(Packaging)在集成电路之内。
“图1A、1B”、“图2A、2B”与“图3A、3B”其电路基本组成相同,不同之处在于集成电路的电磁干扰抵消电路的设计位置,“图1A、1B”集成电路的电磁干扰抵消电路设计在电路芯片(Die)的上方,“图2A、2B”集成电路的电磁干扰抵消电路设计在电路芯片(Die)的下方,而“图3A、3B”集成电路的电磁干扰抵消电路设计在电路芯片(Die)的四周,在不影响信号输出的情形下,以不同的型态及方式将电磁干扰抵消电路内嵌在集成电路并靠近电路芯片(Die),亦可达到耦合杂散信号,抑制电磁干扰(EMI)的效果。
请参照“图4A”至“图4F”,为本发明的集成电路的电磁干扰抵消电路可实施的封装形状。
本发明的内嵌在集成电路的电磁干扰抵消电路可适用于不同型态的封装(Packaging),如:筒状封装(Can Package)、双列直插式封装(Dual-InLinePackage;DIP)、扁平封装(Flat Package;FP)等...。
本发明的内嵌在集成电路的电磁干扰抵消电路,将电磁干扰抵消电路与集成电路之间的距离缩短,以抵消集成电路因杂散信号源信号所产生的高频杂散信号,确保集成电路的正常运作。
虽然本发明以前述的较佳实施例公开如上,然其并非用以限定本发明,任何本领域的技术人员,在不脱离本发明的精神和范围的情况下,可进行更动与变化,因此本发明的保护范围当视后附的权利要求范围所界定者为准。
Claims (21)
1.一种内嵌在集成电路的电磁干扰抵消电路,其特征在于:该集成电路在封装过程中,将该电磁干扰抵消电路,靠近于一杂散信号源的上方并一起封装在该集成电路内。
2.如权利要求1所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为筒状封装。
3.如权利要求1所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为双列直插式封装。
4.如权利要求1所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为扁平封装。
5.如权利要求1所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为栅格阵列封装。
6.如权利要求1所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为芯片座封装。
7.如权利要求1所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为带状载体封装。
8.一种内嵌在集成电路的电磁干扰抵消电路,其特征在于:该集成电路在封装过程中,将该电磁干扰抵消电路,靠近于一杂散信号源的下方并一起封装在该集成电路内。
9.如权利要求8所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为筒状封装。
10.如权利要求8所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为双列直插式封装。
11.如权利要求8所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为扁平封装。
12.如权利要求8所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为栅格阵列封装。
13.如权利要求8所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为芯片座封装。
14.如权利要求8所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为带状载体封装。
15.一种内嵌在集成电路的电磁干扰抵消电路,其特征在于:该集成电路在封装程序中,将该电磁干扰抵消电路,靠近于一杂散信号源的四周并一起封装在该集成电路内。
16.如权利要求15所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为筒状封装。
17.如权利要求15所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为双列直插式封装。
18.如权利要求15所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为扁平封装。
19.如权利要求15所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为栅格阵列封装。
20.如权利要求15所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为芯片座封装。
21.如权利要求15所述的内嵌在集成电路的电磁干扰抵消电路,该集成电路封装方式为带状载体封装。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01126064 CN1402345A (zh) | 2001-08-24 | 2001-08-24 | 内嵌在集成电路的电磁干扰抵消电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 01126064 CN1402345A (zh) | 2001-08-24 | 2001-08-24 | 内嵌在集成电路的电磁干扰抵消电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1402345A true CN1402345A (zh) | 2003-03-12 |
Family
ID=4666144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 01126064 Pending CN1402345A (zh) | 2001-08-24 | 2001-08-24 | 内嵌在集成电路的电磁干扰抵消电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1402345A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100373618C (zh) * | 2005-03-17 | 2008-03-05 | 联华电子股份有限公司 | 具有电磁干扰屏蔽功能设计的系统单芯片 |
CN100391001C (zh) * | 2005-03-22 | 2008-05-28 | 旺宏电子股份有限公司 | 非易失性存储器及其制造方法 |
CN100561732C (zh) * | 2003-09-25 | 2009-11-18 | 飞思卡尔半导体公司 | 形成半导体封装的方法及其结构 |
CN106199257A (zh) * | 2016-07-01 | 2016-12-07 | 哈尔滨工程大学 | 集成电路电磁辐射分析方法 |
-
2001
- 2001-08-24 CN CN 01126064 patent/CN1402345A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100561732C (zh) * | 2003-09-25 | 2009-11-18 | 飞思卡尔半导体公司 | 形成半导体封装的方法及其结构 |
CN100373618C (zh) * | 2005-03-17 | 2008-03-05 | 联华电子股份有限公司 | 具有电磁干扰屏蔽功能设计的系统单芯片 |
CN100391001C (zh) * | 2005-03-22 | 2008-05-28 | 旺宏电子股份有限公司 | 非易失性存储器及其制造方法 |
CN106199257A (zh) * | 2016-07-01 | 2016-12-07 | 哈尔滨工程大学 | 集成电路电磁辐射分析方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102210332B1 (ko) | 반도체 패키지 | |
US7436055B2 (en) | Packaging method of a plurality of chips stacked on each other and package structure thereof | |
TWI236120B (en) | Chip package and electrical-connection structure between chip and substrate | |
CN1630073A (zh) | 芯片球栅阵列封装结构 | |
US8890638B2 (en) | Stub-tuned wirebond package | |
CN201298121Y (zh) | 驱动芯片封装结构改进的液晶显示模块 | |
CN1402345A (zh) | 内嵌在集成电路的电磁干扰抵消电路 | |
US20130319731A1 (en) | Printed circuit board of semiconductor package for decreasing noise by electromagnetic interference | |
US20170338186A1 (en) | Semiconductor package and fabrication method thereof | |
US20090166845A1 (en) | Integrated circuit package system with extended corner leads | |
CN102368494A (zh) | 一种抗电磁干扰的芯片封装结构 | |
CN102402709B (zh) | 记忆卡封装结构及其制造方法 | |
CN2570979Y (zh) | 芯片封装结构 | |
CN104900622B (zh) | 导线架以及芯片封装结构 | |
CN2526980Y (zh) | 集成电路的区域化防止电磁干扰装置 | |
CN1290185C (zh) | 集成电路封装装置及其制造方法 | |
CN200941381Y (zh) | 内嵌式电路的晶体管结构 | |
CN2891285Y (zh) | 具有侧边焊垫排列的晶片结构 | |
CN1477923A (zh) | 信号传输结构 | |
CN220272479U (zh) | 具有集成封装结构的电源装置 | |
CN102044530A (zh) | 系统封装结构及其制造方法 | |
CN2681350Y (zh) | 芯片封装结构及芯片与基板间的电连接结构 | |
CN219660305U (zh) | 兼容式flash封装 | |
CN219163399U (zh) | 一种esd保护结构和印刷电路板 | |
CN215008226U (zh) | 智能功率模块、变频器以及空调器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |