CN2681350Y - 芯片封装结构及芯片与基板间的电连接结构 - Google Patents

芯片封装结构及芯片与基板间的电连接结构 Download PDF

Info

Publication number
CN2681350Y
CN2681350Y CNU2003201009462U CN200320100946U CN2681350Y CN 2681350 Y CN2681350 Y CN 2681350Y CN U2003201009462 U CNU2003201009462 U CN U2003201009462U CN 200320100946 U CN200320100946 U CN 200320100946U CN 2681350 Y CN2681350 Y CN 2681350Y
Authority
CN
China
Prior art keywords
chip
lead
feature
those
pins
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2003201009462U
Other languages
English (en)
Inventor
李胜源
许志行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNU2003201009462U priority Critical patent/CN2681350Y/zh
Application granted granted Critical
Publication of CN2681350Y publication Critical patent/CN2681350Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型公开了一种芯片封装结构及芯片与基板间的电连接结构，其中，至少包括一导线架、一芯片、多条引线键合导线、至少一特征引线键合导线及一绝缘材料。导线架具有一芯片座、多个一般接脚及一特征接脚结构，一般接脚及特征接脚结构排列在芯片座的周围，特征接脚结构排列在一般接脚之间，其中特征接脚结构垂直于信号传输方向的截面积大于每个一般接脚垂直于信号传输方向的截面积。芯片位于芯片座上，引线键合导线连接于芯片与一般接脚之间，特征引线键合导线连接于芯片与特征接脚结构之间，芯片与特征接脚结构之间利用特征引线键合导线传输同一信号，绝缘材料包覆导线架、芯片、引线键合导线及特征引线键合导线。

Description

芯片封装结构及芯片与基板间的电连接结构
技术领域
本实用新型有关一种芯片封装结构及芯片与基板间的电连接结构，且特别有关一种具有高电性效能的芯片封装结构及芯片与基板间的电连接结构。
背景技术
在现今的信息社会中，均追求高速度、高品质、多工能的产品，而就产品外观而言，是朝向轻、薄、短、小的趋势迈进。一般电子产品均具有半导体芯片及与半导体芯片电连接的承载器，现今业界大致上利用三种技术使芯片与承载器电连接，第一种是引线键合工艺(wire-bonding)；第二种是芯片倒装工艺(flip-chip)；第三种是载带自动焊工艺(tape-automated-bonding，TAB)。当承载器采用导线架时，一般是利用引线键合的方式使芯片与导线架的接脚电连接。
然而，芯片与导线架间的信号传输品质会受到引线键合导线的阻抗与系统阻抗之间的差异性所影响，若是引线键合导线的阻抗与系统阻抗之间有差异存在时，便会导致阻抗不匹配的现象，以致产生信号反射的情形。当引线键合导线的阻抗大于系统阻抗时，会反射正相位的信号；当引线键合导线的阻抗小于系统阻抗时，会反射负相位的信号；当引线键合导线的阻抗等于系统阻抗时，便不会反射信号，此为理想的状况。然而，当引线键合导线的阻抗与系统阻抗之间差异甚大时，便会导致半导体芯片运算错误。
接下来，介绍一种现有利用引线键合方式使芯片与导线架电连接的芯片封装结构，如图1A及图1B所示。请参照图1A及图1B，芯片封装结构100包括芯片110、导线架120、引线键合导线130、接地引线键合导线140及绝缘材料150，而导线架120一般具有一芯片座122及多个形状一致的接脚124，接脚124环绕在芯片座122的周围区域。芯片110利用黏着材料172贴附在芯片座122上，并通过引线键合工艺使信号引线键合导线130a及接地引线键合导线130b分别与接脚124a及接脚124b电连接，芯片座122可以通过基板190的引线194与接脚124b电连接，作为电接地用。绝缘材料150包覆芯片110、导线架120、信号引线键合导线130a及接地引线键合导线130b。芯片封装结构100的芯片座122及接脚124可以分别通过黏着材料174、176与基板190接合。
如图1B所示，芯片110经由引线键合导线130、接脚124及黏着材料176才能与基板190的引线192电连接，接地引线键合导线130b位于用于信号传输的信号引线键合导线130a的两侧，作为屏蔽用，藉以减少信号引线键合导线130a在传输信号时受到干扰的程度，同时亦可以减少信号引线键合导线130a在传输信号时干扰到外界线路的程度。然而由于信号引线键合导线130a的截面积很小且长度甚长，因此在传输高频信号时，信号引线键合导线130a会产生甚高的阻抗，使得经由信号引线键合导线130a的传输线路的阻抗会偏离系统阻抗有较大的情形，而产生较严重的信号反射现象，甚至严重时会导致芯片110运算错误。
接下来，再介绍另一种现有利用引线键合方式使芯片与导线架电连接的芯片封装结构，如图2及图2A所示。请参照图2及图2A，其结构大致上与图1及图1A所示的芯片封装结构雷同，惟不同处在于还打上接地引线键合导线140在芯片110与芯片座122之间。
实用新型内容
鉴于此，本实用新型的目的之一是提出一种芯片封装结构及芯片与基板间的电连接结构，使得经由引线键合导线的传输线路的阻抗与系统阻抗之间具有良好的匹配。
在叙述本实用新型前，先对空间介词的用法做界定，所谓空间介词“上”是指两物的空间关系为可接触或不可接触均可。举例而言，A物在B物上，其所表达的意思为A物可以直接配置在B物上，A物有与B物接触；或者A物配置在B物上的空间中，A物没有与B物接触。
为达本实用新型的上述目的，提出一种芯片封装结构，至少包括一导线架、一芯片、多条引线键合导线、至少一特征引线键合导线及一绝缘材料。导线架具有一芯片座、多个一般接脚及一特征接脚结构，一般接脚及特征接脚结构排列在芯片座的周围，特征接脚结构排列在一般接脚之间，其中特征接脚结构垂直于信号传输方向的截面积大于每一个一般接脚垂直于信号传输方向的截面积。芯片位于芯片座上，引线键合导线分别连接于芯片与一般接脚之间，特征引线键合导线连接于芯片与特征接脚结构之间，芯片与特征接脚结构之间利用特征引线键合导线传输同一信号，绝缘材料包覆导线架、芯片、引线键合导线及特征引线键合导线。
依照本实用新型的一优选实施例，芯片封装结构包括多条特征引线键合导线，而特征接脚结构包括多个特征接脚，特征接脚的形状相同于位于特征接脚结构两侧的一般接脚的形状，特征引线键合导线分别连接于芯片的同一接点与特征接脚之间。而依照本实用新型的另一优选实施例，特征接脚结构的形状为单一块状的形式。
根据本实用新型的另一个方面，提供一种芯片与基板间的电连接结构，藉以使一芯片与一基板电连接，该电连接结构至少包括：多数个一般接脚，与该基板接合；一特征接脚结构，与该基板接合，其中该特征接脚结构垂直于信号传输方向的截面积大于每一该些一般接脚垂直于信号传输方向的截面积；多数条引线键合导线，连接于该芯片与该些一般接脚之间；以及至少一特征引线键合导线，连接于该芯片与该特征接脚结构之间，该特征引线键合导线与该特征接脚结构传输同一信号于该芯片与该基板之间。
根据本实用新型的再一个方面，提供一种芯片封装结构，其包括信号传输结构，该信号传输结构适于使一芯片通过一导线架电连接于一外部线路。该信号传输结构包括：一高频传输线路，具有一高频信号接脚结构及至少一高频引线键合导线，该芯片经由该高频引线键合导线及该高频信号接脚结构电连接于该外部线路，该高频信号接脚结构由该导线架所提供；以及多数条一般传输线路，每一该些一般传输线路分别具有一一般接脚及一一般引线键合导线，该芯片经由该些一般引线键合导线及该些一般接脚电连接于该外部线路，该些一般接脚由该导线架所提供，该高频信号接脚结构位于该些一般接脚之间，其中该高频传输线路的电容值大于该些一般传输线路的电容值。
综上所述，本实用新型的芯片封装结构及芯片与基板间的电连接结构，由于特征接脚结构的体积甚大，因此特征接脚结构呈现电容性的状态，藉以补偿特征引线键合导线呈现电感性的状态，因此可以使经过特征引线键合导线及特征接脚结构的传输线路的阻抗会接近于系统阻抗，藉以避免因信号反射的现象导致芯片运算错误的情况发生。
附图说明
为让本实用新型的上述目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下，其中：
图1A示出现有利用引线键合方式使芯片与导线架电连接的芯片封装结构的剖面示意图；
图1B示出图1A中现有芯片与基板间的电连接结构的立体示意图；
图2A示出另一现有利用引线键合方式使芯片与导线架电连接的芯片封装结构的剖面示意图；
图2B示出图2A中另一现有芯片与基板间的电连接结构的立体示意图；
图3示出依照本实用新型第一优选实施例中利用引线键合方式使芯片与导线架电连接的芯片封装结构的剖面示意图；
图4示出依照本实用新型第一优选实施例中芯片与基板间的电连接结构的立体示意图；
图5示出依照本实用新型第一优选实施例中芯片与基板间的电连接结构的上视示意图；
图6示出依照本实用新型第二优选实施例中芯片与基板间的电连接结构的立体示意图；
图7示出依照本实用新型第二优选实施例中芯片与基板间的电连接结构的上视示意图；
图8示出依照本实用新型第二优选实施例中仅藉由一特征引线键合导线使芯片与基板间电连接的立体示意图；
图9示出每一情形的S22的频率响应示意图；
图10示出每一情形的S21的频率响应示意图；以及
图11示出每一情形的史密斯圆图的频率响应示意图。
附图中的附图标记说明如下：
100：芯片封装结构                  110：芯片
120：导线架                        122：芯片座
124a：接脚                         124b：接脚
130a：信号引线键合导线             130b：接地引线键合导线
140：接地引线键合导线              150：绝缘材料
172：黏着材料                      174：黏着材料
176：黏着材料                      190：基板
192：引线                          194：引线
200：芯片封装结构                  210：芯片
212：接点                          220：导线架
222：芯片座                        224：一般接脚
226：特征接脚结构                  226a：特征接脚
226b：特征接脚                     230：引线键合导线
232a：特征引线键合导线             232b：特征引线键合导线
240：接地引线键合导线              250：绝缘材料
272：黏着材料                      274：黏着材料
276：黏着材料                      278：黏着材料
290：基板                          292：接垫
310：芯片                          312：接点
322：芯片座                        324：一般接脚
326：特征接脚结构                  332a：特征引线键合导线
332b：特征引线键合导线             340：接地引线键合导线
378：黏着材料                      392：接垫
410：芯片                          412：接点
426：特征接脚结构                  432：特征引线键合导线
492：接垫
w1：特征接脚的宽度
w2：一般接脚的宽度
具体实施方式
第一优选实施例
图3示出依照本实用新型第一优选实施例中利用引线键合方式使芯片与导线架电连接的芯片封装结构的剖面示意图；图4示出依照本实用新型第一优选实施例中芯片与基板间的电连接结构的立体示意图；图5示出依照本实用新型第一优选实施例中芯片与基板间的电连接结构的上视示意图。
请先参照图3、图4及图5，芯片封装结构200包括芯片210、导线架220、引线键合导线230、特征引线键合导线232a、232b、接地引线键合导线240及绝缘材料250，而导线架220具有一芯片座222、多个形状一致的一般接脚224及至少一特征接脚结构226，在本实施例中，特征接脚结构226由两个特征接脚226a、226b所构成，而特征接脚226a、226b的形状相同于位于特征接脚226a、226b两侧的一般接脚224的形状，特征接脚226a、226b的宽度w1相同于位于特征接脚226a、226b两侧的一般接脚224的宽度w2。一般接脚224及特征接脚226a、226b排列在芯片座222的周围区域，而特征接脚226a、226b排列在一般接脚224之间，其中二特征接脚226a、226b垂直于信号传输方向所加总的截面积大于每一个一般接脚224垂直于信号传输方向的截面积，亦即特征接脚结构226垂直于信号传输方向的截面积大于每一个一般接脚224垂直于信号传输方向的截面积。就体积而言，二特征接脚226a、226b所加总的体积大于每一个一般接脚224的体积，亦即特征接脚结构226的体积大于每一个一般接脚224的体积。
芯片210利用黏着材料272贴附在芯片座222上，并通过引线键合工艺使引线键合导线230、特征引线键合导线232a、232b及接地引线键合导线240分别与一般接脚224、特征接脚226a、226b及芯片座222电连接，芯片座222及接地引线键合导线240为电接地，在本实施例中，芯片的一接点利用二特征引线键合导线232a、232b分别与二特征接脚226a、226b电连接。绝缘材料250包覆芯片210、导线架220、引线键合导线230、特征引线键合导线232a、232b及接地引线键合导线240。芯片封装结构200的芯片座222、一般接脚224及特征接脚226a、226b可以分别通过黏着材料274、276、278与基板290接合，其中基板290的一接垫292可以通过黏着材料278同时与特征接脚226a、226b接合。
如图4及图5所示，芯片210经由特征引线键合导线232a、232b、特征接脚226a、226b及黏着材料278与基板290的接垫292电连接。接地引线键合导线240位于用于信号传输的特征引线键合导线232a、232b的两侧，作为屏蔽用，藉以减少特征引线键合导线232a、232b在传输信号时受到干扰的程度，同时亦可以减少特征引线键合导线232a、232b在传输信号时干扰到外界线路的程度。
然而由于特征引线键合导线232a、232b的截面积很小且长度甚长，因此在传输信号时，会呈现电感性的状态，但是为补偿特征引线键合导线232a、232b呈现电感性的状态，本实用新型特别针对导线架220设计有特征接脚结构226，其总体积大于每一个一般接脚224的体积，由于特征接脚结构226垂直于信号传输方向的截面积甚大，因此特征接脚结构226呈现电容性的状态，藉以补偿特征引线键合导线232a、232b呈现电感性的状态，因此可以使经过特征引线键合导线232a、232b及特征接脚结构226的传输线路的阻抗会接近于系统阻抗，藉以避免因信号反射的现象导致芯片运算错误的情况发生。再者，本实用新型利用两条特征引线键合导线232a、232b作为芯片210与导线架220之间的电连接，如此亦可以补偿现有技术中仅使用单一引线键合导线作信号传输而呈现电感性的状态。
在本实施例中，芯片210的一接点212利用两条特征引线键合导线232a、232b分别与两个特征接脚226a、226b电连接，亦即与基板290的接垫292之间通过两条特征引线键合导线232a、232b及两个特征接脚226a、226b传输同一信号。然而在实际应用上，并不限于此，芯片的一接点亦可以利用更多条特征引线键合导线分别与更多个特征接脚电连接，举例而言，芯片的一接点可以利用三条特征引线键合导线分别与三个特征接脚电连接，亦即与基板的接垫之间可以通过三条特征引线键合导线及三个特征接脚传输同一信号。值得注意的是，利用特征引线键合导线232a、232b及特征接脚226a、226b所构成的传输线路亦可以作为高频传输用。
第二优选实施例
图6示出依照本实用新型第二优选实施例中芯片与基板间的电连接结构的立体示意图；图7示出依照本实用新型第二优选实施例中芯片与基板间的电连接结构的上视示意图。本实施例与第一优选实施例不同之处，仅在于特征接脚结构的设计不同，其余构件雷同于第一优选实施例，在此便不再赘述。
如图6及图7所示，芯片310经由二特征引线键合导线332a、332b、特征接脚结构326及黏着材料378与基板390的接垫392电连接。特征接脚结构326的形状为单一块状的形式，一般接脚324及特征接脚结构326排列在芯片座322的周围区域，而特征接脚结构326排列在一般接脚324之间，其中特征接脚结构326垂直于信号传输方向的截面积大于每一个一般接脚324垂直于信号传输方向的截面积。就体积而言，特征接脚结构326的体积大于每一个一般接脚324的体积。由于特征接脚结构326垂直于信号传输方向的截面积甚大，因此特征接脚结构326呈现电容性的状态，藉以补偿特征引线键合导线332a、332b呈现电感性的状态，因此可以使经过特征引线键合导线332a、332b及特征接脚结构326的传输线路的阻抗会接近于系统阻抗，藉以避免因信号反射的现象导致芯片运算错误的情况发生。
如图6及图7所示，接地引线键合导线340位于用于信号传输的特征引线键合导线332a、332b的两侧，作为屏蔽用，藉以减少特征引线键合导线332a、332b在传输信号时受到干扰的程度，同时亦可以减少特征引线键合导线332a、332b在传输信号时干扰到外界线路的程度。
在本实施例中，芯片310的一接点利用两条特征引线键合导线332a、332b与单一块状形式的特征接脚结构326电连接，亦即与基板390的接垫392之间通过两条特征引线键合导线332a、332b及一特征接脚结构326传输同一信号。然而在实际应用上，并不限于此，芯片的一接点亦可以利用更多条特征引线键合导线与单一块状形式的特征接脚结构电连接，举例而言，芯片的一接点可以利用三条特征引线键合导线与单一块状形式的特征接脚结构电连接，亦即与基板的接垫之间通过三条特征引线键合导线及一特征接脚结构传输同一信号。或者，如图8所示，其示出依照本实用新型第二优选实施例中仅藉由一特征引线键合导线使芯片与基板间电连接的立体示意图。芯片410的一接点412亦可以仅利用一条特征引线键合导线432与单一块状形式的特征接脚结构426电连接，亦即与基板的接垫492之间通过一条特征引线键合导线432及一特征接脚结构426传输同一信号。
实验结果
在本实用新型中，分别针对现有技术与本实用新型作实验，从实验数据中可以得知本实用新型的芯片与基板间的电连接结构明显地优于现有芯片与基板间的电连接结构。
表一为在2.5GHz、5GHz及10GHz的频率下，情形(Case)A、情形B、情形C及情形D的结构所呈现的频率响应值。其中情形A代表图1A及图1B所示的结构，情形B代表图2A及图2B所示的结构，情形C代表图3、图4及图5所示的结构，情形D代表图6及图7所示的结构。
表一
          2.5GHz             5GHz            10GHz
  S22(dB)   S21(dB)   S22(dB)    S21(dB)    S22(dB)   S21(dB)
情形A   -1 8.6   -0.16   -12.9    -0.41    -6.7   -1.46
情形B   -26.6   -0.10   -21.2    -0.18    -14.9   -0.43
情形C   -26.7   -0.09   -21.4    -0.17    -16.3   -0.37
情形D   -29.9   -0.08   -24.7    -0.15    -17.3   -0.35
另外，在图9中，示出每一情形的S22的频率响应示意图，在图10中，示出每一情形的S21的频率响应示意图，在图11中，示出每一情形的史密斯圆图(Smith chart)的频率响应示意图。
结论
本实用新型的特征之一是将导线架设置一特征接脚结构，其体积大于一般接脚的体积，使得特征接脚结构垂直于信号传输方向的截面积大于每一个一般接脚垂直于信号传输方向的截面积，藉以补偿特征引线键合导线的电感性。然而在实际应用上，各种形式的导线架均可以运用本实用新型的概念，举例而言，延伸到绝缘材料外且折弯的接脚亦可以运用本实用新型的概念，亦即可以将两个此种形式的接脚通过两条特征引线键合导线与芯片的一接点电连接，藉以传输同一信号于芯片与基板间；或者特征接脚结构为单一延伸且折弯的形式，而此特征接脚结构的体积大于每一个一般接脚的体积，如此可以将此种形式的特征接脚结构通过至少一条特征引线键合导线与芯片的一接点电连接，藉以传输同一信号于芯片与基板间。
综上所述，本实用新型的芯片封装结构及芯片与基板间的电连接结构，由于特征接脚结构的体积甚大，因此特征接脚结构呈现电容性的状态，藉以补偿特征引线键合导线呈现电感性的状态，因此可以使经过特征引线键合导线及特征接脚结构的传输线路的阻抗会接近于系统阻抗，藉以避免因信号反射的现象导致芯片运算错误的情况发生。
虽然本实用新型已以优选实施例公开如上，但是其并非用以限定本实用新型，本领域技术人员在不脱离本实用新型的精神和范围的情况下，应当可作各种的更动与润饰，因此本实用新型的保护范围应当以所附的权利要求所界定的为准。
例如，可以提供一种用于导线架封装的信号传输结构，其适于使一芯片通过一导线架电连接于一外部线路。该信号传输结构包括：一高频传输线路，具有一高频信号接脚结构及至少一高频引线键合导线，该芯片经由该高频引线键合导线及该高频信号接脚结构电连接于该外部线路，该高频信号接脚结构由该导线架所提供；以及多数条一般传输线路，每一该些一般传输线路分别具有一一般接脚及一一般引线键合导线，该芯片经由该些一般引线键合导线及该些一般接脚电连接于该外部线路，该些一般接脚由该导线架所提供，该高频信号接脚结构位于该些一般接脚之间，其中该高频传输线路的电容值大于该些一般传输线路的电容值。
优选的是，在此用于导线架封装的信号传输结构中，该高频信号接脚结构的宽度大于每一该些一般接脚的宽度，或者该高频信号接脚结构垂直于信号传输方向的截面积大于每一该些一般接脚垂直于信号传输方向的截面积。也可以优选的是，此用于导线架封装的信号传输结构中，高频信号接脚结构包括多数个高频信号接脚，该些高频信号接脚为电并联，该些高频信号接脚的形状相同于该些一般接脚的形状或者其宽度相同于该些一般接脚的宽度，且该高频传输线路包括多数条高频引线键合导线，分别连接于该些高频信号接脚。该些高频引线键合导线与该些高频信号接脚用于共同传输一高频信号。或者优选的是，此用于导线架封装的信号传输结构中，该高频信号接脚结构的总体积大于每一该些一般接脚的体积。

Claims (15)

1.一种芯片封装结构，其特征在于，至少包括：
一导线架，具有一芯片座、多数个一般接脚及一特征接脚结构，该些一般接脚及该特征接脚结构排列在该芯片座的周围，该特征接脚结构排列在该些一般接脚之间，其中该特征接脚结构垂直于信号传输方向的截面积大于每一该些一般接脚垂直于信号传输方向的截面积；
一芯片，位于该芯片座上；
多数条引线键合导线，连接于该芯片与该些一般接脚之间；
至少一特征引线键合导线，连接于该芯片与该特征接脚结构之间，该芯片与该特征接脚结构之间利用该特征引线键合导线传输同一信号；以及
一绝缘材料，包覆该导线架、该芯片、该些引线键合导线及该特征引线键合导线。
2.如权利要求1所述的芯片封装结构，其特征在于，包括多数条特征引线键合导线，而该特征接脚结构包括多数个特征接脚，该些特征接脚的形状相同于位于该特征接脚结构两侧的该些一般接脚的形状，该些特征引线键合导线分别连接于该芯片的同一接点与该些特征接脚之间。
3.如权利要求2所述的芯片封装结构，其特征在于，适于与一基板连接，该基板的一接垫为单一块状的形式，且连接于该些特征接脚。
4.如权利要求1所述的芯片封装结构，其特征在于，该特征接脚结构的总体积大于每一该些一般接脚的体积。
5.一种芯片与基板间的电连接结构，藉以使一芯片与一基板电连接，其特征在于，该电连接结构至少包括：
多数个一般接脚，与该基板接合；
一特征接脚结构，与该基板接合，其中该特征接脚结构垂直于信号传输方向的截面积大于每一该些一般接脚垂直于信号传输方向的截面积；
多数条引线键合导线，连接于该芯片与该些一般接脚之间；以及
至少一特征引线键合导线，连接于该芯片与该特征接脚结构之间，该特征引线键合导线与该特征接脚结构传输同一信号于该芯片与该基板之间。
6.如权利要求5所述的芯片与基板间的电连接结构，其特征在于，包括多数条特征引线键合导线，而该特征接脚结构包括多数个特征接脚，该些特征接脚的形状相同于该些一般接脚的形状，该些特征引线键合导线分别连接于该芯片的同一接点与该些特征接脚之间。
7.如权利要求6所述的芯片与基板间的电连接结构，其特征在于，该基板的一接垫为单一块状的形式，且连接于该些特征接脚。
8.一种芯片封装结构，其包括信号传输结构，该信号传输结构适于使一芯片通过一导线架电连接于一外部线路，其特征在于，该信号传输结构包括：
一高频传输线路，具有一高频信号接脚结构及至少一高频引线键合导线，该芯片经由该高频引线键合导线及该高频信号接脚结构电连接于该外部线路，该高频信号接脚结构由该导线架所提供；以及
多数条一般传输线路，每一该些一般传输线路分别具有一一般接脚及一一般引线键合导线，该芯片经由该些一般引线键合导线及该些一般接脚电连接于该外部线路，该些一般接脚由该导线架所提供，该高频信号接脚结构位于该些一般接脚之间，
其中该高频传输线路的电容值大于该些一般传输线路的电容值。
9.如权利要求8所述的芯片封装结构，其特征在于，该高频信号接脚结构的宽度大于每一该些一般接脚的宽度。
10.如权利要求8所述的芯片封装结构，其特征在于，该高频信号接脚结构垂直于信号传输方向的截面积大于每一该些一般接脚垂直于信号传输方向的截面积。
11.如权利要求8所述的芯片封装结构，其特征在于，该高频信号接脚结构包括多数个高频信号接脚，该些高频信号接脚为电并联，该些高频信号接脚的形状相同于该些一般接脚的形状，且该高频传输线路包括多数条高频引线键合导线，分别连接于该些高频信号接脚。
12.如权利要求11所述的芯片封装结构，其特征在于，该些高频引线键合导线与该些高频信号接脚共同传输一高频信号。
13.如权利要求8所述的芯片封装结构，其特征在于，该高频信号接脚结构包括多数个高频信号接脚，该些高频信号接脚为电并联，该些高频信号接脚的宽度相同于该些一般接脚的宽度，且该高频传输线路包括多数条高频引线键合导线，分别连接于该些高频信号接脚。
14.如权利要求13所述的芯片封装结构，其特征在于，该些高频引线键合导线与该些高频信号接脚共同传输一高频信号。
15.如权利要求8所述的芯片封装结构，其特征在于，该高频信号接脚结构的总体积大于每一该些一般接脚的体积。
CNU2003201009462U 2003-10-16 2003-10-16 芯片封装结构及芯片与基板间的电连接结构 Expired - Lifetime CN2681350Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNU2003201009462U CN2681350Y (zh) 2003-10-16 2003-10-16 芯片封装结构及芯片与基板间的电连接结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNU2003201009462U CN2681350Y (zh) 2003-10-16 2003-10-16 芯片封装结构及芯片与基板间的电连接结构

Publications (1)

Publication Number Publication Date
CN2681350Y true CN2681350Y (zh) 2005-02-23

Family

ID=34599113

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2003201009462U Expired - Lifetime CN2681350Y (zh) 2003-10-16 2003-10-16 芯片封装结构及芯片与基板间的电连接结构

Country Status (1)

Country Link
CN (1) CN2681350Y (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316610C (zh) * 2003-10-16 2007-05-16 威盛电子股份有限公司 芯片封装结构及芯片与衬底间的电连接结构
CN103000543A (zh) * 2012-12-18 2013-03-27 可天士半导体（沈阳）有限公司 高信赖性键合方法
CN102104008B (zh) * 2009-12-16 2013-04-24 无锡江南计算技术研究所 芯片封装方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1316610C (zh) * 2003-10-16 2007-05-16 威盛电子股份有限公司 芯片封装结构及芯片与衬底间的电连接结构
CN102104008B (zh) * 2009-12-16 2013-04-24 无锡江南计算技术研究所 芯片封装方法
CN103000543A (zh) * 2012-12-18 2013-03-27 可天士半导体（沈阳）有限公司 高信赖性键合方法

Similar Documents

Publication Publication Date Title
CN2831428Y (zh) 引脚架封装体
CN1551349A (zh) 半导体器件封装
CN2879422Y (zh) 格栅阵列封装体上的导电垫配置
TWI236120B (en) Chip package and electrical-connection structure between chip and substrate
CN1202009A (zh) 具有弯成j－型引线端子的半导体器件
CN1507041A (zh) 带有倒焊晶片的无引线半导体封装结构及制造方法
CN1933139A (zh) 布线基板及其制造方法、以及半导体器件
CN1160290A (zh) 半导体晶片、半导体器件和半导体器件的制造方法
CN1279821A (zh) 应力衰减型电子元器件、布线板及其安装体
CN2681350Y (zh) 芯片封装结构及芯片与基板间的电连接结构
CN2570979Y (zh) 芯片封装结构
CN1250057C (zh) 信号传输结构
CN1130767C (zh) 具有高辐射特性的半导体器件及其制造方法
US20080150098A1 (en) Multi-chip package
CN1529361A (zh) 芯片封装结构及芯片与衬底间的电连接结构
CN2872796Y (zh) 电子组装体
CN1153287C (zh) 具有内嵌式散热块的半导体封装件
CN1529359A (zh) 芯片封装的信号传输结构及衬底
CN1272854C (zh) 影像感测器及其封装方法
CN2681372Y (zh) 信号传输结构
CN2572564Y (zh) 晶粒级封装结构
US20040227226A1 (en) Structure of multi-tier wire bonding for high frequency integrated circuits and method of layout for the same
CN1866513A (zh) 具有混合线路与复合基板的封装结构
CN216213393U (zh) 一种散热片及半导体电路
CN1242470C (zh) 半导体芯片封装体

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned

Effective date of abandoning: 20031016

AV01 Patent right actively abandoned

Effective date of abandoning: 20031016

C25 Abandonment of patent right or utility model to avoid double patenting