CN1153287C - 具有内嵌式散热块的半导体封装件 - Google Patents

具有内嵌式散热块的半导体封装件 Download PDF

Info

Publication number
CN1153287C
CN1153287C CNB011112549A CN01111254A CN1153287C CN 1153287 C CN1153287 C CN 1153287C CN B011112549 A CNB011112549 A CN B011112549A CN 01111254 A CN01111254 A CN 01111254A CN 1153287 C CN1153287 C CN 1153287C
Authority
CN
China
Prior art keywords
lead frame
semiconductor package
lead
semiconductor chip
radiating block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB011112549A
Other languages
English (en)
Other versions
CN1374695A (zh
Inventor
黄建屏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB011112549A priority Critical patent/CN1153287C/zh
Publication of CN1374695A publication Critical patent/CN1374695A/zh
Application granted granted Critical
Publication of CN1153287C publication Critical patent/CN1153287C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种具有内嵌式散热块的半导体封装件。该半导体封装件所采用的引线架包括一外引线部、一内引线部、和一阶梯状的焊指部。在组装过程中，将芯片安装在内引线部的下方并黏贴至焊指部；接着以焊线将芯片电连接至焊指部；再接着将一散热块通过由一电绝缘性导热黏胶而黏贴在内引线部的正面上。最后形成一封装胶体，用以包覆芯片、内引线部、焊线、及散热块。本发明具有良好的散热效能，并可使整体的封装尺寸作得较为轻薄短小。

Description

具有内嵌式散热块的半导体封装件
本发明涉及一种半导体封装技术，特别涉及具有内嵌式散热块的半导体封装件。
芯片上有引线封装件(Lead-On-Chip，LOC)为一种将半导体芯片安装在引线架(leadframe)的引线部(leads)的下方(亦即引线部位于芯片上方)的半导体封装技术。由于此种封装技术所采用的引线架并不具有置晶垫(die pad)，因此可使其所封装的芯片具有更好的性能及散热性能，并可使整体的封装尺寸作得更为轻薄短小。动态随机存取器(Dynamic Random Access Memory，DRAM)芯片即大多采用此种封装技术来封装的。
由于半导体技术的快速进展，目前动态随机存取器已具有更快的存取速度和记忆容量。早期的动态随机存储器仅有1MB(megabyte)的容量，但目前的技术已可达到256MB的容量。然而此快速及大容量的记忆体晶片在操作时却也会相对地产生更多不必要的热量，因此如何增大其散热效能便成为一项待解决的问题。
一种解决上述散热问题的方法是将封装结构体藕合至一外接的散热装置，用以将芯片所产生的热量通过该外接散热装置散发至周围环境。然而此种解决方法的一项缺点在于其将增加整体的封装尺寸及制造成本。
相关的专利技术例如包括有美国专利第4,862,245号题为封装的半导体芯片″PACKAGE SEMICONDUCTOR CHIP″；美国专利第4,916,519号题为半导体封装″SEMICONDUCTOR PACKAGE″；以及美国专利第4,965,654号题为基底半导体封装″SEMICONDUCTOR PACKAGEWITH GROUND PLANE″；等等。
为了克服上述现有技术的不足，本发明的目的在于提供一种具有内嵌式散热块的半导体封装件，其可使其中所封装半导体芯片具有良好散热性能。
本发明另一目的在于提供一种具有内嵌式散热块的半导体封装件，其可使整体的封装尺寸作得较为轻薄短小。
为了克服上述现有技术的不足之处，本发明提供了一种具有内嵌式散热块的半导体封装件。
本发明的半导体封装件包括以下组成构件：(a)一引线架，其包括一外引线部、一内引线部、和一阶梯状的焊指部；其中内引线部具有一正面和一背面；(b)一半导体芯片，其具有一电路面和一非电路面，并形成在其电路面的中央排列的多个输出/输入焊垫；该半导体芯片安装在该引线架的内引线部的背面，且其电路面黏贴至该引线架的焊指部；(c)一组焊线，其焊接在该半导体芯片的各个输出/输入焊垫和该引线架的焊指部之间，用以将该半导体芯片电性连接至该引线架；(d)一散热块，其通过一电绝缘性导热黏胶而黏贴至该引线架的内引线部的正面；以及(e)一封装胶体，其用以包覆该半导体芯片、该引线架的内引线部、该组焊线、和该散热块，但曝露出该引线架的外引线部。
在上述的基本架构下，本说明书共公开了五种不同的实施例。
本发明的半导体封装件的有益效果是由于可使得所封装的半导体芯片在实际操作时所产生的热量，经由此内嵌式散热块传导至周围环境。由于此散热块为内嵌式而非外接式，因此可使整体的封装尺寸作得较为轻薄短小。
下面结合附图对本发明进行详细说明：
图1为本发明实施例一的剖面结构示意图实施例一；
图2为本发明实施例二的剖面结构示意图实施例二；
图3为本发明实施例三的剖面结构示意图实施例三；
图4为本发明实施例四的剖面结构示意图实施例四；
图5为本发明实施例五的剖面结构示意图实施例五。
图号说明：
100引线架       101外引线部
102内引线部     102a内引线部    102的正面
102b内引线部    102的背面       103阶梯状的焊指部
110半导体芯片   110a半导体芯片  110的电路面
110b半导体芯片  110的非电路面   111输出/入焊垫
112电绝缘性黏胶层(聚酰亚氨胶带)
120焊线              130散热块
140电绝缘性导热黏胶  150封装胶体
200引线架      201外引线部
202内引线部    202a内引线部     202的正面
202b内引线部   202的背面        203阶梯状的焊指部
210半导体芯片  210a半导体芯片   210的电路面
210b半导体芯片 210的非电路面    211输出/输入焊垫
212电绝缘性黏胶层(聚酰亚氨胶带)
220焊线              230散热块
240电绝缘性导热黏胶  250封装胶体
300引线架        301外引线部
302内引线部      302a内引线部    302的正面
302b内引线部     302的背面       303阶梯状的焊指部
310半导体芯片    310a半导体芯片  310的电路面
310b半导体芯片   310的非电路面   311输出/入焊垫
312电绝缘性黏胶层(聚酰亚氨胶带)
320焊线              330散热块
340电绝缘性导热黏胶  350封装胶体
400引线架       401外引线部
402内引线部     402a内引线部    402的正面
402b内引线部    402的背面       403阶梯状的焊指部
410半导体芯片   410a半导体芯片  410的电路面
410b半导体芯片  410的非电路面   411输出/输入焊垫
412电绝缘性黏胶层(聚酰亚氨胶带)
420焊线              430散热块
440电绝缘性导热黏胶  450封装胶体
500引线架      501外引线部
502内引线部    502a内引线部     502的正面
502b内引线部   502的背面        503阶梯状的焊指部
510半导体芯片  510a半导体芯片   510的电路面
510b半导体芯片 510的非电路面    511输出/输入焊垫
512电绝缘性黏胶层(聚酰亚氨胶带)
520焊线              530散热块
540电绝缘性导热黏胶  550封装胶体
560印刷电路板        561接地面
562焊锡
以下即配合附图1、2、3、4、及5，分别详细说明本发明的半导体封装件的各个不同的实施例。
实施例一：
以下即配合附图1，详细说明本发明的半导体封装件的实施例一。
如图1所示，本实施例的半导体封装件是安装在一引线架(leadframe)100上，且该引线架100包括一外引线部(outerleads)101、一内引线部(inner leads)102、和一阶梯状的焊指部(bond fingers)103。内引线部102具有一正面102a和一背面102b。此外，引线架100的焊指部103位于比内引线部102为低的一下方位置，其可使用例如将内引线部102的端点向下弯曲至下方位置的方法制成。
引线架100是用于安装一半导体芯片110的；该半导体芯片110具有一电路面110a和一非电路面110b，且其电路面110a上设置有多个中央排列的输出/输入焊垫111。
在组装过程中，将半导体芯片110安装在引线架100的内引线部102下方，并将其电路面110a通过一电绝缘性黏胶层，例如聚酰亚氨胶带(polyimide tapes)112，黏贴至焊指部103。
当半导体芯片110安装在定位处后，接着进行一焊线工序(wire-bonding process)，用以将一组焊线120，例如金线，焊接在半导体芯片110的各个输出/输入焊垫111与引线架100的焊指部103之间，藉此将半导体芯片110电性连接至引线架100的内引线部102。
接着将一散热块130通过一电绝缘性导热黏胶140而黏贴至引线架100的内引线部102的正面102a上。此散热块130的材质为一高导热性材料，例如铜或铝。在本实施例中，电绝缘性导热黏胶140仅涂布于引线架100的内引线部102的正面102a上。
最后进行一封装胶体工序，藉此而形成一封装胶体150，用以包覆半导体芯片110、引线架100的内引线部102、所有的焊线120、以及散热块130，但曝露出引线架100的外引线部101和散热块130的上表面。这样就完成了本发明半导体封装件的制作。
本发明可使得其所封装的半导体芯片110在操作时所产生的热量经由散热块130而传导至周围环境。由于此散热块130为内嵌式而非外接式，因此可使得整体的封装尺寸作得较为轻薄短小。
实施例二：
以下即配附图2，对本发明的半导体封装件的实施例二进行详细说明
如图2所示，本实施例的半导体封装件包括：(a)一引线架200，其具有一外引线部201、一内引线部202、和一阶梯状的焊指部203；(b)一半导体芯片210，其具有一电路面210a和一非电路面210b，且其电路面210a上形成有多个中央排列的输出/输入焊垫211；(c)一组焊线220，其焊接在半导体芯片210的各个输出/输入焊垫211与引线架200的焊指部203之间，用以将半导体芯片210电性连接至引线架200；(d)一散热块230，其通过一电绝缘性导热黏胶240而黏贴于引线架200的内导脚部202的正面202a上；以及(e)一封装胶体250，其用以包覆半导体芯片210、引线架200的内引线部202、所有的焊线220、以及散热块230，但曝露出引线架200的外引线部201和散热块230的上表面。
图2所示，实施例二的结构形态大部分与图1所示的实施例一相同；其不同之处仅在于此处所用的电绝缘性导热黏胶240是填满半导体芯片210与散热块230之间的空间，藉此而使得半导体芯片210的电路面210a可直接经由电绝缘性导热黏胶240而将热量传导至散热块230，再经由散热块230散逸至周围环境。此设计方式可使得本实施例的半导体封装件具有更高的散热性能。
实施例三：
以下即配合附图3，对本发明的半导体封装件的实施例三进行详细说明。
如图3所示，本实施例的半导体封装件包括：(a)一引线架300，其具有一外引线部301、一内引线部302、和一阶梯状的焊指部303；(b)一半导体芯片310，其具有一电路面310a和一非电路面310b，且其电路面310a上形成有多个中央排列的输出/输入焊垫311；(c)一组焊线320，其焊接在半导体芯片310的各个输出/输入焊垫311与引线架300的焊指部303之间，用以将半导体芯片310电性连接至引线架300；(d)一散热块330，其通过一电绝缘性导热黏胶340而黏贴于引线架300的内导脚部302的正面302a上；以及(e)一封装胶体350，其用以包覆半导体芯片310、引线架300的内引线部302、所有的焊线320、以及散热块330，但曝露出引线架300的外引线部301和散热块330的上表面。
图3所示的实施例三的结构形态大部分与图2所示的实施例二相同；其不同之处仅在于，此处的阶梯状焊指部303的形成方法是将引线架300的内引线部302的端点通过压印工艺(stamping)或半蚀刻工艺(half-etching)制成所需的阶梯状结构。
实施例四：
以下即配合附图4，对本发明的半导体封装件的施例四进行详细说明。
如图4所示，本实施例的半导体封装件包括：(a)一引线架400，其具有一外引线部401、一内引线部402、和一阶梯状的焊指部403；(b)一半导体芯片410，其具有一电路面410a和一非电路面410b，且其电路面410a上形成有多个中央排列的输出/输入焊垫411；(c)一组焊线420，其焊接在半导体芯片410的各个输出/输入焊垫411与引线架400的焊指部403之间，用以将半导体芯片410电性连接至引线架400；(d)一散热块430，其是通过一电绝缘性导热黏胶440而黏贴于引线架400的内导脚部402的正面402a上；以及(e)一封装胶体450，其用以包覆半导体芯片410、引线架400的内引线部402、所有的焊线420、以及散热块430，但曝露出引线架400的外引线部401。
图4所示实施例四的结构形态大部分与图2所示的实施例二相同；其不同之处仅在于，此处所用的散热块430是完全被包覆于封装胶体450之中而未外露于封装胶体450之外部。此设计方式还可使得半导体芯片410所产生的热量依序经由电绝缘性导热黏胶440、散热块430、及封装胶体450散逸至周围环境。
实施例五：
以下即配合附图5，对本发明的半导体封装件的实施例五进行详细说明。
如图5所示，本实施例的半导体封装件包括：(a)一引线架500，其具有一外引线部501、一内引线部502、和一阶梯状的焊指部503；(b)一半导体芯片510，其具有一电路面510a和一非电路面510b，且其电路面510a上形成有多个中央排列的输出/输入焊垫511；(c)一组焊线520，其焊接在半导体芯片510的各个输出/输入焊垫511与引线架500的焊指部503之间，用以将半导体芯片510电性连接至引线架500；(d)一散热块530，其是通过一电绝缘性导热黏胶540而黏贴于引线架500的内导脚部502的正面502a上；以及(e)一封装胶体550，其用以包覆半导体芯片510、引线架500的内引线部502、所有的焊线520、以及散热块530，但曝露出引线架500的外引线部501和散热块530的上表面。
图5所示的实施例五的结构形态大部分与图2所示的实施例二相同；其不同之处仅在于，此处的外引线部501是成反方向弯曲，藉以使散热块530被反置于封装结构体的底部。此设计方式可使得最后完成的封装单元藕接至一外部之印刷电路板560时，可将其外露的散热块530通过焊锡562电性连接至该印刷电路板560的接地面(groundplane)561，藉此而使得本实施例的半导体封装结构可具有更高的散热性能。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的实质技术内容的范围。本发明的保护内容以权利要求书、说明书和附图的内容为准。任何他人所完成的技术产品或方法，若是与权利要求书中的内容完全相同、或是为一种等效变更，均将被视为涵盖在此专利范围之中。

Claims (11)

1、一种具有内嵌式散热块的半导体封装件，其包括：
(a)一引线架，其包括一外引线部、一内引线部、和一阶梯状的焊指部；其中内引线部具有一正面和一背面；
(b)一半导体芯片，其具有一电路面和一非电路面，并形成在其电路面的中央排列的多个输出/输入焊垫；该半导体芯片安装在该引线架的内引线部的背面，且其电路面黏贴至该引线架的焊指部；
(c)一组焊线，其焊接在该半导体芯片的各个输出/输入焊垫和该引线架的焊指部之间，用以将该半导体芯片电性连接至该引线架；
(d)一散热块，其通过一电绝缘性导热黏胶而黏贴至该引线架的内引线部的正面；以及
(e)一封装胶体，其用以包覆该半导体芯片、该导线架的内引线部、该组焊线、和该散热块，但曝露出该导线架的外引线部。
2、根据权利要求1所述的半导体封装件，其特征在于：该引线架的焊指部是由该引线架的内引线部的端点向下弯折至一下方位置而成。
3、根据权利要求1所述的半导体封装件，其特征在于：该引线架的焊指部是通过半蚀刻工艺将该引线架的内引线部的端点蚀刻成所需的阶梯状结构。
4、根据权利要求1所述的半导体封装件，其特征在于：该引线架的焊指部是通过压印工艺将该引线架的内引线部的端点压制成所需的阶梯状结构。
5、根据权利要求1所述的半导体封装件，其特征在于：该半导体芯片是通过聚酰亚氨胶带黏贴至该引线架的焊指部。
6、根据权利要求1所述的半导体封装件，其特征在于：该电绝缘性导热黏胶仅涂布在该引线架的内引线部的正面上。
7、根据权利要求1所述的半导体封装件，其特征在于：该电绝缘性导热黏胶填满该半导体芯片与该散热块二者之间的空间。
8、根据权利要求1所述的半导体封装件，其特征在于：该散热块完全被包覆在该封装胶体中而未外露于该封装胶体的外部。
9、根据权利要求1所述的半导体封装件，其特征在于：该散热块的一表面外露于该封装胶体的外部。
10、根据权利要求9所述的半导体封装件，其特征在于：该引线架的外引线部是朝该散热块的方向弯曲，以使得该散热块被反置于底部；而当该半导体封装件被安置在一具有接地面的印刷电路板时，可让该散热块的外露表面藕接至该印刷电路板的接地面。
11、根据权利要求1所述的半导体封装件，其特征在于：该散热块所用材料为铜或铝。
CNB011112549A 2001-03-09 2001-03-09 具有内嵌式散热块的半导体封装件 Expired - Fee Related CN1153287C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB011112549A CN1153287C (zh) 2001-03-09 2001-03-09 具有内嵌式散热块的半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB011112549A CN1153287C (zh) 2001-03-09 2001-03-09 具有内嵌式散热块的半导体封装件

Publications (2)

Publication Number Publication Date
CN1374695A CN1374695A (zh) 2002-10-16
CN1153287C true CN1153287C (zh) 2004-06-09

Family

ID=4659017

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011112549A Expired - Fee Related CN1153287C (zh) 2001-03-09 2001-03-09 具有内嵌式散热块的半导体封装件

Country Status (1)

Country Link
CN (1) CN1153287C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100511588C (zh) * 2006-04-14 2009-07-08 泰特科技股份有限公司 导线架型芯片级封装方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5038623B2 (ja) * 2005-12-27 2012-10-03 株式会社東芝 光半導体装置およびその製造方法
CN101231989B (zh) * 2007-01-25 2010-06-23 南茂科技股份有限公司 增进散热效益的半导体封装载膜与封装构造
JP5705323B2 (ja) * 2010-09-13 2015-04-22 ビーケー テクノロジー カンパニー リミテッド 放熱特性が向上した高光力ｌｅｄ光源構造体
CN102661496B (zh) * 2012-04-09 2015-06-17 深圳市华星光电技术有限公司 Led光源及相应的背光模块
TWI479615B (zh) * 2012-08-17 2015-04-01 矽品精密工業股份有限公司 半導體封裝結構及其散熱件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100511588C (zh) * 2006-04-14 2009-07-08 泰特科技股份有限公司 导线架型芯片级封装方法

Also Published As

Publication number Publication date
CN1374695A (zh) 2002-10-16

Similar Documents

Publication Publication Date Title
CN1331221C (zh) 芯片球栅阵列封装结构
CN1311548C (zh) 具有改进的散热能力的半导体器件封装
US8828801B2 (en) Leadless array plastic package with various IC packaging configurations
US20010045644A1 (en) Semiconductor package having heat sink at the outer surface
TWI245437B (en) Package structure of a surface mount device light emitting diode
CN1652314A (zh) 引线框架、半导体芯片封装、及该封装的制造方法
CN1685498A (zh) 用于整体成型组件的热增强封装
CN1943004A (zh) 表面贴装多通道光耦合器
CN1202983A (zh) 半导体器件及其制造方法以及装配基板
CN1832154A (zh) 散热器及使用该散热器的封装体
US20190181074A1 (en) Pre-molded leadframe device
CN1157790C (zh) 芯片堆叠封装结构
US6703691B2 (en) Quad flat non-leaded semiconductor package and method of fabricating the same
CN1153287C (zh) 具有内嵌式散热块的半导体封装件
TW571406B (en) High performance thermally enhanced package and method of fabricating the same
CN1372317A (zh) 芯片散热封装结构及其制造方法
CN1303675C (zh) 四方形平面无管脚式半导体封装结构及制造方法
CN1202565C (zh) 半导体装置
CN1941336A (zh) 增进晶背散热的薄型封装构造
CN2572564Y (zh) 晶粒级封装结构
CN1779931A (zh) 散热型封装结构及其制法
JP2002076234A (ja) 樹脂封止型半導体装置
CN2575844Y (zh) 高散热效率的封装结构
CN1917200A (zh) 散热型球格阵列封装结构
CN1126161C (zh) 半导体晶片的封装方法及其成品

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040609