CN2879422Y - 格栅阵列封装体上的导电垫配置 - Google Patents

格栅阵列封装体上的导电垫配置 Download PDF

Info

Publication number
CN2879422Y
CN2879422Y CNU2006200071281U CN200620007128U CN2879422Y CN 2879422 Y CN2879422 Y CN 2879422Y CN U2006200071281 U CNU2006200071281 U CN U2006200071281U CN 200620007128 U CN200620007128 U CN 200620007128U CN 2879422 Y CN2879422 Y CN 2879422Y
Authority
CN
China
Prior art keywords
conductive pad
grid array
conductive
array package
package body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNU2006200071281U
Other languages
English (en)
Inventor
张文远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Application granted granted Critical
Publication of CN2879422Y publication Critical patent/CN2879422Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种格栅阵列封装体与线路板上的导电垫配置，其中封装体与线路板上的导电垫包含至少一第一群组以及一第二群组。第一群组设置于第二群组周边，第一群组的大部分导电垫具有一第一间距，第二群组的大部分导电垫具有一第二间距，且第一间距大于第二间距，据此导线及导电孔即可紧密排列，使得第一间距与第二间距达到最佳化配置，得到最多数量的导体及其对应的导电垫。

Description

格栅阵列封装体上的导电垫配置
技术领域
本实用新型涉及一种封装体与线路板上的导电垫配置，特别是关于一种格栅阵列封装体与线路板上的导电垫配置。
背景技术
半导体芯片通常设置于一封装体再与一线路板电连接，封装体提供良好防护，使芯片不受化学物质、湿气、静电或其它因素造成损坏，以延长芯片的使用寿命，球格栅阵列(ball grid array，BGA)封装体为目前通用的一种封装体结构。一种现有格栅阵列封装体100具有一基板101、一芯片102设置于基板101上、多个导线103以及一封装材料104，如图1a所示，封装体100例如为一导线键合技术(wire-bonding technology)的球格栅阵列封装体，基板101及芯片102藉由导线103电连接，之后以封装材料104将芯片102及导线103封装，以达到良好防护。封装体100更具有多个焊球105设置于基板101的一表面，藉以与一线路板120电连接。
如图1b所示，焊球105为阵列方式配置，列与列间距为S0，行与行间距亦为S0，因此，焊球105即为类似阵列方式配置于封装体100的底面，多个焊球105即设置于行与列的交错处，故焊球105间距同样为S0。
类似于球格栅阵列封装体的其它格栅阵列封装体，尚包括例如针格栅阵列(pin grid array，PGA)封装体及板格栅阵列(land grid array，LGA)封装体，虽然封装体100与线路板120之间的电连接结构并不相同，但均为阵列方式配置，故焊球105于封装体100与线路板120上导电垫125的配置，同样设置于行与列的交错处。然而，球格栅阵列封装体由于例如高可靠度、优异的散热与电性性质、及工艺成熟度高，已广泛应用于半导体芯片封装产业。
球格栅阵列封装体的焊球105作为与线路板120电连接的接点，尤其焊球105与设置于线路板120上的导电垫125接合，换言之，焊球105与导电垫125乃为一对一的配置关系。如图1c所示，现有线路板120上导电垫125的配置，多个导电垫125分别对应封装体100的焊球105而设置于线路板120的一表面，此外，导电垫125与设置于线路板120内部的其它元件(例如电源/接地平面、去耦电容器或其它元件)电连接，位于周边区域的每一导电垫125与设置于线路板120表面的一导线121连接，导线121延伸至封装体100投影之外的线路板120外围区域。由于导电垫125的间距S0限制，设置于中间区域的导电垫125藉由一导线122及一导电孔126与线路板120的内部线路电连接。
相较于其它封装体，格栅阵列封装体(例如四边扁平无接脚(Quad FlatNo-Lead，QFN)封装体)可提供较高数量的接点，在半导体芯片趋于整合更多功能时，则相对需于封装体与线路板之间提供更多接点数。然而，芯片的可利用面积随着微小化趋势而缩减，工艺发展与功能整合使得导电垫与导线布局日益复杂与困难。
爰因于此，本实用新型提供一种格栅阵列封装体与线路板上的导电垫配置，于相同尺寸容纳更多数量的接点。
实用新型内容
有鉴于上述课题，本实用新型的目的为提供一种格栅阵列封装体与线路板上的导电垫配置，依据导线与导电孔尺寸，最佳化配置接点间距，于相同尺寸容纳更多数量的接点。
缘是，为达上述目的，依据本实用新型的一种格栅阵列封装体上的导电垫配置，适用于与一线路板电连接，包含多个第一导电垫以及多个第二导电垫，第一导电垫设置于格栅阵列封装体的一周边区域，第二导电垫设置于格栅阵列封装体的一中间区域。其中，大部分第一导电垫具有一第一间距，大部分第二导电垫具有一第二间距，且第一间距大于第二间距。
为达上述目的，依据本实用新型的一种线路板上的导电垫配置，适用于与一格栅阵列封装体电连接，包含多个第一导电垫以及多个第二导电垫，第一导电垫设置于格栅阵列封装体投影区域的一周边区域，第二导电垫设置于格栅阵列封装体投影区域的一中间区域。其中，大部分第一导电垫具有一第一间距，大部分第二导电垫具有一第二间距，且第一间距大于第二间距。
为达上述目的，依据本实用新型的一种格栅阵列封装体，适用于与一线路板电连接，包含一基板、一芯片以及多个导电垫，基板具有一第一表面及一第二表面，芯片设置于第二表面，导电垫设置于第一表面，包含多个第一导电垫及多个第二导电垫。其中，第一导电垫设置于第一表面的第一区域以一第一间距形成第一格栅阵列的阵列方式配置，第二导电垫设置于第一表面的第二区域以一第二间距形成第二格栅阵列的阵列方式配置，且第一间距大于第二间距。
承上所述，因依据本实用新型的一种格栅阵列封装体与线路板上的导电垫配置，依据导线与导电孔尺寸，最佳化配置接点间距，于相同尺寸容纳更多数量的接点。
附图说明
图1a为一种现有格栅阵列封装体的剖面图；
图1b为一种现有格栅阵列封装体及其导电垫配置的底视图；
图1c为一种现有线路板及其导电垫配置的顶视图；
图2a是依据本实用新型第一实施例的一种格栅阵列封装体上的导电垫配置的底视图；
图2b是依据本实用新型第一实施例的一种线路板上的导电垫配置的顶视图；
图3a是依据本实用新型第二实施例的一种格栅阵列封装体上的导电垫配置的底视图；
图3b是依据本实用新型第二实施例的一种线路板上的导电垫配置的顶视图；
图4a是依据本实用新型第三实施例的一种格栅阵列封装体上的导电垫配置的底视图；
图4b是依据本实用新型第三实施例的一种线路板上的导电垫配置的顶视图；
图5a是依据本实用新型第四实施例的一种格栅阵列封装体上的导电垫配置的底视图；以及
图5b是依据本实用新型第四实施例的一种线路板上的导电垫配置的顶视图。
附图标记说明
100  封装体                    101  基板
102  芯片                      103  导线
104  封装材料                105      焊球
120  线路板                  121、122 导线
125  导电垫                  126      导电孔
200  封装体                  205      导体
220  线路板                  221、222 导线
225  导电垫                  226      导电孔
300  封装体                  305      导体
320  线路板                  321      导线
325  导电垫                  326      导电孔
400  封装体                  405      导体
420  线路板                  421、422 导线
425  导电垫                  426      导电孔
500  封装体                  505      导体
520  线路板                  521、522 导线
525  导电垫                  526      导电孔
S0   间距                    S1       第一间距
S2   第二间距                S3       第三间距
Z1   周边区域                Z2       中间区域
Z3   中央区域
具体实施方式
以下将参照相关附图，说明依据本实用新型优选实施例的一种格栅阵列封装体与线路板上的导电垫配置，其中相同的元件将以相同的参照符号加以说明。
请参阅图2a与图2b，为本实用新型第一实施例的一种格栅阵列封装体与线路板上的导电垫配置，图2a显示一格栅阵列封装体200的底视图，图2b显示适用于与封装体200连接的一线路板220的顶视图。格栅阵列封装体200包含多个导体205设置于封装体200的底面，导体205可为焊球、导电针(pin)或导电垫(land)。
在本实施例中，导体205区分为二个群组，第一群组设置于一周边区域Z1，第二群组设置于一中间区域Z2，第一群组环设于第二群组周边；第一群组形成第一格栅阵列的阵列方式配置，且其具有一第一间距S1，导体205分别设置于行与列的交错处，换言之，第一格栅阵列的导体205以第一间距S1配置。同样地，第二群组形成第二格栅阵列的阵列方式配置，且第二格栅阵列的导体205以第二间距S2配置。
每一封装体200的导体205与线路板220上对应的导电垫225电连接，如图2b所示，线路板220的一表面设置多个导电垫225、多个导线221及多个导电孔226，在线路板220周边区域Z1的导电垫225，分别藉由导线221延伸至封装体200投影区域的线路板220外围区域，以与其它元件连接。在线路板220中间区域Z2的导电垫225分别藉由一导线222、导电孔226及线路板220的内部线路与其它组件连接。
相邻导电垫225的第一间距S1之间允许至少一导线221通过，第一间距S1愈大，则可允许愈多导线221通过。然而，相同面积中设置的接点数则会降低，无法满足高阶产品功能的需求。在本实施例中，周边区域Z1内第一群组的导电垫以第一间距S1配置，以允许一或二导线221通过，中间区域Z2内第二群组的导电垫以第二间距S2配置，导电孔226设置于第二群组相邻的导电垫之间，因此，第二间距S2可缩短以缩小导电孔226的尺寸，第一间距S1大于第二间距S2，可提供更多数量的接点。
请参阅图3a与图3b，为本实用新型第二实施例的一种格栅阵列封装体与线路板上的导电垫配置，图3a显示一格栅阵列封装体300的底视图，图3b显示适用于与封装体300连接的一线路板320的顶视图。设置于格栅阵列封装体300的一表面的导体305区分为二个群组，第一群组设置于一周边区域Z1，第二群组设置于一中间区域Z2，周边区域Z1环设于中间区域Z2周边；第一群组形成第一格栅阵列的阵列方式配置，且其为交错排列，例如第一群组的导体305设有第一行邻近于封装体300的右边缘，第一行的任二导体305具有相同间距S1，第一群组的导体305设有第二行位于第一行的左边，第二行的任二导体305亦具有相同间距S1。然而，第二行的导体设置于第一行相邻导体之间，因此，本实施例的交错排列提供连接于第二行的导体的导线321更为简易的线路布局。除了第一格栅阵列配置为交错排列，线路板320上的其它导体305及封装体300上的其它导电垫325如同第一实施例的配置，即中间区域Z2的导体305及其对应的导电垫325以第二间距S2整齐排列，且一导电孔326设置于相邻导电垫325之间。由于第一间距S1大于第二间距S2，本实施例亦可增加封装体300及线路板320之间的接点数。
请参阅图4a与图4b，为本实用新型第三实施例的一种格栅阵列封装体与线路板上的导电垫配置，图4a显示一格栅阵列封装体400的底视图，图4b显示适用于与封装体400连接的一线路板420的顶视图。设置于格栅阵列封装体400的一表面的导体405区分为三个群组，第一群组设置于一周边区域Z1，第二群组设置于一中间区域Z2，第三群组设置于一中央区域Z3，中间区域Z2环设于中央区域Z3周边，周边区域Z1环设于中间区域Z2周边；第一群组的大部分导体具有一第一间距S1，第二群组的大部分导体具有一第二间距S2，第三群组的大部分导体具有一第三间距S3，由于中间线路布局及线路设计的限制，如图4b所示的中间区域Z2的导体配置，部分行与列的交错处并未设置导体405。然而，仍以相同间距设置至少80％的导体。
封装体400的导体作为信号接点、电源接点或接地接点，电源接点及接地接点通常尽可能设置于接近芯片处，信号接点则可设置于外围区域，以得到优选的电气特性。如图4a与图4b所示，中央区域Z3位于芯片下，第三群组的导体405作为非信号接点。换言之，第三群组的导体405可作为电源接点或接地接点，电源接点数依据芯片的电源消耗而定，接地接点数提供足够的电流回流路径。换言之，若封装体400的非信号接点数足够，第三群组的导体具有的第三间距S3，其大于第二间距S2。
请参阅图5a与图5b，为本实用新型第四实施例的一种格栅阵列封装体与线路板上的导电垫配置，图5a显示一格栅阵列封装体500的底视图，图5b显示适用于与封装体500连接的一线路板520的顶视图。与其它实施例相较，本实施例的格栅阵列封装体500具有较少接点数，周边区域并非所有封装体500的导体505及线路板520的导电垫525需要允许一导线521通过。然而，第一区域Z1内第一群组的导体具有一第一间距S1，第二区域Z2内第二群组的导体具有一第二间距S2，第一间距S1大于第二间距S2，以允许至少一导线521通过。第一区域Z1邻接于封装体500的至少一边缘，因此，本实施例亦可增加封装体500及线路板520之间的接点数。
综上所述，因依据本实用新型的一种格栅阵列封装体与线路板上的导电垫配置，藉由区分封装体上的导体及对应线路板上的导电垫为至少二个群组，第一群组设置于封装体的周边区域，且其大部分导体具有一第一间距，第二群组设置于封装体的另一区域，且其大部分导体具有一第二间距，第一间距允许线路板上的一或二导线通过，第二间距适用于其间设置一导电孔，导电孔为穿过线路板的一垂直连接结构；本实用新型更可包含多个导电孔垫，分别设置于导电孔上作为接点，以与导线连接。本实用新型具有至少下列优点：
1、在相同可利用的面积，藉由中间区域的接点的紧密配置，可增加封装体的接点数；
2、在相同接点数，可缩小封装体的尺寸；以及
3、配合不同技术发展，依据导线与导电孔的缩小、及不同区域选用不同间距，最佳化设计以达到最大接点数。
以上所述仅为举例性，而非为限制性者。任何未脱离本实用新型的精神与范畴，而对其进行的等效修改或变更，均应包含于所附的权利要求中。

Claims (11)

1、一种格栅阵列封装体上的导电垫配置，适用于与一线路板电连接，其特征在于包含：
多个第一导电垫，设置于该格栅阵列封装体的一周边区域；以及
多个第二导电垫，设置于该格栅阵列封装体的一中间区域，其中大部分该等第一导电垫具有一第一间距，大部分该等第二导电垫具有一第二间距，且该第一间距大于该第二间距。
2、如权利要求1所述的格栅阵列封装体上的导电垫配置，其特征在于，该等第一导电垫形成第一格栅阵列的阵列方式配置，该等第二导电垫形成第二格栅阵列的阵列方式配置。
3、如权利要求2所述的格栅阵列封装体上的导电垫配置，其特征在于，该第一格栅阵列的阵列配置为交错排列。
4、如权利要求2所述的格栅阵列封装体上的导电垫配置，其特征在于，该第二格栅阵列的阵列配置为交错排列。
5、如权利要求1所述的格栅阵列封装体上的导电垫配置，其特征在于，更包含多个第三导电垫，该等第二导电垫环设于该等第三导电垫周边，大部分该等第三导电垫具有一第三间距，且该第三间距大于该第二间距。
6、如权利要求1所述的格栅阵列封装体上的导电垫配置，其特征在于，该等第一导电垫环设于该等第二导电垫周边。
7、如权利要求1所述的格栅阵列封装体上的导电垫配置，其特征在于，该等第一导电垫邻接于该格栅阵列封装体的至少一边缘。
8、如权利要求1所述的格栅阵列封装体上的导电垫配置，其特征在于，至少80％的该等第一导电垫具有该第一间距。
9、如权利要求1所述的格栅阵列封装体上的导电垫配置，其特征在于，至少80％的该等第二导电垫具有该第二间距。
10、如权利要求1所述的格栅阵列封装体上的导电垫配置，其特征在于，该第一导电垫分别与该线路板上的一第四导电垫及一导线连接，该导线自该第四导电垫延伸至该格栅阵列封装体的一边缘，且至少一该导线通过相邻该等第一导电垫之间。
11、如权利要求1所述的格栅阵列封装体上的导电垫配置，其特征在于，该第二导电垫分别与该线路板上的一第五导电垫及一导电孔连接，且至少一该导电孔设置于相邻该等第五导电垫之间。
CNU2006200071281U 2005-10-11 2006-04-04 格栅阵列封装体上的导电垫配置 Expired - Lifetime CN2879422Y (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/246,281 2005-10-11
US11/246,281 US7372169B2 (en) 2005-10-11 2005-10-11 Arrangement of conductive pads on grid array package and on circuit board

Publications (1)

Publication Number Publication Date
CN2879422Y true CN2879422Y (zh) 2007-03-14

Family

ID=37861842

Family Applications (1)

Application Number Title Priority Date Filing Date
CNU2006200071281U Expired - Lifetime CN2879422Y (zh) 2005-10-11 2006-04-04 格栅阵列封装体上的导电垫配置

Country Status (3)

Country Link
US (1) US7372169B2 (zh)
CN (1) CN2879422Y (zh)
TW (1) TWI309455B (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515018B (zh) * 2008-02-22 2011-09-21 纬创资通股份有限公司 电路检测回路及制造使用方法
CN103117260A (zh) * 2011-11-16 2013-05-22 复旦大学 一种焊点结构
CN104823277A (zh) * 2012-12-10 2015-08-05 罗伯特·博世有限公司 用于制造开关模块及所属的格栅模块的方法及所属的格栅模块和相应的电子的标准组件
CN109509737A (zh) * 2017-09-15 2019-03-22 瑞昱半导体股份有限公司 电子封装构件以及电路布局结构
CN111213234A (zh) * 2017-10-12 2020-05-29 维特思科科技有限责任公司 半导体组装件
CN112638034A (zh) * 2019-09-24 2021-04-09 启碁科技股份有限公司 电子装置及其主机板以及封装系统模块
TWI736979B (zh) * 2019-09-12 2021-08-21 啓碁科技股份有限公司 電子裝置及其主機板以及封裝系統模組
CN114464585A (zh) * 2022-04-12 2022-05-10 飞腾信息技术有限公司 一种半导体基板、半导体器件、集成电路系统和电子设备
TWI831317B (zh) * 2022-08-03 2024-02-01 瑞昱半導體股份有限公司 球柵陣列及其配置方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098531A (ja) * 2006-10-14 2008-04-24 Funai Electric Co Ltd 半導体集積回路装置
JP4474431B2 (ja) 2007-03-26 2010-06-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体パッケージおよび該製造方法
JP2010123602A (ja) * 2008-11-17 2010-06-03 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
EP2503594A1 (en) * 2011-03-21 2012-09-26 Dialog Semiconductor GmbH Signal routing optimized IC package ball/pad layout
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8436477B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
KR20140069343A (ko) 2011-10-03 2014-06-09 인벤사스 코포레이션 패키지의 중심으로부터 옵셋된 단자 그리드를 구비하는 스터드 최소화
JP5887415B2 (ja) 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
JP5857129B2 (ja) 2011-10-03 2016-02-10 インヴェンサス・コーポレイション 窓なしのワイヤボンドアセンブリのためのスタブ最小化
US8525327B2 (en) 2011-10-03 2013-09-03 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
EP2769409A1 (en) 2011-10-03 2014-08-27 Invensas Corporation Stub minimization for multi-die wirebond assemblies with orthogonal windows
US8674505B2 (en) * 2012-01-05 2014-03-18 Texas Instruments Incorporated Integrated circuit packaging with ball grid array having differential pitch to enhance thermal performance
US9368477B2 (en) 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US9425139B2 (en) 2012-09-12 2016-08-23 Marvell World Trade Ltd. Dual row quad flat no-lead semiconductor package
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9123555B2 (en) 2013-10-25 2015-09-01 Invensas Corporation Co-support for XFD packaging
KR20160000953A (ko) 2014-06-25 2016-01-06 삼성전자주식회사 기판 및 반도체 패키지의 제조방법
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9633965B2 (en) 2014-08-08 2017-04-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method of the same
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US10177107B2 (en) * 2016-08-01 2019-01-08 Xilinx, Inc. Heterogeneous ball pattern package
US20180375239A1 (en) * 2017-06-23 2018-12-27 Microsoft Technology Licensing, Llc Liquid metal circuit element connector
KR102269743B1 (ko) * 2019-03-05 2021-06-25 매그나칩 반도체 유한회사 이너 리드 패턴 그룹을 포함하는 반도체 패키지 및 그 방법
US11508683B2 (en) * 2019-06-17 2022-11-22 Western Digital Technologies, Inc. Semiconductor device with die bumps aligned with substrate balls
KR102704716B1 (ko) 2020-02-26 2024-09-10 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US20230063343A1 (en) * 2021-08-24 2023-03-02 Texas Instruments Incorporated Multilevel package substrate device with bga pin out and coaxial signal connections

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5729894A (en) * 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
US6858941B2 (en) * 2000-12-07 2005-02-22 International Business Machines Corporation Multi-chip stack and method of fabrication utilizing self-aligning electrical contact array

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101515018B (zh) * 2008-02-22 2011-09-21 纬创资通股份有限公司 电路检测回路及制造使用方法
CN103117260A (zh) * 2011-11-16 2013-05-22 复旦大学 一种焊点结构
CN104823277A (zh) * 2012-12-10 2015-08-05 罗伯特·博世有限公司 用于制造开关模块及所属的格栅模块的方法及所属的格栅模块和相应的电子的标准组件
CN109509737A (zh) * 2017-09-15 2019-03-22 瑞昱半导体股份有限公司 电子封装构件以及电路布局结构
CN109509737B (zh) * 2017-09-15 2020-09-08 瑞昱半导体股份有限公司 电子封装构件以及电路布局结构
US11798873B2 (en) 2017-10-12 2023-10-24 Vitesco Technologies GmbH Semiconductor assembly
CN111213234A (zh) * 2017-10-12 2020-05-29 维特思科科技有限责任公司 半导体组装件
CN111213234B (zh) * 2017-10-12 2024-02-13 维特思科科技有限责任公司 半导体组装件
TWI736979B (zh) * 2019-09-12 2021-08-21 啓碁科技股份有限公司 電子裝置及其主機板以及封裝系統模組
US11166371B2 (en) 2019-09-12 2021-11-02 Wistron Neweb Corp. Electronic device and mainboard and system in package module thereof
CN112638034A (zh) * 2019-09-24 2021-04-09 启碁科技股份有限公司 电子装置及其主机板以及封装系统模块
CN112638034B (zh) * 2019-09-24 2022-05-27 启碁科技股份有限公司 电子装置及其主机板以及封装系统模块
CN114464585A (zh) * 2022-04-12 2022-05-10 飞腾信息技术有限公司 一种半导体基板、半导体器件、集成电路系统和电子设备
TWI831317B (zh) * 2022-08-03 2024-02-01 瑞昱半導體股份有限公司 球柵陣列及其配置方法

Also Published As

Publication number Publication date
US20070080456A1 (en) 2007-04-12
TW200715491A (en) 2007-04-16
TWI309455B (en) 2009-05-01
US7372169B2 (en) 2008-05-13

Similar Documents

Publication Publication Date Title
CN2879422Y (zh) 格栅阵列封装体上的导电垫配置
CN1093318C (zh) 半导体装置及其制造方法
US5340771A (en) Techniques for providing high I/O count connections to semiconductor dies
KR101521255B1 (ko) 듀얼 접속부를 구비하는 집적회로 패키지 시스템
US20050023657A1 (en) Stacked chip-packaging structure
CN1685508A (zh) 具有盖板型载体的电子模块
CN1951161A (zh) 区域阵列零件的共用通路退耦
CN1714442A (zh) 半导体器件
CN101540308A (zh) 半导体芯片封装
CN1959425A (zh) 半导体设备测试装置及半导体设备测试方法
CN1225023C (zh) 用于最大化每一布线层的信号线数目的具有可变间距触点阵列的集成电路管芯和/或组件
CN1855475A (zh) 减少集成电路中的同时开关噪声的系统和方法
CN1653871A (zh) 印刷布线板
CN1624912A (zh) 器件封装件和印刷电路板及电子装置
CN1221310A (zh) 载带自动键合膜
CN1809974A (zh) 用于处理封装/母板的谐振的电容器相关的系统
CN1441491A (zh) 半导体装置
CN1238941C (zh) 一种集成电路载体
CN1697178A (zh) 电子组件及其组装设备和方法
CN1521841A (zh) 半导体器件
CN1808711A (zh) 封装体及封装体模块
CN1471803A (zh) 一种多芯片集成电路载体
CN1250057C (zh) 信号传输结构
CN1287382A (zh) 半导体装置及其安装结构
US20090174072A1 (en) Semiconductor system having bga package with radially ball-depopulated substrate zones and board with radial via zones

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20070314

EXPY Termination of patent right or utility model