CN1809974A - 用于处理封装/母板的谐振的电容器相关的系统 - Google Patents

用于处理封装/母板的谐振的电容器相关的系统 Download PDF

Info

Publication number
CN1809974A
CN1809974A CNA2004800175424A CN200480017542A CN1809974A CN 1809974 A CN1809974 A CN 1809974A CN A2004800175424 A CNA2004800175424 A CN A2004800175424A CN 200480017542 A CN200480017542 A CN 200480017542A CN 1809974 A CN1809974 A CN 1809974A
Authority
CN
China
Prior art keywords
terminal
conductive plane
plane
electrically coupled
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800175424A
Other languages
English (en)
Other versions
CN1809974B (zh
Inventor
J·赫斯特
Y·-L·李
M·德史密斯
D·费格罗亚
D·钟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1809974A publication Critical patent/CN1809974A/zh
Application granted granted Critical
Publication of CN1809974B publication Critical patent/CN1809974B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

根据一些实施例，一种器件包括：被电耦合到与第一极性有关的第一端子和与该第一极性有关的第二端子的第一导电平面，被电耦合到与第二极性有关的第三端子的第二导电平面，以及被布置在第一导电平面和第二导电平面之间的电介质。在第一端子和第三端子之间存在第一电容，在第二端子和第三端子之间存在第二电容，以及第一电容与第二电容可以基本上不同。

Description

用于处理封装/母板的谐振的电容器相关的系统
背景
集成电路封装给集成电路提供了物理保护。封装还可以给集成电路提供热和电的管理。更具体而言，集成电路封装可以消散由集成电路产生的热量并且将集成电路电连接到外部电路。关于后者，传统的封装可以提供电源和接地平面以及用于在集成电路与母板之间分配和路由电信号的集成电容器。这些信号的传输通常导致在母板与封装之间不希望有的谐振，这不利地影响了集成电路的性能。
附图简述
图1是根据一些实施例的系统的侧视图。
图2是根据一些实施例的电容器焊盘设计的顶视图。
图3是根据一些实施例的包括电容器焊盘设计的封装的侧面剖视图。
图4是根据一些实施例的电容器焊盘设计的顶视图。
图5A包括根据一些实施例的器件的上表面和从下表面伸出的端子(terminal)的表示。
图5B说明根据一些实施例的图5A器件的端子与导电平面之间的连接。
图5C是根据一些实施例的图5A器件与传统器件的阻抗曲线图(profile)的图形比较。
图6A包括根据一些实施例的从器件上表面伸出的端子和从下表面伸出的端子的表示。
图6B说明根据一些实施例的图6A器件的端子与导电平面之间的连接。
图6C是根据一些实施例的图6A器件与传统器件的阻抗曲线图的图形比较。
图7A包括根据一些实施例的器件的上表面和从下表面伸出的端子的表示。
图7B说明根据一些实施例的图7A器件的端子与导电平面之间的连接。
图7C是根据一些实施例的图7A器件与传统器件的阻抗曲线图的图形比较。
图8A包括根据一些实施例的从器件上表面伸出的端子和从下表面伸出的端子的表示。
图8B说明根据一些实施例的图8A器件的端子与导电平面之间的连接。
图8C是根据一些实施例的图8A器件与传统器件的阻抗曲线图的图形比较。
图9A包括根据一些实施例的从器件表面伸出的端子的表示。
图9B说明根据一些实施例的图9A器件的导电平面。
图9C是根据一些实施例的图9A器件与传统器件的阻抗曲线图的图形比较。
图10A包括根据一些实施例的从器件表面伸出的端子的表示。
图10B说明根据一些实施例的图10A器件的导电平面。
图11A包括根据一些实施例的从器件表面伸出的端子的表示。
图11B说明根据一些实施例的图11A器件的导电平面。
图12A包括根据一些实施例的从器件表面伸出的端子的表示。
图12B说明根据一些实施例的图12A器件的导电平面。
图13包括根据一些实施例的从器件表面伸出的端子的表示。
图14包括根据一些实施例的从器件表面伸出的端子的表示。
图15包括根据一些实施例的从器件表面伸出的端子的表示。详细描述
图1是根据一些实施例的系统100的侧视图。系统100包括集成电路200、封装300、母板400和存储器500。可以使用任何合适的衬底材料和制造技术来制造集成电路200，并且该集成电路200可以给系统100提供任何功能。在一些实施例中，集成电路200是具有硅衬底的微处理器芯片。
封装300可包括任何陶瓷、有机和/或其它合适的材料。通过可控塌陷芯片连接(C4)焊料凸起(solder bump)250将封装300电耦合到电路200。因此封装300包括与C4焊料凸起250兼容的接口。在一些实施例中，通过引线接合将封装300电耦合到电路200。在封装300上安装电容器310到340。可使用表面安装技术在封装300的电源和接地焊盘上安装电容器310到340的端子。下面将详细描述根据一些实施例的电源和接地焊盘。
管脚350将封装300耦合到母板400。在这方面，封装300和管脚350可包括倒装芯片引脚网格阵列以与母板400的插槽(未示出)连接(interface)。根据一些实施例，封装300是可表面安装的衬底，比如基板栅格阵列衬底，其可被直接安装在母板400上或者被安装在与母板400的插槽匹配的管脚内插器(pinned interposer)上。结合一些实施例，可以使用除了上述的那些系统之外的封装系统。
集成电路200可通过封装300和母板400与存储器500通信。存储器500可包括用于存储数据的任何类型的存储器，比如单倍数据速率随机存取存储器、双倍数据速率随机存取存储器或可编程只读存储器。
图2是根据一些实施例的电容器焊盘设计的顶视图。图2示出封装300的电源平面302。电源平面302可被设计成将电源电压传送给电路200。因此，任一个C4球250可连接到电源平面302以接收电源电压。
电源平面302包括电源焊盘304。电源焊盘304可容纳(receive)电路元件比如电容器的端子。电源焊盘304可仅仅包括电源平面302的区域和/或可包括装配在该区域上以便于容纳该端子的材料。
接地焊盘306可容纳该电路元件的第二端子。正如将在下面描述的，将接地焊盘306电耦合到封装300的接地平面。因此，可以通过不导电区域307包围接地焊盘306以避免该接地平面与电源平面302短路。通过过孔区域308将接地焊盘306电耦合到封装300的接地平面。过孔区域308基本上与接地焊盘306共面，并通过走线(trace)309被电耦合到接地焊盘306。为了过孔区域不容纳该电路元件的端子，过孔区域308与接地焊盘306分离。
图3示出根据一些实施例的封装300和电容器310的侧面剖视图。图3示出电源平面302、电源焊盘304、接地焊盘306和图2的不导电区域307。还示出分别耦合到接地焊盘306和电源焊盘304的电容器310的端子312和314。接地平面316可向电路200提供接地通路，并且通过过孔318耦合到过孔区域308。
在操作中，电流连续地流经电源平面302、电源焊盘306、端子314、端子312、接地焊盘306、走线309、过孔区域308、过孔318和接地平面316。传统的系统不包括走线309或过孔区域308。相反，过孔318可以位于图3中由虚线示出的位置。较长的电流通路可引起电容器310的等效串联电阻比传统系统的大。因此，一些实施例可提供一种有效的系统，以通过增加封装电容器的等效串联电阻来减少在封装300和母板400之间的谐振。
图4说明根据一些实施例的第二电容器焊盘设计。该设计包括电源平面302，其包括电源焊盘304以容纳电路元件的端子。还包括容纳电路元件的第二端子的接地焊盘306和过孔区域308。图4的过孔区域308基本上与接地焊盘306共面，其与接地焊盘306分离，并通过走线309电耦合到接地焊盘306。图4的设计还包括过孔(未示出)以将过孔区域308电耦合到接地平面(未示出)。
图5A包括根据一些实施例的器件的表示。图5中示出器件600的两个表示。根据一些实施例的器件600可包括一个或多个单独的电容器。根据一些实施例，电容器310到340的任何一个可包括器件600。在这点上，类似于电容器310到340，可以将下述的任何一个器件布置在封装300上。
如所示的，器件600的上表面605由构成器件600的材料组成。该材料可以是陶瓷的、有机的、塑料的和/或任何其它合适的材料。器件600的下表面610包括前述的材料以及端子611到618。端子611到618可包括管脚、表面安装端子或任何其它类型的器件端子。端子611到614与第一极性(正的)有关(associate)，而端子615到618与第二极性(负的)有关。
图5B是根据一些实施例的器件600的侧剖面表示。该表示示出端子617、613、618和614，其中的每一个被耦合到几个导电平面。具体而言，端子617被耦合到导电平面620到627中的每一个，以及端子618被耦合到导电平面620到622。因此，导电平面620到627跟端子617和618一样与相同极性(负的)有关。端子614被耦合到导电平面630到637中的每一个，以及端子613被耦合到导电平面630到632。如上所述，导电平面630到637跟端子613和614一样与相同极性(正的)有关。
导电平面630到637中的每一个通过介电材料与导电平面620到627中的至少一个分离开。因此，在器件600的与不同极性有关的两个端子之间存在电容。例如，在端子617和613之间存在第一电容。在端子618和614之间还存在第二电容。根据一些实施例，第一电容和第二电容之和基本上等于端子617和614之间的电容。
图5C是根据一些实施例的器件600与传统器件的阻抗曲线图的图形比较。在传统器件中，与给定极性有关的每一个端子与还跟该给定极性有关的该器件的所有平面连接。因此，在相反极性的任何两个端子之间存在相同的电容。
图5C说明实施例可通过并联连接器件600的第一和第二电容来提供比传统器件更均匀(uniform)的阻抗曲线图。对于每一个电容来说，存在更少的端子还可增加总电容的等效串联电阻。这些因素的每一个都可减少母板与在其上安装器件600的封装之间的谐振。
图6A包括根据一些实施例的器件的表示。根据一些实施例，器件700可包括一个或多个单独的电容器。与器件600相反，器件700的上表面705由封装材料和端子710到717组成。
端子710到713与第一极性(正的)有关，并且端子714到717与第二极性(负的)有关。下表面720包括封装材料以及端子721到728。端子721到724与第一极性有关，而端子725到728与第二极性有关。在表面705和表面720上存在的端子可便于器件700的制造和/或使用。
图6B是根据一些实施例的器件700的侧剖面表示。以类似于图5B的端子617、613、618和614的布置将端子727、723、728和724耦合到导电平面。此外，将端子716耦合到导电平面720到727中的每一个，并将端子717耦合到导电平面725到727。将端子713耦合到导电平面730到737中的每一个，并将端子712耦合到导电平面735到737。
类似于器件600的端子617、613、618和614来配置端子727、723、728和724，并且因此如上所述地操作。同样类似于器件600的端子617、613、618和614地操作端子716、712、717和713。更具体而言，在端子716和712之间存在第一电容，在端子717和713之间存在第二电容，并且第一电容和第二电容之和基本上等于在端子713和716之间的电容。
图6C是根据一些实施例的器件700与传统器件的阻抗曲线图的图形比较。因为类似于器件600的那些端子来配置器件700的每一表面的端子，所以器件700的阻抗曲线图类似于图5C中说明的器件600的阻抗曲线图。
图7A包括根据一些实施例的器件的表示。器件800与器件600的相似之处在于，在上表面805上不存在端子。而且，下表面810包括与第一极性(正的)有关的端子811到814以及与第二极性(负的)有关的端子815到818。
图7B中示出的器件800的侧剖面表示同样类似于器件600。而且，端子818被耦合到比端子813更多的导电平面上。因此，在端子817和813之间存在第一电容，在端子813和818之间存在第二电容，以及在端子817和814之间存在第三电容。这三个不同电容可产生诸如图7C中说明的阻抗曲线图之类的阻抗曲线图。因为由第三电容引起的附加的阻抗电源下降，所以该阻抗曲线图可比由诸如器件600和700之类的实施例提供的阻抗曲线图更平坦。
图8A包括根据一些实施例的器件的表示。器件900与器件700的相似之处在于，在上表面905上和在下表面910上都设置端子。如图8B中所示，器件900与器件700的不同之处在于，端子913和922被连接到不同数量的导电平面。然而，端子913和927被连接到相等数量的导电平面。
由于前面的布置，所以在器件900的每一个表面上的端子提供三个不同的电容。这些电容可以类似于在器件800的那些端子处存在的三个电容。因此，图8C中示出的器件900的阻抗曲线图类似于图7C的阻抗曲线图。
图9A是根据一些实施例从器件1000的表面伸出的端子的表示。器件1000可提供多个电容。具体而言，第一电容可出现在端子1001和1002之间，而第二电容可出现在端子1004、1006和1007的任何一个与端子1003、1005和1008的任何一个之间。
图9B说明根据一些实施例的器件1000的导电平面。导电平面1010包括部分1011和部分1013，它们是彼此不连续的。导电平面1010可与第一极性有关。在这点上，导电平面1010定义了接口1012、1014、1016和1018以用于将导电平面1010耦合到端子1001、1003、1005和1008，其同样与第一极性有关。
导电平面1020包括不连续的部分1021和1023。导电平面1020可与第二极性有关，并可包括接口1022、1024、1026和1028以用于将导电平面1020耦合到同样与第二极性有关的端子。依据所说明的实施例的这种端子是端子1002、1004、1006和1007。
可通过将导电平面1010和导电平面1020的交替层放置在彼此之上来构建器件1000。可通过电介质将这些层分离开。在一些实施例中，将电介质布置在部分1011和部分1021之间，并将相同的或单独的电介质布置在部分1013和部分1023之间。
图9C示出根据一些实施例的器件1000的阻抗曲线图。因为由器件1000的附加电容器提供的附加阻抗下降，所以该阻抗曲线图比现有系统的阻抗曲线图更平坦。
图10A说明根据一些实施例的器件1100。器件1100提供三个电容。如图10B中所示，器件1100的导电平面1110和1120与器件1000的导电平面1010和1020类似，但是导电平面1110和1120被分成三个不连续部分。平面1110和1120的每一个与不同极性有关，以及平面的每一部分包括接口以用于耦合与该平面的极性有关的端子。可类似于器件1000来构建器件1100。由于器件1100的附加电容器提供的附加阻抗下降，所以器件1100可提供比器件1000的阻抗曲线图更平坦的阻抗曲线图。
图11A到12B的每一个说明提供多个电容的不同器件。每一个器件包括包含三个不连续部分的第一导电平面、包含三个不连续部分的第二导电平面以及在第一导电平面的至少一部分与第二导电平面的至少一部分之间布置的电介质。每一个导电平面还定义了接口以用于耦合与该导电平面的极性有关的端子。
图13到15同样说明提供多个电容的器件。这些器件包括多于八个的端子。然而，每一个器件包括包含至少两个不连续部分的至少第一导电平面、包含至少两个不连续部分的第二导电平面以及在第一导电平面的至少一部分与第二导电平面的至少一部分之间布置的电介质。而且，每一个导电平面定义了接口，与该导电平面的极性有关的端子可被耦合到该接口。
上述以及在此说明的每一个实施例可提供比传统器件更均匀的阻抗曲线图。每个单独的电容存在更少的端子还可增加总电容的等效串联电阻。这些因素可减少母板与在其上安装根据一些实施例的器件的封装之间的谐振。
在此描述的这几个实施例仅仅是为了说明的目的。实施例可包括在此描述的这些元件的任何当前或此后公知的形式。因此，本领域普通技术人员将从该描述中认识到，可以用各种修改和变化来实施其它实施例。

Claims (27)

1、一种器件，包括：
电源平面，该电源平面包括电源焊盘以容纳电路元件的第一端子；
接地焊盘，用于容纳电路元件的第二端子；
过孔区域，其基本上与该接地焊盘共面，与该接地焊盘分离开，并与该接地焊盘电耦合；
接地平面；以及
过孔，用于将该过孔区域电耦合到该接地平面。
2、根据权利要求1的器件，其中该电路元件是电容器。
3、根据权利要求1的器件，还包括容纳集成电路的接口。
4、根据权利要求1的器件，还包括与插槽连接的接口。
5、根据权利要求1的器件，还包括与电路板连接的接口。
6、根据权利要求1的器件，其中该接地焊盘和该电源平面基本上其面。
7、一种方法，包括：
制造接地平面；
制造与该接地平面电耦合的过孔；
制造容纳电路元件第一端子的接地焊盘以及与该接地焊盘基本上共面的过孔区域，该过孔区域被电耦合到该过孔、与该接地焊盘分离开并被电耦合到该接地焊盘；以及
制造电源平面，该电源平面包括容纳该电路元件的第一端子的电源焊盘。
8、根据权利要求7的方法，还包括制造容纳集成电路的接口。
9、根据权利要求7的方法，还包括制造与插槽连接的接口。
10、根据权利要求7的方法，其中该接地焊盘与该电源平面基本上共面。
11、一种器件，包括：
第一导电平面，其被电耦合到与第一极性有关的第一端子和与第一极性有关的第二端子；
第二导电平面，其被电耦合到与第二极性有关的第三端子；以及
电介质，其被布置在第一导电平面和第二导电平面之间，
其中在第一端子和第三端子之间存在第一电容，
其中在第二端子和第三端子之间存在第二电容，以及
其中第一电容和第二电容基本上不同。
12、根据权利要求11的器件，其中第二导电平面被电耦合到与第二极性有关的第四端子，
其中在第一端子和第四端子之间存在第三电容，
其中在第二端子和第四端子之间存在第四电容，以及
其中第三电容和第四电容基本上不同。
13、一种器件，包括：
n个第一导电平面，其中n＞1；
n个第二导电平面，该n个第二导电平面的每一个通过介电材料与n个第一导电平面的至少一个进行分离；
第一端子，其被电耦合到n个第一导电平面的w个导电平面，其中1＜w＜n+1；以及
第二端子，其被电耦合到n个第二导电平面的x个导电平面，其中0＜x＜w。
14、根据权利要求13的器件，还包括：
第三端子，其被电耦合到n个第一导电平面的y个导电平面，其中0＜y＜w；以及
第四端子，其被电耦合到n个第二导电平面的z个导电平面，其中x＜z＜n+1。
15、根据权利要求14的器件，其中w＝z并且x＝y。
16、根据权利要求14的器件，其中w＝z并且x＜y。
17、根据权利要求14的器件，还包括：
封装，从该封装的下表面伸出的第一端子、第二端子、第三端子和第四端子；
第五端子，其被电耦合到该w个第一导电平面；
第六端子，其被电耦合到该z个第二导电平面；
第七端子，其被电耦合到第一导电平面的y个导电平面，被电耦合到第七端子的平面不同于被电耦合到第三端子的平面；以及
第八端子，其被电耦合到第二导电平面的x个导电平面，被电耦合到第八端子的平面不同于被电耦合到第二端子的平面，
其中第五端子、第六端子、第七端子和第八端子从该封装的上表面伸出。
18、根据权利要求14的器件，还包括：
封装，从该封装的下表面伸出的第一端子、第二端子、第三端子和第四端子；
第五端子，其被电耦合到该w个第一导电平面；
第六端子，其被电耦合到该z个第二导电平面；
第七端子，其被电耦合到第一导电平面的x个导电平面，被电耦合到第七端子的平面不同于被电耦合到第三端子的平面；以及
第八端子，其被电耦合到第二导电平面的y个导电平面，被电耦合到第八端子的平面不同于被电耦合到第二端子的平面，
其中第五端子、第六端子、第七端子和第八端子从该封装的上表面伸出。
19、根据权利要求14的器件，还包括：
封装，从该封装的下表面伸出的第一端子、第二端子、第三端子和第四端子；
第五端子，其被电耦合到该w个第一导电平面；
第六端子，其被电耦合到该z个第二导电平面；
第七端子，其被电耦合到该y个第一导电平面；以及
第八端子，其被电耦合到该x个第二导电平面，
其中第五端子、第六端子、第七端子和第八端子从该封装的上表面伸出。
20、一种器件，包括：
第一导电平面，该第一导电平面包括第一部分和第二部分，该第一部分与该第二部分不连续；
第二导电平面，该第二导电平面包括第三部分和第四部分，该第三部分与该第四部分不连续；以及
电介质，其被布置在第一导电平面的第一部分与第二导电平面的第三部分之间。
21、根据权利要求20的器件，该电介质被布置在第一导电平面的第二部分与第二导电平面的第四部分之间。
22、根据权利要求20的器件，还包括：
第二电介质，其被布置在第一导电平面的第二部分与第二导电平面的第四部分之间。
23、根据权利要求20的器件，其中第一导电平面的第一部分定义了第一接口，用于将该第一部分耦合到与第一极性有关的第一端子，以及
其中第二导电平面的第三部分定义了第二接口，用于将该第三部分耦合到与第二极性有关的第二端子。
24、根据权利要求23的器件，其中第一导电平面的第二部分定义了第三接口，用于将该第二部分耦合到与第一极性有关的第三端子，以及
其中第二导电平面的第四部分定义了第四接口，用于将该第四部分耦合到与第二极性有关的第四端子。
25、根据权利要求23的器件，其中第一导电平面的第一部分定义了第三接口，用于将该第一部分耦合到与第一极性有关的第三端子，以及
其中第二导电平面的第三部分定义了第四接口，用于将该第三部分耦合到与第二极性有关的第四端子。
26、一种系统，包括：
微处理器；
封装，其被耦合到该微处理器，该封装包括：
电路元件，其包括：被电耦合到与第一极性有关的第一端子和与该第一极性有关的第二端子的第一导电平面，被电耦合到与第二极性有关的第三端子的第二导电平面，以及被布置在第一导电平面和第二导电平面之间的电介质；以及
双倍数据速率存储器，其被耦合到该封装，
其中在第一端子和第三端子之间存在第一电容，
其中在第二端子和第三端子之间存在第二电容，以及
其中第一电容与第二电容基本上不同。
27、根据权利要求26的系统，还包括：
母板，其被耦合到该封装和该双倍数据速率存储器，
其中该电路元件将减少在该封装与该母板之间的谐振。
CN2004800175424A 2003-06-23 2004-06-03 用于处理封装/母板的谐振的电容器相关的系统 Expired - Fee Related CN1809974B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/602,096 US6992387B2 (en) 2003-06-23 2003-06-23 Capacitor-related systems for addressing package/motherboard resonance
US10/602,096 2003-06-23
PCT/US2004/018091 WO2005001928A2 (en) 2003-06-23 2004-06-03 Capacitor-related systems for addressing package/motherboard resonance

Publications (2)

Publication Number Publication Date
CN1809974A true CN1809974A (zh) 2006-07-26
CN1809974B CN1809974B (zh) 2010-11-03

Family

ID=33518048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800175424A Expired - Fee Related CN1809974B (zh) 2003-06-23 2004-06-03 用于处理封装/母板的谐振的电容器相关的系统

Country Status (5)

Country Link
US (2) US6992387B2 (zh)
EP (1) EP1636838A2 (zh)
CN (1) CN1809974B (zh)
TW (1) TWI284393B (zh)
WO (1) WO2005001928A2 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US7791900B2 (en) 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US7852186B2 (en) 2006-08-28 2010-12-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics
US9105391B2 (en) 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US9019057B2 (en) 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
US20080278275A1 (en) 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
US7867806B2 (en) * 2007-02-26 2011-01-11 Flextronics Ap, Llc Electronic component structure and method of making
US20080280463A1 (en) * 2007-05-09 2008-11-13 Mercury Computer Systems, Inc. Rugged Chip Packaging
US7741935B2 (en) 2008-02-15 2010-06-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage isolation semiconductor capacitor digital communication device and corresponding package
US8188814B2 (en) 2008-02-15 2012-05-29 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage isolation dual capacitor communication system
US7741896B2 (en) 2008-02-15 2010-06-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. High voltage drive circuit employing capacitive signal coupling and associated devices and methods
US10912199B1 (en) * 2019-10-03 2021-02-02 Kioxia Corporation Resistive PCB traces for improved stability

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0635462Y2 (ja) * 1988-08-11 1994-09-14 株式会社村田製作所 積層型コンデンサ
DE3942509A1 (de) * 1989-12-22 1991-06-27 Hirschmann Richard Gmbh Co Hochfrequenzschaltung
EP0506122A3 (en) 1991-03-29 1994-09-14 Matsushita Electric Ind Co Ltd Power module
US5583738A (en) * 1993-03-29 1996-12-10 Murata Manufacturing Co., Ltd. Capacitor array
GB2306678B (en) * 1995-11-02 1999-11-03 Ibm Surface mounting polarised electrical components on a printed circuit board
US5880925A (en) * 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
JP2991175B2 (ja) * 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
JP2000021676A (ja) 1998-07-02 2000-01-21 Murata Mfg Co Ltd ブリッジ回路用積層電子部品
US6037621A (en) * 1998-07-29 2000-03-14 Lucent Technologies Inc. On-chip capacitor structure
JP2001035960A (ja) * 1999-07-21 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
JP3489729B2 (ja) * 1999-11-19 2004-01-26 株式会社村田製作所 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6441459B1 (en) * 2000-01-28 2002-08-27 Tdk Corporation Multilayer electronic device and method for producing same
JP4332634B2 (ja) * 2000-10-06 2009-09-16 Ｔｄｋ株式会社 積層型電子部品
JP3930245B2 (ja) 2000-11-14 2007-06-13 Ｔｄｋ株式会社 積層型電子部品
DE10064447C2 (de) * 2000-12-22 2003-01-02 Epcos Ag Elektrisches Vielschichtbauelement und Entstörschaltung mit dem Bauelement
US6933800B2 (en) 2001-08-16 2005-08-23 Dell Products L.P. Printed circuit suppression of high-frequency spurious signals
JP4387076B2 (ja) * 2001-10-18 2009-12-16 株式会社ルネサステクノロジ 半導体装置
TW523661B (en) * 2001-11-16 2003-03-11 Via Tech Inc Control circuit of suspend to random access memory mode
TWI266342B (en) * 2001-12-03 2006-11-11 Tdk Corp Multilayer capacitor
US6762498B1 (en) * 2003-06-13 2004-07-13 Texas Instruments Incorporated Ball grid array package for high speed devices

Also Published As

Publication number Publication date
US20050194675A1 (en) 2005-09-08
US7211894B2 (en) 2007-05-01
TW200516728A (en) 2005-05-16
WO2005001928A2 (en) 2005-01-06
US6992387B2 (en) 2006-01-31
TWI284393B (en) 2007-07-21
US20040257780A1 (en) 2004-12-23
CN1809974B (zh) 2010-11-03
WO2005001928A3 (en) 2005-06-09
EP1636838A2 (en) 2006-03-22

Similar Documents

Publication Publication Date Title
CN108039402B (zh) Led灯丝基板、led封装结构及led灯具
CN2879422Y (zh) 格栅阵列封装体上的导电垫配置
US6507115B2 (en) Multi-chip integrated circuit module
US7977579B2 (en) Multiple flip-chip integrated circuit package system
CN1250055C (zh) 印刷电路板以及使用该电路板的电子设备
US7463492B2 (en) Array capacitors with voids to enable a full-grid socket
US7211894B2 (en) Capacitor-related systems for addressing package/motherboard resonance
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
CN1934704A (zh) 芯片层叠型半导体装置
CN101527199A (zh) 电容器装置和电路
CN1169220C (zh) 具有叠放组件的电子部件及其制造方法
CN1541414A (zh) 具有侧向连接的电容器的电子组件及其制造方法
CN1521841A (zh) 半导体器件
CN1808711A (zh) 封装体及封装体模块
CN1250057C (zh) 信号传输结构
US7235875B2 (en) Modular heat sink decoupling capacitor array forming heat sink fins and power distribution interposer module
CN2826691Y (zh) 无凸块式芯片封装体
CN2896524Y (zh) 封装体
US11967559B2 (en) Electronic package
CN1297005C (zh) 半导体器件及分压电路
CN1711009A (zh) 球栅阵列封装体及其承载器
US8624365B1 (en) Interposer based capacitors for semiconductor packaging
CN1499613A (zh) 半导体封装用基板及半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101103

Termination date: 20180603

CF01 Termination of patent right due to non-payment of annual fee