CN1711009A - 球栅阵列封装体及其承载器 - Google Patents

球栅阵列封装体及其承载器 Download PDF

Info

Publication number
CN1711009A
CN1711009A CN 200510087182 CN200510087182A CN1711009A CN 1711009 A CN1711009 A CN 1711009A CN 200510087182 CN200510087182 CN 200510087182 CN 200510087182 A CN200510087182 A CN 200510087182A CN 1711009 A CN1711009 A CN 1711009A
Authority
CN
China
Prior art keywords
joint sheet
main body
grid array
spherical grid
array package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN 200510087182
Other languages
English (en)
Inventor
陈詠涵
张乃舜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CN 200510087182 priority Critical patent/CN1711009A/zh
Publication of CN1711009A publication Critical patent/CN1711009A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种球栅阵列封装承载器,包含一主体与多个接合垫;主体具有一表面;接合垫被设置于主体的表面,且接合垫的间距介于0.90mm至0.95mm之间。本发明还公开一种球栅阵列封装体。

Description

球栅阵列封装体及其承载器
技术领域
本发明涉及一种集成电路的封装结构,特别是涉及一种球栅阵列封装体及其承载器。
背景技术
请参阅图1所示,公知的球栅阵列封装体1包含一承载器11、一晶片12以及一封装层14。图中所示的承载器11为一线路基板,具有一主体111与多个接合垫112,主体111具有一第一表面111a与一第二表面111b,多个接合垫112呈阵列设置于主体111的第二表面111b上。晶片12被设置于主体111的第一表面111a,且晶片12通过多个导线13与承载器11电连接。封装层14包覆及保护晶片12与导线13,并且避免导线13间产生短路的情况。另外,各接合垫112分别与一焊球113连接,使得晶片12经由承载器11的内部线路与外部电路作电连接。
请参阅图2所示,主体111的长宽尺寸约为37.5mm×37.5mm,而各接合垫112的间距约为1.00mm,由此推知,接合垫112总数约为1296个。
然而,随着科技的进步,电子产品有着趋向速度快、功能多以及轻薄短小的需求,因此,电子产品的元件密度不断地增加,相对地接合垫112数量便有不敷使用的疑虑。
目前解决接合垫112数量不足的方法之一,是增加主体111的长宽尺寸,使得其可容纳的接合垫112数量增加,但是主体111的长宽尺寸加大,制造成本也相对提高,且违背电子产品朝向微小化的设计。
再者,若将部分原本用以接地(ground)或电源(power)的接点转为信号接点,则必须重新配置晶片12、承载器11以及接合垫112间的导线13电连接结构,而且重行布线通常会伴随产生线路长度(circuitlength)的增加或是寄生电感较高等问题,更增添制作与可靠度的问题。
由此可见,若能在不改变现有工艺的方式,找出一种可增加接合垫数量的球栅阵列封装体及其承载器,以符合现今电子产品的需要,实乃当务之急。
发明内容
鉴于上述课题,本发明的目的是提供一种球栅阵列封装体及其承载器,在现有工艺涵盖范围,使其具有较多接合垫数量。
因此,为达上述目的,依据本发明的一种球栅阵列承载器,包含一主体与多个接合垫;主体具有一表面;接合垫被设置于主体的表面,且接合垫的间距介于0.90mm至0.95mm之间。较佳间距约为0.92mm。
主体具有一核心区与一外环区,核心区位于主体的中央,外环区邻接并环设于核心区的外围;接合垫具有多个核心接合垫与多个外环接合垫,核心接合垫设置于核心区,外环接合垫设置于外环区,外环接合垫的间距介于0.90mm至0.95mm之间。
为达上述目的,依据本发明的一种球栅阵列封装体,包含一承载器与一晶片;承载器包含一主体与多个接合垫,主体具有一第一表面与一相对于第一表面的第二表面,接合垫被设置于主体的第二表面,且接合垫的间距介于0.90mm至0.95mm之间;晶片被设置于主体的第一表面。
承上所述,依据本发明的球栅阵列封装体及其承载器,由于接合垫的间距缩小,在不增加长宽尺寸的前提下,便能具有更多数量的接合垫,以符合电子产品的要求。与现有结构相比较而言,本发明的球栅阵列封装体及其承载器,由于接合垫数量增加,便不需要牺牲用以接地或是电源的接合垫,确实省去重新配置的麻烦,此外,本发明虽然改变接合垫的间距,但是依然沿用现有封装工艺,适合于产业上的利用。
附图说明
图1显示一公知球栅阵列封装体的侧视图;
图2显示一公知球栅阵列封装体的底视图;
图3显示一依据本发明球栅阵列封装体的侧视图;
图4显示一依据本发明球栅阵列封装体的底视图;以及
图5显示另一依据本发明球栅阵列封装体的底视图。
元件符号说明:
1球栅阵列封装体
11承载器
111主体
111a 第一表面
111b 第二表面
112接合垫
113焊球
12晶片
13导线
14封装层
2球栅阵列封装体
21承载器
211主体
211a 第一表面
211b 第二表面
212接合垫
22晶片
23导线
24焊球
25封装层
3球栅阵列封装体
30承载器
31主体
311表面
312核心区
313外环区
32接合垫
32a  核心接合垫
32b  外环接合垫
具体实施方式
以下将参照相关附图,说明依本发明较佳实施例的球栅阵列封装体及其承载器,其中相同的元件将以相同的参照符号加以说明。
请参阅图3及图4所示,本发明的一种球栅阵列封装体2包含一承载器21与一晶片22。
本实施例中,承载器21可以是增层结构(Build-up Structure)基板、压合结构(Laminated Structure)基板或是其他具有内部线路的基板,承载器21具有一主体211与多个接合垫212。主体211具有一第一表面211a与一相对于第一表面211a的第二表面211b,且主体211的长宽尺寸为37.5mm×37.5mm。
多个接合垫212设置于主体211的第二表面211b,各接合垫212的间距介于0.90mm至0.95mm,而最佳距离例如约为0.92mm。
晶片22被设于主体211的第一表面211a,例如晶片22可粘设或覆晶接合于主体21的第一表面211a,晶片22与主体211之间设有多个导线23,各导线23使晶片22与主体211电连接,另外,各接合垫212分别设有一焊球24,藉此,晶片22可与外部电路电连接。
本发明球栅阵列封装体2更包含有一封装层25,其包覆与保护晶片22与导线23而设置于主体211的第一表面211a,避免导线23间产生短路或电磁干扰的功效。
当然,承载器21与晶片22尚有许多不同结构与连接关系的设计变化,而且,封装层25封装晶片的结构技术尚有许多不同态样的变化,此并非本发明的技术重点,在此不加以赘述。
经由上述结构,本发明将现有结构中的接合垫212间距约为0.92mm,使得承载器21具有大约1521个接合垫212,与现有结构相比较而言,在相同尺寸限制的主体211下,确实增加了接合垫212的数量,足以因应电子产品的需求,本发明将接合垫212间距由原先1.0mm微调为0.92mm左右,依然可沿用现有的封装工艺,而无需重新配置承载器21与晶片22间的电连接结构,确实可节省重新配置的成本。
除了上述结构之外,接合垫也可采取其他排列方式设置。
请参阅图5所示,本发明的另一种球栅阵列封装体3,具有一承载器30与一晶片(图中未显示),其结构与前述实施例大致相同,主要不同之处在于:
承载器30的一主体31具有一表面311,而表面311可分为一核心区312与一外环区313,核心区312位于主体31中央,而外环区313邻接且环设核心区312外围。
多个接合垫32可分为核心接合垫32a与外环接合垫32b,核心接合垫32a以阵列设置于主体31的核心区312,而外环接合垫32b以阵列设置于主体31的外环区313,且各核心接合垫32a的间距为1.00mm,各外环接合垫32b的间距介于0.90mm至0.95mm之间,而各外环接合垫32b的最佳距离约为0.92mm。
若主体31长宽尺寸为37.5mm×37.5mm,而其外环区313设计为可设置8排至10排的外环接合垫32b,如此一来,主体31可容纳的接合垫32数介于1296个至1521个之间,由此可见,与现有结构仅能容纳1296个接合垫相比较而言,本发明的结构设计,确实能相同长宽尺寸的主体31下,容纳更多数量的接合垫32。
本发明还提供一种球栅阵列封装承载器21,其包含一主体211与多个接合垫212,由于其结构与前述实施例相同,在此给予相同标号,且容不赘述。
综上所述,因依据本发明的球栅阵列封装体及其承载器,由于各接合垫的间距缩小,在不增加长宽尺寸的前提下,便能具有更多数量的接合垫,以符合电子产品的要求。与现有结构相比较而言,本发明的球栅阵列封装体及其承载器,由于接合垫数量增加,便不需要牺牲用以接地或是电源的接合垫,确实省去重新配置的麻烦,此外,本发明虽然改变接合垫的间距,但是依然沿用现有封装工艺,适合于产业上的利用。
以上所述仅为举例性的,而非限制性的。任何未脱离本发明的精神与范畴,而对其进行的等效修改或变更,均应包含于所附的权利要求中。

Claims (11)

1.一种球栅阵列封装承载器,包含:
一主体,其具有一表面;以及
多个接合垫,其被设置于该基板的该表面,且该接合垫的间距介于0.90mm至0.95mm之间。
2.根据权利要求1所述的球栅阵列封装承载器,其中该接合垫的间距约为0.92mm。
3.根据权利要求1所述的球栅阵列封装承载器,其为一增层结构基板或压合结构基板。
4.根据权利要求1所述的球栅阵列封装承载器,其中该接合垫具有多个核心接合垫与多个外环接合垫,该外环接合垫设置于该核心接合垫的外环。
5.根据权利要求4所述的球栅阵列封装承载器,其中该外环接合垫的间距介于0.90mm至0.95mm之间。
6.根据权利要求4所述的球栅阵列封装承载器,其中该主体具有一核心区与一外环区,该核心区位于该主体的中央,该外环区邻接并环设于该核心区的外围。
7.根据权利要求6所述的球栅阵列封装承载器,其中该核心接合垫设置于该核心区,该外环接合垫设置于该外环区。
8、一种球栅阵列封装体,包含:
一承载器具有一主体与多个接合垫;该主体具有一第一表面与一相对于该第一表面的第二表面;该接合垫被设置于该主体的该第二表面,且该接合垫的间距介于0.90mm至0.95mm之间;以及
至少一晶片,其被设置于该主体的该第一表面。
9.根据权利要求8所述的球栅阵列封装体,其中该接合垫的间距约为0.92mm。
10.根据权利要求8所述的球栅阵列封装体,更包含一封装层,其封装该晶片与该基板的该第一表面。
11.根据权利要求8所述的球栅阵列封装体,其中该承载器为一增层结构基板或压合结构基板。
CN 200510087182 2005-07-27 2005-07-27 球栅阵列封装体及其承载器 Pending CN1711009A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200510087182 CN1711009A (zh) 2005-07-27 2005-07-27 球栅阵列封装体及其承载器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200510087182 CN1711009A (zh) 2005-07-27 2005-07-27 球栅阵列封装体及其承载器

Publications (1)

Publication Number Publication Date
CN1711009A true CN1711009A (zh) 2005-12-21

Family

ID=35707159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200510087182 Pending CN1711009A (zh) 2005-07-27 2005-07-27 球栅阵列封装体及其承载器

Country Status (1)

Country Link
CN (1) CN1711009A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637825A (zh) * 2013-11-14 2015-05-20 中芯国际集成电路制造(上海)有限公司 半导体器件收缩尺寸的封装结构及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637825A (zh) * 2013-11-14 2015-05-20 中芯国际集成电路制造(上海)有限公司 半导体器件收缩尺寸的封装结构及方法
CN104637825B (zh) * 2013-11-14 2017-12-22 中芯国际集成电路制造(上海)有限公司 半导体器件收缩尺寸的封装结构及方法

Similar Documents

Publication Publication Date Title
CN1266764C (zh) 半导体器件及其制造方法
CN2879422Y (zh) 格栅阵列封装体上的导电垫配置
CN1835229A (zh) 半导体器件和制造半导体器件的方法
US20030089983A1 (en) Ball grid array semiconductor package
CN1235275C (zh) 半导体模块及制造半导体模块的方法
CN1695246A (zh) 半导体封装及层叠型半导体封装
CN1612340A (zh) 具有多个倒装芯片的多芯片封装及其制造方法
CN1716581A (zh) 元件搭载基板
CN1685509A (zh) 具有背侧面空穴安装电容器的电子封装及其加工方法
CN101034689A (zh) 双密封半导体封装及其制造方法
CN1934704A (zh) 芯片层叠型半导体装置
CN1641874A (zh) 多芯片封装
CN1929130A (zh) 多芯片堆叠式封装结构
CN1577840A (zh) 半导体器件的堆叠封装
CN101060117A (zh) 芯片堆叠结构以及可制成芯片堆叠结构的晶圆结构
CN1767178A (zh) 半导体载板及其制造方法与半导体封装组件
CN1541414A (zh) 具有侧向连接的电容器的电子组件及其制造方法
CN1809974A (zh) 用于处理封装/母板的谐振的电容器相关的系统
CN102157402A (zh) 系统级封装方法
CN1858908A (zh) 封装元件
CN1324668C (zh) 半导体装置及其制造方法
CN1808711A (zh) 封装体及封装体模块
CN1711009A (zh) 球栅阵列封装体及其承载器
CN101118901B (zh) 堆叠式芯片封装结构及其制程
CN1303685C (zh) 球栅阵列半导体封装件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication