CN1169220C - 具有叠放组件的电子部件及其制造方法 - Google Patents
具有叠放组件的电子部件及其制造方法 Download PDFInfo
- Publication number
- CN1169220C CN1169220C CNB011412518A CN01141251A CN1169220C CN 1169220 C CN1169220 C CN 1169220C CN B011412518 A CNB011412518 A CN B011412518A CN 01141251 A CN01141251 A CN 01141251A CN 1169220 C CN1169220 C CN 1169220C
- Authority
- CN
- China
- Prior art keywords
- chip
- contact
- input
- making surface
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 230000002427 irreversible effect Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 38
- 238000003466 welding Methods 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000008676 import Effects 0.000 claims description 9
- 238000001704 evaporation Methods 0.000 claims description 8
- 230000008020 evaporation Effects 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 230000000712 assembly Effects 0.000 claims description 5
- 238000000429 assembly Methods 0.000 claims description 5
- 239000011469 building brick Substances 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 4
- 238000005406 washing Methods 0.000 claims description 4
- 238000003475 lamination Methods 0.000 claims description 3
- 230000001105 regulatory effect Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Wire Bonding (AREA)
- Breakers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及具有叠放组件(1-n)的一种电子部件及其制造方法。每个组件(1-n)具有一个芯片(C1至Cn)。每个芯片(C1至Cn)被安装在一个叠放中间面(Z1至Zn)上。叠层的叠放中间面(Z1至Zn)具有相同的布局，在芯片(C1至Cn)上设有可通过接触面(CS1至CSn及CS11至CSnn)进行不可逆地调整的芯片选择电路(A1至An)，该电路可使接触面(CS1至CSn)及(CS11至CSnn)不可逆地配置给叠放中间面(Z1至Zn)。
Description
技术领域
本发明涉及具有叠放组件的电子部件及用于其制造的方法，其中每个组件具有一个芯片，该芯片被安装在由系统载体构成的一个叠放中间面上。
背景技术
为了保证能访问各个芯片，每个叠放中间面具有一个可调节的芯片选择电路。该芯片选择电路要求对于每个叠放中间面具有不同的布局，借助该芯片选择电路可通过选址来访问电子部件的叠放组件的每个芯片。这种叠放组件具有其缺点，即对于每个叠放中间面必需设计及制造一个独自的布局。因此不仅在组装时或将组件叠放成一个电子部件时会增加错放叠放中间面的危险，而且对于叠放中间面上的不同导体结构需要高的成本及在制造具有叠放组件的电子部件时提高了成本。
发明内容
本发明的任务在于，给出一种具有叠放组件的电子部件，其中叠放中间面的设计成本将显著减少及可保证能以简单的方式对各个组件选址。
根据本发明，该任务将通过一种具有叠放组件的电子组件来解决，其中每个组件具有一个芯片，该芯片被安装在一个叠放中间面上，而且叠层的叠放中间面具有相同的布局，在芯片上设有可通过接触面不可逆地调节的芯片选择电路，该电路可使接触面不可逆地配置给叠放中间面。
该技术方案的优点是，与设置在叠放中间面上的芯片选择电路相比，该芯片选择电路可减到很小且实际上仅需要很小的空间。
它的另一个优点是所有叠放中间面的实施相同，一方面这是大量生产所需要的，另一方面又可减小叠放中间面的费用。
在一个实施形式中，设置在芯片上的本发明的芯片选择电路具有多个断路电路。断路电路的数目至少对应于叠放中间面的数目。这具有其优点，即在芯片面上通过断开断路电路就可不可逆地进行芯片的定址，因此可在叠放中间面上去除不同的定址电路。此外，芯片上的芯片选择电路具有的优点是，不是事先进行定址，而是可在电子部件制造方法的适当步骤上进行芯片定址或芯片选择。在此，该适当的步骤取决于断路电路技术和如下成本合理的时间点，即该时间点被用来进行不可逆的定址或将接触面不可逆地配置给一个电子部件的叠放组件的叠放中间面。
在本发明的一个优选实施例中，每个断路电路具有一个输入导线和输出导线，所述输入导线与一个输入接触面相连接，而所述输出导线与一个输出接触面相连接。通过这些输入及输出接触线，每个断路电路可单独地被断开，以使得芯片选择电路中只有一个在被定址的芯片上确定叠放中间面的断路电路不断开。
在本发明的另一实施形式中，断路电路具有一个公共的输出接触面及分开的输入接触面。通过这种布置及断路电路的组合，能使芯片上的芯片选择电路的面积需要量减小，并同时保证了每个断路电路可被控制。
本发明的另一实施形式为，断路电路的输入接触面通过焊接导线与叠放中间面上的输入端子面相连接。该实施形式具有其优点，即断路电路的断开不需要直接在芯片上通过输入接触面来断开，而是通过使用在相同叠放中间面上为此设置的输入端子面来断开，通过输入接触面对面的较大的输入端子面能容易地实现接触。
在本发明的另一实施形式中，叠放中间面上的输入端子面与输入接触销相连接，这些输入接触销连接了各叠放组件。因此这些输入接触销在各组件堆叠后被设置在叠放组件上，由此使多个接触面及接触端子面减小到输入接触销的最小数目上，通过这些输入接触销则可连接到叠层中的各个组件。因此输入接触销同时也是地址接触点，通过该接触点可从一个外部电路、例如一个印刷电路板上的电路或一个柔性输入母线来访问不同的叠放中间面及叠放组件的芯片
在本发明的另一实施形式中，芯片选择电路的公共输出接触面各通过焊接导线与叠放中间面上的公共输出端子面相连接。因为在本发明的该实施例中一个芯片的所有断路电路仅具有一个输出接触面，因此在每个叠放中间面上仅需提供一个输出端子面。此时，用于叠放中间面的成本从每个叠放中间面上单独适配的不同定址电路被减小到每个叠放中间面上统一的输入端子面及一个公共的输出端子面。
在本发明的另一优选实施形式中，叠放中间面的输入端子面通过输入接触销的穿孔接触而被导往具有叠放组件的电子部件的基面上。该实施形式具有其优点，即该电子部件的整个基面设有接触销，因此对于具有叠放组件的电子部件可设置大数目的地址销和另外的信号及电源端子销。
在本发明的另一实施形式中，叠放中间面的输入端子面被设置在每个叠放中间面的边缘区域，并通过电子部件侧面的输入接触销来连接。为此在具有叠放中间面的系统载体的边缘区域，与输入接触销相连接的地方被金属化。
对于本发明通过不可逆地规定和配置作为地址接触点的输入接触销来制造具有叠放组件的电子组件的方法，它具有以下方法步骤：
-将具有多个断路电路的芯片选择电路设置在一个芯片上，这些断路电路具有分开的输入接触面及一个公共的输出接触面，
-将该芯片放置在具有一个叠放中间面的系统载体上，该叠放中间面上具有多个分开的输入端子面及一个输出端子面，
-将输入接触面与输入端子面相连接，以及将输出接触面与输出端子面相连接，
-将一个断路电压依次施加在一个叠放中间面上的一个芯片的所有断路电路的公共输出端子面和该芯片的该叠放中间面的断路电路的、除被用于定址的输入接触面外的其它输入接触面之间，其中所述被用于定址的输入接触面表征了该叠放中间面，
-将多个由芯片及叠放中间面组成的组件堆叠起来，
-将输入接触销与这些叠放组件的输入端子面相连接。
该方法具有其优点，即能用简单及经济的方式制造具有叠放组件的电子部件，其中可以使多个断路电路及多个不同的导线集中在很小的输入接触销上，通过它们可对不同叠放中间面中的各个芯片定址。此外该方法的优点还在于，通过简单地断开断路电路可进行芯片至各个叠放中间面的配置。
在本发明的制造方法的另一实施例中，在芯片上设置断路元件来代替断路电路，它可通过激光蒸发或另外的射线蒸发技术来断开。通过不可逆地规定和配置作为地址接触点的输入接触销，制造具有叠放组件的电子组件的这种变型方法具有以下方法步骤：
-将具有多个断路元件的芯片选择电路设置在每一个芯片上，这些断路元件具有分开的输入接触面及一个公共的输出接触面，
-只要该断路元件不用于芯片的定址，便优选地借助激光蒸发来分开断路元件，
-将该芯片放置在具有一个叠放中间面的系统载体上，该叠放中间面上具有多个分开的输入端子面及一个公共输出端子面，
-将输入接触面与输入端子面相连接，以及将输出接触面与输出端子面相连接，
-将多个由芯片及具有叠放中间面的系统载体组成的组件堆叠起来，
-安放输入接触销，用于连接这些叠放组件的输入端子面。
该方法具有其优点，即在该制造方法中断路元件的断开可在未分割的晶片上进行或可在各个芯片分开后进行，而不是当芯片已安装在系统载体上。但原则上，断开最好在制造方法的一个较晚的时刻用激光技术进行，而当组件已堆叠好时则不行，因为在此情况下，蒸发射线实际上不可到达断路元件。
在本发明方法的另一实施例中，输入接触面同输入端子面的连接以及输出接触面同输出端子面的连接借助一种焊接方法来进行。该焊接方法具有其优点：即使一个叠放中间面具有多个芯片的组件也可被设置在一个系统载体上。此外该焊接方法的优点是，可在一个叠放中间面上连接混合电路。
在本发明方法的一个优选实施例中，输入接触销被设置在叠放组件的边缘上。接触销被设置在电子部件的侧面边缘上与使用穿通件的技术相比具有更高经济性的优点，但也有其缺点，即可安装的接触销的数目受到限制。
在本发明方法的另一实施例中，对于所有的叠放中间面以相同的布局进行制造。这种相同的布局仅具有各输入端子面及公共的输出端子面以用于进入被堆叠的叠放中间面，而不具有任何单独的定址电路或芯片选择电路。
在本发明方法的另一实施例中，不可逆的配置是在一个半导体晶片上制造好集成电路后但在该半导体晶片被分割成各个半导体芯片前，直接在该半导体晶片上借助断开预定数目的断路电路或断路元件来实现的。该方法尤其在芯片选择电路中设有通过事后蒸发可断开的断路元件的情况下具有经济的优点，因为借助激光扫描或电子扫描可不可逆地调整芯片选择电路。
在本发明方法的另一实施例中，不可逆的配置是在将芯片放置在一个用于半导体芯片的系统载体带上后，借助在预定数目的断路电路上施加断路电压或蒸发预定数目的断路元件来实现的。只要当芯片还被固定在系统载体带上，这种不可逆配置就具有其优点：在半导体芯片及其接触面同系统载体带的接触端子面焊接之后，可紧接着通过施加断路电压或通过使用激光技术断开芯片上预先设有的相应断路元件来实现低成本的配置。对此，系统载体带可通过对具有扁导体图样的金属带进行结构化来制造。
作为替换方案，系统载体带可由带有金属涂覆层的薄膜带通过将其金属层结构化成导电印刷线来制造。在该制造方式中，将在进行连接后、最好是在n个依次放置在系统载体带上的芯片的接触面与系统载体带的端子面之间进行焊接后，并在组件被堆叠成一个电子部件之前进行所述不可逆的配置。为了堆叠组件，系统载体带被分割成具有芯片的各个系统载体，并根据所述执行的配置使各个系统载体按叠放中间面的配置顺序来进行堆叠。
尤其在堆叠或堆积TSOP组件、BGA封装件或在芯片面上堆叠时，应将地址及数据导线短路。通过芯片选择电路或芯片选择，叠层布置中总有一个芯片被有效接通。因此芯片选择电路对于每个芯片是向外分开地布线的。由此在不同的堆积平面中需要不同的布局，以便连接芯片选择电路。而通过本发明可实现叠放中间面或系统载体的统一布局。因此，利用芯片平面上芯片选择电路的确定性可以节省布局的成本，因为可对所有叠放中间面实现统一的布局，所有叠放中间面能以简单方式被短路，且芯片选择电路的输出端子或PAD端子可设在芯片平面上，因为在芯片平面上设定了芯片选择电路的确定性。断路电路可为简单的线路技术中的保险丝或熔丝，它们可通过施加相应的高断路电压而因形成大电流密度被熔断。
附图说明
以下将借助实施例并参照附图来详细描述本发明。
图1是以平面图表示的由一个系统载体及一个带有芯片选择电路的芯片组成的部件的原理图，
图2是以透视图表示的一个电子部件的原理图，该电子部件由在芯片上具有n个芯片选择电路的n个叠放组件组成。
具体实施方式
图1以平面图表示一个组件1，它由一个系统载体T1及一个芯片C1组成，在芯片C1上具有一个芯片选择电路A1。该芯片C1被安装在系统载体T1上，该系统载体具有四个边缘S11，S12，S13及S14。在芯片C1上设有一个芯片选择电路A1，它基本上由断路电路U11至U1n或断路元件E11至E1n组成，其中断路电路U11至U1n或断路元件E11至E1n具有输入导线L11至L1n及输出导线LA11至LA1n。输出导线LA11至LA1n通过一个公共的输出导线L1与芯片C1上的一个输出接触面CS1相连接，而输入导线L11至L1n分开地连接到芯片C1上的各个输入接触面CS11至CS1n。除了公共的输入导线L1外，在芯片C1上设有另一个输出导线B1，在该导线上例如可传送一个地址信号，而公共输出导线L1用于编程或芯片选择电路A1的不可逆的配置。
在该实施例中，在系统载体T1的边缘S11的边缘区域中设有输入端子面KA11至KA1n，它们通过连接导线D11至D1n与芯片C1上的输入接触面CS11至CS1n相连接。输入端子面KA11至KA1n与输入接触销K1至Kn相接触，后者被设置在系统载体T1的边缘S11上。
在系统载体T1的边缘S11的边缘区域中的输出端子面KA1通过连接导线D1与芯片C1上的公共输出接触面CS1相连接。在芯片C1上设有另外的接触面K11至K1m，它们与芯片C1上的集成电路相对应。
为了使图1中所示的组件1不可逆地布置成一个叠放中间面，将叠放中间面从1至n编上号码，并根据叠放中间面的号码使断路电路U11至U1n中的一个或断路元件E11至E1n中的一个不断路，而其余的断路电路或断路元件通过加入一个断开电压或通过蒸发处理及借助激光束或电子束被断开。因此仅是输入接触销K1至Kn中唯一的一个被配置给地址导线B1。在图1所示的实施例中，由于芯片选择电路A1的本身被设置在芯片C1上而非设置在叠放中间面Z1或载体T1上，因此该电子部件1的组件1～n的所有叠放中间面Z1至Zn可完全相同地构成。系统载体T1上的输入端子面KA11至KA1n与输入接触销K1至Kn相连接，但该组件的公共输出端子面KA1不是彼此通过一个接触销相连接的，而是该输出端子面仅用于芯片C1至Cn上的芯片选择电路A1至An的编程。
图2以透视图表示由n个在芯片C1至Cn上具有芯片选择电路A1至An的叠放组件1至n组成的一个电子部件的原理图。组件1至n彼此叠放地布置。图2中最上面的组件1对应于图1中的组件。图中相同的标记表示相同的结构单元且由此不再重新描述。组件1-n各具有一个带有一叠放中间面Z1至Zn的系统载体T1至Tn。在每个系统载体T1至Tn上设有一个芯片C1至Cn。每个芯片C1至Cn除具有一个集成电路外还具有一个芯片选择电路A1至An。这些芯片选择电路A1至An基本上由断路电路U11至Unn或断路元件E11至Enn组成。分开的输入导线L11至L1n将断路电路或断路元件与芯片C1至Cn上的输入接触面CS11至CSnn相连接。在该实施例中芯片C1至Cn为半导体芯片，它们至少各具有一个集成电路。该集成电路的定址通过相应芯片选择电路A1至An的总输出导线B1至Bn来实现。根据上面描述的组件1-n的芯片选择电路A1至An的布置，形成了各个输入接触销K1至Kn到输出导线B1至Bn的直接连接，以使得通过输入接触销K1至Kn可对叠放中间面上的集成电路进行定址。
图2中所示的电子部件可以由叠放组件1-n、例如TSOP组件组成，在该实施例中该电子部件使用以下的方法来制造。首先，在芯片C1至Cn上设置集成电路的同时设置具有多个断路电路U11至U1n的芯片选择电路，其中断路电路具有分开的输入接触面CS11至CS1n及一个公共的输出接触面CS1。
这样构成的芯片C1至Cn被设置在具有一个接一个布置的系统载体T1至Tn的一个系统载体带上，其中该系统载体带可以是具有扁导体图样的一种结构化金属带或由具有金属涂覆层的薄膜带组成的。在薄膜带的情况下，金属涂覆层的金属层构成导电印刷线，并且在该系统载体带上附加地设置输出端子面及输入端子面。当芯片C1至Cn被一个接一个地布置在系统载体带上时，对它们可设置连接导线，其中这些连接导线用于芯片选择电路A1至An，它们既将每个芯片选择电路A1至An的分开的输入接触面、也将其公共的输出接触面与设在系统载体带上的相应输入端子面或输出端子面相连接。
为了使组件1至n不可逆地布置成叠放中的层并对叠放中的各个集成电路进行单值地定址，可以在该系统载体带上进行配置，其方式是对输入端子面KA11至KAnn及输出端子面KA1至KAn施加相应的断路电压。在此情况下，断路电路U11至Unn中表征组件1至n的那个断路电路总是不被施加断路电压。
在用该方法借助芯片选择电路A1至An不可逆地配置了所述的组件后，系统载体带将被分割成各个系统载体，并使位于其上的芯片C1至Cn以上述顺序叠放，如图2中所示，在其一个边缘S11至Sn1上设有输入接触销K1至Kn，这些接触销使彼此上下叠放的输入端子面相互连接。由于上述借助芯片选择电路A1至An进行的不可逆配置，这些输入接触销K1至Kn将唯一地分别与芯片C1至Cn上的一个地址导线B1至Bn相连接。系统载体T1至Tn上的导体结构对于所有叠放中间面Z1至Zn是相同的，以致对于所有的叠放中间面仅需要单一的布局。
参考符号表
1～n 组件
C1～Cn 芯片
Z1～Zn 叠放中间面
T1～Tn 系统载体
CS1～CSn 输出接触面
CS11～CSnn 输入接触面
A1～An 芯片选择电路
U11～Unn 断路电路
L11～Lnn 输入导线
KA1～KAn 输出端子面
KA11～KAnn 输入端子面
L1～Ln 公共输出导线
K1～Kn 输入接触销
E11～Enn 断路元件
D1～Dn 输出焊接导线
D11～Dnn 输入焊接导线
S11～Sn4 系统载体的边缘
B1～Bn 地址线
LA11～LAnn 断路电路或断路元件的输出导线
K11～K1n 芯片上的接触面
G1～Gn 芯片的界线
Claims (20)
1.具有叠放组件(1-n)的电子部件，其中每个组件(1-n)具有一个芯片(C1至Cn)，该芯片被安装在一个叠放中间面(Z1至Zn)上，而且叠层的叠放中间面(Z1至Zn)具有相同的布局，在芯片(C1至Cn)上设有可通过接触面(CS1至CSn及CS11至CSnn)不可逆地调节的芯片选择电路(A1至An)，该电路可使接触面(CS1至CSn及CS11至CSnn)不可逆地配置给叠放中间面(Z1至Zn)。
2.根据权利要求1的电子部件，其特征在于：芯片选择电路(A1至An)具有多个断路电路(U11至Unn)，在每个芯片(C1至Cn)上断路电路的数目至少对应于叠放中间面(Z1至Zn)的数目。
3.根据权利要求2的电子部件，其特征在于：每个断路电路(U11至Unn)通过输入导线(L11至Lnn)与一个输入接触面(CS11至CSnn)相连接，及通过输出导线(L1至Ln)与一个输出接触面(CS1至CSn)相连接。
4.根据权利要求2的电子部件，其特征在于：断路电路(U11至Unn)具有一个公共的输出接触面(CS1至CSn)及分开的输入接触面(CS11至CSnn)。
5.根据权利要求4的电子部件，其特征在于：断路电路(U11至Unn)的输入接触面(CS11至CSnn)通过输入焊接导线(D11至Dnn)与叠放中间面(Z1至Zn)上的输入端子面(KA11至KAnn)相连接。
6.根据权利要求5的电子部件，其特征在于：叠放中间面(Z1至Zn)上的输入端子面(KA11至KAnn)与输入接触销(K1至Kn)相连接，这些输入接触销连接了各叠放组件(1-n)。
7.根据权利要求4至6中任一项的电子部件，其特征在于：芯片选择电路(A1至An)的公共输出接触面(CS1至CSn)各通过输出焊接导线(D1至Dn)与叠放中间面(Z1至Zn)上的公共输出端子面(KA1至KAn)相连接。
8.根据以上权利要求1至6中任一项的电子部件，其特征在于：叠放中间面(Z1至Zn)的输入端子面(KA11至KAnn)通过输入接触销(K1至Kn)的穿孔接触而被导往具有叠放组件(1-n)的电子部件的基面上。
9.根据权利要求1至6中任一项的电子部件，其特征在于：叠放中间面(Z1至Zn)的输入端子面(KA11至KAnn)被设置在每个叠放中间面(Z1至Zn)的边缘区域，并通过输入接触销(K1至Kn)连接到该电子部件的侧面(S11至Sn4)上。
10.通过不可逆地规定和配置作为地址接触点的输入接触销(K1至Kn)来制造具有叠放组件(1-n)的电子组件的方法，具有以下方法步骤：
-将具有多个断路电路(U11至U1n)的芯片选择电路(A1)设置在一个芯片(C1)上，这些断路电路具有分开的输入接触面(CS11至CS1n)及一个公共的输出接触面(CS1)，
-将该芯片(C1)放置在具有一个叠放中间面(Z1)的系统载体(T1)上，该叠放中间面上具有多个分开的输入端子面(KA11至KA1n)及一个输出端子面(KA1)，
-将输入接触面(CS11至CS1n)与输入端子面(KA11至KA1n)相连接，以及将输出接触面(CS1)与输出端子面(KA1)相连接，
-将一个断路电压依次施加在一个叠放中间面(Z1)上的一个芯片(C1)的所有断路电路的公共输出端子面(KA1)和该芯片(C1)的该叠放中间面(Z1)的断路电路(U12至U1n)的、除被用于定址的输入接触面(CS11)外的其它输入接触面(CS12至CS1n)之间，其中所述被用于定址的输入接触面(CS11)表征了该叠放中间面(Z1)，
-将多个由芯片(C1至Cn)及具有叠放中间面(Z1至Zn)的系统载体(T1至Tn)组成的组件(1-n)堆叠起来，
-将输入接触销(K1至Kn)分别与这些叠放组件(1-n)的输入端子面(KA11至KAnn)相连接。
11.通过不可逆地规定和配置作为地址接触点的输入接触销(K1至Kn)来制造具有叠放组件(1-n)的电子组件的方法，具有以下方法步骤：
-将具有多个断路元件(E11至E1n)的芯片选择电路(A1)设置在一个芯片(C1)上，这些断路元件具有分开的输入接触面(CS11至CS1n)及一个公共的输出接触面(CS1)，
-只要断路元件不用于芯片(C1)的定址，便分开断路元件(E12至E1n)，
-将该芯片(C1)放置在具有一个叠放中间面(Z1)的系统载体(T1)上，该叠放中间面上具有多个分开的输入端子面(KA11至KA1n)及一个输出端子面(KA1)，
-将输入接触面(CS11至CS1n)与输入端子面(KA11至KA1n)相连接，以及将输出接触面(CS1)与输出端子面(KA1)相连接，
-将多个由芯片(C1至Cn)及具有叠放中间面(Z1至Zn)的系统载体(T1至Tn)组成的组件(1-n)堆叠起来，
-安放输入接触销(K1至Kn)，用于连接这些叠放组件(1-n)的输入端子面(KA11至KAnn)。
12.根据权利要求11的方法，其特征在于：分开断路元件(E12至E1n)是借助激光蒸发来实现的。
13.根据权利要求10、11或12的方法，其特征在于：输入接触面(CS11至CS1n)同其中所述输入端子面(KA11至KA1n)的连接以及输出接触面(CS1)同输出端子面(KA1)的连接借助一种焊接方法来进行。
14.根据权利要求10至12中任一项的方法，其特征在于：输入接触销(K1至Kn)被设置在叠放组件(1-n)的边缘(S11至Sn4)上。
15.根据权利要求10至12中任一项的方法，其特征在于：所有的叠放中间面(Z1至Zn)以相同的布局制造。
16.根据权利要求10至12中任一项的方法，其特征在于：不可逆的配置是在一个半导体晶片上制造好集成电路后，直接在该半导体晶片上借助断开预定数目的断路电路(U11至Unn)或断路元件(E11至Enn)来实现的。
17.根据权利要求10至12中任一项的方法，其特征在于：不可逆的配置是在将芯片放置在一个用于半导体芯片的系统载体带上后，借助在预定数目的断路电路(U11至Unn)上施加断路电压或蒸发预定数目的断路元件(E11至Enn)来实现的。
18.根据权利要求17的方法，其特征在于：系统载体带是通过对具有扁导体图样的金属带进行结构化来制造的。
19.根据权利要求17的方法，其特征在于：系统载体带是由带有金属涂覆层的薄膜带通过将薄膜带的金属层结构化成导电印刷线来制造的。
20.根据权利要求17的方法，其特征在于：在对布置在系统载体带上的芯片(C1至Cn)的接触面(CS1至CSn及CS11至CSnn)与系统载体带上的输出端子面(KA1至KAn)及输入端子面(KA11至KAnn)进行连接后，并在将组件(1-n)堆叠成一个电子部件前执行所述不可逆的配置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10044148A DE10044148A1 (de) | 2000-09-06 | 2000-09-06 | Elektronisches Bauteil mit gestapelten Bausteinen und Verfahren zu seiner Herstellung |
| DE10044148.3 | 2000-09-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1341965A CN1341965A (zh) | 2002-03-27 |
| CN1169220C true CN1169220C (zh) | 2004-09-29 |
Family
ID=7655338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011412518A Expired - Fee Related CN1169220C (zh) | 2000-09-06 | 2001-09-06 | 具有叠放组件的电子部件及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6703651B2 (zh) |
| EP (1) | EP1187209A3 (zh) |
| JP (1) | JP3670990B2 (zh) |
| KR (1) | KR100500256B1 (zh) |
| CN (1) | CN1169220C (zh) |
| DE (1) | DE10044148A1 (zh) |
| TW (1) | TW521424B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1883127B (zh) * | 2003-02-28 | 2012-06-20 | 飞思卡尔半导体公司 | 发射超宽带宽信号的系统和方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10343257B4 (de) | 2003-09-17 | 2009-06-10 | Qimonda Ag | Verfahren zur Herstellung von Zwischenverbindungen bei Chip-Sandwich-Anordnungen |
| JP4399777B2 (ja) * | 2004-01-21 | 2010-01-20 | セイコーエプソン株式会社 | 半導体記憶装置、半導体装置、及び電子機器 |
| US20060157866A1 (en) * | 2005-01-20 | 2006-07-20 | Le Thoai T | Signal redistribution using bridge layer for multichip module |
| CN101138089B (zh) * | 2005-01-31 | 2011-02-09 | 斯班逊有限公司 | 层叠型半导体装置及层叠型半导体装置的制造方法 |
| US20060202317A1 (en) * | 2005-03-14 | 2006-09-14 | Farid Barakat | Method for MCP packaging for balanced performance |
| DE102005039165B4 (de) * | 2005-08-17 | 2010-12-02 | Infineon Technologies Ag | Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung |
| US7352602B2 (en) * | 2005-12-30 | 2008-04-01 | Micron Technology, Inc. | Configurable inputs and outputs for memory stacking system and method |
| US7503767B2 (en) * | 2006-08-01 | 2009-03-17 | General Dynamics Advanced Information Systems, Inc. | Method and apparatus for compliantly connecting stack of high-density electronic modules in harsh environments |
| KR20090032845A (ko) * | 2007-09-28 | 2009-04-01 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조방법 |
| US8174841B2 (en) * | 2009-04-27 | 2012-05-08 | International Business Machines Corporation | Adaptive interconnect structure |
| US20110096511A1 (en) * | 2009-10-26 | 2011-04-28 | Christian Krutzik | Ultra-low profile multi-chip module |
| US20110250861A1 (en) * | 2010-04-08 | 2011-10-13 | Viasat, Inc. | Highly integrated, high frequency, high power operation mmic |
| US9472878B2 (en) * | 2015-01-16 | 2016-10-18 | Tyco Electronics Corporation | Electrical cable connector having a two-dimensional array of mating interfaces |
| CN109411453B (zh) * | 2018-09-17 | 2022-03-15 | 珠海欧比特电子有限公司 | 一种三维立体封装的垂直互连方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003915B1 (ko) * | 1987-06-24 | 1997-03-22 | 미다 가쓰시게 | 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈 |
| US5028986A (en) * | 1987-12-28 | 1991-07-02 | Hitachi, Ltd. | Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices |
| US5198888A (en) * | 1987-12-28 | 1993-03-30 | Hitachi, Ltd. | Semiconductor stacked device |
| US4996583A (en) * | 1989-02-15 | 1991-02-26 | Matsushita Electric Industrial Co., Ltd. | Stack type semiconductor package |
| US5266834A (en) * | 1989-03-13 | 1993-11-30 | Hitachi Ltd. | Semiconductor device and an electronic device with the semiconductor devices mounted thereon |
| JP2816244B2 (ja) * | 1990-07-11 | 1998-10-27 | 株式会社日立製作所 | 積層型マルチチップ半導体装置およびこれに用いる半導体装置 |
| JPH0513666A (ja) * | 1991-06-29 | 1993-01-22 | Sony Corp | 複合半導体装置 |
| JP2605968B2 (ja) * | 1993-04-06 | 1997-04-30 | 日本電気株式会社 | 半導体集積回路およびその形成方法 |
| JP2526511B2 (ja) * | 1993-11-01 | 1996-08-21 | 日本電気株式会社 | 半導体装置 |
| US5760471A (en) * | 1994-04-20 | 1998-06-02 | Fujitsu Limited | Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package |
| US5698895A (en) * | 1994-06-23 | 1997-12-16 | Cubic Memory, Inc. | Silicon segment programming method and apparatus |
| US5434745A (en) * | 1994-07-26 | 1995-07-18 | White Microelectronics Div. Of Bowmar Instrument Corp. | Stacked silicon die carrier assembly |
| KR0184076B1 (ko) * | 1995-11-28 | 1999-03-20 | 김광호 | 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지 |
| US5973396A (en) * | 1996-02-16 | 1999-10-26 | Micron Technology, Inc. | Surface mount IC using silicon vias in an area array format or same size as die array |
| JPH10270634A (ja) * | 1997-03-24 | 1998-10-09 | Mitsubishi Electric Corp | メモリモジュール |
| JP2870530B1 (ja) * | 1997-10-30 | 1999-03-17 | 日本電気株式会社 | スタックモジュール用インターポーザとスタックモジュール |
| JP3563604B2 (ja) * | 1998-07-29 | 2004-09-08 | 株式会社東芝 | マルチチップ半導体装置及びメモリカード |
| US6381141B2 (en) * | 1998-10-15 | 2002-04-30 | Micron Technology, Inc. | Integrated device and method for routing a signal through the device |
| JP3228257B2 (ja) * | 1999-01-22 | 2001-11-12 | 日本電気株式会社 | メモリパッケージ |
| JP3360655B2 (ja) * | 1999-07-08 | 2002-12-24 | 日本電気株式会社 | 半導体装置 |
-
2000
- 2000-09-06 DE DE10044148A patent/DE10044148A1/de not_active Withdrawn
-
2001
- 2001-08-27 EP EP01119748A patent/EP1187209A3/de not_active Withdrawn
- 2001-08-29 TW TW090121290A patent/TW521424B/zh not_active IP Right Cessation
- 2001-09-06 US US09/948,261 patent/US6703651B2/en not_active Expired - Lifetime
- 2001-09-06 CN CNB011412518A patent/CN1169220C/zh not_active Expired - Fee Related
- 2001-09-06 JP JP2001270931A patent/JP3670990B2/ja not_active Expired - Fee Related
- 2001-09-06 KR KR10-2001-0054693A patent/KR100500256B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1883127B (zh) * | 2003-02-28 | 2012-06-20 | 飞思卡尔半导体公司 | 发射超宽带宽信号的系统和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1341965A (zh) | 2002-03-27 |
| KR20020020225A (ko) | 2002-03-14 |
| EP1187209A2 (de) | 2002-03-13 |
| US6703651B2 (en) | 2004-03-09 |
| US20020034069A1 (en) | 2002-03-21 |
| DE10044148A1 (de) | 2002-03-21 |
| KR100500256B1 (ko) | 2005-07-11 |
| JP2002164499A (ja) | 2002-06-07 |
| JP3670990B2 (ja) | 2005-07-13 |
| EP1187209A3 (de) | 2005-04-13 |
| TW521424B (en) | 2003-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1169220C (zh) | 具有叠放组件的电子部件及其制造方法 | |
| CN1093318C (zh) | 半导体装置及其制造方法 | |
| US8654539B2 (en) | Capacitor-incorporated substrate and component-incorporated wiring substrate | |
| CN1235275C (zh) | 半导体模块及制造半导体模块的方法 | |
| CN1146977C (zh) | 安装倒装片的结构和防止倒装片键合区起伏的图案 | |
| CN1897240A (zh) | 多芯片器件及其制造方法 | |
| CN1326312A (zh) | 印刷电路板以及使用该电路板的电子设备 | |
| CN1418374A (zh) | 叠层中的垂直电互连 | |
| CN1684575A (zh) | 电容器内置基板 | |
| CN1470072A (zh) | 发光二极管模块 | |
| CN1261457A (zh) | 表面安装的多层电容器 | |
| CN1496213A (zh) | 用于减少多层电路板的层数的技术 | |
| CN1685508A (zh) | 具有盖板型载体的电子模块 | |
| CN1324698C (zh) | 陶瓷多层衬底及其制造方法 | |
| CN1510986A (zh) | 减少信号布线设备中的层数的技术 | |
| CN101044801A (zh) | 具有降低的电容耦合的电路板组件 | |
| CN1822356A (zh) | 用于电路板上的集成电路去藕的中介层 | |
| CN1604309A (zh) | 生产多芯片模块的方法和多芯片模块 | |
| CN1809974A (zh) | 用于处理封装/母板的谐振的电容器相关的系统 | |
| CN1206728C (zh) | 芯片封装及其制造方法 | |
| US20020048927A1 (en) | Embedded capacitor multi-chip modules | |
| CN1399509A (zh) | 制备网格焊球阵列板的方法 | |
| CN1808711A (zh) | 封装体及封装体模块 | |
| CN2591772Y (zh) | 芯片封装结构 | |
| CN1674276A (zh) | 多层基板堆栈封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Munich, Germany Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: INFINEON TECHNOLOGIES AG |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20120921 Address after: Munich, Germany Patentee after: QIMONDA AG Address before: Munich, Germany Patentee before: Infineon Technologies AG |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151228 Address after: German Berg, Laura Ibiza Patentee after: Infineon Technologies AG Address before: Munich, Germany Patentee before: QIMONDA AG |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20040929 Termination date: 20160906 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |