TW521424B - Electronic members with stacked unit and method of its manufacturing - Google Patents
Electronic members with stacked unit and method of its manufacturing Download PDFInfo
- Publication number
- TW521424B TW521424B TW090121290A TW90121290A TW521424B TW 521424 B TW521424 B TW 521424B TW 090121290 A TW090121290 A TW 090121290A TW 90121290 A TW90121290 A TW 90121290A TW 521424 B TW521424 B TW 521424B
- Authority
- TW
- Taiwan
- Prior art keywords
- input
- wafer
- electronic component
- connection
- stacking
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 28
- 230000002427 irreversible effect Effects 0.000 claims abstract description 13
- 235000012431 wafers Nutrition 0.000 claims description 90
- 239000002184 metal Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000011888 foil Substances 0.000 claims description 7
- 238000001704 evaporation Methods 0.000 claims description 5
- 230000008020 evaporation Effects 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000008016 vaporization Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 3
- 238000009834 vaporization Methods 0.000 claims description 3
- NHZLNPMOSADWGC-UHFFFAOYSA-N 4-amino-N-(2-quinoxalinyl)benzenesulfonamide Chemical compound C1=CC(N)=CC=C1S(=O)(=O)NC1=CN=C(C=CC=C2)C2=N1 NHZLNPMOSADWGC-UHFFFAOYSA-N 0.000 claims 1
- 239000000969 carrier Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Breakers (AREA)
Description
521424 五、發明説明(1 ) 本發明是有關於具有堆疊式單元之電子構 造方法,其中每一個構件具有一晶片,其安裝: 間平面(其由系統載體所構成)上。 爲了確保對各個晶片存取,每一個堆疊中严E 一可調整之晶片選擇電路。以此晶片選擇電 每一個堆疊中間平面須要不同以佈局(Uyoul 定址而可在電子構件之堆疊式單元之各個晶 資訊。此種堆疊式構件具有缺點,其對於每個 平面設計並且製成獨特之佈局。因此不僅是 或將此等單元堆疊至電子構件時將堆疊中間 的危險相對應的提高。 且用於在堆疊中間平面上不同線路結構之 須要可觀的費用,還有在製造具有堆疊式單元 件時須要提高之成本費用。 本發明的目的是說明一種具有埋疊式單元 件,其中此堆疊中間平面之設計費用明顯地陵 可以以簡單的方式確保各個單元之定址。此 申請專利範圍獨立項之標的達成。本發明之 他發展是由申請專利範圍附屬項產生。 根據本發明此目的是藉由具有堆疊式單元 件而達成,其中每一個單元具有一晶片,其安· 疊中間平面上,並且此等堆疊上堆疊中間平面 的佈局,而且不可逆地配置在晶片上之可調整 擇電路之接觸表面上。其使得可以不可逆地 件及其製 玲堆疊中 3平面具有 路,其對於 ),而藉由 片上存取 I堆疊中間 在安裝時 平面拿錯 不同結構 :之電子構 之電子構 『低,並且 目的是以 有利的其 之電子構 妄於一堆 ί具有相同 :之晶片選 將接觸表 521424 五、發明説明(2 ) 面 配 置 於 堆 疊 中間平面。 此 解 決 方 式 具有優點,此晶片選擇電路可以被最小化, 並 且 在 基 本 上 較配置於堆疊中間平面上之晶片選擇電 路 具 有 較 小 的 空間須求。 另 一 個 優 點 是所有的堆疊中間平面以同樣的方式實 現 ,此— ▲力 面 1爲 7大量生產所須,並且另方面降低堆疊中 間 平 面 之 成 本 〇 此 在 晶 片 上 所配置之本發明之選擇電路在一實施形 式 中 具 有 多 個 中傭(interrupt)電路。此等中斷電路之數 巨 至 少 對 應 於 此等堆疊中間平面之數目。此具有優點, 在 晶 片 之 平 面 上藉由觸發中斷電路即可以已經進行不 可 逆 之 晶 片 定 址,因此可以放棄在堆疊中間表面上之不 同 的 定 址 電 路 。此外,此在晶片上之晶片選擇電路具有 優 點 :不 :是— -開始就立刻進行定址,而是在用於電子 構 件 之 製 造 方 法中之適當的位置上進行晶片定址或晶 片 之已已 擇 〇 因 此 ,此適當之位置是取決於中斷電路技術與 成 本 有 利 的 時 點,用於將接觸表面不可逆的定址或不可 逆 的 配 置 於 電 子構件之堆疊式單元之堆疊中間平面。 在 本 發 明 較 佳的實施形式中每一個中斷電路支配控 制 輸 入 線 路 (其與輸入接觸表面連接),以及支配控制輸 出 線 路 (其與輸出接觸表面連接)。經由此輸入接觸線 路 或 輸 出 接 觸 線路,每一個中斷電路可以個別地被觸發, 因 此 只 有 一 個 決定堆疊中間平面之在定址晶片上之中 斷 電 路 ,在晶 1片 •選擇電晶中未被觸發。 -4-
521424 五、發明説明(3 ) 在本發明之另一個實施形式中,此中斷電路具有共同 的輸出接觸平面與分離之輸入接觸平面。以中斷電路 之此種配置與連接,避免在晶片上用於晶片選擇電路 之面積耗費,並且同時確保各個中斷電路可以被驅動。 在本發明之另一個實施形式中,此中斷電路之輸入接 觸表面經由連接線而與堆疊中間平面上之輸入連接表 面連接。此實施形式具有優點。此中斷線路之觸發不 是必須直接在晶片上經由輸入接觸表面觸發,而是此輸 入連接表面可以被使用於相同的堆疊中間平面中,在此 之中此存取藉由此相對於輸入接觸表面較大之輸入連 接表面而變得容易簡單。 在本發明之另外之實施形式中,此輸入接觸表面在堆 疊中間平面中與輸入接觸銷(pin)連接,其連接堆疊單 元。此輸入接觸銷然後根據此單元之上下堆疊而安裝 於堆疊式單元上,並且因此減少在最小數目之輸入接觸 銷上之接觸表面與接觸連接表面之數目,經由它然後可 以確定至堆疊中各個單元之存取。因此,此輸入接觸銷 還有同時此位址接觸,使得可能由例如在印刷電路板上 之外部電路或是撓性輸送匯流排,在堆疊單元之不同之 堆疊中間平面與晶片之中存取。 在本發明之另一個實施例中,此晶片選擇電路之共同 的輸出接觸表面經由各連接線與在堆疊中間平面上的 共同輸出連接表面連接。因爲在本發明此實施形式中, 此等晶片之所有中斷電路僅具有一輸出接觸表面,因此 521424 五、發明説明(4 ) 在每一個堆疊中間平面上只有一個輸入連接表面供使 用。此對於堆疊中間平面之耗費減少了相同之輸入連 接表面上每一個堆疊中間平面中個別調整之不同之定 址電路,以及在每一個堆疊中間平面上之共同輸出連接 表面。 在本發明之另之較佳的實施形式中,此堆疊中間平面 之輸入連接表面經由貫穿接觸而通往至具有堆疊單元 之電子構件之基礎表面上之輸入接觸銷,此實施形式具 有優點,此電子構ί牛之整個基礎表面會設有接觸銷 (pin)。 因此可以有大量之位址銷以及其他之信號與電力連 接銷用於具有堆疊式單元之電子構件。 在本發明之另一個實施形式中,此等堆疊中間平面之 輸入連接表面配置於每一個堆疊中間表面之邊緣區域 中,並且經由輸入接觸銷而與電子構件之側面連接。因 此此系統載體之邊緣區域(在其上設置堆疊中間平面), 在其位置上被金屬化,它應與輸入接觸銷連接。 在不可逆地固定並且配置輸入接觸銷作爲位址接觸 的情況下的一種製造具有堆疊單元之電子構件之製造 方法,具有以下之步驟: -在晶片上塗佈具有多個中斷電路之晶片選擇電路, 此晶片具有分離之輸入接觸表面與共同的輸出接觸表 面, -將此等晶片塗佈在具有堆疊中間平面之系統載體 •6- 521424 五、發明説明(5 ) 上,其具有多個分離之輸入連接表面與一共同之輸出連 接表面, -將此輸入接觸表面與輸入連接表面連接,並且將輸 出接觸表面與共同之輸出接觸表面連接, -在堆疊中間平面上晶片之所有中斷電路上之共同 輸出接觸表面,與除了輸入接觸表面之此等晶片之此堆 疊中間平面之中斷電路之所有連續之輸入接觸表面之 間施加中斷電壓,其用於此堆疊中間平面爲特徵,並且 應用於定址, -將多個由晶片與堆疊中間平面所構成之單元予以 堆疊, -安裝此種輸入接觸銷用於連接此等堆疊單元之輸 入連接表面。 此方法具有優點,其可以以簡單與經濟的方式製成具 有堆疊單元之電子構件,其中多個中斷電路與多個不同 之線可以只集中於幾個輸入接觸銷上,藉由它可以將在 不同堆疊中間平面中的各個晶片定址。此外此方法具 有優點,其藉由簡單地觸發此等中斷電路,而可以實施 將晶片配置至各個堆疊中間平面。 在此製造方法之另一個實施例中設有,不使用配置在 晶片上中斷電路之中斷元件,而是可借助於雷射汽化蒸 發或其他的汽化蒸發射線技術造成中斷。一個在將輸 入接觸銷不可逆地固定與配置作爲位址接觸的情況下 製造具有堆疊式單元之電子構件之變化方法,具有以下 五、發明説明(6 ) 之步驟: -在每個晶片上塗佈具有多個中斷(interrupt)元件之 晶片選擇電路,其具有分開的輸入接觸表面與共同之輸 出接觸表面, -將此等不用於晶片定址之中斷元件,較佳借助於雷 射蒸發方法切開, -將晶片塗佈在具有堆疊中間平面之系統載體上,其 具有多個輸入連接表面與共同之輸出連接表面, -將輸入接觸表面與輸入連接表面相連接,以及將輸 出接觸表面與輸出連接表面相連接, -將多個由晶片與具有堆疊中間平面之系統載體所 構成之多個單元予以堆疊, -安裝此等輸入接觸銷,用以連接此等堆疊式單元之 輸入連接表面。 此方法具有優點,此在製造方法中此等中斷元件之分 開,已經在切開的晶圓中實施,或在其分開後可以在各 個晶片上實施,而此晶片並非已經塗佈在系統載體上。 然而在原則上此項分開較佳是供助於雷射技術,還有在 製造方法中之以後之時點實施。然而當此等單元已經 上下堆疊時,則不再如此,因爲在此情況中借助於蒸發 射線而在中斷元件中存取是不再可實施。 在本方法之另一實施例中,借助於一種連接方法將堆 疊單元之輸入接觸表面與輸入連接表面相連接,並且將 輸出接觸表面與輸出連接表面相連接。此種連接方法 521424 五、發明説明(7 ) 具有優點,此單元(其具有在堆疊中間平面上之多個晶 片)可以設置在系統載體上。此外,此種連接方法具有 優點,其可連接在堆疊中間平面上之混合電路。
在此方法之較佳之實施例中,將輸入接觸銷配置於堆 疊單元之側面邊緣上。此將接觸銷配置於電子構件側 面邊緣對於此支術而言具有提高經濟節約執行之優 點。然而其缺點是此可設置接觸銷之總數受到限制。 在此方法之另一實施例中所有的堆疊中間平面以相 同的佈局(layout)製成。此種相同之佈局僅具有輸入連 接表面與共同之輸出連接表面用存取此等經堆疊之堆 疊中間平面,並且不具有個別的定址電路或晶片選擇電 路。
在此方法之另一個實施例中,在將半導體晶圓分割成 各個半導體晶片中之前,借助於將預設數目之中斷電路 或中斷元件予以中斷,而將不可逆的配置直接在半導體 晶圓上實施,然後在半導體晶圓上製成積體電路。當在 晶片選擇電路中設有中斷元件時,此種方法尤其具有經 濟節省之優點,其可藉由事後的蒸發而分開,因此可借 助於雷射掃瞄或電子掃瞄將此晶片選擇電路作不可逆 地調整。 根據本發明方法之另一個實施例設有,此不可逆之配 置,是在將晶片塗佈在用於半導體晶片之系統載體帶上 之後,借助於在預設數目之中斷電路上施加中斷電壓, 或在預設數目之中斷元件上蒸發汽化而實施。此不可 -9- 521424 五、發明説明(8 ) 逆之配置(只要此等晶片仍然在固定於系統載體帶上) 具有優點,即,在直接地連接半導體晶片以及其接觸表 面,與系統載體帶之接觸連接表面之後,此配置可以沒 有較大花費地藉由施加中斷電壓而實施,或者藉由使用 雷射射線技術用以切開在晶片上所提供之相對應之中 斷元件而實施。因此,此系統載體帶藉由結構化而製成 具有扁平導體圖案之金屬帶。 另一種方式,此由金屬膠合之箔帶所構成之系統載體 帶藉由金屬層之結構化而製成導軌。在此製造方法中, 是在執行此(較佳是配置於系統載體帶上η個連續之晶 片上之接觸表面,與系統載體帶上連接表面之間)連接 之後,以及將此組件堆疊至電子構件之前,實施此不可 逆之配置。爲了堆疊此構件而將系統載體帶切開成具 有晶片之各別之系統載體,並且相對應此所採用配置, 將此個別零散之系統載體,在此堆疊中間平面之配置順 序中彼此堆疊成層。 尤其是在TSOP —模組之堆疊(stacking)、BGA封 裝中或在晶片平面上此位址線路與資料線路被短路。 經由晶片選擇電路將此堆疊配置之晶片接通活化。此 晶片選擇電路因此對於每一個晶片向外各別佈線。因 而在不同的堆疊平面中須要不同之佈局。以便形成各 晶片選擇電路。藉由本發明此系統載體或堆疊中間平 面可以有相同之佈局。因此藉由界定在晶片平面上之 晶片選擇電路而節省佈局成本,因爲可以將相同之佈局 -10- 521424 五、發明説明(9 ) 用於所有的堆疊中間平面,而將整個的堆疊中間平面以 簡單的方式短路,並且用於晶片選電路之輸出連接或 PAD —連接可以在晶片平面上產生,因爲設有定義用於 晶片平面上之晶片選擇電路。此等中斷電路可以以簡 單之線路技術保護或融合,其藉由施加相對應高之中斷 電壓並且因此形成高的電流密度而熔化。 本發明現在根據實施例並參考所附圖示作進一步說 明。 圖式之簡單說明 第1圖顯示由系統載體與晶片所構成之(模組)單元 (其具有在晶片上之晶片選擇電路)之槪要俯視圖。 第2圖顯示由η個堆疊單元所構成之電子構件(其有 在晶片上之η個晶片選擇電路)之槪要透視圖。 第1圖顯示由系統載體T i與晶片C i所構成之(模組) 單元1(其具有在晶片Cl上之晶片選擇電路Ai)之主要 之槪要俯視圖,此等虛線代表晶片Ci之界限G!。晶片 Ci是安裝在系統載體1上,其具有四個側面邊緣Sh、 Si2、S13與Sl4。在晶片C!上配置晶片選擇電路A!,其 在基本上由中斷電路Uh至Uln或由中斷元件Eh至 Eln所構成,其中此等中斷電路至Uln或中斷元件 Eh至Eln,具有輸入線路Lh至Lln與輸出線路LAW至 LAln。而輸出線路LAi i至LAln,經由共同輸出線路 與在晶片C 1上之輸出接觸表面C S i連接,此等輸入線 路Lii至Lln分別被導通至在晶片山上之各個輸入接 -11- 521424 五、發明説明(10 ) 觸表面〇811至CSln。除了共同之輸出線路之外,在 晶片C 1上設有一個輸出線路B 1,在其上例如位址信號 可以繼續傳導,而共同之輸出線路h作爲晶片選擇電 路A 1之程式化或不可逆之配置。 在系統載體T i上在此實施例中是配置於輸入連接表 面KAh至KAln之側面邊緣之邊緣區域中,其經由 連接線至Dln,而與在晶片山上之輸入接觸表面 CSh至CSln連接。此等輸入接觸表面KAh至KAln接 觸到輸入接觸銷L至Kn,其配置於系統載體L之側面 邊緣S 1 1上。 在系統載體h之側面邊緣Sh之邊緣區域中之輸出 連接表面K A i,經由連接線D i與晶片C i之共同輸出接 觸表面CSi連接。其他之接觸表面至Klm是配置 於晶片C i上並且相對應地具有在晶片C i上之積體電 路。 爲了將此於第1圖中所顯示之(模組)單元1不可逆 的配置於堆疊中間平面,則相對應於堆疊中間平面之數 目(其由1逐1編號至n),此中斷電路Uh至Uln之一或 中斷元件Em至Eln之一未被中斷,而其餘之中斷線路 或中斷元件藉由施加中斷電壓,或藉由蒸發處理並且借 助於雷射射線或電子射線而中斷。因此明確的將輸入 接觸銷K i至Kn配置於位址線路B !。在根據第1圖之 實施形式中此晶片選擇電路A i因此配置於晶片C i中, 並且不是在堆疊中間平面么1或在載體1^中,因此電子 -12- 521424 五、發明説明(11 ) 構件之1至η個單元之所有的堆疊中間平面2!至Zn 可以形成完全相同。而在系統載體1^上之輸入連接表 面KAM至〖八^是與輸入接觸銷1^至Kn連接,而此單 元之共同之輸出連接表面K A i不是彼此經由接觸銷連 接,而是此輸出連接表面僅僅作爲在晶片C i至C n上晶 片選擇電路Al至Αη之程式化。 第2圖顯示由η個堆疊(模組)單元1至η所構成電 子構件之槪要透視圖,其具有在晶片C!至Cn上η個晶 片選擇電路Αι至Αη。此1至η個單元是彼此上下配 置。第2圖之最上之單元1對應於第!圖之單元。相 同的代表符號對應於相同之結構元件,因此不重新說 明。此等(模組)單元1至η各具有系統載體h至Τη, 其具有堆疊中間平面Zl至Ζη。 在每一個系統載體h至Τη中配置晶片C!至Cn。晶 片山至Cn之每一個除了積體電路外還具有晶片選擇 電路Αι至An。此等晶片選擇電路Ai至An在基本上 是由中斷電路Uh至Unn或是中斷元件Eh至Enn所構 成。各別的輸入線路Lh至Lln連接在晶片Q至Cn上 之中斷電路或具有輸入接觸表面〇311至CSnn之中斷 元件。此等晶片C i至Cn在此實施例中是半導體晶片, 其至少具有一積體電路。此積體電路之定址是經由各 晶片選擇電路八1至An之共同輸出線路心至Bn而實 施。根據以上所討論之1至η(模組)單元之晶片選擇電 路八1至Αη之配置,存在直接連接各個輸入接觸銷1^至 -13- 521424 五、發明説明(12 ) κη至輸出線路I至Bn,因此經由輸入接觸銷Ki至Κη, 此在堆疊中間平面中之積體電路可以被定址。 此在第2圖中所形成了電子組件是由堆疊單元1至 η (其例如可以是T S Ο Ρ單元)所構成,而在此實施形式中 以以下之方法製成。首先在安裝積體電路期間在晶片 〇^至Cn上同時還塗佈具有多個中斷電路至Uln之 晶片選擇電路,其中此中斷電路分別具有輸入接觸表面 C S ! !至C S i n,以及共同之輸出接觸表面如此配置之晶 片C i至Cn被塗佈在系統載體帶上其具有連續配置之 系統載體h至Tn,其中此系統載體帶可以有扁平導體 圖案之結構化金屬帶,或者可以是由具有膠合金屬之箔 帶所構成。如果是箔帶的情形中,此膠合金屬之金屬層 被結構化成導軌,並且在系統載體帶上另外設有輸出連 接表面與輸入連接表面。晶片C i至Cn連接地配置在 系統載體帶上,它可以設有連接線,其中用於晶片選擇 電路Ai至An之連接線,不但將每一個晶片選擇電路Ai 至An之各別的輸入接觸表面,而且將其共同的輸出接 觸表面,與在系統載體帶上所設相對應之輸入連接表面 或輸出連接接面連接。 藉由在輸入連接表面KAm至KAnn上或在輸出連接 表面〖人1至KAn上施加相對應之中斷電壓,而可以在此 配置之系統載體帶上進行,將(模組)單元1至η不可逆 地配置至堆疊中的位置,並且將在堆疊中的各個積體電 路明確地定址。因此中斷電路Un至Unn之各一(其以 -14- 521424 五、發明説明(13 ) 用於單元1至η爲特徵),未被施加中斷電壓。 然後以此方式借助於晶片選擇電路A 1至A n將模組 單元不可逆地配置,此系統載體帶被分割成各個系統載 體,其它以在其上的晶片C i至C η在所設之序列中彼此 上下堆疊,如同在第2圖所顯示者。在其側面邊緣S i i 至Sln之一上設有輸入接觸銷Kl至Kn,其將彼此上下 重疊之輸入連接表面彼此連接。由於先前藉助於晶片 選擇電路八1至Αη實施之不可逆之配置,因此,此等輸 入接觸銷1^至κη,明確地與在晶片Ci至cn上之定址 線路Bi至Bn連接。此系統載體Tl至τη之線路結構 對於所有的堆疊中間平面Z i至Ζη均爲相同,因此對於 所有之堆疊中間平面只須要唯一僅有的佈局。 符號說明 1 - η…單元 C 1,C η ...晶片 Z^Zl·堆疊中間平面 Τι,Τη…系統載體 CSi,CSn…輸出接觸表面 CSii,CSnn…輸入接觸表面 晶片選擇電路 U 1 1,U n n…中斷電路 L 1 1,L η η…輸入線路 KAi,Kan·.·輸出連接表面 KAii,Kann…輸入連接表面 -15- 521424 五、發明説明(14 ) L 1 , L n · · .共同輸出線路 κ1?κη. ..輸入接觸銷 Ε 1 1,Ε η η ...中斷元件 D 1,D η . ..輸出連接線 D 1 1,D η η...輸入連接線 S 1 1 , S,n 1 Ί...系統載體之側面邊緣 Β 1 , Β η .. ,.定址線路 LA^AAnn...中斷電路之輸出線路或中斷元件 K^Km...晶片上之接觸表面 Gi,Gn...晶片之邊界線 -16-
Claims (1)
- 4'- :* ;、 “ ·521424 峰填 正請 太身 I · ·χ _ r ^ y v η & ㈣ ΛΓ·;· /*- Ύι 是月 r曰 f所 六、申請專利範圍 第90121290號「具有堆疊式單元之電子構件及其製造方法」 專利案 (91年4月修正) 六申請專利範圍 1. 一種具有堆疊式單元(1至η)之電子構件,其特徵爲每一單 元(1至η)具有一晶片((^至CJ,其安裝於堆疊中間平面(Zi 至Zn)上,並且此等堆疊之堆疊中間平面(冗1至Zn)具有相 同之佈局(layout),而在晶片((^至Cn)中'在接觸表面(。31至 CSn以及CSn至CSnn)上不可逆地配置可調整之晶片選擇 電路(八1至An),其使得可以將接觸表面(031至CSn以及CSn 至CSnn)不可逆地配置於堆疊中間平面(Zi至Zn)。 2. 如申請專利範圍第1項之電子構件,其中 此晶片選擇電路(人1至An)之多個中斷電路⑴^至Unn), 其在每個晶片(1至Cn)上之總數至少對應於堆疊中間平 面(Z1至ZJ之總數。 3. 如申請專利範圍第2項之電子構件,其中 每一中斷電路(Un至Unn)經由輸入線路(1^11至Lnn)與輸 入接觸表面(0311至CSnn)連接,以及經由輸出線路(1^至LJ 與輸出接觸表面(031至CSn)連接。 4·如申請專利範圍第2或3項之電子構件,其中 此中斷電路(Uu至Unn)具有共同之輸出接觸表面(CSi 至CSn),與分離之輸入接觸表面(CSU至CSnn)。 5·如申請專利範圍第4項之電子構件,其中 此中斷電路(Uu至Unn)之輸入接觸表面(〇311至CSnn)經 由連接線卬^至Dnn),與在堆疊中間平面(21至zn)上的輸 521424 六、申請專利範圍 入連接表面(仄人^至ΚΑηη)連接。 6. 如申請專利範圍第5項之電子構件,其中 此輸入連接表面(1^八11至ΚΑβη)在堆疊中間平面(冗1至Ζη) 上與輸入接觸銷(L至Κη)連接,其連接堆疊單元(1至η)。 7. 如申請專利範圍第4項之電子構件,其中 此晶片選擇電路(Αι至Αη)之共同輸出接觸表面(〇31至 CSJ之各一連接線⑴^至Dnn),與在堆疊中間平面(义1至ZJ 上之共同之輸出連接表面(KAi至KAJ連接。 8. 如申請專利範圍第5項之電子構件,其中 此晶片選擇電路(人1至An)之共同輸出接觸表面(〇31至 CSn)之各一連接線⑴“至Dnn),與在堆疊中間平面(冗1至Zn) 上之共同之輸出連接表面(KAi至KAn)連接。 9. 如申請專利範圍第6項之電子構件,其中 此晶片選擇電路(人1至An)之共同輸出接觸表面(〇31至 CSn)之各一連接線(Dn至Dnn),與在堆疊中間平面(冗1至Zn) 上之共同之輸出連接表面(KAi至KAn)連接。 ΙΟ.如申請專利範圍第6項之電子構件,其中 此堆疊中間平面(21至ZJ之輸入連接表面(反人^至KAnn), 經由通過接觸而導通至,具有堆疊單元(1至η)之電子構件 之基礎表面上輸入接觸銷(1至Κη)。 11.如申請專利範圍第7項之電子構件,其中 此堆疊中間平面(冗1至Ζη)之輸入連接表面(《^"至ΚΑηη), 經由通過接觸而導通至,具有堆疊單元(1至η)之電子構件 之基礎表面上輸入接觸銷(L至Κη)。 -2- 521424 六、申請專利範圍 12·如申請專利範圍第6項之電子構件,其中 此堆疊中間平面(Ζι至Zn)之輸入連接表面(反八“至KAnn) 被配置於每堆疊中間平面(Zi至Zn)之邊緣區域中,並且經 由輸入接觸銷(1至Kn)連接至電子構件之側表面⑺^至Sn4) 上。 ia如申請專利範圍第7項之電子構件,其中 此堆疊中間平面(Ζι至ZJ之輸入連接表面ΚΑηη) 被配置於每堆疊中間平面(Zi至ζη)之邊緣區域中,並且經 由輸入接觸銷(1^至KJ連接至電子構件之側表面㈠^至sn4) 上。 14. 如申請專利範圍第10項之電子構件,其中 此堆疊中間平面01至Zn)之輸入連接表面(反八^至KAnn) 被配置於每堆疊中間平面(Z1至zn)之邊緣區域中,並且經 由輸入接觸銷(1至Kn)連接至電子構件之側表面以^至Sn4) 上。 15. —種製造具有堆疊單元(1至η)之電子構件之方法,其不可 逆地確定並且配置此輸入接觸銷(1至Κη)作爲位址接觸, 其特徵爲具有以下步驟: -在晶片(CJ上塗佈具有多個中斷電路⑺^至Uln)之晶 片選擇電路(AJ,其具有分離之輸入接觸表面(CSU至CSln) 與共同之輸出接觸表面(CSJ, -將晶片(CO塗佈在具有堆疊中間平面(ZJ之系統載體 (TJ上,此等平面具有多個分離之輸入連接表面(KAh至 KAln)與一輸出連接表面(KAJ, 、申請專利範圍 一將輸入接觸表面(〇311至CSnn)與輸入連接表面(KAn 至KAnn)連接,並且將輸出接觸表面(CSiM CSln)與輸出連 接表面(KAJ連接, -在共同的輸出連接表面(KA〇(其用在堆疊中間平面(Zi 至Zn)上晶片(CJ之所有中斷電路(12至Uln)),以及除了輸 入接觸表面(CSU)之外之(此晶片(CJ之堆疊中間平面(Zi至 ZJ之中斷電路(1112至Uln)之)所有連續之輸入接觸表面 (CSn至CSln)之間,施加中斷電壓其以用於此堆疊中間平 面(ZJ爲特徵,並且其應用於定址, -將多個由晶片(G至Cn)構成之單元(1至n),與具有堆 疊中間平面(冗1至Zn)之系統載體(1\至Tn)予以堆疊, -安裝輸入接觸銷(5^至Κη)與輸出接觸銷(Κ。)用於連接 堆疊單元(1至η)之此等輸入連接表面…八^至ΚΑηη)或輸 出連接表面(1^1至ΚΑη)。 16. —種製造具有堆疊單元(1至η)之電子構件之方法,並不可 逆地確定並且配置此輸入接觸銷(1至Κη)作爲位址接觸, 其特徵爲具有以下步驟: -在晶片(CD上塗佈具有多個中斷元件⑺^至Eln)之晶 片選擇電路(AJ,其具有分離之輸入接觸表面(CSn至CSln) 與共同之輸出接觸表面(CSO, -只要它不用於晶片(G至CJ之定址,則將中斷元件(E12 至Eln)較佳藉助於雷射蒸發汽化切開, -將晶片(C0塗佈在具有堆疊中間平面(ZJ之系統載體 (TO上,此等平面具有多個分離之輸入連接表面(KAM至 -4- 521424 、申請專利範圍 ΚΑ1η)與一輸出連接表面(KAD, -將輸入接觸表面(CSn至CSnn)與輸入連接表面(KAU 至KAnn)連接,並且將輸出接觸表面(03,至CSn)與輸出連接 表面(KAO連接, -將多個由晶片(<:1至Cn)所構成之單元(1至n),與具有 堆疊中間平面(么1至ZJ之系統載體(1\至Tn)予以堆疊, -安裝輸入接觸銷(1至Κη),用於連接此等堆疊單元(1 至η)之輸入連接表面(反人^至KAln)。 17. 如申請專利範圍第15或16項之方法,其中 此輸入接觸表面(CSU至CSln)與輸入連接面(反八^至KAln 之連接,以及輸出接觸表面(CSJ與輸出連接表面(KA J之連 接,是藉助於連接方法而實施。 18. 如申請專利範圍第1 5或16項之方法, 其中將輸入接觸銷(1^至KJ配置於堆疊式單元(1至η) 之側面邊緣(Sn至Sn4)上。 19·如申請專利範圍第15或16項之方法,其中 製成相同之佈局用於所有的堆疊中間平面(义1至Zn)。 20. 如申請專利範圍第15或16項之方法,其中 此不可逆之配置是直接在半導體晶圓上,藉由將預先設 定數目之中斷電路(Un至Unn)或中斷元件(E1至Enn)中斷 而實施,然後在半導體晶圓上製成積體電路。 21. 如申請專利範圍第15或16項之方法,其中 此不可逆的配置在將晶片塗佈之後,以下列方式實施:依 據用於半導體晶片之系統載體帶,藉助於在預設數目之中 521424 六、申請專利範圍 斷電路(11"至unn)上施加中斷電壓,或將預設數目之中斷 元件⑺^至Enn)汽化蒸發。 泛如申請專利範圍第20項之方法,其中 此不可逆的配置在將晶片塗佈之後,以下列方式實施:依 據用於半導體晶片之系統載體帶,藉助於在預設數目之中 斷電路(口“至Unn)上施加中斷電壓,或將預設數目之中斷 元件(Eu至Enn)汽化蒸發。 23·如申請專利範圍第21項之方法,其中 此系統載體帶藉由結構化而製成具有扁平導體圖案之金 屬帶。 2i如申請專利範圍第21項之方法,其中 此由膠合金屬箔帶所構成之系統載體帶,藉由箔帶金屬 層之結構化而製成導軌。 迅如申請專利範圍第23項之方法,其中 此由膠合金屬箔帶所構成之系統載體帶,藉由箔帶金屬 層之結構化而製成導軌。 26如申請專利範圍第21項之方法,其中 此不可逆之配置是在實施以下之連接(配置於系統載體 帶上連續晶片(<^至Cn)之接觸表面(〇31至CSn以及CSn 至CSnn),與系統載體帶上之輸出連接表面(8:人1至KAn)W 及輸入連接表面(KAn至KAnn)之間之連接)後,並且將單元 (1至η)堆疊至電子構件之前製成。 -6-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10044148A DE10044148A1 (de) | 2000-09-06 | 2000-09-06 | Elektronisches Bauteil mit gestapelten Bausteinen und Verfahren zu seiner Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
TW521424B true TW521424B (en) | 2003-02-21 |
Family
ID=7655338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090121290A TW521424B (en) | 2000-09-06 | 2001-08-29 | Electronic members with stacked unit and method of its manufacturing |
Country Status (7)
Country | Link |
---|---|
US (1) | US6703651B2 (zh) |
EP (1) | EP1187209A3 (zh) |
JP (1) | JP3670990B2 (zh) |
KR (1) | KR100500256B1 (zh) |
CN (1) | CN1169220C (zh) |
DE (1) | DE10044148A1 (zh) |
TW (1) | TW521424B (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006519572A (ja) * | 2003-02-28 | 2006-08-24 | フリースケール セミコンダクター インコーポレイテッド | 超広帯域信号を伝送するシステム及び方法 |
DE10343257B4 (de) * | 2003-09-17 | 2009-06-10 | Qimonda Ag | Verfahren zur Herstellung von Zwischenverbindungen bei Chip-Sandwich-Anordnungen |
JP4399777B2 (ja) * | 2004-01-21 | 2010-01-20 | セイコーエプソン株式会社 | 半導体記憶装置、半導体装置、及び電子機器 |
US20060157866A1 (en) * | 2005-01-20 | 2006-07-20 | Le Thoai T | Signal redistribution using bridge layer for multichip module |
CN101138089B (zh) * | 2005-01-31 | 2011-02-09 | 斯班逊有限公司 | 层叠型半导体装置及层叠型半导体装置的制造方法 |
US20060202317A1 (en) * | 2005-03-14 | 2006-09-14 | Farid Barakat | Method for MCP packaging for balanced performance |
DE102005039165B4 (de) * | 2005-08-17 | 2010-12-02 | Infineon Technologies Ag | Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung |
US7352602B2 (en) | 2005-12-30 | 2008-04-01 | Micron Technology, Inc. | Configurable inputs and outputs for memory stacking system and method |
US7503767B2 (en) * | 2006-08-01 | 2009-03-17 | General Dynamics Advanced Information Systems, Inc. | Method and apparatus for compliantly connecting stack of high-density electronic modules in harsh environments |
KR20090032845A (ko) * | 2007-09-28 | 2009-04-01 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조방법 |
US8174841B2 (en) * | 2009-04-27 | 2012-05-08 | International Business Machines Corporation | Adaptive interconnect structure |
US20110096511A1 (en) * | 2009-10-26 | 2011-04-28 | Christian Krutzik | Ultra-low profile multi-chip module |
US20110250861A1 (en) * | 2010-04-08 | 2011-10-13 | Viasat, Inc. | Highly integrated, high frequency, high power operation mmic |
US9472878B2 (en) * | 2015-01-16 | 2016-10-18 | Tyco Electronics Corporation | Electrical cable connector having a two-dimensional array of mating interfaces |
CN109411453B (zh) * | 2018-09-17 | 2022-03-15 | 珠海欧比特电子有限公司 | 一种三维立体封装的垂直互连方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970003915B1 (ko) * | 1987-06-24 | 1997-03-22 | 미다 가쓰시게 | 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈 |
US5198888A (en) * | 1987-12-28 | 1993-03-30 | Hitachi, Ltd. | Semiconductor stacked device |
US5028986A (en) * | 1987-12-28 | 1991-07-02 | Hitachi, Ltd. | Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices |
US4996583A (en) * | 1989-02-15 | 1991-02-26 | Matsushita Electric Industrial Co., Ltd. | Stack type semiconductor package |
US5266834A (en) * | 1989-03-13 | 1993-11-30 | Hitachi Ltd. | Semiconductor device and an electronic device with the semiconductor devices mounted thereon |
JP2816244B2 (ja) * | 1990-07-11 | 1998-10-27 | 株式会社日立製作所 | 積層型マルチチップ半導体装置およびこれに用いる半導体装置 |
JPH0513666A (ja) * | 1991-06-29 | 1993-01-22 | Sony Corp | 複合半導体装置 |
JP2605968B2 (ja) * | 1993-04-06 | 1997-04-30 | 日本電気株式会社 | 半導体集積回路およびその形成方法 |
JP2526511B2 (ja) * | 1993-11-01 | 1996-08-21 | 日本電気株式会社 | 半導体装置 |
US5760471A (en) * | 1994-04-20 | 1998-06-02 | Fujitsu Limited | Semiconductor device having an inner lead extending over a central portion of a semiconductor device sealed in a plastic package and an outer lead exposed to the outside of a side face of the plastic package |
US5698895A (en) * | 1994-06-23 | 1997-12-16 | Cubic Memory, Inc. | Silicon segment programming method and apparatus |
US5434745A (en) * | 1994-07-26 | 1995-07-18 | White Microelectronics Div. Of Bowmar Instrument Corp. | Stacked silicon die carrier assembly |
KR0184076B1 (ko) * | 1995-11-28 | 1999-03-20 | 김광호 | 상하 접속 수단이 패키지 내부에 형성되어 있는 3차원 적층형 패키지 |
US5973396A (en) * | 1996-02-16 | 1999-10-26 | Micron Technology, Inc. | Surface mount IC using silicon vias in an area array format or same size as die array |
JPH10270634A (ja) * | 1997-03-24 | 1998-10-09 | Mitsubishi Electric Corp | メモリモジュール |
JP2870530B1 (ja) * | 1997-10-30 | 1999-03-17 | 日本電気株式会社 | スタックモジュール用インターポーザとスタックモジュール |
JP3563604B2 (ja) * | 1998-07-29 | 2004-09-08 | 株式会社東芝 | マルチチップ半導体装置及びメモリカード |
US6381141B2 (en) * | 1998-10-15 | 2002-04-30 | Micron Technology, Inc. | Integrated device and method for routing a signal through the device |
JP3228257B2 (ja) * | 1999-01-22 | 2001-11-12 | 日本電気株式会社 | メモリパッケージ |
JP3360655B2 (ja) * | 1999-07-08 | 2002-12-24 | 日本電気株式会社 | 半導体装置 |
-
2000
- 2000-09-06 DE DE10044148A patent/DE10044148A1/de not_active Withdrawn
-
2001
- 2001-08-27 EP EP01119748A patent/EP1187209A3/de not_active Withdrawn
- 2001-08-29 TW TW090121290A patent/TW521424B/zh not_active IP Right Cessation
- 2001-09-06 KR KR10-2001-0054693A patent/KR100500256B1/ko not_active IP Right Cessation
- 2001-09-06 US US09/948,261 patent/US6703651B2/en not_active Expired - Lifetime
- 2001-09-06 CN CNB011412518A patent/CN1169220C/zh not_active Expired - Fee Related
- 2001-09-06 JP JP2001270931A patent/JP3670990B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR100500256B1 (ko) | 2005-07-11 |
KR20020020225A (ko) | 2002-03-14 |
JP3670990B2 (ja) | 2005-07-13 |
JP2002164499A (ja) | 2002-06-07 |
EP1187209A3 (de) | 2005-04-13 |
EP1187209A2 (de) | 2002-03-13 |
US6703651B2 (en) | 2004-03-09 |
US20020034069A1 (en) | 2002-03-21 |
DE10044148A1 (de) | 2002-03-21 |
CN1169220C (zh) | 2004-09-29 |
CN1341965A (zh) | 2002-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW521424B (en) | Electronic members with stacked unit and method of its manufacturing | |
US7683491B2 (en) | Semiconductor device | |
US7091595B2 (en) | Semiconductor device with semiconductor chip and rewiring layer and method for producing the same | |
TW201123403A (en) | Semiconductor memory device, semiconductor package and system having stack-structured semiconductor chips | |
US7924592B2 (en) | Semiconductor memory device having improved voltage transmission path and driving method thereof | |
US9324661B2 (en) | Semiconductor package and method of manufacturing the same | |
US20060091518A1 (en) | Semiconductor module having an internal semiconductor chip stack, and method for producing said semiconductor module | |
US11894344B2 (en) | Power enhanced stacked chip scale package solution with integrated die attach film | |
JP2009259207A (ja) | 半導体メモリカードとそれに用いられる半導体メモリデバイス | |
KR20160010648A (ko) | 이중 채널 메모리를 포함하는 패키지 | |
CN110707060A (zh) | 半导体芯片和包括半导体芯片的半导体封装 | |
US11004831B2 (en) | Stack packages including a fan-out sub-package | |
US20220208737A1 (en) | Stack packages including a hybrid wire bonding structure | |
US20130200530A1 (en) | Semiconductor Packages Including a Plurality of Stacked Semiconductor Chips | |
CN112466835A (zh) | 半导体封装及其制造方法 | |
US11037890B2 (en) | Semiconductor assembly with package on package structure and electronic device including the same | |
US11152335B2 (en) | Stack packages including a supporting substrate | |
US7199465B2 (en) | Wire bonding system and method of use | |
KR20220006807A (ko) | 적층 반도체 칩을 포함하는 반도체 패키지 | |
US20200043907A1 (en) | Semiconductor device and method for manufacturing the same | |
US20230139378A1 (en) | Semiconductor package including stacked semiconductor chips | |
JPH10242379A (ja) | 半導体モジュール | |
JP3855627B2 (ja) | 半導体装置及び電子装置ならびにその製造方法 | |
CN114300430A (zh) | 芯片封装结构、电子器件、三维存储器与存储系统 | |
US20080185732A1 (en) | Stacked structure using semiconductor devices and semiconductor device package including the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |