KR20160010648A - 이중 채널 메모리를 포함하는 패키지 - Google Patents

이중 채널 메모리를 포함하는 패키지 Download PDF

Info

Publication number
KR20160010648A
KR20160010648A KR1020167000582A KR20167000582A KR20160010648A KR 20160010648 A KR20160010648 A KR 20160010648A KR 1020167000582 A KR1020167000582 A KR 1020167000582A KR 20167000582 A KR20167000582 A KR 20167000582A KR 20160010648 A KR20160010648 A KR 20160010648A
Authority
KR
South Korea
Prior art keywords
microelectronic
terminals
package
elements
edges
Prior art date
Application number
KR1020167000582A
Other languages
English (en)
Other versions
KR101692792B1 (ko
Inventor
리차드 드윗 크피스프
용 첸
벨가셈 하바
와엘 조니
주오웬 순
Original Assignee
인벤사스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인벤사스 코포레이션 filed Critical 인벤사스 코포레이션
Publication of KR20160010648A publication Critical patent/KR20160010648A/ko
Application granted granted Critical
Publication of KR101692792B1 publication Critical patent/KR101692792B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Geometry (AREA)

Abstract

마이크로전자 패키지(100)는 제1 및 제2 표면(120, 122)들을 갖는 지지 요소(102), 기판 접점(106)들과 결합되는 적층된 제0 및 제1 마이크로전자 요소(0, 1)들, 및 제2 표면에 있는 단자(124)들을 포함할 수 있다. 제2 표면(122)은 제2 표면의 남쪽 및 서쪽 에지(132, 134)들의 전체 길이를 포함하고 남쪽 및 서쪽 에지로부터 제2 표면의 북쪽 및 동쪽 에지(130, 136)들을 향해 각각의 거리(D1, D2)의 3분의 1만큼 직교 방향(D4, D3)들로 각각 연장되는 남서쪽 영역(SW)을 구비할 수 있다. 단자(124)들은 남서쪽 영역(SW)에 있는 제1 단자(125)들을 포함할 수 있는데, 제1 단자들은 마이크로전자 요소(0, 1)들 중 적어도 하나의 메모리 저장소 어레이의 모든 이용가능한 어드레스가능 메모리 위치들 중에서 어드레스가능 메모리 위치를 결정하기 위해 마이크로전자 패키지(100) 내의 회로에 의해 사용가능한 어드레스 정보를 전달하도록 구성된다.

Description

이중 채널 메모리를 포함하는 패키지{Package comprising dual channel memory}
관련 출원에 대한 상호 참조
본 출원은 그 개시 내용이 본 명세서에 참고로 포함된, 2013년 6월 11일자로 출원된 미국 가특허 출원 제61/833,900호의 출원일의 이익을 주장하는 2013년 11월 8일자로 출원된 미국 특허 출원 제14/075,020호의 계속 출원이다.
본 출원의 요지는 마이크로전자 패키징(microelectronic packaging)에 관한 것으로, 보다 구체적으로는 다수의 동적 랜덤 액세스 메모리(dynamic random access memory, "DRAM") 칩들을 동일한 패키지 내에 포함하는 것들과 같은 다중-칩 마이크로전자 메모리 패키지에 관한 것이다.
마이크로전자 요소는 일반적으로, 흔히 다이(die) 또는 반도체 칩으로 불리는, 규소 또는 갈륨비소와 같은 반도체 재료의 얇은 슬래브(slab)를 포함한다. 반도체 칩은 흔히 마이크로전자 패키지의 형태의 개별 패키징된 유닛으로서 제공된다. 일부 유닛 설계들에서, 반도체 칩은 기판 또는 칩 캐리어에 실장되고, 이는 이어서 인쇄 회로 기판과 같은 회로 패널 상에 실장된다.
능동 회로가 반도체 칩의 제1 면(예를 들어, 전방 면 또는 표면)에 제조된다. 능동 회로에 대한 전기 접속을 용이하게 하기 위해, 칩에는 동일 면 상에서 접합 패드들이 제공된다. 접합 패드들은 전형적으로, 다이의 에지(edge)들 주위에, 또는 많은 메모리 칩들의 경우에는 다이 중앙에, 규칙적인 어레이로 배치된다. 접합 패드들은 일반적으로, 대략 0.5 마이크로미터(μm) 두께의 구리 또는 알루미늄과 같은 전도성 금속으로 제조된다. 접합 패드는 금속의 단일 층 또는 다수의 층들을 포함할 수 있다. 접합 패드의 크기는 칩의 특정 유형에 따라 변할 것이지만, 전형적으로는 한 변이 수십 내지 수백 마이크로미터일 것이다.
크기는 칩들의 임의의 물리적 배열에 있어 중요한 고려사항이다. 칩들의 보다 집약적인 물리적 배열에 대한 요구는 휴대용 전자 장치들의 급속한 발달로 인해 훨씬 더 강해졌다. 단지 예로서, 통상 "스마트 폰"과 "태블릿 컴퓨터"로 불리는 장치들은 휴대폰의 기능들을, 고해상도 디스플레이 및 관련 이미지 처리 칩과 함께, 강력한 데이터 프로세서, 메모리 및 보조 소자, 예를 들어 위성 위치확인 시스템 수신기, 전자 카메라, 및 근거리 통신망 접속부와 통합시킨다. 그러한 장치들은 주머니 크기의 모든 장치에서, 완전한 인터넷 연결성, 풀(full)-해상도 비디오를 포함한 엔터테인먼트, 내비게이션, 전자 금융 등과 같은 능력을 제공할 수 있다. 복합 휴대용 장치들은 다수의 칩들을 작은 공간 내에 패킹(packing)할 것을 요구한다. 또한, 칩들 중 일부는 통상 "I/O"로 언급되는 많은 입력 및 출력 접속부들을 갖는다. 이들 I/O는 다른 칩의 I/O와 상호접속되어야 한다. 상호접속부를 형성하는 구성요소는 조립체의 크기를 현저하게 증가시키지 않아야 한다. 다른 응용들에서, 예를 들어 인터넷 검색 엔진에 사용되는 것들과 같은 데이터 서버에서처럼 유사한 필요성이 발생한다. 예를 들어, 복합 칩들 사이의 많은 짧은 상호접속부들을 제공하는 구조체들은 검색 엔진의 대역폭을 증가시키고 그 전력 소비를 감소시킬 수 있다.
전술한 바를 고려하여, 다수의 칩들, 특히 DRAM과 같은 메모리 칩들을 다중-칩 메모리 패키지들 내에 조립하는 것이 유리할 수 있다. 다중-칩 메모리 패키지의 구조와 기능에 추가의 개선이 이루어질 수 있다.
본 발명의 일 태양에 따르면, 마이크로전자 패키지는 반대편을 향하는 제1 및 제2 표면들과 제1 표면 또는 제2 표면에 있는 복수의 기판 접점들을 갖는 지지 요소, 기판 접점들과 전기 결합되는 적층된 제0 및 제1 마이크로전자 요소들, 및 기판 접점들을 통해 마이크로전자 요소들과 전기 결합되는 제2 표면에 있는 단자들을 구비할 수 있다.
지지 요소는 반대편을 향하는 북쪽 및 남쪽 에지들을 구비하고, 이들은 북쪽 에지와 남쪽 에지 사이에서 연장되는 반대편을 향하는 동쪽 및 서쪽 에지들에 인접할 수 있다. 제2 표면은 남쪽 및 서쪽 에지들의 전체 길이를 포함하고 남쪽 및 서쪽 에지들 각각으로부터 북쪽 에지를 향해 그리고 동쪽 에지를 향해 각각의 거리의 3분의 1만큼 직교 방향들로 각각 연장되는 남서쪽 영역을 구비할 수 있다.
각각의 마이크로전자 요소는 메모리 저장소 어레이, 및 마이크로전자 요소의 전면을 따라 전면의 반대편의 제1 및 제2 에지들에 인접하여 평행하게 각각 연장되는 요소 접점들의 제1 및 제2 열(column)들을 구비할 수 있다. 제0 마이크로전자 요소의 제1 및 제2 에지들은 남쪽 및 북쪽 에지들에 각각 인접하게 배치될 수 있고, 제1 마이크로전자 요소의 제1 및 제2 에지들은 서쪽 및 동쪽 에지들에 각각 인접하게 배치될 수 있다.
단자들은 남서쪽 영역에 있는 제1 단자들을 포함할 수 있는데, 제1 단자들은 제0 또는 제1 마이크로전자 요소들 중 적어도 하나의 메모리 저장소 어레이의 모든 이용가능한 어드레스가능 메모리 위치들 중에서 어드레스가능 메모리 위치를 결정하기 위해 마이크로전자 패키지 내의 회로에 의해 사용가능한 어드레스 정보를 전달하도록 구성된다.
일 실시예에서, 제2 표면은 북쪽 및 동쪽 에지들의 전체 길이를 포함하고 북쪽 및 동쪽 에지들 각각으로부터 남쪽 에지를 향해 그리고 서쪽 에지를 향해 각각의 거리의 3분의 1만큼 직교 방향들로 각각 연장되는 북동쪽 영역을 구비할 수 있다. 단자들은 또한 북동쪽 영역에 있는 제2 단자들을 포함할 수 있다. 제2 단자들은 제1 단자들에 의해 전달되는 정보 이외의 제2 정보를 전달하도록 구성될 수 있다. 제2 정보는 데이터 신호들을 포함할 수 있다. 예시적인 실시예에서, 제2 단자들은 마이크로전자 패키지로 그리고 이로부터 모든 데이터 신호들을 전달하도록 구성될 수 있다. 모든 제2 단자들은 북동쪽 영역에 위치될 수 있다.
특정 예에서, 제2 단자들은 북쪽 에지에 평행하게 연장되는 복수의 북쪽 단자 행(row)들 내의 위치들에 그리고 동쪽 에지에 평행하게 연장되는 복수의 동쪽 단자 열들 내의 위치들에 배열될 수 있다. 제1 단자들은 남쪽 에지에 평행하게 연장되는 복수의 남쪽 단자 행들 내의 위치들에 그리고 서쪽 에지에 평행하게 연장되는 복수의 서쪽 단자 열들 내의 위치들에 배열될 수 있다. 하나의 예에서, 북쪽 단자 행들 내의 제2 단자들 및 남쪽 단자 행들 내의 제1 단자들은 제0 마이크로전자 요소의 요소 접점들과 전기 결합될 수 있고, 동쪽 단자 열들 내의 제2 단자들 및 서쪽 단자 열들 내의 제1 단자들은 제1 마이크로전자 요소의 요소 접점들과 전기 결합될 수 있다.
특정 실시예에서, 마이크로전자 패키지는 또한 제0 및 제1 마이크로전자 요소들과 함께 적층되는 제2 및 제3 마이크로전자 요소들을 포함할 수 있고, 제2 및 제3 마이크로전자 요소들 각각은 메모리 저장소 어레이 및 마이크로전자 요소의 전면을 따라 전면의 반대편의 제1 및 제2 에지들에 인접하여 평행하게 각각 연장되는 요소 접점들의 제1 및 제2 열들을 구비하며, 제2 마이크로전자 요소의 제1 및 제2 에지들은 남쪽 및 북쪽 에지들에 각각 인접하고, 제3 마이크로전자 요소의 제1 및 제2 에지들은 서쪽 및 동쪽 에지들에 각각 인접한다.
예시적인 실시예에서, 마이크로전자 패키지는 또한 제0, 제1, 제2, 및 제3 마이크로전자 요소들과 함께 적층되는 제4, 제5, 제6, 및 제7 마이크로전자 요소들을 포함할 수 있고, 제4, 제5, 제6, 및 제7 마이크로전자 요소들 각각은 메모리 저장소 어레이 및 마이크로전자 요소의 전면을 따라 전면의 반대편의 제1 및 제2 에지들에 인접하여 평행하게 각각 연장되는 요소 접점들의 제1 및 제2 열들을 구비하며, 제4 및 제6 마이크로전자 요소들 각각의 제1 및 제2 에지들은 남쪽 및 북쪽 에지들에 각각 인접하고, 제5 및 제7 마이크로전자 요소들의 제1 및 제2 에지들은 서쪽 및 동쪽 에지들에 각각 인접한다.
특정 예에서, 마이크로전자 패키지는 또한 제0, 제1, 제2, 제3, 제4, 제5, 제6, 및 제7 마이크로전자 요소들과 함께 적층되는 제8 마이크로전자 요소를 포함할 수 있고, 제8 마이크로전자 요소는 메모리 저장소 어레이 및 마이크로전자 요소의 전면을 따라 전면의 반대편의 제1 및 제2 에지들에 인접하여 평행하게 각각 연장되는 요소 접점들의 제1 및 제2 열들을 구비하며, 제8 마이크로전자 요소 각각의 제1 및 제2 에지들은 남쪽 및 북쪽 에지들에 각각 인접한다.
일 실시예에서, 제0 및 제2 마이크로전자 요소들에 전기 결합되는 제2 단자들의 제0 서브세트(subset)는 제0 메모리 채널을 포함하고, 제1 및 제3 마이크로전자 요소들에 전기 결합되는 제2 단자들의 제1 서브세트는 제1 메모리 채널을 포함하며, 제0 및 제1 메모리 채널들은 서로 독립적으로 작동되도록 구성될 수 있다.
본 발명의 다른 태양에 따르면, 마이크로전자 조립체는 각각이 전술된 바와 같은 상부 마이크로전자 패키지 및 하부 마이크로전자 패키지를 포함할 수 있다. 단자들은 저부(bottom) 단자들일 수 있다. 하부 마이크로전자 패키지는 또한 마이크로전자 요소를 적어도 부분적으로 덮는 봉지재 및 봉지재의 상부 표면에 있고 기판 접점들을 통해 하부 마이크로전자 패키지의 마이크로전자 요소들과 전기 결합되는 상부 단자들을 포함할 수 있으며, 상부 마이크로전자 패키지의 저부 단자들은 하부 마이크로전자 패키지의 상부 단자들에 연결된다.
특정 실시예에서, 마이크로전자 패키지들 각각의 저부 단자들은 제1 단자들에 의해 전달되는 정보 이외의 제2 정보를 전달하도록 구성되는 제2 단자들을 포함할 수 있고, 제2 정보는 데이터 신호들을 포함한다. 마이크로전자 조립체는 또한 마이크로전자 패키지들과 마이크로프로세서 사이에서 64 비트의 제2 정보를 전달하도록 구성되는 전도체들의 세트를 구비한 지지 구조체를 포함할 수 있고, 상부 마이크로전자 패키지의 제2 단자들은 클록 사이클당 32 비트를 전도체들의 세트로 전달하도록 구성되며, 하부 마이크로전자 패키지의 제2 단자들은 클록 사이클당 32 비트를 전도체들의 세트로 전달하도록 구성된다.
일 실시예에서, 상부 마이크로전자 패키지의 제2 단자들 각각은 동일한 신호 할당을 갖는 하부 마이크로전자 패키지의 제2 단자들 중 대응하는 제2 단자 위에 놓일 수 있고 이와 전기 접속될 수 있다. 상부 및 하부 마이크로전자 패키지들 각각의 제2 단자들 각각은 상부 및 하부 마이크로전자 패키지들 각각 내의 마이크로전자 요소들 각각과 전기 접속될 수 있다. 특정 예에서, 상부 마이크로전자 패키지의 제2 단자들 각각은 하부 마이크로전자 패키지 내의 마이크로전자 요소들로부터 전기 절연되는 하부 마이크로전자 패키지의 대응하는 비-접속 단자 위에 놓일 수 있고 이와 전기 접속될 수 있다. 하부 마이크로전자 패키지의 제2 단자들 각각은 상부 마이크로전자 패키지 내의 마이크로전자 요소들로부터 전기 절연되는 상부 마이크로전자 패키지의 대응하는 비-접속 단자 아래에 놓일 수 있고 이와 전기 접속될 수 있다.
본 발명의 또 다른 태양에 따르면, 마이크로전자 조립체는 지지 구조체 및 지지 구조체의 주 표면(major surface)에 실장되는 전술된 바와 같은 마이크로전자 패키지를 포함할 수 있다. 마이크로전자 조립체는 또한 지지 구조체의 주 표면에 실장되는 마이크로프로세서, 및 마이크로전자 패키지와 마이크로프로세서 사이에서 어드레스 정보를 전달하도록 구성되는 지지 구조체 상의 전도체들의 세트를 포함할 수 있다. 일 실시예에서, 남쪽 및 서쪽 에지들은 마이크로프로세서의 에지를 향할 수 있고, 북쪽 및 동쪽 에지들은 마이크로프로세서의 에지로부터 멀리 향할 수 있어, 남서쪽 영역 내의 단자들이 북동쪽 영역 내의 단자들보다 마이크로프로세서의 에지에 더 가깝다.
특정 실시예에서, 마이크로전자 조립체는 또한 지지 구조체의 주 표면에 있는 복수의 공동-지원(co-support) 접점들을 포함할 수 있는데, 공동-지원 접점들은 마이크로전자 패키지의 단자들 중 대응하는 단자들과 연결되고 전도체의 세트에 결합된다. 공동-지원 접점들은 (a) 마이크로전자 요소들이 이에 결합된 어드레스 정보를 공동-지원 접점들을 통해 제1 샘플링 속도로 샘플링하도록 구성된 제1 유형의 마이크로전자 패키지와의 접속을 위한 제1 사전결정된 배열에 따라, 그리고 (b) 마이크로전자 요소들이 이에 결합된 어드레스 정보를 공동-지원 접점들을 통해 제1 샘플링 속도보다 큰 제2 샘플링 속도로 샘플링하도록 구성된 제2 유형의 마이크로전자 패키지와의 접속을 위한 제2 사전결정된 배열에 따라 배열되는 어드레스 정보 할당들을 가질 수 있다. 하나의 예에서, 제1 유형의 마이크로전자 패키지 내의 마이크로전자 요소들은 유형 DDRx의 것일 수 있고, 제2 유형의 마이크로전자 패키지 내의 마이크로전자 요소들은 유형 LPDDRx의 것일 수 있다.
본 발명의 또 다른 태양에 따르면, 마이크로전자 조립체는 전술된 바와 같은 상부 마이크로전자 패키지, 및 하부 마이크로전자 패키지를 포함할 수 있다. 단자들은 저부 단자들일 수 있다. 하부 마이크로전자 패키지는 또한 하부 마이크로전자 패키지 내의 프로세서를 적어도 부분적으로 덮는 봉지재 및 봉지재의 상부 표면에 있고 프로세서와 전기 결합되는 상부 단자들을 추가로 포함할 수 있다. 상부 마이크로전자 패키지의 저부 단자들은 하부 마이크로전자 패키지의 상부 단자들에 연결될 수 있다.
특정 실시예에서, 하부 마이크로전자 패키지의 상부 단자들은 (a) 마이크로전자 요소들이 이에 결합된 어드레스 정보를 상부 단자들을 통해 제1 샘플링 속도로 샘플링하도록 구성된 제1 유형의 상부 마이크로전자 패키지와의 접속을 위한 제1 사전결정된 배열에 따라, 그리고 (b) 마이크로전자 요소들이 이에 결합된 어드레스 정보를 상부 단자들을 통해 제1 샘플링 속도보다 큰 제2 샘플링 속도로 샘플링하도록 구성된 제2 유형의 상부 마이크로전자 패키지와의 접속을 위한 제2 사전결정된 배열에 따라 배열되는 어드레스 정보 할당들을 가질 수 있다.
도 1a는 본 발명의 일 실시예에 따른 마이크로전자 패키지의 개략 평면도.
도 1b는 패키지의 동쪽 에지로부터 취해진, 도 1a의 마이크로전자 패키지의 측면도.
도 1c는 패키지의 남쪽 에지로부터 취해진, 도 1a의 마이크로전자 패키지의 다른 측면도.
도 1d는 패키지의 남쪽 에지로부터 취해진, 와이어 본드들 중 일부가 생략된 상태로 도시된 도 1a의 마이크로전자 패키지의 확대 측면도.
도 2는 다른 실시예에 따른 도 1a의 마이크로전자 패키지의 변형의 확대 측면도.
도 3a는 도 1a의 마이크로전자 패키지의 지지 요소의 제2 표면의 개략 평면도.
도 3b는 단자의 가능한 구성을 도시하는, 도 1a의 마이크로전자 패키지의 지지 요소의 제2 표면의 개략 평면도.
도 4는 도 1a의 마이크로전자 패키지의 하나의 잠재적인 구성인 마이크로전자 요소의 이중 랭크(dual rank) 구성의 블록도.
도 5는 도 2의 마이크로전자 패키지의 하나의 잠재적인 구성인 마이크로전자 요소의 단일 랭크 구성의 블록도.
도 6은 도 1a의 마이크로전자 패키지의 다른 잠재적인 구성인 마이크로전자 요소의 단일 랭크 구성의 블록도.
도 7은 도 1a의 마이크로전자 패키지 또는 도 2의 마이크로전자 패키지 내에 포함될 수 있는 마이크로전자 요소의 개략 평면도.
도 8은 도 1a의 마이크로전자 패키지 또는 도 2의 마이크로전자 패키지 내에 포함될 수 있는 다른 마이크로전자 요소의 개략 평면도.
도 9는 도 1a의 마이크로전자 패키지 또는 도 2의 마이크로전자 패키지 내에 포함될 수 있는 또 다른 마이크로전자 요소의 개략 평면도.
도 10a는 시스템에서 도 1a의 마이크로전자 패키지의 가능한 상호접속 배열 및 프로세서와의 마이크로전자 패키지의 상호접속부를 도시하는 개략도.
도 10b는 패키지-온-패키지(package-on-package) 시스템에서 도 1a의 마이크로전자 패키지의 가능한 상호접속 배열을 도시하는 개략도.
도 11은 본 발명의 일 실시예에 따른 시스템의 개략도.
본 명세서에 추가로 기술되는 바와 같은 다양한 도면을 참조하면, 회로 패널 또는 시스템의 다른 구성요소 상의 공통 인터페이스에 대한 단자의 상호접속을 위해 패키지의 표면 상에 공통 패키지 단자 볼아웃(ballout)을 각각 구비할 수 있는 다양한 다중-칩 마이크로전자 패키지 구성이 제공된다. 그러한 방식으로, 회로 패널 또는 다른 구성요소 상의 공통 인터페이스는, 특정 마이크로전자 패키지가 내부의 반도체 메모리 칩(이하에서, "칩")의 개수, 칩의 특정 유형, 및 입력 신호, 예컨대 어드레스 정보(address information) 또는 명령 어드레스 버스 신호(command address bus signal)가 제공되게 하는 특정 표준뿐만 아니라, 패키지에 의해 지원되는 메모리의 랭크의 수에 있어서 다른 그러한 공동-지원식(co-supported) 패키지 유형과 상당히 다를 수 있을지라도, 모든 그러한 마이크로전자 패키지에의 접속에 대해 표준화될 수 있다.
따라서, 예를 들어, 본 발명에 따른 마이크로전자 패키지는 표준 "LPDDR3" 및 그의 후속(follow-on) 표준(이하에서, 그러한 표준은 총괄하여 "LPDDRx"로 지칭됨)에 따른 복수의 칩들; 또는 표준 "DDR3"에 따른 복수의 칩들; 또는 표준 "DDR4"에 따른 복수의 칩들을 포함할 수 있다(이하에서, 적당한 경우, 그러한 DDR3 및 DDR4 표준은 총괄하여 "DDRx"로 지칭됨).
본 발명의 소정 실시예는 마이크로전자 요소, 예컨대 반도체 칩, 또는 반도체 칩들의 적층된 배열체가 주로 메모리 저장소 어레이 기능을 제공하도록 구성되는 패키지 또는 마이크로전자 조립체를 제공한다. 그러한 마이크로전자 요소에서, 메모리 저장소 어레이 기능을 제공하도록 구성되는, 즉 다른 소자들과 함께 구성되고 상호접속되는, 내부의 능동 소자(active device), 예컨대 트랜지스터의 개수는 임의의 다른 기능을 제공하도록 구성되는 능동 소자의 개수보다 많다. 따라서, 일례에서, DRAM 칩과 같은 마이크로전자 요소는 그의 주요한 또는 유일한 기능으로서 메모리 저장소 어레이 기능을 가질 수 있다. 대안적으로, 다른 예에서, 그러한 마이크로전자 요소는 복합 용도를 가질 수 있고, 메모리 저장소 어레이 기능을 제공하도록 구성되는 능동 소자를 포함할 수 있으며, 또한 특히 프로세서 기능, 또는 신호 프로세서 또는 그래픽 프로세서 기능과 같은 다른 기능을 제공하도록 구성되는 다른 능동 소자를 통합할 수 있다. 이러한 경우에, 마이크로전자 요소는 여전히 마이크로전자 요소의 임의의 다른 기능보다 메모리 저장소 어레이 기능을 제공하도록 구성되는 더 많은 개수의 능동 소자들을 구비할 수 있다.
도 1a 내지 도 1d는 본 명세서의 실시예들 중 몇몇에 따른 마이크로전자 패키지(100)의 예시적인 구현을 도시한다. 이 도면들에서 볼 수 있는 바와 같이, 마이크로전자 요소(0, 1, 2, 3, 4, 5, 6, 7)들이 지지 유전체 요소, 예컨대 테이프 자동 접합(tape automated bonding, "TAB")에 사용되는 테이프와 같은 지지 요소(102) 위에 정면을 위로 하여(face up) 적층된다. 일례에서, 지지 요소(102)는 지지 요소의 평면 내에서의 열팽창 계수가 지지 요소의 평면 내에서 10 백만분율/섭씨 1도("ppm/℃") 미만인 유전체 요소로 본질적으로 이루어질 수 있다.
마이크로전자 요소(0 내지 7)들 각각은 메모리 저장소 어레이를 구비할 수 있다. 지지 요소(102)는 반대편을 향하는 북쪽 및 남쪽 에지(130, 132)들을 구비하고, 이들은 북쪽 에지와 남쪽 에지 사이에서 연장되는 반대편을 향하는 동쪽 및 서쪽 에지(136, 134)들에 인접할 수 있다. 본 명세서에 사용되는 바와 같이, 방향 북쪽, 남쪽, 동쪽 및 서쪽은 단지 특정 마이크로전자 패키지의 좌표계에서 배향과 방향을 설명하는 데 편의상 사용되며, 지리적 방향에 대응하지 않는다. 0 내지 7의 칩의 번호부여는 도면과 하기의 설명 전체에 걸쳐 동일하게 유지된다.
도 1a 내지 도 1d에 도시된 바와 같이, 마이크로전자 요소(0 내지 7)들 각각의 전면(105)에 있는 요소 접점(104)들이 지지 요소(102)의 제1 표면(120)에 있는 대응하는 기판 접점(106)들에 와이어 본딩된다. 와이어 본드(101)들은 마이크로전자 요소(0 내지 7)들 각각의 전면(105) 위에서 연장될 수 있는데, 이때 와이어 본드들은 마이크로전자 요소들 각각의 요소 접점(104)들과 기판 접점(106)들에 전기 결합된다.
마이크로전자 요소(0 내지 7)들은, 짝수 마이크로전자 요소(즉, 0, 2, 4, 6 등)들이 홀수 마이크로전자 요소(즉, 1, 3, 5, 7 등)들에 의해 이격되거나 홀수 마이크로전자 요소들이 단일 적층 배열체 내에서 교번하여 사이에 끼워진다. 마이크로전자 요소(0 내지 7)들은 홀수 마이크로전자 요소들이 그들의 수평면 내에서 짝수 마이크로전자 요소들에 대해 90도 회전된 것으로 보이도록 하는 구성으로 적층체 내에 배치된다.
제0 마이크로전자 요소(0)의 전면(105)의 반대편에 있는 그의 후면(107)이 지지 요소(102)의 제1 표면(120)에 인접하게 배치될 수 있다. 제1 마이크로전자 요소(1)의 후면(107)은 제0 마이크로전자 요소(0)의 전면(105) 위에 놓일 수 있다. 이러한 패턴이 나머지 마이크로전자 요소(2 내지 7)들에 대해 계속될 수 있는데, 이때 각각의 마이크로전자 요소(n)의 후면(107)은 마이크로전자 요소(n-1)의 전면(105) 위에 놓인다.
도 1d에서 볼 수 있는 바와 같이, 하나 이상의 접착제 층(103)이 제0 마이크로전자 요소(0)의 전면(105)의 반대편에 있는 그의 후면(107)과 지지 요소(102)의 제1 표면(120) 사이에 배치될 수 있고, 하나 이상의 접착제 층(103)이 마이크로전자 요소(0 내지 7)들 중 인접 마이크로전자 요소들의 마주보는 면들 사이에 배치될 수 있다.
적층체 내의 짝수 마이크로전자 요소(0, 2, 4, 6)들 각각은 제1 및 제2 행(110, 112)들 내의 요소 접점(104)들을 통해 기판 접점(106)들과 전기 결합될 수 있다. 짝수 마이크로전자 요소(0, 2, 4, 6)들 각각의 요소 접점(104)들의 제1 및 제2 행(110, 112)들은 각자의 마이크로전자 요소의 전면(105)을 따라 전면의 반대편의 제1 및 제2 에지(111, 113)들에 각각 인접하여 평행하게 연장될 수 있다. 짝수 마이크로전자 요소(0, 2, 4, 6)들 각각의 전면(105)의 제1 및 제2 에지(111, 113)들은 지지 요소(102)의 남쪽 및 북쪽 에지(132, 130)들을 향해 각각 배향될 수 있다.
짝수 마이크로전자 요소(0, 2, 4, 6)들 각각의 요소 접점(104)들의 제1 및 제2 행(110, 112)들은 지지 요소의 남쪽 및 북쪽 에지(132, 130)들과 짝수 마이크로전자 요소(0, 2, 4, 6)들의 전면(105)의 대응하는 에지(111, 113)들 사이에 놓이는, 지지 요소(102)의 제1 표면(120)에 있는 기판 접점(106)들의 대응하는 행들에 와이어 본딩될 수 있다. 예를 들어, 도 1b에 도시된 바와 같이, 제6 마이크로전자 요소(6)의 제1 행(110) 내의 특정 접점(104a)이 지지 요소의 남쪽 에지(132)와 제6 마이크로전자 요소의 전면(105)의 대응하는 제1 에지(111) 사이에 놓이는, 지지 요소(102)의 제1 표면(120)에 있는 대응하는 기판 접점(106a)에 와이어 본딩된다.
짝수 마이크로전자 요소(0, 2, 4, 6)들 각각의 요소 접점(104)들의 제1 행(110)은 각자의 마이크로전자 요소 내의 메모리 저장소 어레이의 모든 이용가능한 어드레스가능 메모리 위치들 중에서 어드레스가능 메모리 위치를 결정하기 위해 각자의 마이크로전자 요소 내의 회로에 의해 사용가능한 모든 어드레스 정보를 전달하도록 구성될 수 있다. 짝수 마이크로전자 요소(0, 2, 4, 6)들 각각의 요소 접점(104)들의 제2 행(112)은 각자의 마이크로전자 요소 내의 회로에 의해 사용가능한 모든 데이터 정보를 전달하도록 구성될 수 있다.
적층체 내의 홀수 마이크로전자 요소(1, 3, 5, 7)들 각각은 제1 및 제2 열(114, 116)들 내의 요소 접점(104)들을 통해 기판 접점(106)들과 전기 결합될 수 있다. 홀수 마이크로전자 요소(1, 3, 5, 7)들 각각의 요소 접점(104)들의 제1 및 제2 열(114, 116)들은 각자의 마이크로전자 요소의 전면(105)을 따라 전면의 반대편의 제1 및 제2 에지(115, 117)들에 인접하여 평행하게 연장될 수 있다. 홀수 마이크로전자 요소(1, 3, 5, 7)들 각각의 전면(105)의 제1 및 제2 에지(115, 117)들은 지지 요소(102)의 서쪽 및 동쪽 에지(134, 136)들을 향해 각각 배향될 수 있다.
홀수 마이크로전자 요소(1, 3, 5, 7)들 각각의 요소 접점(104)들의 제1 및 제2 열(114, 116)들은 지지 요소의 서쪽 및 동쪽 에지(134, 136)들과 홀수 마이크로전자 요소(1, 3, 5, 7)들의 전면(105)의 대응하는 에지(115, 117)들 사이에 놓이는, 지지 요소(102)의 제1 표면(120)에 있는 기판 접점(106)들 중 대응하는 것들에 와이어 본딩될 수 있다. 예를 들어, 도 1c에 도시된 바와 같이, 제7 마이크로전자 요소(7)의 제1 열(110) 내의 특정 접점(104b)이 지지 요소의 서쪽 에지(134)와 제7 마이크로전자 요소의 전면(105)의 대응하는 제1 에지(115) 사이에 놓이는, 지지 요소(102)의 제1 표면(120)에 있는 대응하는 기판 접점(106b)에 와이어 본딩된다.
홀수 마이크로전자 요소(1, 3, 5, 7)들 각각의 요소 접점(104)들의 제1 열(114)은 각자의 마이크로전자 요소 내의 메모리 저장소 어레이의 모든 이용가능한 어드레스가능 메모리 위치들 중에서 어드레스가능 메모리 위치를 결정하기 위해 각자의 마이크로전자 요소 내의 회로에 의해 사용가능한 모든 어드레스 정보를 전달하도록 구성될 수 있다. 홀수 마이크로전자 요소(1, 3, 5, 7)들 각각의 요소 접점(104)들의 제2 열(116)은 각자의 마이크로전자 요소 내의 회로에 의해 사용가능한 모든 데이터 정보를 전달하도록 구성될 수 있다.
마이크로전자 패키지(100)는 기판 접점(106)들을 통해 마이크로전자 요소(0 내지 7)들과 전기 결합되는 지지 요소(102)의 제2 표면(122)에 있는 단자(124)들을 구비할 수 있다. 단자(124)들은 마이크로전자 요소(0 내지 7)들의 메모리 저장소 어레이들의 모든 이용가능한 어드레스가능 메모리 위치들 중에서 어드레스가능 메모리 위치를 결정하기 위해 마이크로전자 패키지(100) 내의 회로에 의해 사용가능한 어드레스 정보를 전달하도록 구성되는 제1 단자(125)들을 포함할 수 있다. 단자(124)들은 또한 제1 단자(125)들에 의해 전달되는 정보 이외의 제2 정보를 전달하도록 구성되는 제2 단자(126)들을 포함할 수 있고, 제2 정보는 데이터 신호들을 포함한다.
도 3a를 참조하면, 본 발명의 실시예들에서 제공되는 단자(124)들의 예시적인 단자 볼아웃에서, 어드레스 정보, 즉 각각의 마이크로전자 요소 내의 메모리 저장소 어레이의 어드레스가능 메모리 위치를 특정하기에 충분한 정보가 지지 요소(102)의 2개의 인접한 에지들(예컨대, 남쪽 및 서쪽 에지(132, 134)들)에 인접한 단자들에 배치된다. 일례에서, 단자(124)들의 예시적인 단자 볼아웃은 지지 요소(102)의 제2 표면(122)에서 행들 및 열들로 배열되는 에어리어 어레이(area array)로 배열될 수 있다.
행 주소 스트로브(strobe), 열 주소 스트로브, 쓰기 허용 및 어드레스 정보를 샘플링하기 위해 사용되는 클록과 같은 명령 정보와 함께 그룹화될 수 있는 그러한 어드레스 정보, 즉 총괄적으로 "명령 어드레스 정보"는 도 3a에 도시된 제1 단자(125)들에서 수신될 수 있는데, 제1 단자들은 예를 들어 지지 요소(102)의 남쪽 에지(132)에 인접한 그룹들 "CA CH 0 L" 및 "CA CH 0 H" 내에서 보이고, 지지 요소의 서쪽 에지(134)에 인접한 그룹들 "CA CH 1 L" 및 "CA CH 1 H" 내에서 보인다.
도 3a에서 볼 수 있는 바와 같이, 모든 그러한 어드레스 정보는 지지 요소(102)의 서쪽 및 남쪽 에지(134, 132)들에 인접하게 배치되는 제1 단자(125)들에서 패키지에 입력될 수 있다. 단자 그룹들 "CA CH 0 L" 및 "CA CH 0 H"는 별개일 수 있거나 서로들 사이에 배치될 수 있으며, 그룹 "CA CH 1 L" 및 "CA CH 1 H"에 대해서도 마찬가지이다.
단자(124)들은 지지 요소(102)의 제2 표면(122)의 남서쪽 영역(SW)에 있는 제1 단자(125)들을 포함할 수 있다. 남서쪽 영역(SW)은 지지 요소(102)의 남쪽 및 서쪽 에지(132, 134)들의 전체 길이들을 포함할 수 있고, 남쪽 및 서쪽 에지들 각각으로부터 북쪽 에지(130)를 향해 그리고 동쪽 에지(136)를 향해 각각의 거리(D1, D2)의 3분의 1만큼 직교 방향들로 각각 연장될 수 있다. 일 실시예에서, 남서쪽 영역은 남쪽 및 서쪽 에지(132, 134)들 각각으로부터 북쪽 에지(130)를 향해 그리고 동쪽 에지(136)를 향해 2 mm 이하만큼 직교 방향들로 각각 연장될 수 있다.
일례에서, 마이크로전자 패키지(100)의 모든 제1 단자(125)들은 지지 요소(102)의 제2 표면(122)의 남서쪽 영역(SW)에서 노출될 수 있어, 제1 단자들이 마이크로전자 요소(0 내지 7)들의 메모리 저장소 어레이들의 모든 입수가능한 어드레스가능 메모리 위치들 중에서 어드레스가능 메모리 위치를 결정하기 위해 마이크로전자 패키지 내의 회로에 의해 사용가능한 모든 어드레스 정보를 전달하도록 구성될 수 있다.
모든 제1 단자(125)들이 어드레스 정보를 전달하는 것만으로 제한될 필요는 없지만, 이들은 일부 실시예들에서 그렇게 제한될 수 있다. 예시적인 실시예에서, 제1 단자(125)들은 클록 신호들 및 마이크로전자 패키지(100)로 전달되는 명령 신호들, 어드레스 신호들, 및 뱅크 어드레스 신호들 모두를 전달하도록 구성될 수 있는데, 명령 신호들은 쓰기 허용, 행 주소 스트로브, 및 열 주소 스트로브이고, 클록 신호들은 어드레스 정보를 전달하는 신호들 또는 그의 시간 다중화된 버전(time multiplexed version)들을 샘플링하기 위해 사용되는 클록들이다.
제1 단자(125)들은 남쪽 에지(132)에 평행한 직교 방향들 중 제1 직교 방향(D3)으로 연장되는 복수의 남쪽 단자 행(124s)들 내의 위치들에 그리고 서쪽 에지(134)에 평행한 직교 방향들 중 제2 직교 방향(D4)으로 연장되는 복수의 서쪽 단자 열(124w)들 내의 위치들에 배열될 수 있다. 일 실시예에서, 복수의 남쪽 단자 행(124s)들은 4개 이하의 단자 행들을 포함할 수 있고, 복수의 서쪽 단자 열(124w)들은 4개 이하의 단자 열들을 포함할 수 있다.
제1 단자(125)들은 짝수 마이크로전자 요소(0, 2, 4, 6)들을 홀수 마이크로전자 요소(1, 3, 5, 7)들로부터 독립적으로 작동시키도록 구성될 수 있다. 도 2에서와 같은 4개의 마이크로전자 요소들을 갖는 실시예들에서, 제1 단자(125)들은 짝수 마이크로전자 요소(0, 2)들을 홀수 마이크로전자 요소(1, 3)들로부터 독립적으로 작동시키도록 구성될 수 있다. 2개의 마이크로전자 요소들을 갖는 실시예들에서, 제1 단자(125)들은 제0 마이크로전자 요소(0)를 제1 마이크로전자 요소(1)로부터 독립적으로 작동시키도록 구성될 수 있다.
일례에서, 남서쪽 영역(SW) 내의 남쪽 단자 행(124s)들 내의 제1 단자(125)들은, 홀수 마이크로전자 요소(1, 3, 5, 7)들을 작동시키도록 구성될 수 있는, 또한 남서쪽 영역 내의 서쪽 단자 열(124w)들 내의 제1 단자들로부터, 짝수 마이크로전자 요소(0, 2, 4, 6)들을 독립적으로 작동시키도록 구성될 수 있다.
도 3a에서 추가로 볼 수 있는 바와 같이, 마이크로전자 패키지(100)로의 그리고 이로부터의 데이터 신호들이 예를 들어 각자의 메모리 채널들에 대응하는 DQ 신호들 및 데이터 스트로브 신호들 DQS에 의해 전달될 수 있다. 예를 들어, 제0 채널(131)에 대한 모든 DQ 신호들과 DQ 스트로브 신호들을 전달하는 제2 단자(126)들이 마이크로전자 패키지(100)의 북쪽 에지(130)에 인접하게 제공될 수 있고, 제1 채널(133)에 대한 모든 DQ 신호들과 DQ 스트로브 신호들은 마이크로전자 패키지의 동쪽 에지(136)에 인접하게 제공될 수 있다.
단자(124)들은 지지 요소(102)의 제2 표면(122)의 북동쪽 영역(NE)에 있는 제2 단자(126)들을 포함할 수 있다. 북동쪽 영역(NE)은 지지 요소(102)의 북쪽 및 동쪽 에지(130, 136)들의 전체 길이들을 포함할 수 있고, 북쪽 및 동쪽 에지들 각각으로부터 남쪽 에지(132)를 향해 그리고 서쪽 에지(134)를 향해 각각의 거리(D1, D2)의 3분의 1만큼 직교 방향들로 각각 연장될 수 있다. 도 3b에서 볼 수 있는 바와 같이, 북동쪽 영역(NE)과 남서쪽 영역(SW)이 부분적으로 중첩할 수 있어, 단자(124)들 중 하나 이상이 북동쪽 및 남서쪽 영역들 둘 모두 내에 위치될 수 있다.
일례에서, 마이크로전자 패키지(100)의 모든 제2 단자(126)들은 지지 요소(102)의 제2 표면(122)의 북동쪽 영역(NE)에서 노출될 수 있어, 제2 단자들은 마이크로전자 패키지로 그리고 이로부터 모든 데이터 신호들 전달하도록 구성될 수 있다.
제2 단자(126)들은 북쪽 에지(130)에 평행한 직교 방향들 중 제1 직교 방향(D3)으로 연장되는 복수의 북쪽 단자 행(124n)들 내의 위치들에 그리고 동쪽 에지(136)에 평행한 직교 방향들 중 제2 직교 방향(D4)으로 연장되는 복수의 동쪽 단자 열(124e)들 내의 위치들에 배열될 수 있다. 일 실시예에서, 복수의 북쪽 단자 행(124n)들은 4개 이하의 단자 행들을 포함할 수 있고, 복수의 동쪽 단자 열(124e)들은 4개 이하의 단자 열들을 포함할 수 있다.
마이크로전자 패키지(100)에서, 요소 접점(104)들이 지지 요소(102)의 남쪽 및 북쪽 에지(132, 130)들을 향해 배향된 짝수 마이크로전자 요소(0, 2, 4, 6)들은 남쪽 단자 행(124s)들 및 북쪽 단자 행(124n)들 내의 단자(124)들과 전기 결합될 수 있다. 보다 구체적으로, 남쪽 단자 행(124s)들 내의 제1 단자(125)들 및 북쪽 단자 행(124n)들 내의 제2 단자(126)들이 짝수 마이크로전자 요소(0, 2, 4, 6)들의 요소 접점(104)들과 전기 결합될 수 있다.
남쪽 단자 행(124s)들 내의 제1 단자(125)들은 짝수 마이크로전자 요소(0, 2, 4, 6)들에 대한 제어 정보를 전달하도록 구성될 수 있고, 북쪽 단자 행(124n)들 내의 제2 단자(126)들은 짝수 마이크로전자 요소(0, 2, 4, 6)들에 대한 제어 정보에 따라 데이터 신호들을 전달하도록 구성될 수 있다. 남쪽 단자 행(124s)들 내의 제1 단자(125)들은 짝수 마이크로전자 요소(0, 2, 4, 6)들에 대한 어드레스 정보를 전달하도록 구성될 수 있고, 북쪽 단자 행(124n)들 내의 제2 단자(126)들은 어드레스 정보에 의해 특정되는 짝수 마이크로전자 요소(0, 2, 4, 6)들에 대한 메모리 저장소 어레이 위치들로 데이터 신호들을 전달하도록 구성될 수 있다.
요소 접점(104)들이 지지 요소(102)의 서쪽 및 동쪽 에지(134, 136)들을 향해 배향된 홀수 마이크로전자 요소(1, 3, 5, 7)들은 서쪽 단자 열(124w)들 및 동쪽 단자 열(124e)들 내의 단자(124)들과 전기 결합될 수 있다. 보다 구체적으로, 서쪽 단자 열(124w)들 내의 제1 단자(125)들 및 동쪽 단자 열(124e)들 내의 제2 단자(126)들이 홀수 마이크로전자 요소(1, 3, 5, 7)들의 요소 접점(104)들과 전기 결합될 수 있다.
서쪽 단자 열(124w)들 내의 제1 단자(125)들은 홀수 마이크로전자 요소(1, 3, 5, 7)들에 대한 제어 정보를 전달하도록 구성될 수 있고, 동쪽 단자 열(124e)들 내의 제2 단자(126)들은 홀수 마이크로전자 요소(1, 3, 5, 7)들에 대한 제어 정보에 따라 데이터 신호들을 전달하도록 구성될 수 있다. 서쪽 단자 열(124w)들 내의 제1 단자(125)들은 홀수 마이크로전자 요소(1, 3, 5, 7)들에 대한 어드레스 정보를 전달하도록 구성될 수 있고, 동쪽 단자 열(124e)들 내의 제2 단자(126)들은 어드레스 정보에 의해 특정되는 홀수 마이크로전자 요소(1, 3, 5, 7)들에 대한 메모리 저장소 어레이 위치들로 데이터 신호들을 전달하도록 구성될 수 있다.
이러한 구성에서, 마이크로전자 패키지(100)는 짝수 마이크로전자 요소(0, 2, 4, 6)들이 홀수 마이크로전자 요소(1, 3, 5, 7)들로부터 독립적으로 작동되게 할 수 있어, 짝수 마이크로전자 요소(0, 2, 4, 6)들에 대한 제어 정보에 따른 데이터 신호들이 홀수 마이크로전자 요소(1, 3, 5, 7)들에 대한 제어 정보에 따라 데이터 신호들로부터 독립적인 시간에 전달될 수 있다.
일례에서, 마이크로전자 패키지(100)는 짝수 마이크로전자 요소(0, 2, 4, 6)들이 홀수 마이크로전자 요소(1, 3, 5, 7)들로부터 독립적으로 작동되게 할 수 있어, 짝수 마이크로전자 요소(0, 2, 4, 6)들에 대한 메모리 저장소 어레이 위치들로의 데이터 신호들이 홀수 마이크로전자 요소(1, 3, 5, 7)들에 대한 메모리 저장소 어레이 위치들로의 데이터 신호들로부터 독립적인 시간에 전달될 수 있는데, 짝수 마이크로전자 요소(0, 2, 4, 6)들에 대한 메모리 저장소 어레이 위치들은 홀수 마이크로전자 요소(1, 3, 5, 7)들에 대한 메모리 저장소 어레이 위치들과 상이하다.
마이크로전자 패키지(100) 내에서 북쪽 단자 행(124n)들 내의 제2 단자(126)들 각각은 동쪽 단자 열(124e)들 내의 제2 단자들 각각으로부터 전기 절연될 수 있다. 도 3a에서 볼 수 있는 바와 같이, 짝수 마이크로전자 요소(0, 2, 4, 6)들에 전기 결합되는 제2 단자(126)들의 제0 서브세트가 제0 메모리 채널(131)을 포함할 수 있고, 홀수 마이크로전자 요소(1, 3, 5, 7)들에 전기 결합되는 제2 단자들의 제1 서브세트가 제1 메모리 채널(133)을 포함할 수 있다. 제0 및 제1 메모리 채널(131, 133)들은 서로 독립적으로 작동되도록 구성될 수 있다.
마이크로전자 요소(0 내지 7)들이 유형 LPDDRx의 것인 특정 실시예에서, 제2 단자(126)는 제0 메모리 랭크 내의 제0 메모리 채널에 대한 제0 및 제2 마이크로전자 요소(0, 2)들 각각으로 클록 사이클당 32 비트를, 제0 메모리 랭크 내의 제1 메모리 채널에 대한 제1 및 제3 마이크로전자 요소(1, 3)들 각각으로 클록 사이클당 32 비트를, 제1 메모리 랭크 내의 제0 메모리 채널에 대한 제4 및 제6 마이크로전자 요소(4, 6)들 각각으로 클록 사이클당 32 비트를, 그리고 제1 메모리 랭크 내의 제1 메모리 채널에 대한 제5 및 제7 마이크로전자 요소(5, 7)들 각각으로 클록 사이클당 32 비트를 전달하도록 구성될 수 있다.
도 3a에 도시된 제1 단자(125)들 및 제2 단자(126)들의 배열의 가능한 이점이 이제 기술될 것이다. 위의 설명에 따라서, 본 명세서에 도시된 실시예들에 따라 구성되는 각각의 그러한 마이크로전자 패키지(100)의 단자(124)들은 회로 패널 또는 다른 그러한 구성요소(예컨대, 도 10a) 상에 제공되는 공통 접속 인터페이스에 접속될 수 있다. 예시적인 실시예들에서, 다른 그러한 구성요소는 특히 다른 패키지 또는 메모리 모듈 기판일 수 있다(예컨대, 도 10b).
도 3a에 도시된 특정 단자 볼아웃은 마이크로전자 패키지(100) 내에서 마이크로전자 패키지의 제1 단자(125)들과 동일한 메모리 채널을 지원하는 마이크로전자 패키지 내의 마이크로전자 요소들의 각자의 세트들 사이에 비교적 짧은 길이의 접속부들을 제공하기 위해 이용될 수 있다.
구체적으로, 제0 채널(131)에 대한 모든 제1 단자(125)들을 지지 요소(102)의 남쪽 에지(132)에 인접하게 배치함으로써, 이는 그들 제1 단자들과 짝수 마이크로전자 요소(0, 2, 4, 6)들 상의 요소 접점(104)들의 대응하는 제1 행(110) 사이의 짧은 길이의 전기 접속을 용이하게 한다. 유사한 방식으로, 제1 채널(133)에 대한 모든 제1 단자(125)들을 지지 요소(102)의 서쪽 에지(134)에 인접하게 배치함으로써, 이는 그들 제1 단자와 홀수 마이크로전자 요소(1, 3, 5, 7)들 상의 요소 접점(104)들의 대응하는 제1 열(114) 사이의 짧은 길이의 전기 접속을 용이하게 한다.
LPDDRx-유형 마이크로전자 요소들에서, 어드레스 정보가 그러한 정보를 샘플링하기 위해 사용되는 클록의 상승 및 하강 에지들 둘 모두에서 수신된다. 따라서, LPDDRx-유형 마이크로전자 요소에서, 명령 어드레스 버스 상에서의 어드레스 시그널링 속도는 어드레스 정보가 클록의 하나의 에지에서만 수신되는 DDRx-유형 마이크로전자 요소의 어드레스 시그널링 속도의 2배이다. 본 배열에 의해, 마이크로전자 패키지(100) 내의 보다 짧은 전기 접속부들은 신호 전파 시간, 인덕턴스, 및 마이크로전자 패키지로부터 회로 패널(예컨대, 도 10a) 상의 명령 어드레스 버스 상으로 다시 로딩하는 것을 감소시킬 수 있다. 명령 어드레스 버스 상에서 이들 파라미터를 감소시킴으로써, 달리 가능한 것보다 더 높은 속도로 신호들이 마이크로전자 패키지(100)에서 수신될 수 있다. 따라서, 도시된 패키지 배열은 LPDDRx-유형 마이크로전자 요소들과 함께 사용될 때 특별한 성능 이점을 제공한다.
도 1a 내지 도 1d에 도시된 마이크로전자 패키지(100)의 변형에서, 5개의 짝수 마이크로전자 요소(0, 2, 4, 6, 8)들이 도 1a 내지 도 1d의 짝수 마이크로전자 요소(0, 2, 4, 6)들과 동일한 남북 배향으로 배향되고, 4개의 홀수 마이크로전자 요소(1, 3, 5, 7)들이 도 1a 내지 도 1d의 홀수 마이크로전자 요소(1, 3, 5, 7)들과 동일한 동서 배향으로 배향되는 9-칩 패키지가 제공될 수 있다.
도 2에 도시된 다른 예에서, 짝수 마이크로전자 요소(0, 2)들이 도 1a에서와 같이 배향되고 와이어 본딩되며, 홀수 마이크로전자 요소(1, 3)들이 도 1a에서와 같이 배향되고 와이어 본딩되는 4-칩 패키지(100a)가 제공된다.
도 1a에 도시된 실시예의 변형인, 정면을 아래로 한(face-down) 실시예(도시되지 않음)에서, 마이크로전자 요소(0, 1)들 각각의 전면(105)에 있는 요소 접점(104)들은 지지 요소(102)의 제2 표면(122)(제1 표면(120)에 대해 반대편을 향함)에 있는 대응하는 기판 접점들에 와이어 본딩될 수 있는데, 와이어 본드들은 지지 요소(102)의 구멍들을 통해 연장된다. 그러한 실시예에서, 제0 마이크로전자 요소(0)의 전면(105)은 지지 요소(102)의 제1 표면(120)에 인접하게 배치될 수 있고, 제1 마이크로전자 요소(1)의 전면(105)은 제0 마이크로전자 요소의 후면 위에 놓일 수 있으며, 요소 접점(104)들은 지지 요소의 제1 표면과 제2 표면 사이에서 연장되는 적어도 하나의 구멍과 정렬되는 전도성 구조체(예컨대, 와이어 본드, 리드 본드 등)를 통해 지지 요소의 제2 표면(122)에 있는 단자(124)들과 전기 결합될 수 있다.
또한, 일부 구현예들에서, 관통 규소 비아(through silicon via) 접속부들을 갖는 적층된 칩들이 도 1a 내지 도 1d에 도시된 와이어 본드 접속부들의 대안으로서 제공될 수 있다. 또 다른 구현예에서, 스택 내의 칩들 사이의 접속들이 웨이퍼 레벨 패키징 또는 팬아웃(fan-out) 웨이퍼 레벨 패키징과 같은 패키징 구조를 사용하여 용이해질 수 있다.
일례에서, 마이크로전자 패키지(100)는 도 10b의 하부 마이크로전자 패키지(100b)의 형태를 가질 수 있다. 그러한 마이크로전자 패키지는 마이크로전자 요소(0 내지 1, 0 내지 3, 또는 0 내지 7)들을 적어도 부분적으로 덮는 봉지재를 구비할 수 있다.
모두 도 3a에 도시된 바와 같이 공통 단자 볼아웃에 접속될 수 있는 다수의 유형의 메모리 패키지들의 더 많은 예들이 도 4, 도 5 및 도 6에 도시되어 있다. 예를 들어, 8-마이크로전자 요소 LPDDRx 마이크로전자 패키지가 도 4에 도시되어 있는데, 도 4에서 0, 2, 4, 및 6으로 라벨링된 짝수 마이크로전자 요소들이 도 1a 내지 도 1d에 동일하게 라벨링된 것에 대응하고, 1, 3, 5, 및 7로 라벨링된 홀수 마이크로전자 요소들이 도 1a 내지 도 1d에 동일하게 라벨링된 것에 대응한다. 이중-채널 이중-랭크 메모리 액세스가 도 4에 도시된 8-마이크로전자 요소 LPDDRx 패키지에 제공된다.
추가로 도시된 바와 같이, 신호 그룹(CA Ch0 L)은 각각의 마이크로전자 요소의 메모리 저장소 어레이 내의 어드레스가능 메모리 저장소 위치를 특정하기에 충분한 모든 어드레스 입력을 제0 및 제4 마이크로전자 요소(0, 4)들에 제공한다. 각각의 마이크로전자 요소의 메모리 저장소 어레이 내의 어드레스가능 메모리 저장소 위치를 특정하기에 충분한 모든 어드레스 입력을 제2 및 제6 마이크로전자 요소(2, 6)들에 제공하는 신호 그룹(CA Ch0 H)에서도 마찬가지이다. 마찬가지로, 동일한 것이 제1 채널에 대한 CA Ch1 L과 제1 및 제5 마이크로전자 요소(1, 5)들에 적용되고, 또한 동일한 것이 제1 채널에 대한 CA Ch1 H와 제3 및 제7 마이크로전자 요소(3, 7)들에 적용된다.
각각의 채널에 대한 랭크 0 및 랭크 1에 대한 액세스를 지원하기 위해 사용되는 마이크로전자 요소들이 또한 도 4에 도시되어 있다. 또한, 도시된 예에서, 제0, 제1, 제4, 및 제5 마이크로전자 요소(0, 1, 4, 5)들이 도 4에 도시된 각자의 채널들 및 랭크들 내의 DQs(0 내지 31) 상의 읽기 및 쓰기 액세스를 위해 사용될 수 있다는 것과, 제2, 제3, 제6, 및 제7 마이크로전자 요소(2, 3, 6, 7)들이 도 4에 도시된 각자의 채널들 및 랭크들 내의 DQs(32 내지 63) 상의 읽기 및 쓰기 액세스를 위해 사용될 수 있다는 것을 알 수 있다.
도 5a에서 추가로 볼 수 있는 바와 같이, 이에 도시된 4-마이크로전자 요소 패키지에서, 이중-채널 단일-랭크 메모리 액세스가 제공된다. 도 5에 도시된 4-마이크로전자 요소 LPDDRx 패키지에서, 0과 2로 라벨링된 짝수 마이크로전자 요소들은 도 2에 동일하게 라벨링된 것들에 대응하고, 1과 3으로 라벨링된 홀수 마이크로전자 요소들은 도 2에 동일하게 라벨링된 것들에 대응한다.
여기에 다시, 마이크로전자 패키지 내의 각각의 마이크로전자 요소(0 내지 3)가 패키지 내의 임의의 다른 마이크로전자 요소와 공유될 필요가 없는 제1 단자(125)들의 특정 그룹에 관한 어드레스 정보만을 수신하기 때문에, 명령 어드레스 버스의 로딩이 감소된다. 따라서, 제1 단자(CA CH0 L)들에 대한 어드레스 정보는 제0 마이크로전자 요소(0)에 의해서만 수신되고 동일한 마이크로전자 패키지 내의 다른 마이크로전자 요소들에 의해서는 수신되지 않음으로써, 마이크로전자 패키지(100)가 전기 결합되는 회로 패널 상에서의 그러한 신호들을 전달하는 신호 전도체들 상으로의 로딩을 감소시킨다.
도 6은 각각의 마이크로전자 요소에 의해 수신된 명령 어드레스 버스 정보가 CA CHx L 및 CA CHx H 제1 단자(125)들 둘 모두에서 제공될 필요가 있는 8-마이크로전자 요소 DDRx 마이크로전자 패키지 배열을 도시한다. 도 6은 또한 마이크로전자 요소들의 비트 폭이 각각 16 비트로 제한되어, 4개의 마이크로전자 요소들, 즉 짝수 마이크로전자 요소(0, 2, 4, 6)들이 제0 메모리 채널(0)을 구현하는 데 요구되게 하고, 4개의 홀수 마이크로전자 요소(1, 3, 5, 7)들이 제1 메모리 채널(1)을 구현하는 데 요구되게 하는, 현재 기술에 따른 예를 도시한다. 따라서, 8-마이크로전자 요소 DDRx 마이크로전자 패키지 예가 16-비트 폭 마이크로전자 요소들로 이중-채널 메모리 액세스를 제공하는 반면에, 도 6에 도시된 예는 단지 단일-랭크 메모리 액세스만을 제공한다.
도 6의 실시예의 변형에서, 마이크로전자 요소들의 비트 폭이 각각 8 비트로 제한되어, 5개의 마이크로전자 요소들, 즉 짝수 마이크로전자 요소(0, 2, 4, 6, 8)들이 제0 메모리 채널(0)의 40-비트 제1 부분을 구현하는 데 요구되게 하고, 4개의 홀수 마이크로전자 요소(1, 3, 5, 7)들이 제0 메모리 채널(0)의 32-비트 제2 부분을 구현하는 데 요구되게 하는, 9-마이크로전자 요소 DDRx 마이크로전자 패키지 배열이 제공될 수 있다. 일례에서, 제8 마이크로전자 요소(8)는 ECC 메모리 또는 오류 정정 코드 메모리 기능을 가질 수 있다.
그러한 배열은 단일-채널 단일-랭크 72-비트 메모리 액세스를 제공할 수 있고, 마이크로전자 요소들의 그러한 배열을 갖는 마이크로전자 패키지가 도 6의 실시예와 같이 지지 요소(102)(도 1d)의 제1 표면(120)에 있는 기판 접점(106)들의 동일한 배열에 연결될 수 있지만, 이때 기판 접점들 중 일부가 마이크로전자 패키지의 비-접속 단자들에 접속된다. 이러한 변형은 각각이 보다 좁은 비트 폭을 갖는 마이크로전자 요소들이 상이한 총 비트 폭들의 장치들을 제조하기 위해 사용될 수 있는 방식을 단지 예시하며, 사용된 특정 예는 잠재적인 실시예들을 본 명세서에 기술된 특정 비트 폭들을 갖는 것들로 제한하지 않는 것으로 이해되어야 한다.
본 명세서에 사용된 바와 같이, 마이크로전자 패키지(100, 100a 또는 100b)의 "비-접속 단자"는, 그러한 비-접속 단자에 존재하는 임의의 정보가 항상 있든 또는 없든 간에, 마이크로전자 패키지 내에서 임의의 전기 경로, 즉 임의의 마이크로전자 요소, 예컨대 반도체 칩에 정보를 전달하기 위한 경로에서 접속되지 않은 단자를 의미한다. 따라서, 비-접속 단자에 접속되는 지지 구조체(170)(도 10a)로부터 결합될 수 있는 것과 같은 비-접속 단자에 정보가 존재할 수 있을지라도, 비-접속 단자에 존재하는 정보는 마이크로전자 패키지 내의 임의의 마이크로전자 요소에 제공될 어떠한 경로에도 있지 않는다.
도 7은 또한 도 1a의 마이크로전자 패키지(100) 또는 도 2의 마이크로전자 패키지(100a)에서 사용될 수 있는 LPDDRx-유형 마이크로전자 요소의 전면(105)에서의 요소 접점(104)들(예컨대, LPDDRx에 따라 메모리 마이크로전자 요소의 전면에 제공된 접촉 패드들)의 일반적인 배열을 도시한다. 요소 접점(104)들의 이러한 배열은 마이크로전자 요소의 하나의 에지를 따른 제1 열(110 또는 114) 내의 어드레스 또는 명령/어드레스 접점들, 및 마이크로전자 요소의 반대편 에지를 따른 제2 열(112 또는 116) 내의 데이터 접점들을 보여준다.
도 8을 참조하면, 대조적으로, DDRx 마이크로전자 요소들은 전형적으로, 본래 제공되는 바와 같은 중심 칩 접점(104a)들을 구비하는데, 여기서 칩 접점들은 마이크로전자 요소의 중심'축'을 따라 또는 이에 인접하게 1개 또는 2개의 행으로 연장된다. 그러한 경우에, 접점들을 중심 스파인(spine)으로부터 반대편 에지들로 재배선함으로써, 어드레스 정보 또는 명령/어드레스 정보를 전달하기 위한 요소 접점(104b)들을 마이크로전자 요소의 하나의 에지를 따른 제1 열(110 또는 114)에, 그리고 데이터 신호들을 전달하기 위한 요소 접점들을 마이크로전자 요소의 반대편 에지를 따른 제2 열(112 또는 116)에 제공하는 재배선 층이 칩 상에 제공되거나 형성될 수 있다.
도 9는 또한 일부 DDRx 칩들, 특히 DDR4 칩들의 경우에, 도시된 방식으로 재배선이 이루어질 수 있음을 도시하는데, 여기서 본래의 중심 칩 접점(104a)들이 중간에 있고, 어드레스 정보 또는 명령/어드레스 정보를 전달하기 위한 요소 접점(104b)들이 마이크로전자 요소의 일 에지를 따라 제1 열(110 또는 114)에 있으며, 데이터 신호들을 전달하기 위한 요소 접점들이 마이크로전자 요소의 반대편 에지를 따라 제2 열(112 또는 116)에 있고, 요소 접점들의 제1 및 제2 열들은 도시된 바와 같이 본래의 중심 칩 접점들의 중심축에 평행한 에지들을 따라 연장된다.
도 10a는 마이크로전자 조립체(150) 내의 마이크로전자 패키지(100)의 가능한 상호접속 배열, 및 프로세서(160)(예컨대, 마이크로프로세서)와의 마이크로전자 패키지의 상호접속부를 도시하는 개략도인데, 마이크로전자 패키지 및 프로세서 둘 모두는 회로 패널과 같은 지지 구조체(170)에 실장된다. 도 10a에 도시된 예에서, 마이크로전자 패키지(100)와 프로세서(160)는 지지 구조체(170)의 주 표면(171)에 실장될 수 있다. 마이크로전자 조립체(150)는 또한 마이크로전자 패키지(100)와 프로세서(160) 사이에서 어드레스 정보를 전달하도록 구성되는 전도체(180)들의 세트를 지지 구조체(170) 상에 구비할 수 있다.
지지 요소(102)의 남쪽 및 서쪽 에지(132, 134)들은 프로세서(160)의 에지(161)를 향할 수 있고, 북쪽 및 동쪽 에지(130, 136)들은 프로세서의 에지로부터 멀리 향할 수 있어, 지지 요소(102)의 제2 표면의 남서쪽 영역(SW) 내의 제1 단자(125)들이 지지 요소의 제2 표면의 북동쪽 영역(NE) 내의 제2 단자(126)들보다 프로세서의 에지에 더 가깝게 된다. 특정 예에서, 지지 요소(102)의 남쪽 및 서쪽 에지(132, 134)들 각각은 프로세서(160)의 에지(161)에 대해 대략 45도로 배향될 수 있다. 다른 실시예들에서, 마이크로전자 패키지(100)와 프로세서(160)는 신호들이 마이크로전자 패키지(100)와 프로세서(160) 사이에서 이동하여야 하는 길이를 최소화할 수 있는 다른 상대 위치들로 배향될 수 있다.
도시된 바와 같이, 그러한 배열에서 명령 어드레스 버스의 길이가 감소될 수 있는데, 그 이유는 마이크로전자 패키지(100)에 대한 접속들이 프로세서(160)에 더 가까운 지지 요소(102)의 서쪽 및 남쪽 에지(134, 132)들을 따라 이루어지기 때문이다. 따라서, 감소된 접속 길이들은 프로세서(160)와 마이크로전자 패키지(100) 사이의 명령 어드레스 버스를 따른 시그널링의 증가된 속도를 용이하게 하는 데 도움을 줄 수 있다. 그들 접속은 병렬 종단부(parallel termination)들이 요구되지 않도록 충분히 짧음으로써, 전력을 절감할 수 있다.
마이크로전자 패키지(100)의 단자(124)들과 지지 구조체(170)의 접점(174)들(도 10b) 사이의 접속은 다양한 형태를 취할 수 있다. 접점(174)들은 지지 구조체(170)의 전도체(180)들의 세트에 결합될 수 있고, 마이크로전자 패키지(100)(도 1a) 또는 마이크로전자 패키지(100a)(도 2)의 단자(124)들 중 대응하는 것들과 연결될 수 있다. 접점(174)들은 접점들이 다양한 유형(예컨대, DDRx, GDDRx, LPDDRx 등)들의 마이크로전자 요소(0 내지 1, 0 내지 3 또는 0 내지 7)들을 갖는 마이크로전자 패키지(100) 또는 마이크로전자 패키지(100a)의 단자(124)들과 접속될 수 있도록 어드레스 및 명령 정보 할당들의 복수의 사전결정된 배열들을 가질 수 있다.
접점(174)들은, 마이크로전자 요소(0 내지 1, 0 내지 3 또는 0 내지 7)들이 접점들을 통해 이들에 결합된 어드레스 정보를 제1 샘플링 속도로 샘플링하도록 구성되는(예컨대, DDR3, DDR4, DDRx) 제1 유형의 마이크로전자 패키지(100)와의 접속을 위해 제1 사전결정된 배열에 따라 배열되는 어드레스 정보 할당들을 가질 수 있다. 동일한 접점(174)들은 마이크로전자 요소(0 내지 1, 0 내지 3 또는 0 내지 7)들이 접점들을 통해 이들에 결합된 어드레스 정보를 제1 샘플링 속도보다 큰 제2 샘플링 속도로 샘플링하도록 구성되는(예컨대, LPDDR3, LPDDRx) 제2 유형의 마이크로전자 패키지(100)와의 접속을 위해 제2 사전결정된 배열에 따라 배열될 수 있다.
특정 실시예에서, 제1 유형의 마이크로전자 패키지(100 또는 100a) 내의 마이크로전자 요소(0 내지 1, 0 내지 3 또는 0 내지 7)들은 유형 DDRx의 것일 수 있고, 제2 유형의 마이크로전자 패키지 내의 마이크로전자 요소(0 내지 1, 0 내지 3 또는 0 내지 7)들은 유형 LPDDRx의 것일 수 있다. 각각 2가지 상이한 유형들의 마이크로전자 패키지(100)와의 접속을 위해 하나의 사전결정된 배열에 따라 배치될 수 있는 접점(174)들은 본 명세서에서 "공동-지원 접점"들로서 또한 지칭된다.
일례에서, 제2 샘플링 속도는 제1 샘플링 속도의 정수배일 수 있다. 예를 들어, 마이크로전자 조립체(150)는, 내부에 DDR3 또는 DDR4 메모리를 갖는 제1 유형의 마이크로전자 패키지(100 또는 100a)가 지지 구조체(170)에 부착되면, 마이크로전자 패키지 내의 마이크로전자 요소들이 접점(174)을 통해 이들에 결합된 어드레스 정보를 제1 샘플링 속도로, 예를 들어 클록 사이클당 1회(예컨대, 클록 사이클의 상승 에지에서) 샘플링하도록 구성될 수 있도록, 구성될 수 있다. 이러한 동일한 예에서, 마이크로전자 조립체(150)는 내부에 LPDDR3 메모리를 갖는 제2 유형의 마이크로전자 조립체(100 또는 100a)가 대신에 동일한 지지 구조체(170)에 부착되면, 마이크로전자 패키지 내의 마이크로전자 요소들이 접점(174)을 통해 이들에 결합된 어드레스 정보를 제2 샘플링 속도로, 예를 들어 클록 사이클당 2회(예컨대, 클록 사이클의 상승 에지 및 하강 에지에서 각각 1회씩) 샘플링하도록 구성될 수 있도록, 구성될 수 있다. 따라서, 이 예에서, 제2 샘플링 속도는 제1 샘플링 속도의 정수배(2배)이다. 이들 두 경우에, 지지 구조체(170)는 동일할 수 있고, 마이크로전자 조립체들이 DDRx 또는 LPDDRx 메모리를 구비한 상태로 기능할 수 있다.
내부에 DDRx 또는 LPDDRx 메모리를 갖는 마이크로전자 패키지에 연결되도록 구성되는 지지 구조체(170)의 능력의 추가의 변형들을 본 명세서에 참고로 포함되는, 2013년 3월 15일자로 출원된, 공유되고 공계류 중인 특허 출원 제13/841,052호에서 찾아볼 수 있다.
도 10b는 마이크로전자 조립체(150a) 내에 하부 마이크로전자 패키지(100b)와 함께 적층된 상부 마이크로전자 패키지(100)(도 1a)의 가능한 상호접속 배열, 및 프로세서(160)와의 상부 마이크로전자 패키지의 상호접속부를 도시하는 개략도인데, 마이크로전자 패키지 및 프로세서 둘 모두는 회로 패널과 같은 지지 구조체(170)에 실장된다. 도 10b에 도시된 예에서, 하부 마이크로전자 패키지(100b)와 프로세서(160)는 지지 구조체(170)의 주 표면(171)에 실장될 수 있고, 상부 마이크로전자 패키지(100)는 하부 마이크로전자 패키지에 실장될 수 있다. 마이크로전자 조립체(150a)는 또한 마이크로전자 패키지와 프로세서(160) 사이에서 어드레스 정보를 전달하도록 구성되는 전도체들의 세트(예컨대, 도 10a의 전도체(180)들의 세트)를 지지 구조체(170) 상에 구비할 수 있다.
하부 마이크로전자 패키지(100b)는 지지 요소(102)의 제2 표면(122)에 있는 단자(124)(저부 단자)들을 구비할 수 있다. 하부 마이크로전자 패키지는 마이크로전자 요소(0 내지 1, 0 내지 3 또는 0 내지 7)들을 적어도 부분적으로 덮는 봉지재(190)를 구비할 수 있다. 일례에서, 봉지재의 상부 표면(191)에 있는 상부 단자(127)들이 기판 접점(106)을 통해 하부 마이크로전자 패키지의 마이크로전자 요소들과 전기 결합될 수 있다. 다른 실시예들에서, 하부 마이크로전자 패키지(100b)는 지지 요소(102)의 소정 표면 또는 다른 위치들에서 노출되는 상부 단자들을 구비할 수 있다. 상부 마이크로전자 패키지(100)의 단자(124)들은 하부 마이크로전자 패키지(100b)의 상부 단자(127)들에 연결될 수 있다. 일례에서, 상부 마이크로전자 패키지(100)는 상부 및 하부 마이크로전자 패키지들이 칩 선택 단자들의 위치를 제외하고는 동일하도록 (상부 및 저부 단자들 둘 모두를 갖는) 하부 마이크로전자 패키지(100b)의 형태를 취할 수 있다.
특정 실시예에서, 상부 및 하부 마이크로전자 패키지(100, 100b)들 각각의 단자(124)들은 제1 단자들에 의해 전달되는 정보 이외의 제2 정보를 전달하도록 구성되는 제2 단자들을 포함할 수 있고, 제2 정보는 데이터 신호들을 포함한다. 마이크로전자 조립체(150a)의 지지 구조체(170)는 마이크로전자 패키지(100, 100b)와 프로세서(160) 사이에서 64 비트의 제2 정보를 전달하도록 구성되는 전도체들의 세트(예컨대, 도 10a의 전도체(180)들의 세트)를 구비할 수 있는데, 여기서 상부 마이크로전자 패키지의 제2 단자들은 클록 사이클당 32 비트를 전도체들의 세트로 전달하도록 구성되고, 하부 마이크로전자 패키지의 제2 단자들은 클록 사이클당 32 비트를 전도체들의 세트로 전달하도록 구성된다.
상부 및 하부 마이크로전자 패키지(100, 100b)들을 적층함으로써 이중-랭크 메모리 액세스가 제공될 수 있는데, 여기서 상부 마이크로전자 패키지의 제2 단자들 각각은 동일한 신호 할당을 갖는 하부 마이크로전자 패키지의 제2 단자들 중 대응하는 것 위에 놓여 이와 전기 접속되며, 상부 및 하부 마이크로전자 패키지들 각각의 제2 단자들 각각은 상부 및 하부 마이크로전자 패키지들 각각 내의 마이크로전자 요소(0 내지 1, 0 내지 3 또는 0 내지 7)들 각각과 전기 접속된다.
상부 및 하부 마이크로전자 패키지(100, 100b)들을 적층함으로써 이중-폭 메모리 액세스가 제공될 수 있는데, 여기서 상부 마이크로전자 패키지의 제2 단자들 각각은 하부 마이크로전자 패키지 내의 마이크로전자 요소(0 내지 1, 0 내지 3 또는 0 내지 7)들로부터 전기 절연되는 하부 마이크로전자 패키지의 대응하는 비-접속 단자 위에 놓이고 이와 전기 접속되며, 하부 마이크로전자 패키지의 제2 단자들 각각은 상부 마이크로전자 패키지 내의 마이크로전자 요소(0 내지 1, 0 내지 3 또는 0 내지 7)들로부터 전기 절연되는 상부 마이크로전자 패키지의 대응하는 비-접속 단자 밑에 놓여 이와 전기 접속된다.
도 10b의 변형에서, 상부 마이크로전자 패키지(100)가 프로세서를 내부에 갖는 하부 마이크로전자 패키지(100b)와 함께 적층될 수 있다. 그러한 실시예에서, 하부 마이크로전자 패키지(100b)는 예를 들어 시스템 온 칩(system on a chip)일 수 있다. 그러한 실시예는, 지지 요소의 북쪽, 남쪽, 동쪽, 및 서쪽 에지에 인접한 외측 단자(124a)들이 존재하는 반면, 도 10b에 도시된 내측 단자(124b)들이 생략되도록, 상부 마이크로전자 패키지의 지지 요소의 제2 표면에 있는 단자(124)들의 과소화된(depopulated) 중심 영역을 구비할 수 있다. 일례에서, 지지 요소의 그러한 과소화된 중심 영역은 도 3b에 도시된 북동쪽 영역(NE)과 남서쪽 영역(SW) 사이에 배치되는 지지 요소의 중심 영역일 수 있다. 그러한 실시예에서, 도 10b에 도시된 프로세서(160)가 생략될 수 있는데, 그 이유는 하부 마이크로전자 패키지(100b)가 프로세서를 포함할 수 있기 때문이다.
이러한 변형에서, 하부 마이크로전자 패키지(100b)의 상부 단자(127)들은, 각각 2가지 상이한 유형들의 상부 마이크로전자 패키지(100) 중 하나와의 접속을 위해 2가지 상이한 사전결정된 배열들에 따라 배열되는 공동-지원 접점들 또는 공동-지원 단자들일 수 있다. 제1 유형의 상부 마이크로전자 패키지(100) 내의 마이크로전자 요소(0 내지 1, 0 내지 3 또는 0 내지 7)들은 유형 DDRx의 것일 수 있고, 상부 단자(127)들을 통해 이들에 결합된 어드레스 정보를 제1 샘플링 속도로, 예를 들어 클록 사이클당 1회(예컨대, 클록 사이클의 상승 에지에서) 샘플링하도록 구성될 수 있으며, 제2 유형의 상부 마이크로전자 패키지 내의 마이크로전자 요소(0 내지 1, 0 내지 3 또는 0 내지 7)들은 유형 LPDDRx의 것일 수 있고, 상부 단자(127)를 통해 이들에 결합된 어드레스 정보를 제2 샘플링 속도로, 예를 들어 클록 사이클당 2회(예컨대, 클록 사이클의 상승 에지 및 하강 에지에서 각각 1회씩) 샘플링하도록 구성될 수 있다.
이러한 변형의 일 실시예에서, 상부 마이크로전자 패키지(100)는 도 5에 도시된 바와 같은 단일-랭크 메모리 액세스를 제공하도록 구성되는 유형 LPDDRx의 4개의 마이크로전자 요소들을 내부에 가질 수 있다. 이러한 변형의 특정 예에서, 상부 마이크로전자 패키지(100)는 도 4에 도시된 바와 같은 이중-랭크 메모리 액세스를 제공하도록 구성되는 유형 LPDDRx의 8개의 마이크로전자 요소들을 내부에 가질 수 있다.
도 1a 내지 도 10b에 관하여 전술된 마이크로전자 패키지들 및 마이크로전자 조립체들은 도 11에 도시된 시스템(200)과 같은 다양한 전자 시스템들의 구성에 이용될 수 있다. 예를 들어, 본 발명의 추가의 실시예에 따른 시스템(200)은, 다른 전자 구성요소(208, 210, 211)들과 함께, 전술된 바와 같은 마이크로전자 패키지들 또는 마이크로전자 조립체들과 같은 복수의 모듈들 또는 구성요소(206)들을 포함한다.
도시된 예시적인 시스템(200)에서, 시스템은 회로 패널, 마더보드, 또는 가요성 인쇄 회로 기판과 같은 라이저 패널(riser panel)(202)을 포함할 수 있고, 회로 패널은 모듈들 또는 구성요소(206, 208, 210)들을 서로 상호접속하는, 도 11에 하나만이 도시된 다수의 전도체(204)들을 포함할 수 있다. 그러한 회로 패널(202)은 신호들을 시스템(200) 내에 포함되는 마이크로전자 패키지들 및/또는 마이크로전자 조립체들 각각으로 그리고 이로부터 전송할 수 있다. 그러나, 이는 단지 예시적이며, 모듈들 또는 구성요소(206) 들 사이의 전기 접속들을 이루기 위한 임의의 적합한 구조체가 사용될 수 있다.
특정 실시예에서, 시스템(200)은 또한, 각각의 모듈 또는 구성요소(206)가 클록 사이클에서 N개의 데이터 비트들을 병렬로 전달하게 구성될 수 있도록 그리고 프로세서가 클록 사이클에서 M개의 데이터 비트들을 병렬로 전달하게 구성될 수 있도록 반도체 칩(208)과 같은 프로세서를 포함할 수 있는데, 이때 M은 N 이상이다.
도 11에 도시된 예에서, 구성요소(208)는 반도체 칩이고, 구성요소(210)는 디스플레이 스크린이지만, 임의의 다른 구성요소가 시스템(200)에 사용될 수 있다. 물론, 예시의 명확성을 위해 도 11에 단지 2개의 추가의 구성요소(208, 211)들만이 도시되어 있지만, 시스템(200)은 임의의 개수의 그러한 구성요소들을 포함할 수 있다.
모듈들 또는 구성요소(206)들 및 구성요소(208, 211)들은 파선으로 개략적으로 도시된 공통 하우징(201) 내에 실장될 수 있으며, 원하는 회로를 형성하기 위해, 필요에 따라 서로 전기적으로 상호접속될 수 있다. 하우징(201)은 예를 들어 휴대폰 또는 PDA(personal digital assistant)에 사용가능한 유형의 휴대용 하우징으로 도시되어 있으며, 스크린(210)은 하우징의 표면에서 노출될 수 있다. 구조체(206)가 이미징 칩과 같은 감광 요소를 포함하는 실시예들에서, 렌즈(211) 또는 다른 광학 장치가 또한 광을 구조체로 라우팅하기 위해 제공될 수 있다. 다시, 도 11에 도시된 단순화된 시스템은 단지 예시적이며, 데스크톱 컴퓨터, 라우터 등과 같은, 통상적으로 고정식 구조체로 여겨지는 시스템들을 비롯한 다른 시스템들이 위에서 논의된 구조체를 사용하여 제조될 수 있다.
본 명세서의 발명이 특정 실시예들을 참고로 하여 설명되었지만, 이들 실시예들은 본 발명의 원리 및 응용에 대한 예시에 불과하다는 것을 이해해야 한다. 따라서, 예시적 실시예들에 대해 다수의 변형들이 이루어질 수 있고, 첨부된 청구범위에 의해 한정되는 바와 같은 본 발명의 사상 및 범주로부터 벗어남이 없이 다른 배열들이 고려될 수 있음을 이해해야 한다.
다양한 종속항 및 이에 개시된 특징들은 선두 청구항에 제시된 것과는 상이한 방식으로 조합될 수 있음을 이해할 것이다. 또한, 개별 실시예들과 관련하여 설명된 특징들은 설명된 실시예들 중 다른 실시예들과 공유될 수 있음을 알 것이다.

Claims (41)

  1. 마이크로전자 패키지(microelectronic package)로서,
    반대편을 향하는 제1 및 제2 표면들 및 상기 제1 표면 또는 상기 제2 표면에 있는 복수의 기판 접점들을 갖는 지지 요소로서, 상기 지지 요소는 반대편을 향하는 북쪽 및 남쪽 에지들을 구비하고, 상기 북쪽 및 남쪽 에지들은 상기 북쪽 에지와 상기 남쪽 에지 사이에서 각각 연장되는 반대편을 향하는 동쪽 및 서쪽 에지들에 인접하며, 상기 제2 표면은 상기 남쪽 및 서쪽 에지들의 전체 길이를 포함하고 상기 남쪽 및 서쪽 에지들 각각으로부터 상기 북쪽 에지를 향해 그리고 상기 동쪽 에지를 향해 각각의 거리의 3분의 1만큼 직교 방향들로 각각 연장되는 남서쪽 영역을 구비하는, 상기 지지 요소;
    상기 기판 접점들과 전기 결합되는 적층된 제0 및 제1 마이크로전자 요소들로서, 각각의 마이크로전자 요소는 메모리 저장소 어레이, 및 상기 마이크로전자 요소의 전면을 따라 상기 전면의 반대편의 제1 및 제2 에지들에 인접하여 평행하게 각각 연장되는 요소 접점들의 제1 및 제2 열(column)들을 구비하고, 상기 제0 마이크로전자 요소의 상기 제1 및 제2 에지들은 각각 상기 남쪽 및 북쪽 에지들에 인접하며, 상기 제1 마이크로전자 요소의 상기 제1 및 제2 에지들은 상기 서쪽 및 동쪽 에지들에 각각 인접하는, 상기 제0 및 제1 마이크로전자 요소들; 및
    상기 기판 접점들을 통해 상기 마이크로전자 요소들과 전기 결합되는 상기 제2 표면에 있는 단자들로서, 상기 단자들은 상기 남서쪽 영역에 있는 제1 단자들을 포함하고, 상기 제1 단자들은 상기 제0 또는 제1 마이크로전자 요소들 중 적어도 하나의 마이크로전자 요소의 상기 메모리 저장소 어레이의 모든 이용가능한 어드레스가능 메모리 위치들 중에서 어드레스가능 메모리 위치를 결정하기 위해 상기 마이크로전자 패키지 내의 회로에 의해 사용가능한 어드레스 정보를 전달하도록 구성되는, 상기 단자들
    을 포함하는, 마이크로전자 패키지.
  2. 제1항에 있어서, 상기 마이크로전자 요소들 각각의 요소 접점들의 상기 제1 열은 각자의 상기 마이크로전자 요소 내의 메모리 저장소 어레이의 모든 상기 이용가능한 어드레스가능 메모리 위치들 중에서 어드레스가능 메모리 위치를 결정하기 위해 각자의 상기 마이크로전자 요소 내의 회로에 의해 사용가능한 모든 상기 어드레스 정보를 전달하도록 구성되는, 마이크로전자 패키지.
  3. 제1항에 있어서, 상기 제1 단자들은 상기 남쪽 에지에 평행한 상기 직교 방향들 중 제1 직교 방향으로 연장되는 복수의 남쪽 단자 행(row)들 내의 위치들에 그리고 상기 서쪽 에지에 평행한 상기 직교 방향들 중 제2 직교 방향으로 연장되는 복수의 서쪽 단자 열들 내의 위치들에 배열되는, 마이크로전자 패키지.
  4. 제3항에 있어서, 상기 복수의 남쪽 단자 행들은 4개 이하의 단자 행들을 포함하고, 상기 복수의 서쪽 단자 열들은 4개 이하의 단자 열들을 포함하는, 마이크로전자 패키지.
  5. 제1항에 있어서, 상기 제1 단자들은 상기 마이크로전자 패키지로 전달되는 명령 신호들, 어드레스 신호들, 및 뱅크(bank) 어드레스 신호들 모두 및 클록 신호들을 전달하도록 구성되고, 상기 명령 신호들은 쓰기 허용, 행 주소 스트로브(strobe), 및 열 주소 스트로브이며, 상기 클록 신호들은 상기 어드레스 정보를 전달하는 신호들을 샘플링하기 위해 사용되는 클록들인, 마이크로전자 패키지.
  6. 제1항에 있어서, 상기 제1 단자들은 상기 제0 및 제1 마이크로전자 요소들의 상기 메모리 저장소 어레이들의 모든 상기 이용가능한 어드레스가능 메모리 위치들 중에서 어드레스가능 메모리 위치를 결정하기 위해 상기 마이크로전자 패키지 내의 회로에 의해 사용가능한 모든 상기 어드레스 정보를 전달하도록 구성되는, 마이크로전자 패키지.
  7. 제1항에 있어서, 상기 제2 표면은 상기 북쪽 및 동쪽 에지들의 전체 길이를 포함하고 상기 북쪽 및 동쪽 에지들 각각으로부터 상기 남쪽 에지를 향해 그리고 상기 서쪽 에지를 향해 각각의 거리의 3분의 1만큼 직교 방향들로 각각 연장되는 북동쪽 영역을 구비하고,
    상기 단자들은 상기 북동쪽 영역에 있는 제2 단자들을 추가로 포함하고, 상기 제2 단자들은 상기 제1 단자들에 의해 전달되는 정보 이외의 제2 정보를 전달하도록 구성되며, 상기 제2 정보는 데이터 신호들을 포함하는, 마이크로전자 패키지.
  8. 제7항에 있어서, 상기 제2 단자들은 상기 마이크로전자 패키지로 그리고 이로부터 모든 데이터 신호들을 전달하도록 구성되고, 모든 상기 제2 단자들은 상기 북동쪽 영역 내에 위치되는, 마이크로전자 패키지.
  9. 제7항에 있어서, 상기 마이크로전자 요소들 각각의 요소 접점들의 상기 제1 열은 각자의 상기 마이크로전자 요소 내의 메모리 저장소 어레이의 모든 상기 이용가능한 어드레스가능 메모리 위치들 중에서 어드레스가능 메모리 위치를 결정하기 위해 각자의 상기 마이크로전자 요소 내의 회로에 의해 사용가능한 모든 상기 어드레스 정보를 전달하도록 구성되고,
    상기 마이크로전자 요소들 각각의 요소 접점들의 상기 제2 열은 각자의 상기 마이크로전자 요소 내의 회로에 의해 사용가능한 모든 상기 데이터 정보를 전달하도록 구성되는, 마이크로전자 패키지.
  10. 제7항에 있어서, 상기 제2 단자들은 상기 북쪽 에지에 평행하게 연장되는 복수의 북쪽 단자 행들 내의 위치들에 그리고 상기 동쪽 에지에 평행하게 연장되는 복수의 동쪽 단자 열들 내의 위치들에 배열되고,
    상기 제1 단자들은 상기 남쪽 에지에 평행하게 연장되는 복수의 남쪽 단자 행들 내의 위치들에 그리고 상기 서쪽 에지에 평행하게 연장되는 복수의 서쪽 단자 열들 내의 위치들에 배열되는, 마이크로전자 패키지.
  11. 제10항에 있어서, 상기 북쪽 단자 행들 내의 상기 제2 단자들 및 상기 남쪽 단자 행들 내의 상기 제1 단자들은 상기 제0 마이크로전자 요소의 상기 요소 접점들과 전기 결합되고,
    상기 동쪽 단자 열들 내의 상기 제2 단자들 및 상기 서쪽 단자 열들 내의 상기 제1 단자들은 상기 제1 마이크로전자 요소의 상기 요소 접점들과 전기 결합되는, 마이크로전자 패키지.
  12. 제10항에 있어서, 상기 남쪽 단자 행들 내의 상기 제1 단자들은 제0 제어 정보를 전달하도록 구성되고, 상기 북쪽 단자 행들 내의 상기 제2 단자들은 상기 제0 제어 정보에 따라 제0 데이터 신호들을 전달하도록 구성되며,
    상기 동쪽 단자 열들 내의 상기 제1 단자들은 제1 제어 정보를 전달하도록 구성되고, 상기 서쪽 단자 열들 내의 상기 제2 단자들은 상기 제1 제어 정보에 따라 제1 데이터 신호들을 전달하도록 구성되어, 상기 제1 데이터 신호들이 상기 제0 데이터 신호들로부터 독립적인 시간에 전달될 수 있게 하는, 마이크로전자 패키지.
  13. 제10항에 있어서, 상기 남쪽 단자 행들 내의 상기 제1 단자들은 제0 어드레스 정보를 전달하도록 구성되고, 상기 북쪽 단자 행들 내의 상기 제2 단자들은 상기 제0 어드레스 정보에 의해 특정되는 제0 메모리 저장소 어레이 위치로 제0 데이터 신호들을 전달하도록 구성되며,
    상기 서쪽 단자 열들 내의 상기 제1 단자들은 제1 어드레스 정보를 전달하도록 구성되고, 상기 동쪽 단자 열들 내의 상기 제2 단자들은 상기 제1 어드레스 정보에 의해 특정되는 제1 메모리 저장소 어레이 위치로 제1 데이터 신호들을 전달하도록 구성되어, 상기 제1 데이터 신호들이 상기 제0 데이터 신호들로부터 독립적인 시간에 전달될 수 있게 하며, 상기 제0 및 제1 메모리 저장소 어레이 위치들은 독립적인, 마이크로전자 패키지.
  14. 제11항에 있어서, 상기 마이크로전자 패키지 내에서 상기 북쪽 단자 행들 내의 상기 제2 단자들 각각은 상기 동쪽 단자 열들 내의 상기 제2 단자들 각각으로부터 전기 절연되는, 마이크로전자 패키지.
  15. 제1항에 있어서, 상기 마이크로전자 패키지는 상기 제0 및 제1 마이크로전자 요소들과 함께 적층되는 제2 및 제3 마이크로전자 요소들을 추가로 포함하고, 상기 제2 및 제3 마이크로전자 요소들 각각은 메모리 저장소 어레이 및 상기 마이크로전자 요소의 전면을 따라 상기 전면의 반대편의 제1 및 제2 에지들에 인접하여 평행하게 각각 연장되는 요소 접점들의 제1 및 제2 열들을 구비하며, 상기 제2 마이크로전자 요소의 상기 제1 및 제2 에지들은 상기 남쪽 및 북쪽 에지들에 각각 인접하고, 상기 제3 마이크로전자 요소의 상기 제1 및 제2 에지들은 상기 서쪽 및 동쪽 에지들에 각각 인접한, 마이크로전자 패키지.
  16. 제15항에 있어서, 상기 마이크로전자 패키지는 상기 제0, 제1, 제2, 및 제3 마이크로전자 요소들과 함께 적층되는 제4, 제5, 제6, 및 제7 마이크로전자 요소들을 추가로 포함하고, 상기 제4, 제5, 제6, 및 제7 마이크로전자 요소들 각각은 메모리 저장소 어레이 및 상기 마이크로전자 요소의 전면을 따라 상기 전면의 반대편의 제1 및 제2 에지들에 인접하여 평행하게 각각 연장되는 요소 접점들의 제1 및 제2 열들을 구비하며, 상기 제4 및 제6 마이크로전자 요소들 각각의 상기 제1 및 제2 에지들은 상기 남쪽 및 북쪽 에지들에 각각 인접하고, 상기 제5 및 제7 마이크로전자 요소들 각각의 상기 제1 및 제2 에지들은 상기 서쪽 및 동쪽 에지들에 각각 인접한, 마이크로전자 패키지.
  17. 제16항에 있어서, 상기 제0, 제2, 제4, 및 제6 마이크로전자 요소들은 상기 제1, 제3, 제5, 및 제7 마이크로전자 요소들에 대략 직교이고 이들이 단일 적층 배열체 내에서 교번적으로 사이에 끼워지는, 마이크로전자 패키지.
  18. 제16항에 있어서, 상기 마이크로전자 패키지는 상기 제0, 제1, 제2, 제3, 제4, 제5, 제6, 및 제7 마이크로전자 요소들과 함께 적층되는 제8 마이크로전자 요소를 추가로 포함하고, 상기 제8 마이크로전자 요소는 메모리 저장소 어레이 및 상기 마이크로전자 요소의 전면을 따라 상기 전면의 반대편의 제1 및 제2 에지들에 인접하여 평행하게 각각 연장되는 요소 접점들의 제1 및 제2 열들을 구비하며, 상기 제8 마이크로전자 요소 각각의 상기 제1 및 제2 에지들은 상기 남쪽 및 북쪽 에지들에 각각 인접한, 마이크로전자 패키지.
  19. 제15항에 있어서, 상기 제0 및 제2 마이크로전자 요소들에 전기 결합되는 상기 제2 단자들의 제0 서브세트(subset)는 제0 메모리 채널을 포함하고, 상기 제1 및 제3 마이크로전자 요소들에 전기 결합되는 상기 제2 단자들의 제1 서브세트는 제1 메모리 채널을 포함하며, 상기 제0 및 제1 메모리 채널들은 서로 독립적으로 작동되도록 구성되는, 마이크로전자 패키지.
  20. 제16항에 있어서, 상기 제0, 제2, 제4, 및 제6 마이크로전자 요소들에 전기 결합되는 상기 제2 단자들의 제0 서브세트는 제0 메모리 채널을 포함하고, 상기 제1, 제3, 제5, 및 제7 마이크로전자 요소들에 전기 결합되는 상기 제2 단자들의 제1 서브세트는 제1 메모리 채널을 포함하며, 상기 제0 및 제1 메모리 채널들은 서로 독립적으로 작동되도록 구성되는, 마이크로전자 패키지.
  21. 제16항에 있어서, 상기 마이크로전자 요소들은 유형 LPDDRx의 것이고, 상기 제2 단자들은 제0 메모리 랭크 내의 제0 메모리 채널에 대한 상기 제0 및 제2 마이크로전자 요소들 각각에 32 비트를 클록 사이클당 2회, 상기 제0 메모리 랭크 내의 제1 메모리 채널에 대한 상기 제1 및 제3 마이크로전자 요소들 각각에 32 비트를 클록 사이클당 2회, 제1 메모리 랭크 내의 제0 메모리 채널에 대한 상기 제4 및 제6 마이크로전자 요소들 각각에 32 비트를 클록 사이클당 2회, 그리고 제1 메모리 랭크 내의 제1 메모리 채널에 대한 상기 제5 및 제7 마이크로전자 요소들 각각에 32 비트를 사이클당 2회 전달하도록 구성되는, 마이크로전자 패키지.
  22. 제1항에 있어서, 상기 기판 접점들은 상기 지지 요소의 상기 제1 표면에서 노출되고, 상기 제0 마이크로전자 요소의 후면이 상기 지지 요소에 인접하게 배치되며, 상기 제1 마이크로전자 요소의 후면이 상기 제0 마이크로전자 요소의 상기 전면 위에 놓이는, 마이크로전자 패키지.
  23. 제22항에 있어서, 상기 마이크로전자 패키지는 상기 마이크로전자 요소들 각각의 상기 전면 위에서 연장되는 와이어 본드들을 추가로 포함하고, 상기 와이어 본드들은 상기 요소 접점들과 상기 기판 접점들에 전기 결합되는, 마이크로전자 패키지.
  24. 제1항에 있어서, 상기 제0 마이크로전자 요소의 상기 전면은 상기 지지 요소에 인접하게 배치되고, 상기 제1 마이크로전자 요소의 상기 전면은 상기 제0 마이크로전자 요소의 후면 위에 놓이며, 상기 요소 접점들은 상기 지지 요소의 상기 제1 표면과 상기 제2 표면 사이에서 연장되는 적어도 하나의 구멍과 정렬되는 전도성 구조체를 통해 상기 단자들과 전기 결합되는, 마이크로전자 패키지.
  25. 제1항에 있어서, 상기 마이크로전자 요소들은 유형 DDRx의 것이고, 각각의 마이크로전자 요소의 상기 요소 접점들은 상기 마이크로전자 요소의 중심축을 따라 또는 그에 인접하게 2개 이하의 행들로 배열되는 각자의 칩 접점들에 전기 접속되며, 각각의 마이크로전자 요소는 상기 칩 접점들을 상기 요소 접점들로 재배선하는 재배선 층(redistribution layer)을 포함하는, 마이크로전자 패키지.
  26. 제1항에 있어서, 상기 지지 요소는 상기 지지 요소의 평면 내에서의 열팽창 계수가 10 ppm/℃ 미만인 유전체 요소로 본질적으로 이루어지는, 마이크로전자 패키지.
  27. 제1항에 있어서, 상기 단자들은 저부(bottom) 단자들이고, 상기 마이크로전자 패키지는 상기 마이크로전자 요소를 적어도 부분적으로 덮는 봉지재(encapsulant), 및 상기 봉지재의 상부 표면에 있고 상기 기판 접점들을 통해 상기 마이크로전자 요소들과 전기 결합되는 상부 단자들을 추가로 포함하는, 마이크로전자 패키지.
  28. 제27항에 있어서, 상기 남서쪽 영역은 상기 남쪽 및 서쪽 에지들 각각으로부터 상기 북쪽 에지를 향해 그리고 상기 동쪽 에지를 향해 2 mm 이하만큼 상기 직교 방향들로 각각 연장되는, 마이크로전자 패키지.
  29. 제1항에서 각각 청구되는 상부 마이크로전자 패키지 및 하부 마이크로전자 패키지를 포함하는 마이크로전자 조립체로서,
    상기 단자들은 저부 단자들이고, 상기 하부 마이크로전자 패키지는 상기 마이크로전자 요소를 적어도 부분적으로 덮는 봉지재 및 상기 봉지재의 상부 표면에 있고 상기 기판 접점들을 통해 상기 하부 마이크로전자 패키지의 상기 마이크로전자 요소들과 전기 결합되는 상부 단자들을 추가로 포함하며, 상기 상부 마이크로전자 패키지의 상기 저부 단자들은 상기 하부 마이크로전자 패키지의 상기 상부 단자들에 연결되는, 마이크로전자 조립체.
  30. 제29항에 있어서, 상기 상부 및 하부 마이크로전자 패키지들은 칩 선택 단자들의 위치를 제외하고는 동일한, 마이크로전자 조립체.
  31. 제29항에 있어서, 상기 마이크로전자 패키지들 각각의 상기 저부 단자들은 상기 제1 단자들에 의해 전달되는 상기 정보 이외의 제2 정보를 전달하도록 구성되는 제2 단자들을 포함하고, 상기 제2 정보는 데이터 신호들을 포함하며,
    상기 마이크로전자 조립체는 상기 마이크로전자 패키지들과 마이크로프로세서 사이에서 64 비트의 상기 제2 정보를 전달하도록 구성되는 전도체들의 세트를 구비한 지지 구조체를 추가로 포함하고, 상기 상부 마이크로전자 패키지의 상기 제2 단자들은 클록 사이클당 32 비트를 상기 전도체들의 세트로 전달하도록 구성되며, 상기 하부 마이크로전자 패키지의 상기 제2 단자들은 클록 사이클당 32 비트를 상기 전도체들의 세트로 전달하도록 구성되는, 마이크로전자 조립체.
  32. 제31항에 있어서, 상기 상부 마이크로전자 패키지의 상기 제2 단자들 각각은 동일한 신호 할당을 갖는 상기 하부 마이크로전자 패키지의 상기 제2 단자들 중 대응하는 제2 단자 위에 놓이고 이와 전기 접속되며,
    상기 상부 및 하부 마이크로전자 패키지들 각각의 상기 제2 단자들 각각은 상기 상부 및 하부 마이크로전자 패키지들 각각 내의 상기 마이크로전자 요소들 각각과 전기 접속되는, 마이크로전자 조립체.
  33. 제31항에 있어서, 상기 상부 마이크로전자 패키지의 상기 제2 단자들 각각은 상기 하부 마이크로전자 패키지 내의 상기 마이크로전자 요소들로부터 전기 절연되는 상기 하부 마이크로전자 패키지의 대응하는 비-접속 단자 위에 놓이고 이와 전기 접속되며,
    상기 하부 마이크로전자 패키지의 상기 제2 단자들 각각은 상기 상부 마이크로전자 패키지 내의 상기 마이크로전자 요소들로부터 전기 절연되는 상기 상부 마이크로전자 패키지의 대응하는 비-접속 단자 아래에 놓이고 이와 전기 접속되는, 마이크로전자 조립체.
  34. 지지 구조체 및 상기 지지 구조체의 주 표면(major surface)에 실장되는 제1항의 상기 마이크로전자 패키지를 포함하는 마이크로전자 조립체로서,
    상기 지지 구조체의 상기 주 표면에 실장되는 마이크로프로세서; 및
    상기 마이크로전자 패키지와 상기 마이크로프로세서 사이에서 상기 어드레스 정보를 전달하도록 구성되는 상기 지지 구조체 상의 전도체들의 세트
    를 추가로 포함하는, 마이크로전자 조립체.
  35. 제34항에 있어서, 상기 남쪽 및 서쪽 에지들은 상기 마이크로프로세서의 에지를 향하고, 상기 북쪽 및 동쪽 에지들은 상기 마이크로프로세서의 상기 에지로부터 멀리 향하여, 상기 남서쪽 영역 내의 상기 단자들이 상기 북동쪽 영역 내의 단자들보다 상기 마이크로프로세서의 상기 에지에 더 가까운, 마이크로전자 조립체.
  36. 제34항에 있어서, 상기 남쪽 및 서쪽 에지들 각각은 상기 마이크로프로세서의 상기 에지에 대해 대략 45도로 배향되는, 마이크로전자 조립체.
  37. 제34항에 있어서, 상기 마이크로전자 조립체는
    상기 지지 구조체의 상기 주 표면에 있는 복수의 공동-지원(co-support) 접점들로서, 상기 마이크로전자 패키지의 상기 단자들 중 대응하는 단자들과 연결되고 상기 전도체들의 세트에 결합되는, 상기 복수의 공동-지원 접점들을 추가로 포함하며,
    상기 공동-지원 접점들은,
    (a) 상기 마이크로전자 요소들이 이에 결합된 상기 어드레스 정보를 상기 공동-지원 접점들을 통해 제1 샘플링 속도로 샘플링하도록 구성된 제1 유형의 상기 마이크로전자 패키지와의 접속을 위한 제1 사전결정된 배열에 따라, 그리고
    (b) 상기 마이크로전자 요소들이 이에 결합된 상기 어드레스 정보를 상기 공동-지원 접점들을 통해 상기 제1 샘플링 속도보다 큰 제2 샘플링 속도로 샘플링하도록 구성된 제2 유형의 상기 마이크로전자 패키지와의 접속을 위한 제2 사전결정된 배열에 따라 배열되는 어드레스 정보 할당들을 갖는, 마이크로전자 조립체.
  38. 제37항에 있어서, 상기 제2 샘플링 속도는 상기 제1 샘플링 속도의 정수배인, 마이크로전자 조립체.
  39. 제37항에 있어서, 상기 제1 유형의 마이크로전자 패키지 내의 상기 마이크로전자 요소들은 유형 DDRx의 것이고, 상기 제2 유형의 마이크로전자 패키지 내의 상기 마이크로전자 요소들은 유형 LPDDRx의 것인, 마이크로전자 조립체.
  40. 제1항에서 청구되는 상부 마이크로전자 패키지, 및 하부 마이크로전자 패키지를 포함하는 마이크로전자 조립체로서,
    상기 단자들은 저부 단자들이고, 상기 하부 마이크로전자 패키지는 상기 하부 마이크로전자 패키지 내의 프로세서를 적어도 부분적으로 덮는 봉지재 및 상기 봉지재의 상부 표면에 있고 상기 프로세서와 전기 결합되는 상부 단자들을 추가로 포함하며, 상기 상부 마이크로전자 패키지의 상기 저부 단자들은 상기 하부 마이크로전자 패키지의 상기 상부 단자들에 연결되는, 마이크로전자 조립체.
  41. 제40항에 있어서, 상기 하부 마이크로전자 패키지의 상기 상부 단자들은,
    (a) 상기 마이크로전자 요소들이 이에 결합된 상기 어드레스 정보를 상기 상부 단자들을 통해 제1 샘플링 속도로 샘플링하도록 구성된 제1 유형의 상기 상부 마이크로전자 패키지와의 접속을 위한 제1 사전결정된 배열에 따라, 그리고
    (b) 상기 마이크로전자 요소들이 이에 결합된 상기 어드레스 정보를 상기 상부 단자들을 통해 상기 제1 샘플링 속도보다 큰 제2 샘플링 속도로 샘플링하도록 구성된 제2 유형의 상기 상부 마이크로전자 패키지와의 접속을 위한 제2 사전결정된 배열에 따라 배열되는 어드레스 정보 할당들을 갖는, 마이크로전자 조립체.
KR1020167000582A 2013-06-11 2014-06-10 이중 채널 메모리를 포함하는 마이크로전자 패키지 및 마이크로전자 조립체 KR101692792B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201361833900P 2013-06-11 2013-06-11
US61/833,900 2013-06-11
US14/075,020 US9070423B2 (en) 2013-06-11 2013-11-08 Single package dual channel memory with co-support
US14/075,020 2013-11-08
PCT/US2014/041709 WO2014201002A1 (en) 2013-06-11 2014-06-10 Package comprising dual channel memory

Publications (2)

Publication Number Publication Date
KR20160010648A true KR20160010648A (ko) 2016-01-27
KR101692792B1 KR101692792B1 (ko) 2017-01-04

Family

ID=52005351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167000582A KR101692792B1 (ko) 2013-06-11 2014-06-10 이중 채널 메모리를 포함하는 마이크로전자 패키지 및 마이크로전자 조립체

Country Status (4)

Country Link
US (2) US9070423B2 (ko)
KR (1) KR101692792B1 (ko)
TW (2) TWI535059B (ko)
WO (1) WO2014201002A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063674A3 (en) * 2016-09-29 2018-07-26 Intel Corporation Integrated circuit package assembly with wire end above a topmost component

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
KR20140085497A (ko) 2011-10-03 2014-07-07 인벤사스 코포레이션 직교 윈도가 있는 멀티-다이 와이어본드 어셈블리를 위한 스터브 최소화
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
JP6543129B2 (ja) 2015-07-29 2019-07-10 ルネサスエレクトロニクス株式会社 電子装置
TWI710899B (zh) * 2015-10-14 2020-11-21 南韓商三星電子股份有限公司 計算系統以及其操作方法
US9484080B1 (en) * 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US11139283B2 (en) * 2018-12-22 2021-10-05 Xcelsis Corporation Abstracted NAND logic in stacks

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098318A (ja) * 2008-10-15 2010-04-30 Samsung Electronics Co Ltd マイクロ電子構造体、マルチチップモジュール及びそれを含むメモリカードとシステム並びに集積回路素子の製造方法
KR20100047880A (ko) * 2007-07-27 2010-05-10 테세라, 인코포레이티드 후처리 패드 연장부를 갖는 재구성 와이퍼 스택 패키징화

Family Cites Families (232)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3670208A (en) 1970-07-13 1972-06-13 Logic Dynamics Inc Microelectronic package, buss strip and printed circuit base assembly
US5210639A (en) 1983-12-30 1993-05-11 Texas Instruments, Inc. Dual-port memory with inhibited random access during transfer cycles with serial access
US4747081A (en) 1983-12-30 1988-05-24 Texas Instruments Incorporated Video display system using memory with parallel and serial access employing serial shift registers selected by column address
US5163024A (en) 1983-12-30 1992-11-10 Texas Instruments Incorporated Video display system using memory with parallel and serial access employing serial shift registers selected by column address
JPS6193694A (ja) 1984-10-15 1986-05-12 松下電器産業株式会社 集積回路装置
JPS63232389A (ja) 1987-03-20 1988-09-28 株式会社日立製作所 面実装パツケ−ジの配線方式
JPS641257A (en) 1987-06-23 1989-01-05 Fujitsu Ltd Semiconductor device
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5679977A (en) 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5369552A (en) 1992-07-14 1994-11-29 Ncr Corporation Multi-chip module with multiple compartments
US5731633A (en) 1992-09-16 1998-03-24 Gary W. Hamilton Thin multichip module
JPH07147386A (ja) 1993-09-29 1995-06-06 Toshiba Micro Electron Kk 半導体装置とその製造方法およびそれに用いる器具
JPH0823149A (ja) 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
US6177636B1 (en) 1994-12-29 2001-01-23 Tessera, Inc. Connection components with posts
SE509201C2 (sv) 1994-07-20 1998-12-14 Sandvik Ab Aluminiumoxidbelagt verktyg
JP3487524B2 (ja) 1994-12-20 2004-01-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US5929517A (en) 1994-12-29 1999-07-27 Tessera, Inc. Compliant integrated circuit package and method of fabricating the same
JPH11505957A (ja) 1995-05-26 1999-05-25 ランバス・インコーポレーテッド 半導体チップ用のチップ・ソケット・アセンブリおよびチップ・ファイル・アセンブリ
JP3869045B2 (ja) 1995-11-09 2007-01-17 株式会社日立製作所 半導体記憶装置
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
TW312044B (en) 1996-02-23 1997-08-01 Mitsubishi Electric Corp The semiconductor package
JPH09237800A (ja) 1996-02-29 1997-09-09 Toshiba Corp 半導体装置
US6460245B1 (en) 1996-03-07 2002-10-08 Tessera, Inc. Method of fabricating semiconductor chip assemblies
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US20040061220A1 (en) 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
EP0901695A4 (en) 1996-05-24 2000-04-12 Tessera Inc CONNECTORS FOR MICROELECTRONIC ELEMENTS
US6130116A (en) 1996-12-13 2000-10-10 Tessera, Inc. Method of encapsulating a microelectronic assembly utilizing a barrier
US6323436B1 (en) 1997-04-08 2001-11-27 International Business Machines Corporation High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
JP3335575B2 (ja) 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
JPH1143503A (ja) 1997-07-25 1999-02-16 Nippon Mektron Ltd 変性アクリル系ゴムの製造法
US6525414B2 (en) 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
US5899705A (en) 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
US6343019B1 (en) 1997-12-22 2002-01-29 Micron Technology, Inc. Apparatus and method of stacking die on a substrate
US6742098B1 (en) 2000-10-03 2004-05-25 Intel Corporation Dual-port buffer-to-memory interface
US6261867B1 (en) 1998-03-13 2001-07-17 Stratedge Corporation Method of making a package for microelectronic devices using iron oxide as a bonding agent
US6197665B1 (en) 1998-04-15 2001-03-06 Tessera, Inc. Lamination machine and method to laminate a coverlay to a microelectronic package
US5949700A (en) * 1998-05-26 1999-09-07 International Business Machines Corporation Five square vertical dynamic random access memory cell
US6297960B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
JP3420703B2 (ja) 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
JP3179420B2 (ja) 1998-11-10 2001-06-25 日本電気株式会社 半導体装置
US6461895B1 (en) 1999-01-05 2002-10-08 Intel Corporation Process for making active interposer for high performance packaging applications
US6815251B1 (en) 1999-02-01 2004-11-09 Micron Technology, Inc. High density modularity for IC's
US6856013B1 (en) 1999-02-19 2005-02-15 Micron Technology, Inc. Integrated circuit packages, ball-grid array integrated circuit packages and methods of packaging an integrated circuit
JP3914651B2 (ja) 1999-02-26 2007-05-16 エルピーダメモリ株式会社 メモリモジュールおよびその製造方法
JP2000315776A (ja) 1999-05-06 2000-11-14 Hitachi Ltd 半導体装置
US6376769B1 (en) 1999-05-18 2002-04-23 Amerasia International Technology, Inc. High-density electronic package, and method for making same
JP2000340737A (ja) 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体
KR100393095B1 (ko) 1999-06-12 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지와 그 제조방법
US6252264B1 (en) 1999-07-30 2001-06-26 International Business Machines Corporation Integrated circuit chip with features that facilitate a multi-chip module having a number of the chips
JP2001053243A (ja) 1999-08-06 2001-02-23 Hitachi Ltd 半導体記憶装置とメモリモジュール
SG83742A1 (en) 1999-08-17 2001-10-16 Micron Technology Inc Multi-chip module with extension
US6255899B1 (en) 1999-09-01 2001-07-03 International Business Machines Corporation Method and apparatus for increasing interchip communications rates
US6307769B1 (en) 1999-09-02 2001-10-23 Micron Technology, Inc. Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices
JP2001203318A (ja) 1999-12-17 2001-07-27 Texas Instr Inc <Ti> 複数のフリップチップを備えた半導体アセンブリ
US6710446B2 (en) 1999-12-30 2004-03-23 Renesas Technology Corporation Semiconductor device comprising stress relaxation layers and method for manufacturing the same
JP3768761B2 (ja) 2000-01-31 2006-04-19 株式会社日立製作所 半導体装置およびその製造方法
JP2001223324A (ja) 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
CN1207785C (zh) 2000-03-21 2005-06-22 三菱电机株式会社 半导体器件、电子装置的制造方法、电子装置和携带式信息终端
US6518794B2 (en) 2000-04-24 2003-02-11 International Business Machines Corporation AC drive cross point adjust method and apparatus
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
TW445608B (en) 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing
JP2001339043A (ja) 2000-05-30 2001-12-07 Mitsubishi Electric Corp 半導体装置及びそれを用いた半導体モジュール
JP2002076252A (ja) 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
US6462423B1 (en) 2000-08-31 2002-10-08 Micron Technology, Inc. Flip-chip with matched lines and ground plane
US6577004B1 (en) 2000-08-31 2003-06-10 Micron Technology, Inc. Solder ball landpad design to improve laminate performance
JP3874062B2 (ja) 2000-09-05 2007-01-31 セイコーエプソン株式会社 半導体装置
US6980184B1 (en) 2000-09-27 2005-12-27 Alien Technology Corporation Display devices and integrated circuits
JP2002118199A (ja) 2000-10-10 2002-04-19 Mitsubishi Electric Corp 半導体装置
US6658530B1 (en) 2000-10-12 2003-12-02 Sun Microsystems, Inc. High-performance memory module
DE10055001A1 (de) 2000-11-07 2002-05-16 Infineon Technologies Ag Speicheranordnung mit einem zentralen Anschlussfeld
JP4608763B2 (ja) 2000-11-09 2011-01-12 日本電気株式会社 半導体装置
US20020122902A1 (en) 2000-11-30 2002-09-05 Tetsuji Ueda Blank for an optical member as well as vessel and method of producing the same
US6798044B2 (en) 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US6528408B2 (en) 2001-05-21 2003-03-04 Micron Technology, Inc. Method for bumped die and wire bonded board-on-chip package
DE10126310B4 (de) 2001-05-30 2006-05-18 Infineon Technologies Ag Leiterplattenvorrichtung, deren Verwendung und Halbleiterspeichervorrichtung
KR100415281B1 (ko) 2001-06-29 2004-01-16 삼성전자주식회사 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지
DE10139085A1 (de) 2001-08-16 2003-05-22 Infineon Technologies Ag Leiterplattensystem, Verfahren zum Betreiben eines Leiterplattensystems, Leiterplatteneinrichtung und deren Verwendung, und Halbleitervorrichtung und deren Verwendung
US6977440B2 (en) 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
DE10297316T5 (de) 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US6831301B2 (en) * 2001-10-15 2004-12-14 Micron Technology, Inc. Method and system for electrically coupling a chip to chip package
KR100454123B1 (ko) 2001-12-06 2004-10-26 삼성전자주식회사 반도체 집적 회로 장치 및 그것을 구비한 모듈
SG118103A1 (en) 2001-12-12 2006-01-27 Micron Technology Inc BOC BGA package for die with I-shaped bond pad layout
US6692987B2 (en) 2001-12-12 2004-02-17 Micron Technology, Inc. BOC BGA package for die with I-shaped bond pad layout
US6686819B2 (en) 2002-02-01 2004-02-03 Intel Corporation Dual referenced microstrip
US6982485B1 (en) 2002-02-13 2006-01-03 Amkor Technology, Inc. Stacking structure for semiconductor chips and a semiconductor package using it
US6740821B1 (en) 2002-03-01 2004-05-25 Micron Technology, Inc. Selectively configurable circuit board
TW567593B (en) 2002-03-21 2003-12-21 Nanya Technology Corp Packaging method of memory and apparatus of the same
US7109588B2 (en) 2002-04-04 2006-09-19 Micron Technology, Inc. Method and apparatus for attaching microelectronic substrates and support members
KR100460063B1 (ko) 2002-05-03 2004-12-04 주식회사 하이닉스반도체 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법
US6906415B2 (en) 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
JP2004063767A (ja) 2002-07-29 2004-02-26 Renesas Technology Corp 半導体装置
US6765288B2 (en) 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
JP4221238B2 (ja) 2002-09-26 2009-02-12 エルピーダメモリ株式会社 メモリモジュール
JP2004128155A (ja) 2002-10-01 2004-04-22 Renesas Technology Corp 半導体パッケージ
TWI221664B (en) 2002-11-07 2004-10-01 Via Tech Inc Structure of chip package and process thereof
US7550842B2 (en) 2002-12-12 2009-06-23 Formfactor, Inc. Integrated circuit assembly
DE10259221B4 (de) 2002-12-17 2007-01-25 Infineon Technologies Ag Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
JP2004221215A (ja) 2003-01-14 2004-08-05 Renesas Technology Corp 半導体装置
US6876088B2 (en) 2003-01-16 2005-04-05 International Business Machines Corporation Flex-based IC package construction employing a balanced lamination
US6961259B2 (en) 2003-01-23 2005-11-01 Micron Technology, Inc. Apparatus and methods for optically-coupled memory systems
US6879028B2 (en) 2003-02-21 2005-04-12 Freescale Semiconductor, Inc. Multi-die semiconductor package
JP4072505B2 (ja) 2003-02-28 2008-04-09 エルピーダメモリ株式会社 積層型半導体パッケージ
TW200419752A (en) 2003-03-18 2004-10-01 United Test Ct Inc Semiconductor package with heat sink
US7102217B2 (en) 2003-04-09 2006-09-05 Micron Technology, Inc. Interposer substrates with reinforced interconnect slots, and semiconductor die packages including same
JP3940694B2 (ja) 2003-04-18 2007-07-04 株式会社東芝 半導体装置及びその製造方法
JP4419049B2 (ja) 2003-04-21 2010-02-24 エルピーダメモリ株式会社 メモリモジュール及びメモリシステム
JP4046026B2 (ja) 2003-06-27 2008-02-13 株式会社日立製作所 半導体装置
US7145226B2 (en) 2003-06-30 2006-12-05 Intel Corporation Scalable microelectronic package using conductive risers
US7183643B2 (en) 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
KR101218011B1 (ko) 2003-11-08 2013-01-02 스태츠 칩팩, 엘티디. 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
US7989940B2 (en) 2003-12-19 2011-08-02 Tessera, Inc. System and method for increasing the number of IO-s on a ball grid package by wire bond stacking of same size packages through apertures
CN1638120A (zh) 2003-12-26 2005-07-13 恩益禧电子股份有限公司 半导体组装体及其制造方法
US7181584B2 (en) 2004-02-05 2007-02-20 Micron Technology, Inc. Dynamic command and/or address mirroring system and method for memory modules
JP4119866B2 (ja) 2004-05-12 2008-07-16 富士通株式会社 半導体装置
JP4647243B2 (ja) 2004-05-24 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
KR20050119414A (ko) 2004-06-16 2005-12-21 삼성전자주식회사 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
JP4865197B2 (ja) 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7260691B2 (en) 2004-06-30 2007-08-21 Intel Corporation Apparatus and method for initialization of a double-sided DIMM having at least one pair of mirrored pins
JP4058642B2 (ja) 2004-08-23 2008-03-12 セイコーエプソン株式会社 半導体装置
US6943057B1 (en) 2004-08-31 2005-09-13 Stats Chippac Ltd. Multichip module package and fabrication method
US7324352B2 (en) 2004-09-03 2008-01-29 Staktek Group L.P. High capacity thin module system and method
DE102004049356B4 (de) 2004-10-08 2006-06-29 Infineon Technologies Ag Halbleitermodul mit einem internen Halbleiterchipstapel und Verfahren zur Herstellung desselben
US20060081983A1 (en) 2004-10-14 2006-04-20 Giles Humpston Wafer level microelectronic packaging with double isolation
US20060087013A1 (en) 2004-10-21 2006-04-27 Etron Technology, Inc. Stacked multiple integrated circuit die package assembly
TWI256092B (en) 2004-12-02 2006-06-01 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
JP2006172122A (ja) 2004-12-15 2006-06-29 Toshiba Corp カード状記憶装置
KR100615606B1 (ko) 2005-03-15 2006-08-25 삼성전자주식회사 메모리 모듈 및 이 모듈의 신호 라인 배치 방법
KR101070913B1 (ko) 2005-05-19 2011-10-06 삼성테크윈 주식회사 반도체 칩 적층 패키지
US7414312B2 (en) 2005-05-24 2008-08-19 Kingston Technology Corp. Memory-module board layout for use with memory chips of different data widths
US7402911B2 (en) 2005-06-28 2008-07-22 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
US7414917B2 (en) 2005-07-29 2008-08-19 Infineon Technologies Re-driving CAwD and rD signal lines
WO2007040229A1 (ja) 2005-10-03 2007-04-12 Rohm Co., Ltd. 半導体装置
US7372169B2 (en) 2005-10-11 2008-05-13 Via Technologies, Inc. Arrangement of conductive pads on grid array package and on circuit board
JP4906047B2 (ja) 2005-11-28 2012-03-28 ルネサスエレクトロニクス株式会社 半導体装置
TWI279897B (en) 2005-12-23 2007-04-21 Phoenix Prec Technology Corp Embedded semiconductor chip structure and method for fabricating the same
US20080185705A1 (en) 2005-12-23 2008-08-07 Tessera, Inc. Microelectronic packages and methods therefor
US20070187836A1 (en) 2006-02-15 2007-08-16 Texas Instruments Incorporated Package on package design a combination of laminate and tape substrate, with back-to-back die combination
KR20070088177A (ko) 2006-02-24 2007-08-29 삼성테크윈 주식회사 반도체 패키지 및 그 제조 방법
US7368319B2 (en) 2006-03-17 2008-05-06 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US20070241441A1 (en) 2006-04-17 2007-10-18 Stats Chippac Ltd. Multichip package system
US20070260841A1 (en) 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity
JP5026736B2 (ja) 2006-05-15 2012-09-19 パナソニックヘルスケア株式会社 冷凍装置
US7535110B2 (en) 2006-06-15 2009-05-19 Marvell World Trade Ltd. Stack die packages
SG139573A1 (en) 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
US7793043B2 (en) 2006-08-24 2010-09-07 Hewlett-Packard Development Company, L.P. Buffered memory architecture
DE102006042775B3 (de) 2006-09-12 2008-03-27 Qimonda Ag Schaltungsmodul und Verfahren zur Herstellung eines Schaltungsmoduls
US7472477B2 (en) 2006-10-12 2009-01-06 International Business Machines Corporation Method for manufacturing a socket that compensates for differing coefficients of thermal expansion
US7719121B2 (en) 2006-10-17 2010-05-18 Tessera, Inc. Microelectronic packages and methods therefor
US7870459B2 (en) 2006-10-23 2011-01-11 International Business Machines Corporation High density high reliability memory module with power gating and a fault tolerant address and command bus
US7692278B2 (en) 2006-12-20 2010-04-06 Intel Corporation Stacked-die packages with silicon vias and surface activated bonding
US7518226B2 (en) 2007-02-06 2009-04-14 Stats Chippac Ltd. Integrated circuit packaging system with interposer
JP2008198841A (ja) 2007-02-14 2008-08-28 Elpida Memory Inc 半導体装置
KR101257912B1 (ko) 2007-02-14 2013-04-24 삼성전자주식회사 반도체 메모리 장치와 이 장치의 단자 배치 방법, 및 이장치를 구비한 메모리 모듈과 이 모듈의 기판의 단자 및라인 배치 방법
CN101617371B (zh) 2007-02-16 2014-03-26 莫塞德技术公司 具有多个外部电源的非易失性半导体存储器
JP4751351B2 (ja) 2007-02-20 2011-08-17 株式会社東芝 半導体装置とそれを用いた半導体モジュール
JP4913640B2 (ja) 2007-03-19 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US7644216B2 (en) 2007-04-16 2010-01-05 International Business Machines Corporation System and method for providing an adapter for re-use of legacy DIMMS in a fully buffered memory environment
TW200842998A (en) 2007-04-18 2008-11-01 Siliconware Precision Industries Co Ltd Semiconductor device and manufacturing method thereof
US7696629B2 (en) 2007-04-30 2010-04-13 Chipmos Technology Inc. Chip-stacked package structure
TWI335055B (en) 2007-06-29 2010-12-21 Chipmos Technologies Inc Chip-stacked package structure
US7906853B2 (en) 2007-09-06 2011-03-15 Micron Technology, Inc. Package structure for multiple die stack
KR20090043898A (ko) 2007-10-30 2009-05-07 삼성전자주식회사 스택 패키지 및 그 제조 방법, 및 스택 패키지를 포함하는카드 및 시스템
US10074553B2 (en) 2007-12-03 2018-09-11 STATS ChipPAC Pte. Ltd. Wafer level package integration and method
US9460951B2 (en) 2007-12-03 2016-10-04 STATS ChipPAC Pte. Ltd. Semiconductor device and method of wafer level package integration
JP5207868B2 (ja) 2008-02-08 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
TWM338433U (en) 2008-02-14 2008-08-11 Orient Semiconductor Elect Ltd Multi-chip package structure
JP2009200101A (ja) 2008-02-19 2009-09-03 Liquid Design Systems:Kk 半導体チップ及び半導体装置
US8228679B2 (en) 2008-04-02 2012-07-24 Spansion Llc Connections for electronic devices on double-sided circuit board
TWI362732B (en) 2008-04-07 2012-04-21 Nanya Technology Corp Multi-chip stack package
US8008764B2 (en) 2008-04-28 2011-08-30 International Business Machines Corporation Bridges for interconnecting interposers in multi-chip integrated circuits
US7855445B2 (en) 2008-04-29 2010-12-21 Silicon Laboratories, Inc. Circuit device including rotated stacked die
US7838975B2 (en) 2008-05-27 2010-11-23 Mediatek Inc. Flip-chip package with fan-out WLCSP
US7745920B2 (en) 2008-06-10 2010-06-29 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
US8276269B2 (en) 2008-06-20 2012-10-02 Intel Corporation Dual epoxy dielectric and photosensitive solder mask coatings, and processes of making same
JP2010056139A (ja) 2008-08-26 2010-03-11 Toshiba Corp 積層型半導体装置
JP5056718B2 (ja) 2008-10-16 2012-10-24 株式会社デンソー 電子装置の製造方法
KR20100046760A (ko) 2008-10-28 2010-05-07 삼성전자주식회사 반도체 패키지
US7839163B2 (en) 2009-01-22 2010-11-23 International Business Machines Corporation Programmable through silicon via
TWM363079U (en) 2009-03-24 2009-08-11 Xintec Inc Semiconductor device and layout structure for array package
TWI401785B (zh) 2009-03-27 2013-07-11 Chipmos Technologies Inc 多晶片堆疊封裝
TWM398313U (en) 2009-03-27 2011-02-11 Molex Inc Microelectronic component support with reinforced structure
EP2419971A4 (en) 2009-04-17 2013-03-27 Hewlett Packard Co METHOD AND SYSTEM FOR REDUCING LENGTH AND TRACE CAPACITY IN IMPORTANT MEMORY FOOTPRINT
KR101601847B1 (ko) 2009-05-21 2016-03-09 삼성전자주식회사 반도체 패키지
JP2010278318A (ja) 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置
JP5635247B2 (ja) 2009-08-20 2014-12-03 富士通株式会社 マルチチップモジュール
JP5593053B2 (ja) 2009-10-09 2014-09-17 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
TWI390645B (zh) 2009-10-22 2013-03-21 Powertech Technology Inc 背對背晶片組堆疊的封裝方法與構造
US8304286B2 (en) 2009-12-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with shielded package and method of manufacture thereof
US8508954B2 (en) 2009-12-17 2013-08-13 Samsung Electronics Co., Ltd. Systems employing a stacked semiconductor package
JP2011155203A (ja) 2010-01-28 2011-08-11 Elpida Memory Inc 半導体装置
US8907457B2 (en) 2010-02-08 2014-12-09 Micron Technology, Inc. Microelectronic devices with through-substrate interconnects and associated methods of manufacturing
US8395195B2 (en) 2010-02-09 2013-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Bottom-notched SiGe FinFET formation using condensation
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
DE112011102705A5 (de) 2010-08-13 2013-05-29 Tesa Se Verfahren zur Kapselung einer elektronischen Anordnung
TWI533412B (zh) 2010-08-13 2016-05-11 金龍國際公司 半導體元件封裝結構及其形成方法
US8378478B2 (en) 2010-11-24 2013-02-19 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and vias connected to the central contacts
KR101061531B1 (ko) 2010-12-17 2011-09-01 테세라 리써치 엘엘씨 중앙 콘택을 구비하며 접지 또는 배전을 개선한 적층형 마이크로전자 조립체
KR101118711B1 (ko) 2010-12-17 2012-03-12 테세라, 인코포레이티드 중앙 콘택을 구비한 적층형 마이크로전자 조립체
US9143140B2 (en) 2011-02-15 2015-09-22 Cavium, Inc. Multi-function delay locked loop
US8466544B2 (en) 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8338963B2 (en) 2011-04-21 2012-12-25 Tessera, Inc. Multiple die face-down stacking for two or more die
US8890304B2 (en) 2011-06-08 2014-11-18 Tessera, Inc. Fan-out microelectronic unit WLP having interconnects comprising a matrix of a high melting point, a low melting point and a polymer material
US9117811B2 (en) 2011-06-13 2015-08-25 Tessera, Inc. Flip chip assembly and process with sintering material on metal bumps
KR20130005465A (ko) 2011-07-06 2013-01-16 삼성전자주식회사 반도체 스택 패키지 장치
US8421237B2 (en) 2011-07-07 2013-04-16 Cisco Technology, Inc. Stacked memory layers having multiple orientations and through-layer interconnects
US8502390B2 (en) 2011-07-12 2013-08-06 Tessera, Inc. De-skewed multi-die packages
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8513817B2 (en) 2011-07-12 2013-08-20 Invensas Corporation Memory module in a package
KR101831692B1 (ko) * 2011-08-17 2018-02-26 삼성전자주식회사 기능적으로 비대칭인 전도성 구성 요소들을 갖는 반도체 소자, 패키지 기판, 반도체 패키지, 패키지 적층 구조물 및 전자 시스템
US8345441B1 (en) 2011-10-03 2013-01-01 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
US8917532B2 (en) * 2011-10-03 2014-12-23 Invensas Corporation Stub minimization with terminal grids offset from center of package
US8659143B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8441111B2 (en) 2011-10-03 2013-05-14 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
JP5887415B2 (ja) 2011-10-03 2016-03-16 インヴェンサス・コーポレイション 平行な窓を有するマルチダイのワイヤボンドアセンブリのスタブ最小化
KR20140085497A (ko) 2011-10-03 2014-07-07 인벤사스 코포레이션 직교 윈도가 있는 멀티-다이 와이어본드 어셈블리를 위한 스터브 최소화
US8436457B2 (en) 2011-10-03 2013-05-07 Invensas Corporation Stub minimization for multi-die wirebond assemblies with parallel windows
US8629545B2 (en) 2011-10-03 2014-01-14 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
US8659141B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
KR101901324B1 (ko) * 2011-10-25 2018-09-27 삼성전자주식회사 네 개의 채널들을 가진 반도체 패키지
TWM426922U (en) 2011-11-08 2012-04-11 Wistron Neweb Corp Memory card connector
US8848392B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support module and microelectronic assembly
US8848391B2 (en) 2012-08-27 2014-09-30 Invensas Corporation Co-support component and microelectronic assembly
US8787034B2 (en) 2012-08-27 2014-07-22 Invensas Corporation Co-support system and microelectronic assembly
US8902680B2 (en) * 2013-01-23 2014-12-02 Micron Technology, Inc. Identifying stacked dice

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100047880A (ko) * 2007-07-27 2010-05-10 테세라, 인코포레이티드 후처리 패드 연장부를 갖는 재구성 와이퍼 스택 패키징화
JP2010098318A (ja) * 2008-10-15 2010-04-30 Samsung Electronics Co Ltd マイクロ電子構造体、マルチチップモジュール及びそれを含むメモリカードとシステム並びに集積回路素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063674A3 (en) * 2016-09-29 2018-07-26 Intel Corporation Integrated circuit package assembly with wire end above a topmost component

Also Published As

Publication number Publication date
TW201507203A (zh) 2015-02-16
KR101692792B1 (ko) 2017-01-04
TW201626540A (zh) 2016-07-16
US20150302901A1 (en) 2015-10-22
WO2014201002A1 (en) 2014-12-18
TWI584447B (zh) 2017-05-21
US20140362629A1 (en) 2014-12-11
US9460758B2 (en) 2016-10-04
US9070423B2 (en) 2015-06-30
TWI535059B (zh) 2016-05-21

Similar Documents

Publication Publication Date Title
KR101692792B1 (ko) 이중 채널 메모리를 포함하는 마이크로전자 패키지 및 마이크로전자 조립체
US10643977B2 (en) Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows
US9679838B2 (en) Stub minimization for assemblies without wirebonds to package substrate
US9281296B2 (en) Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9293444B2 (en) Co-support for XFD packaging
US10026467B2 (en) High-bandwidth memory application with controlled impedance loading
US9928883B2 (en) TFD I/O partition for high-speed, high-density applications
KR101840240B1 (ko) 마이크로 전자 패키지
US9640282B1 (en) Flexible I/O partition of multi-die memory solution

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant