TWI284393B - Capacitor-related systems for addressing package/motherboard resonance - Google Patents
Capacitor-related systems for addressing package/motherboard resonance Download PDFInfo
- Publication number
- TWI284393B TWI284393B TW093116200A TW93116200A TWI284393B TW I284393 B TWI284393 B TW I284393B TW 093116200 A TW093116200 A TW 093116200A TW 93116200 A TW93116200 A TW 93116200A TW I284393 B TWI284393 B TW I284393B
- Authority
- TW
- Taiwan
- Prior art keywords
- terminal
- conductive
- electrically connected
- conductive surface
- capacitor
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims description 51
- 239000000758 substrate Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 3
- 238000009826 distribution Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 organic Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
- H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09263—Meander
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09345—Power and ground in the same plane; Power planes for two voltages in one plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
1284393 (1) 玖、發明說明 【發明所屬之技術領域】 本發明提供積體電路構裝,其對積體電路提供實體保 護。該等構裝也對積體電路提供熱及電氣管理。更明確地 說,一積體電路構裝可以消散由積體電路所產生之熱並電 氣連接該積體電路與外部電路。 【先前技術】 有關於此項目,一傳統構裝可以提供電源及接地面, 及整合電容,用以分配及發送電信號於一積體電路與一主 機板之間。這些信號之傳送經常造成在主機板與構裝間之 不想要之諧振,這會負面影響積體電路的效能。 【發明內容及實施方式】 第1圖爲依據部份實施例之系統1 〇〇之側視圖。系統 100包含積體電路200、構裝3 00、主機板400及記憶體 5 〇 〇。積體電路可以使用任意適當基材材料及製造技術加 以製造,並可以提供任意功能給系統1 〇〇。於部份實施例 中,積體電路200爲一微處理機晶片,具有一矽基材。 構裝3 00可以包含任一之陶瓷、有機及/或其他適當 材料。構裝3 00係爲被控制之崩潰晶片連接(C4 )焊接凸 塊2 5 0所連接至電路200。因此,構裝3 0 0係包含與C4 焊接凸塊相容之介面。於部份實施例中,構裝300係經由 打線連接至電路200。電容器3]0至34〇被安裝在該構裝 1284393 (2) 300上。電容器310至34〇之端子可以使用表 安裝在構裝3 0 0之電源及接地墊上。依據部份 源及接地墊將詳細說明如下。 接腳3 5 0將構裝3 00連接至主機板400。 ,構裝3 0 0及接腳3 5 0可以包含一倒裝接腳栅 與主機板400之插座(未示出)作成一介面。 施例,構裝3 0 0爲可以表面黏著基材’例如有 陣列基材,其可以直接安裝在主機板4 0 0或安 型內插件,其配合該主機板400之插座。除了 構裝系統也可以用以配合部份實施例中。 積體電路2 0 0可以與記憶體5 0 0經由構裝 板40 0相通訊。記憶體5 00可以包含任意類型 資料之記憶體,例如單資料速率隨機存取記憶 料率隨機存取記憶體、或一可程式唯讀記憶體 第2圖爲依據部份實施例之電容墊設計的 2圖顯示構裝300之電源面302。電源面302 承載一電源電壓至電路200。因此,任一 C4 連接至電源源,以接收電源電壓。 電源面3 02可以包含電源墊3 04。電源墊 收例如電容之電路元件之一端子。電源墊3 04 包含一區域之電源面3 02及/或可以巳含建立 之材料,以完成該端子的收納。 接地墊3 06可以接收電件之一第二端子。 ,接地墊3 0 6係電氣連接至構裝3 0 0之接地面 面黏著技術 實施例之電 於此方面中 格陣列,以 依據部份實 機基板柵格 裝在一接腳 前述以外之 3 0 0及主機 之用以儲存 體、雙倍資 〇 俯視圖。第 可以設計以 錫球將可以 3 0 4可以接 可以簡單地 在該區域上 可以如下述 。因此,接 1284393 (4) 3 Ο 6實質同一平面,並與接地墊3 Ο 6分開,並經由軌跡 3〇9電氣連接至接地墊306。第4圖設計同時也包含一導 孔(未示出),以電氣連接導孔區308至一接地面(未示 出)。 第5 Α圖包含依據部份實施例之裝置的代表圖。示於 第5圖爲裝置600之兩代表圖。裝置600可以包含一或多 數依據部份實施例之個別電容器。電容器3 1 0至3 4 0之任 一個均包含依據部份實施例之裝置600。於此方面中,任 一下述裝置可以類似於電容器310至3 40般地安排在構裝 3 00 上。 如所示,裝置600之上表面605包含裝置600所構成 之材料。該材料可以爲陶瓷、有機、塑膠及/或其他適當 材料。裝置600之下表面610包含前述材料及端子61 1至 6 1 8。端子6 1 1至6 1 8可以包含接腳、表面黏著端、或任 意其他類之裝置端子。端子6 1 1至6 1 4係相關於第一極性 (正),而端子6 1 5至6 1 8係相關於第二極性(負)。 第5 B圖爲依據部份實施例之裝置6 0 0之側面剖去代 表圖。該代表圖顯示端子617、613' 618及614,其均連 接至幾個導電面。更明確地說,端子6 1 7係連接至每〜導 電面62 0至62 7,而端子618係連接至導電面62 0至622 。導電面6 2 0至6 2 7因此係相關於與端子6】7及6 1 8相同 之極性(負)。端子6 14係連接至導電面6 3 0至6 3 7,|^ 端子613係連接至導電面630至632。如上所述,導電面 6 3 0至6 3 7係相關於與端子6] 3至6]4相同之極性(正 1284393 (5) 導電面630至637均與導電面620至627之至少之一 以一介電材料加以分離。因此,一電容係出現在裝置6 0 0 之兩端子間,該兩端子係相關於不同極性。例如,一第一 電容係出現在端子6 1 7及6 1 3之間。一第二電容係出現在 端子6 1 8及6 1 4之間。依據部份實施例,第一電容及第二 電容之總和實質等於在端子6 1 7及6 1 4間之電容。 第5 C圖爲依據部份實施例之用於裝置6 0 0及用於傳 統裝置之阻抗分佈的比較圖。於傳統裝置中,每一相關於 一給定極性之端子係連接至相關於一給定極性之該裝置的 所有面。結果,在任兩端子相反極性間會出現有一相同電 容値。 第5C圖例示該等實施例,其藉由並聯連接裝置600 之第一及第二電容,而提供較傳統裝置爲均勻的阻抗分佈 。用於每一電容之較少數端子的存在同時也增加了總電容 之等效串聯電阻。這些因素均降低在一主機板及安裝有裝 置6 0 0之一構裝間之諧振。 第6A圖包含依據部份實施例之裝置代表圖。裝置 7 0 0可以包含依據部份實施例之一或多數個別電容器。不 同於裝置600,裝置7 00之上表面7 0 5包含構裝材料及端 子 7 1 0 至 7 I 7。 下表面720包含構裝材料,及端子721至728。端子 72]至724係相關於第一極性,而端子72 5至72 8係相關 於第二極性。在表面70 5及7 2 0上之端子的出現可以促成 1284393 (6) 裝置700之製造及/或使用。 第6B圖爲依據部份實施例之裝置7 00之側剖 圖。端子7 2 7、72 3、72 8及724係以類似於第5B 子617、613、618及614之配置連接至導電面。另 子716係連接至導電面720至72 7,及端子717係 導電面72 5至727。端子713係連接至導電面730 ,及端子712係連接至導電面7 3 5至73 7。 端子72 7 ' 72 3、72 8及724係類似地連接至裝 之端子6 1 7、6 1 3、6 1 8及6 1 4,因此操作如上所述 716、712、717及713也類似於裝置600之端子61 、618及614地操作。更明確地說,一第一電容出 子7 1 6及7 1 2之間,一第二電容係出現在端子7 1 7 之間,第一電容及第二電容之總和係實質等於端子 7 1 6間之電容。 第6C圖爲依據部份實施例之裝置700及傳統 阻抗分佈比較圖。用於裝置 700之阻抗分佈係類 5C圖之用於裝置600者,因爲裝置700之每一表 子係類似於裝置6 0 0之端子架構。 第7A圖包含依據部份實施例之裝置的代表圖 8〇〇係類似於裝置600,其中端子並未出現在上表 。再者,下表面8 1 0包含有關於第一極性(正), 8 1 ]至8 1 4,而端子8 1 5至8 1 8相關於一第二極性 〇 第7B圖所示之裝置8 0 0之側剖去代表圖也類 去代表 圖之端 外,端 連接至 至737 置600 。端子 7、6 1 3 現在端 及7 13 713及 裝置之 似於第 面的端 。裝置 面 8 0 5 之端子 (負) 似於裝 -10 - 1284393 (7) 置600。然而,端子818係連接至較端子813爲多之 面。結果,一第一電容係出現在端子8 1 7及8 1 3之間 第二電容係出現在端子813及818之間,及第三電容 現在端子8 1 7及8 1 4之間。三個不同電容可以造成 7 C圖所示之阻抗分佈。阻抗分佈可以較裝置6 0 0及 之貫ί也例所提供者爲平’因爲由第二電容所造成之額 抗功率傾斜。 第8 Α圖包含依據部份實施例之裝置的代表圖。 9 0 0係類似於裝置7 0 0,在於端子係位在上表面9 0 5 表面910上。如第8B圖所示,裝置900不同於裝置 ,在於端子913及922係連接至不同號數之導電面。 ,端子913及927係連接至相同號數之導電面。 藉由前述安排,在裝置900之每一面上的端子提 個不同電容。此等電容可以類似於在裝置8 00之端子 現之三個電容。因此,如第8C圖所示之裝置900之 分佈係類似於第7 C圖的阻抗分佈。 第9A圖爲依據部份實施例之裝置1 000的表面 之端子代表圖。裝置1000可以提供多數電容。更明 說,一第一電容可以出現在端子1001及】002之間, 第二電容可以出現在端子1 004、1 006及1 007之任一 子1003、1005與1008之任一之間。 第9B圖顯示依據部份實施例之裝置1 000的導電. 導電面1 0] 0包含部份1 〇 1 ]及1 0 1 3,其係彼此不連 導電面]〇 1 〇可以相關於第一極性。於此方面,導 導電 5 -- 係出 如第 700 外阻 裝置 及下 700 然而 供三 所出 阻抗 延伸 確地 而一 與端 面。 續。 面 -11 - 1284393 (8) 1010定義介面1012、1014、1016及1018,用以將導電面 1010連接至相關於第一極性之端子1001' 1 003、1 005、 及 1008 。 導電面1 02 0包含不連續部份1021及1 023。導電面 1 02 0可以相關於一第二極性並可以包含介面1 022、1024 、:1026及1 02 8,用以連接導電面1 020至也相關於第二極 性之多數端子。依據所示實施例之此等端子係爲端子 1 002、1 004、1 006 及 100 7 ° 裝置1 000可以藉由將導電面1010及導電面1 02 0之 多數交替層於彼此上加以建構。該等層可以以一介電質分 開。於部份實施例中,一介電質安排在部份1 0 1 1及部份 1021之間,同一或一分開介電質被安排在部份1013及部 份1 023之間。 第9C圖顯示依據部份實施例之裝置1〇〇〇之阻抗分佈 。該阻抗分佈係平於現行系統之阻抗分佈,因爲由裝置 1 00 0之額外電容所提供之額外阻抗傾斜。 第】〇A圖顯示依據部份實施例之裝置 U 00。裝置 1 100提供三個電容。如第Ι0Β圖所示,裝置1 100之導電 面]Π0及]120顯示類似於裝置1〇〇〇之導電面1010及 1 02 0,但導電面1 1 10及π 20被分割爲三個不連續部份。 每一面I 1 1 0及1 1 2 0均相關於不同極性,每一面的部份包 含介面,用以連接相關於該面的極性之端子。裝置1100 可以類似於裝置]0 0 0加以建構。裝置]1 〇 〇可以提供一較 裝置]000的阻抗分佈爲平的阻抗分佈,因爲裝置i 100之 -12- (9) 1284393 額外電容所提供之額外阻抗傾斜之故。 第11A至12B圖均顯示不同裝置所提供之多數電容 。每一裝置包含一含三不連續部份之第一導電面;包含三 不連續部份之一第二導電面;及一介電層,安排在該第一 導電面之至少一部份及該第二導電面之至少一部份。每一 導電面也定義介面,用以連接相關於該導電面之極性之端 子。 第13至15圖也例示提供多數電容的裝置。該裝置包 含超出8個端子。然而,每一裝置包含至少一第一導電面 ,其包含至少兩不連續部份;一第二導電面,包含至少兩 不連續部份;及一介電層安排在該第一導電面之至少一部 份與該第二導電面之至少一部份之間。再者,每一導電面 定義介面,以使得相關於導電面之一極性的端子可以連接 〇 上述及所示之每一實施例可以提供較傳統裝置爲均勻 之阻抗分佈。每個別電容之較少數端子之存在也增加了總 電容之等效串聯電阻。這些因素可以降低於主機板與裝置 有依據部份實施例之裝置的構裝間之諧振。 於此所述之幾個實施例只作例示目的。實施例可以包 含於此所述之現行或以後所知之各版本元件。因此,熟習 於本技藝者可以由此說明了解,其他實施例可以以各種修 改及替代加以實現。 【圖式簡單說明】 -1·?- 1284393 (10) 第1圖爲依據部份實施例之系統的側視圖。 第2圖爲依據部份實施例之電容墊俯視圖。 第3圖爲依據部份實施例之包含電容墊設計之構裝置 的側面剖去圖。 第4圖爲依據部份實施例之電容墊設計之俯視圖。 第5A圖爲一上表面及依據部份實施例之由裝置下表 面延伸之端子的代表圖。 第5B圖爲依據部份實施例之第5A圖之端子及導電 面間之連接。 第5C圖爲用於依據部份實施例第5A圖之裝置及一 傳統裝置的阻抗分佈比較圖。 第6A圖爲由一依據部份實施例之裝置下表面延伸之 端子及由上表面延伸端子之示意圖。 第6B圖爲依據部份實施例之第6A圖之端子及導電 面間之連接。 第6C圖爲用於依據部份實施例之第6A圖裝置及用 於傳統裝置之阻抗分佈的比較圖。 第7A圖由依據部份實施例之裝置下表面延伸之端子 及上表面的代表圖。 第7B圖爲依據部份實施例之第7A圖裝置之端子與 導電面間之連接。 第7 C圖爲用於依據部份實施例之第7 A圖裝置及用 於傳統裝置之阻抗分佈的比較圖。 第8 A圖爲由一依據部份實施例之裝置下表面延伸之 -14 - 1284393 (11) 端子及由上表面延伸端子之示意圖。 第8 B圖爲依據部份實施例之第8 A圖之端子及導電 面間之連接。 第8 C圖爲用於依據部份實施例之第8 A圖裝置及用 於傳統裝置之阻抗分佈的比較圖。 第9 A圖爲由一依據部份實施例之裝置一表面延伸之 端子之示意圖。 第9B圖爲依據部份實施例之第9A圖之導電面。 第9C圖爲用於依據部份實施例之第9A圖裝置及用 於傳統裝置之阻抗分佈的比較圖。 第1 〇 A圖爲由一依據部份實施例之裝置一表面延伸 之端子之代表圖。 第1 0B圖爲依據部份實施例之第1 0A圖之導電面。 第1 1 A圖爲由一依據部份實施例之裝置一表面延伸 之端子之代表圖。 第1 1 B圖爲依據部份實施例之第1 1 A圖之導電面。 第1 2 A圖爲由一依據部份實施例之裝置一表面延伸 之端子之代表圖。 第12B圖爲依據部份實施例之第]2A圖之導電面。 第】3圖包含依據部份實施例之一裝置一表面延伸之 端子代表圖。 第1 4圖包含依據部份實施例之一裝置一表面延伸之 端子代表圖。 第]5圖包含依據部份實施例之一裝置一表面延伸之 -15- 1284393 (12) 端子代表圖。 主要元件對照表 1 0 0 :系統 200 :積體電路 2 5 0 :銲錫凸塊 300 :構裝 3 1 0 :電容器 3 20 :電容器 3 3 0 :電容器 3 40 :電容器 3 5 0 :接腳 4 0 0 :主機板 5 0 0 :記憶體 3 0 2 :電源面 3 0 4 :電源墊 3 0 6 :接地墊 3 0 7 :非導電區 3 0 8 :導孔區 3 0 9 :軌跡 3 1 0 :電容器 3 1 2 :端子 3 ] 4 :端子 3 ] 6 :接地面 -16- 1284393 (13) 3 1 8 :導孔 600 :裝置 6 0 5 :上表面 6 1 0 :下表面 6 ] 1 - 6 1 8 :端子 620-627:導電面 6 3 0 -63 7 :導電面 700 :裝置 7 05 :上表面 7 1 0 - 7 1 7 :端子 7 2 0 :下表面 7 2 1 - 7 2 8 ··端子 7 3 0 -73 7 :導電面 8 00 :裝置 8 0 5 :上表面 8 1 0 :下表面 8 1 1 - 8 1 8 . y而子 900 :裝置 9 05 :上表面 9 1 0 :下表面 9 1 3 :端子 922 :端子 92 7 :端子 ]0 0 0 :裝置 1284393 (14) 1001-1008:端子 1010 :導電面
1011 :部份 1 0 1 2 :介面 1013 :部份 1 0 1 4 :介面 10 16:介面 1018:介面
1 020 :導電面 1 〇 2 1 :部份 1 022:介面 1023 :部份 1 024:介面 1 02 6 :介面 1 02 8 :介面 1100:裝置 1 1 1 0 :導電面 1 1 20 :導電面 -18-
Claims (1)
1284393 (1) 拾、申請專利範圍 附件2 :第93 1 1 6200號專利申請案 中文申請專利範圍替換本 民國96年4月4日修正 1 · 一種降低於一主機板與一構裝間之諧振的裝置, 包含: 一電源面,該電源面包含一電源墊,以接收一電路元 件之一第一端子; 一接地墊,以接收一電路元件之一第二端子; 一導孔區,與該接地墊實質同一平面,並與該接地墊 分開’並藉由軌跡電氣連接至該接地墊; 一接地面;及 一導孔,電氣連接該導孔區至該接地面。 2 ·如申請專利範圍第1項所述之裝置,其中該電路 元件爲一電容器。 3 .如申請專利範圍第1項所述之裝置,更包含: 一介面,以接收一積體電路。 4·如申請專利範圍第1項所述之裝置,更包含: 一介面,與一插座作成介面。 5 ·如申請專利範圍第1項所述之裝置,更包含: 一介面,與一電路板作成介面。 6.如申請專利範圍第1項所述之裝置,其中該接地 墊及該電源面係實質同一平面。 1284393 (2) 7. 一種用以降低一主機板與一構裝間之諧振的方法 ,包含步驟: 製造一接地面; 製造一導孔,其電氣連接至該接地面; 製造一接地墊,以接收一電路元件之一第二端子,及 製造一導孔區,其實質與該接地墊同一平面,該導孔區電 氣連接至該導孔,並與該接地墊分開’並藉由軌跡電氣連 接至該接地墊;及 製造一電源面,該電源面包含一電源墊’接收該電路 元件之一第一端子。 8 .如申請專利範圍第7項所述之方法,更包含: 製造一介面,以接收一積體電路。 9. 如申請專利範圍第7項所述之方法,更包含: 製造一介面,以與一插座作成介面。 10. 如申請專利範圍第7項所述之方法,其中該接地 墊及電源面係實質同一平面。 1 1 . 一種降低於一主機板與一構裝間之諧振的裝置, 包含: 一第一導電面,電氣連接至與一第一極性相關之一第 一端子及與該第一極性相關之一第二端子; 一第二導電面,電氣連接至與一第二極性相關之一第 三端子;及 一介電質,安排於該第一導電面與該第二導電面之間 -2- 1284393 (3) 其中一第一電容出現在該第一端子與第三端子之間, 其中一第二電容出現在該第二端子與該第三端子之間 ,及 其中該第一電容與該第二電容係相當地不同。 1 2 ·如申請專利範圍第1 1項所述之裝置,其中該第 二導電面係電氣連接至相關於第二極性之一第四端子, 其中一第三電容出現在第一端子與第四端子之間, 其中一第四電容出現在第二端子與第四端子之間,及 其中該第三電容及第四電容係相當不同。 1 3 . —種用以降低一主機板與一構裝間之諧振的裝置 ,包含: 第一 η個導電面,其中η>1; 第二η個導電面,該第二η個導電面之每一個係與該 第一 η個導電面的至少一個分隔以一介電材料; 一第一端子,電氣連接至該第一 η個導電面的w個 ,其中1 <w<n+ 1 ;及 一第二端子,電氣連接至該第二η個導電面的x個, 其中〇<X<W 〇 1 4 ·如申請專利範圍第1 3項所述之裝置,更包含: 一第三端子,電氣連接至第一 n個導電面的y個,其 中0<y<w ;及 一第四端子,電氣連接至該第二η個導電面之z個, 其中 χ<ζ<η+1 〇 1 5.如申請專利範圍第14項所述之裝置,其中w = z -3- 1284393 (4) 及 x = y。 1 6·如申請專利範圍第1 4項所述之裝置,其中w = z 及 x<y。 1 7.如申請專利範圍第1 4項所述之裝置,更包含: 一構裝,該第一端子、該第二端子、第三端子及第四 端子係由該構裝之下表面延伸; 一第五端子,電氣連接至該w個第一導電面; 一第六端子,電氣連接至該z個第二導電面; 一第七端子,電氣連接至該第一導電面的y個,該等 電氣連接至第七端子的面係與電氣連接至該第三端子的面 不同;及 一第八端子,電氣連接至該第二導電面的X個,該等 電氣連接至該第八端子的面係與電氣連接至該第二端子的 面不同, 其中該第五端子、第六端子、第七端子及該第八端子 係由該構裝的上表面延伸。 i 8 .如申請專利範圍第1 4項所述之裝置,更包含: 一構裝,該第一端子、該第二端子、第三端子及第四 端子係由該構裝之下表面延伸; 一第五端子,電氣連接至該〜個第一導電面; 一第六端子,電氣連接至該2個第二導電面; 一第七端子,電氣連接至該第一導電面的X個’該等 電氣連接至第七端子的面係與電氣連接至該第三端子的面 不同;及 -4 - 1284393 (5) 一第八端子,電氣連接至該第二導電面的y個’該等 電氣連接至該第八端子的面係與電氣連接至該第二端子的 面不同, 其中該第五端子、第六端子、第七端子及該第八端子 係由該構裝的上表面延伸。 19. 如申請專利範圍第1 4項所述之裝置,更包含: 一構裝,該第一端子、該第二端子、第三端子及第四 端子係由該構裝之下表面延伸; 一第五端子,電氣連接至該〜個第一導電面; 一第六端子,電氣連接至該z個第二導電面; 一第七端子,電氣連接至該y個第一導電面’及 一第八端子,電氣連接至該X個第二導電面’ 其中該第五端子、第六端子、第七端子及該第八端子 係由該構裝的上表面延伸。 20. —種用以降低於一主機板及一構裝間之諧振的裝 置,包含: 一第一導電面,該第一導電面包含一第一部份及一第 二部份,該第一部份係與該第二部份不連續; 一第二導電面,該第二導電面包含一第三部份及一第 四部份,該第三部份係與該第四部份不連續;及 一介電質,安排在該第一導電面之第一部份及第二導 電面之第三部份之間。 2 1 ·如申請專利範圍第20項所述之裝置,其中該介 電質安排在第一導電面之第二部份與該第二導電面之第四 -5- 1284393 (6) 部份之間。 2 2 .如申請專利範圍第2 0項所述之裝置, 一第二介電質,安排在該第一導電面之第 第二導電面的第四部份之間。 23. 如申請專利範圍第20項所述之裝置 一導電面之第一部份定義一第一介面,以將該 接至相關於一第一極性之第一端子;及 其中該第二導電面之第三部份定義一第二 該第三部份連接至相關於第二極性之一第二端 24. 如申請專利範圍第23項所述之裝置 一導電面之第二部份定義一第三介面,以將第 至相關於第一極性之一第三端子,及 其中該第二導電面之第四部份定義一第四 第四部份連接至一相關於第二極性之一第四端 2 5 ·如申請專利範圍第2 3項所述之裝置 一導電面之第一部份定義一第三介面,以將該 接至相關於第一極性之一第三端子’及 其中該第二導電面之第三部份定義一第四 該第三部份連接至相關於第二極性之一第四端 2 6 · —種用以降低於一主機板與一構裝間 統,包含: 一微處理機; 一構裝,連接至該微處理機,該構裝包含 一電路元件,包含一第一導電面’電氣連 更包含: 二部份與該 ,其中該第 第一部份連 介面,以將 子。 ,其中該第 二部份連接 介面,以將 子。 ,其中該第 第一部份連 介面,以將 子。 之諧振的系 接至相關於 -6- 1284393 (7) 第一極性之一第一端子及相關於第一極性 一第二導電面,電氣連接至相關於一第二 子,及一介電質安排在該第一導電面及第 及 一雙倍資料率記憶體,連接至該構裝 其中一第一電容出現在第一端子與第 其中一第二電容出現在第二端子與第 其中第一電容及第二電容係相當不同 27.如申請專利範圍第26項所述之男 一主機板,連接至該構裝及該雙倍資 其中該電路元件係用以降低在該構裝 諧振。 之一第二端子; 極性之一第三端 二導電面之間; 三端子之間, 三端子之間,及 〇 $統,更包含: 料率記憶體, 及該主機板間之
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/602,096 US6992387B2 (en) | 2003-06-23 | 2003-06-23 | Capacitor-related systems for addressing package/motherboard resonance |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200516728A TW200516728A (en) | 2005-05-16 |
TWI284393B true TWI284393B (en) | 2007-07-21 |
Family
ID=33518048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW093116200A TWI284393B (en) | 2003-06-23 | 2004-06-04 | Capacitor-related systems for addressing package/motherboard resonance |
Country Status (5)
Country | Link |
---|---|
US (2) | US6992387B2 (zh) |
EP (1) | EP1636838A2 (zh) |
CN (1) | CN1809974B (zh) |
TW (1) | TWI284393B (zh) |
WO (1) | WO2005001928A2 (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7335995B2 (en) * | 2001-10-09 | 2008-02-26 | Tessera, Inc. | Microelectronic assembly having array including passive elements and interconnects |
US9105391B2 (en) | 2006-08-28 | 2015-08-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | High voltage hold-off coil transducer |
US7852186B2 (en) | 2006-08-28 | 2010-12-14 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics |
US9019057B2 (en) | 2006-08-28 | 2015-04-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Galvanic isolators and coil transducers |
US20080278275A1 (en) | 2007-05-10 | 2008-11-13 | Fouquet Julie E | Miniature Transformers Adapted for use in Galvanic Isolators and the Like |
US7791900B2 (en) | 2006-08-28 | 2010-09-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Galvanic isolator |
US7867806B2 (en) * | 2007-02-26 | 2011-01-11 | Flextronics Ap, Llc | Electronic component structure and method of making |
US20080280463A1 (en) * | 2007-05-09 | 2008-11-13 | Mercury Computer Systems, Inc. | Rugged Chip Packaging |
US8188814B2 (en) | 2008-02-15 | 2012-05-29 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | High voltage isolation dual capacitor communication system |
US7741896B2 (en) | 2008-02-15 | 2010-06-22 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | High voltage drive circuit employing capacitive signal coupling and associated devices and methods |
US7741935B2 (en) | 2008-02-15 | 2010-06-22 | Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. | High voltage isolation semiconductor capacitor digital communication device and corresponding package |
US10912199B1 (en) * | 2019-10-03 | 2021-02-02 | Kioxia Corporation | Resistive PCB traces for improved stability |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0635462Y2 (ja) * | 1988-08-11 | 1994-09-14 | 株式会社村田製作所 | 積層型コンデンサ |
DE3942509A1 (de) * | 1989-12-22 | 1991-06-27 | Hirschmann Richard Gmbh Co | Hochfrequenzschaltung |
EP0506122A3 (en) | 1991-03-29 | 1994-09-14 | Matsushita Electric Ind Co Ltd | Power module |
US5583738A (en) * | 1993-03-29 | 1996-12-10 | Murata Manufacturing Co., Ltd. | Capacitor array |
GB2306678B (en) * | 1995-11-02 | 1999-11-03 | Ibm | Surface mounting polarised electrical components on a printed circuit board |
US5880925A (en) * | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
JP2991175B2 (ja) * | 1997-11-10 | 1999-12-20 | 株式会社村田製作所 | 積層コンデンサ |
JP2000021676A (ja) | 1998-07-02 | 2000-01-21 | Murata Mfg Co Ltd | ブリッジ回路用積層電子部品 |
US6037621A (en) * | 1998-07-29 | 2000-03-14 | Lucent Technologies Inc. | On-chip capacitor structure |
JP2001035960A (ja) * | 1999-07-21 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置および製造方法 |
JP3489729B2 (ja) * | 1999-11-19 | 2004-01-26 | 株式会社村田製作所 | 積層コンデンサ、配線基板、デカップリング回路および高周波回路 |
US6441459B1 (en) * | 2000-01-28 | 2002-08-27 | Tdk Corporation | Multilayer electronic device and method for producing same |
JP4332634B2 (ja) * | 2000-10-06 | 2009-09-16 | Tdk株式会社 | 積層型電子部品 |
JP3930245B2 (ja) | 2000-11-14 | 2007-06-13 | Tdk株式会社 | 積層型電子部品 |
DE10064447C2 (de) * | 2000-12-22 | 2003-01-02 | Epcos Ag | Elektrisches Vielschichtbauelement und Entstörschaltung mit dem Bauelement |
US6933800B2 (en) * | 2001-08-16 | 2005-08-23 | Dell Products L.P. | Printed circuit suppression of high-frequency spurious signals |
JP4387076B2 (ja) * | 2001-10-18 | 2009-12-16 | 株式会社ルネサステクノロジ | 半導体装置 |
TW523661B (en) * | 2001-11-16 | 2003-03-11 | Via Tech Inc | Control circuit of suspend to random access memory mode |
US6765781B2 (en) * | 2001-12-03 | 2004-07-20 | Tdk Corporation | Multilayer capacitor |
US6762498B1 (en) * | 2003-06-13 | 2004-07-13 | Texas Instruments Incorporated | Ball grid array package for high speed devices |
-
2003
- 2003-06-23 US US10/602,096 patent/US6992387B2/en not_active Expired - Lifetime
-
2004
- 2004-06-03 CN CN2004800175424A patent/CN1809974B/zh not_active Expired - Fee Related
- 2004-06-03 WO PCT/US2004/018091 patent/WO2005001928A2/en active Application Filing
- 2004-06-03 EP EP04754645A patent/EP1636838A2/en not_active Withdrawn
- 2004-06-04 TW TW093116200A patent/TWI284393B/zh not_active IP Right Cessation
-
2005
- 2005-04-12 US US11/103,939 patent/US7211894B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1809974A (zh) | 2006-07-26 |
US7211894B2 (en) | 2007-05-01 |
US20050194675A1 (en) | 2005-09-08 |
WO2005001928A2 (en) | 2005-01-06 |
EP1636838A2 (en) | 2006-03-22 |
TW200516728A (en) | 2005-05-16 |
WO2005001928A3 (en) | 2005-06-09 |
US20040257780A1 (en) | 2004-12-23 |
US6992387B2 (en) | 2006-01-31 |
CN1809974B (zh) | 2010-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6191479B1 (en) | Decoupling capacitor configuration for integrated circuit chip | |
TWI234272B (en) | Multilayer capacitor with multiple plates per layer | |
TWI400731B (zh) | 電容元件及其製造方法 | |
JP3995596B2 (ja) | 多段アレイキャパシター及びその製造方法 | |
US7211894B2 (en) | Capacitor-related systems for addressing package/motherboard resonance | |
US7952178B2 (en) | Package for an integrated circuit | |
US7463492B2 (en) | Array capacitors with voids to enable a full-grid socket | |
US20050173796A1 (en) | Microelectronic assembly having array including passive elements and interconnects | |
US8304854B2 (en) | Semiconductor integrated circuit chip, multilayer chip capacitor and semiconductor integrated circuit chip package | |
JP2004128219A (ja) | 付加機能を有する半導体装置及びその製造方法 | |
US6672912B2 (en) | Discrete device socket and method of fabrication therefor | |
KR100543853B1 (ko) | 확장 표면 랜드를 갖는 커패시터 및 그 제조 방법 | |
US7889479B2 (en) | Integrated multilayer chip capacitor module and integrated circuit apparatus having the same | |
TW569252B (en) | Electronic assembly with laterally connected capacitors and manufacturing method | |
JP2004519822A (ja) | ランド・グリッド・アレイ・コネクタ用のコンポーネントを有するシールドされたキャリア | |
US20110156203A1 (en) | Integrated passive device assembly | |
JP2010211997A (ja) | 電気接続部品 | |
JP2004253544A (ja) | 半導体装置の製造方法 | |
US7221046B2 (en) | System to control effective series resistance of power delivery circuit | |
US7235875B2 (en) | Modular heat sink decoupling capacitor array forming heat sink fins and power distribution interposer module | |
US7286368B2 (en) | System to control effective series resistance of decoupling capacitor | |
TWI222088B (en) | Windowframe capacitor and semiconductor package assembly | |
TW201709440A (zh) | 包含球形陣列封裝之堆疊的3d電子模組 | |
TW202230653A (zh) | 具有經整合構件之電子構件封裝件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |