JP2006228895A - 立体回路モジュール及びその製造方法 - Google Patents

立体回路モジュール及びその製造方法 Download PDF

Info

Publication number
JP2006228895A
JP2006228895A JP2005039444A JP2005039444A JP2006228895A JP 2006228895 A JP2006228895 A JP 2006228895A JP 2005039444 A JP2005039444 A JP 2005039444A JP 2005039444 A JP2005039444 A JP 2005039444A JP 2006228895 A JP2006228895 A JP 2006228895A
Authority
JP
Japan
Prior art keywords
substrate
mother
dimensional circuit
manufacturing
circuit module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005039444A
Other languages
English (en)
Inventor
Satoshi Miyazawa
聡 宮澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2005039444A priority Critical patent/JP2006228895A/ja
Priority to US11/335,254 priority patent/US20060180910A1/en
Priority to EP06002676A priority patent/EP1718137A3/en
Priority to CNA2006100085221A priority patent/CN1822747A/zh
Publication of JP2006228895A publication Critical patent/JP2006228895A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/048—Second PCB mounted on first PCB by inserting in window or holes of the first PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10446—Mounted on an edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】 実装される電子部品の角度出しを正確且つ容易に行う。
【解決手段】 第１の基板２に対して第２の基板３が所定の角度をもって接合された立体構造を有する立体回路モジュール１であって、第１の基板２は、接合面Ｓ１となる側の端面に形成された第１の切欠き凹部６と、この第１の切欠き凹部６の深さ方向の端面に形成された第２の切欠き凹部７とを有し、第２の基板３は、第１の基板２の接合面Ｓ１と対向する側の面上に実装された電子部品４ｚとを有し、電子部品４ｚが第２の切欠き凹部７内に配置された状態で、第２の基板３が第１の切欠き凹部６に係合される。
【選択図】 図１

Description

本発明は、立体構造を有する配線基板上に電子部品が実装された立体回路モジュール及びその製造方法に関する。
近年、立体構造を有する基板の表面に配線回路を立体的に形成し、この上に電子部品や機能素子などを実装した立体回路モジュールが提案されている。例えば３次元センシングモジュールでは、互いに直交する２平面を有する立体的な配線基板を用意し、この基板に１軸方向にセンシングする機能をもった３つの磁気センサのうち、Ｘ，Ｙ軸方向のセンシングを行う２つの磁気センサを一方の面に配置し、Ｚ軸方向のセンシングを行う１つの磁気センサを他方の面に配置することによって、平面的なＸ，Ｙ軸方向に限らず、立体的なＺ軸方向を含む３次元的なセンシングを可能としている。
ところで、このような３次元センシングモジュールは、携帯可能な小型電子機器等に搭載されるため、更なる小型化が求められている。具体的に、この３次元センシングモジュールを作製する際は、上述した磁気センサを立体的なＺ軸方向にも実装する必要があるため、微細且つ立体的な配線をもった配線基板を高精度且つ低コストで製造できることが望まれている。
従来より、このような立体回路モジュールを作製する方法としては、例えば樹脂成形などによって立体形状を有する配線基板を作製し、この配線基板に立体配線を施した後に、電子部品を実装する方法が提案されている（例えば、特許文献１を参照。）。しかしながら、この特許文献１に記載される製造方法では、従来のプリント配線基板やフレキシブル配線基板などで行われている平面的な配線プロセスが使用できないために、配線を立体的に形成するためのプロセスが複雑化してしまうといった欠点がある。また、実装工程においては、垂直な面に対して電子部品を直接実装することが困難なことから、垂直な位置関係にある２平面に対しては、それぞれ実装工程を分けて面を変えながら行う必要がある。したがって、この製造方法では、製造工程が長くなり、また複雑化してしまうため、製造コストが嵩むといった問題が発生してしまう。
一方、予め部品が実装された一方の配線基板を、別の部品が実装された他方の配線基板に対して垂直に接合する方法も提案されている（例えば、特許文献２を参照。）。しかしながら、この特許文献２に記載される製造方法では、一方の配線基板の接合される端面が正確に直角とすることが困難であるため、この配線基板の垂直出しを厳密に行おうとすると、Ｘ，Ｙ，Ｚの３軸方向に実装された各磁気センサの角度が垂直方向からどれだけずれているかを検出し、それを修正するための新たな回路を設ける必要がある。したがって、この製造方法の場合も、製造工程が長くなり、また複雑化してしまうため、製造コストが嵩むといった問題が発生してしまう。
特開平６−１６４１０５号公報 特開２００１−２７４２７４号公報
そこで、本発明は、このような従来の事情に鑑みて提案されたものであり、その目的は、第１の基板に対して第２の基板が所定の角度で接合された立体構造を有する立体回路モジュールにおいて、実装される電子部品の角度出しを正確且つ容易に行うことができ、なお且つモジュール全体を小型化することができる立体回路モジュールを提供することにある。
また、本発明の目的は、そのような立体回路モジュールの製造プロセスを簡素化し、生産性を大幅に向上させた立体回路モジュールの製造方法を提供することにある。
この目的を達成するために、本発明に係る立体回路モジュールは、少なくとも一面に配線が形成された第１の基板及び第２の基板を有し、互いの配線が連続した配線回路を形成するように第１の基板に対して第２の基板が所定の角度で接合された立体構造を有するものであり、第１の基板は、接合面となる側の端面に形成された第１の切欠き凹部と、第１の切欠き凹部の深さ方向の端面に形成された第２の切欠き凹部とを有し、第１の基板の接合面と対向する側の面上に実装された電子部品を有し、電子部品が第２の切欠き凹部内に配置された状態で、第２の基板が第１の切欠き凹部に係合されていることを特徴とする。
また、本発明に係る立体回路モジュールは、第１の基板の接合面と第２の基板の接合面とが接着剤によって接合された構成とすることができる。
また、本発明に係る立体回路モジュールは、第１の基板の接合面に臨む配線と、第２の基板の接合面に臨む配線とが互いに接する境界部分に金属バンプ又は導電性ペーストを有し、この金属バンプ又は導電性ペーストを介して互いの配線が電気的に接続された構成とすることができる。
また、本発明に係る立体回路モジュールは、第１の基板と第２の基板とのうち、少なくとも第１の基板が射出成形によって形成された構成とすることが望ましい。
また、本発明に係る立体回路モジュールは、第１の基板の厚みが第２の基板の厚みよりも厚いことが望ましい。
また、本発明係る立体回路モジュールは、第１の基板及び第２の基板の配線を形成する面が平面であることが望ましい。
また、本発明に係る立体回路モジュールは、所定の角度が略９０゜である構成とすることができる。
また、本発明に係る立体回路モジュールの製造方法は、少なくとも一面に配線が形成された第１の基板及び第２の基板を有し、互いの配線が連続した配線回路を形成するように第１の基板に対して第２の基板が所定の角度をもって接合された立体構造を有する立体回路モジュールを製造する際に、第１の基板となる部分毎に配線を形成し、第１の基板となる部分が第１の方向に並ぶ各境界線に沿って第１のスリットと、第１の基板となる部分が第１の方向と直交する第２の方向に並ぶ各境界線に沿って第２のスリットとを、それぞれ所定の間隔で並べて形成し、第１の基板の接合面となる側の端面に第１の切欠き凹部と、第１の切欠き凹部の深さ方向の端面に第２の切欠き凹部とを形成することによって、第１の基板となる部分がマトリックス状に複数配列された第１の母基板を作製する第１の母基板作製工程と、第２の基板となる部分毎に配線を形成し、第２の基板となる部分が第３の方向に並ぶ各境界線に沿って第３のスリットと、第２の基板となる部分が第３の方向と直交する第４の方向に並ぶ各境界線に沿って第４のスリットとを、それぞれ所定の間隔で並べて形成し、第２の基板となる部分に電子部品を実装することによって、第２の基板となる部分がマトリックス状に複数配列された第２の母基板を作製する第２の母基板作製工程と、第２の母基板の第２の基板となる部分を、電子部品が第２の切欠き凹部内に配置されるように第１の切欠き凹部に係合させた状態で、第１の母基板に対して第２の母基板を所定の角度で接合する接合工程と、第１の母基板の第２の母基板と接合された部分を、この接合部分の第１のスリットに沿って切断して第１の母基板から切り離し、第２の母基板の第１の母基板と接合された部分を、この接合部分とは反対側の第３のスリットに沿って切断して第２の母基板から切り離すことによって、立体回路モジュールが一列に並んで形成された立体回路ブロックを作製するブロック作製工程と、立体回路ブロックを第２のスリット及び第４のスリットに沿って切断することによって、個々の立体回路モジュールに分割する分割工程とを有することを特徴とする。
また、本発明に係る立体回路モジュールの製造方法は、接合工程の前に、少なくとも第２の母基板の第２の基板となる部分が一列に並んで形成された列基板を第３のスリットに沿って切断して第２の母基板から切り離し、接合工程において、列基板の第２の基板となる部分を、電子部品が第２の切欠き凹部内に配置されるように第１の切欠き凹部に係合させた状態で、第１の母基板に対して列基板を所定の角度で接合し、ブロック作製工程において、第１の母基板の列基板と接合された部分を、この接合部分の第１のスリットに沿って切断して第１の母基板から切り離すことによって、立体回路ブロックを作製することも可能である。
また、本発明に係る立体回路モジュールの製造方法は、接合工程と、ブロック作製工程と、分割工程とを順次繰り返すことが可能である。
また、本発明に係る立体回路モジュールの製造方法は、第１の母基板作製工程において、第１のスリットを第２の方向に並ぶ各境界線の間に形成することが望ましい。
また、本発明に係る立体回路モジュールの製造方法は、第３のスリットを第２の基板となる部分を挟んだ両側に形成することが望ましい。
また、本発明に係る立体回路モジュールの製造方法は、第１のスリットの間に突起部が形成されることによって、第２の基板となる部分が第１の切欠凹部に係合された際に、電子部品が実装された面とは反対側の面に突起部が当接された状態となることが望ましい。
また、本発明に係る立体回路モジュールの製造方法は、接合工程において、第１の母基板と第２の母基板とを接着剤によって接合することが可能である。
また、本発明に係る立体回路モジュールの製造方法は、接合工程において、第１の基板の接合面に臨む配線と、第２の基板の接合面に臨む配線とが互いに接する境界部分に金属バンプ又は導電性ペーストを形成し、この金属バンプ又は導電性ペーストによって互いの配線を電気的に接続することができる。
また、本発明に係る立体回路モジュールの製造方法は、第１の母基板と第２の母基板とうち、少なくとも第１の母基板を射出成形によって形成することが望ましい。
また、本発明に係る立体回路モジュールの製造方法は、第１の母基板を第２の母基板よりも厚く形成することが望ましい。
また、本発明に係る立体回路モジュールの製造方法は、第１の母基板及び第２の母基板の配線を形成する面を平面とすることが望ましい。
また、本発明に係る立体回路モジュールの製造方法は、接合工程において、所定の角度を略９０゜とすることができる。
以上のように、本発明に係る立体回路モジュールでは、第１の基板に対して第２の基板が所定の角度で接合された際に、電子部品の角度出しを正確且つ容易に行うことができ、なお且つモジュール全体を小型化することができる。
また、本発明に係る立体回路モジュールの製造方法では、複雑な工程を経ることなく、そのような小型化された立体回路モジュールを精度良く一括して作製することができるので、製造コストの低減を図ることができる。
以下、本発明を適用した立体回路モジュール及びその製造方法について、図面を参照して詳細に説明する。なお、以下の説明において例示した各部の寸法や材料等は一例であって、本発明は下記寸法や材料等に必ずしも限定されるものではない。
本発明を適用した立体回路モジュールは、例えば図１に示すような３次元センシングモジュール１である。この３次元センシングモジュール１は、立体構造を有する配線基板２，３の表面に立体的な配線回路を形成し、この上に電子部品として１軸方向にセンシングする機能をもった３つの磁気センサ４ｘ，４ｙ，４ｚを、図１中に示すＸ，Ｙ，Ｚ軸の３軸方向にそれぞれ配置することによって、３次元的なセンシングを可能とするものである。
具体的に、この３次元センシングモジュール１は、図１及び図２に示すように、第１の配線基板２と、この第１の配線基板２に接合される第２の配線基板３とを備えている。
このうち、第１の配線基板２は、射出成形によって略矩形平板状に形成された第１の絶縁樹脂基板２ａと、この第１の絶縁樹脂基板２ａの両面に形成された第１の配線パターン２ｂとを有し、これら両面の配線パターン２ｂが絶縁樹脂基板２ａを厚み方向に貫通するスルーホール２ｃを介して電気的に接続された構造を有している。また、第１の配線基板２の一方の面は平面であり、この平坦化された面上には、３つの磁気センサ４ｘ，４ｙ，４ｚのうち、Ｘ，Ｙ軸方向のセンシングを行う２つの磁気センサ４ｘ，４ｙと、各磁気センサ４ｘ，４ｙ，４ｚが検出した信号を処理するＩＣチップ５とが実装されている。これら２つの磁気センサ４ｘ，４ｙ及びＩＣチップ５は、それぞれ第１の配線パターン２ｂの端子部とフリップチップ接続されており、磁気センサ４ｘ，４ｙとＩＣチップ５との間は、これらを繋ぐ第１の配線パターン２ｂによって電気的に接続されている。
また、第１の配線基板２の一端面には、図３に示すように、第２の配線基板３が係合される第１の切欠き凹部６が形成されている。この第１の切欠き凹部６は、第２の配線基板３を係合させるのに足る幅及び深さで第１の配線基板２の端面略中央部を厚み方向に切り欠くように形成されている。なお、本例では、第１の切欠き凹部６に第２の配線基板３を嵌合させるため、この第１の切欠き凹部６が第２の配線基板３に対応した形状に切り欠かれている。しかしながら、第１の切欠き凹部６に第２の配線基板３が係合するのであれば、第１の切欠き凹部６を第２の配線基板３よりも大きく切り欠くことも可能である。
また、第１の切欠き凹部４の深さ方向の端面（底面）には、後述する第２の配線基板２に実装された磁気センサ４ｚが収まる第２の切欠き凹部７が形成されている。この第２の切欠き凹部６は、磁気センサ４ｚを内部に収めるのに足る幅及び深さで第１の切欠き凹部４の底面略中央部を厚み方向の途中まで切り欠くように形成されている。なお、本例では、第２の切欠き凹部７内に第２の配線基板３が収まるように、この第２の切欠き凹部６が磁気センサ４ｚよりも大きく切り欠かれている。また、第２の切欠き凹部７に磁気センサ４ｚの少なくとも一部が収まるのであれば、第２の切欠き凹部７を磁気センサ４ｚよりも小さく切り欠くことも可能である。さらに、第２の切欠き凹部７に磁気センサ４ｚを嵌合させるため、この第２の切欠き凹部７を磁気センサ４ｚに対応した形状に切り欠くことも可能である。
一方、第２の配線基板３は、図１及び図２に示すように、射出成形によって略矩形平板状に形成された第２の絶縁樹脂基板３ａと、この第２の絶縁樹脂基板３ａの片面に形成された第２の配線パターン３ｂとを有して構成されている。また、第２の配線基板３の配線パターン３ｂが形成された面は平面であり、この平坦化された面上には、Ｚ軸方向のセンシングを行う磁気センサ４ｚが実装されている。この磁気センサ４ｚは、第２の配線パターン３ｂの端子部とフリップチップ接続されている。
そして、この３次元センシングモジュール１は、図１に示すように、第１の配線パターン２ｂと第２の配線パターン３ｂとが連続した配線回路を形成するように、第１の配線基板２に対して第２の配線基板３が直角（９０゜）に接合された立体構造を有している。
具体的に、この３次元センシングモジュール１では、第２の配線基板３に実装された磁気センサ４ｚが第２の切欠き凹部７内に配置された状態で、第２の配線基板３が第１の切欠き凹部６に係合されている。また、第１の配線基板２の接合面Ｓ１と第２の配線基板３の接合面Ｓ２とが接着剤によって接合されている。さらに、第１の配線基板２の接合面Ｓ１に臨む第１の配線パターン２ｂと、第２の配線基板３の接合面Ｓ２に臨む第２の配線パターン３ｂとは、互いに接する境界部分に設けられた金属バンプ又は導電性ペースト８によって電気的に接続されている。これにより、第１の配線基板２側のＩＣチップ５と、第２の配線基板３側の磁気センサ４ｚとの間は、これらを繋ぐ第１及び第２の配線パターン２ｂ，３ｂによって電気的に接続されている。また、この第２の配線基板３が接合された第１の配線基板２上は、磁気センサ４ｘ，４ｙ，４ｚ及びＩＣチップ５を保護する封止材９によって封止されている。なお、第１の配線基板２の接合面Ｓ１は、主に第２の切欠き凹部７の深さ方向の端面であり、第２の配線基板３の接合面Ｓ２は、主に第２の配線基板３の配線パターン３ｂが形成された面である。
以上のような構造を有する３次元センシングモジュール１では、１軸方向にセンシングする機能をもった３つの磁気センサ４ｘ，４ｙ，４ｚのうち、第１の配線基板２側に配置された磁気センサ４ｘ，４ｙが、互いに直交するＸ，Ｙ軸方向のセンシングを行い、第２の配線基板３側に配置された磁気センサ３ｚが、Ｘ，Ｙ軸方向に対して直交するＺ軸方向のセンシングを行うことで、３次元的なセンシングを行うことができる。
また、この３次元センシングモジュール１は、モジュール自体が一つの機能部品として携帯可能な小型電子機器等に搭載することができる。具体的に、この３次元センシングモジュール１では、図示を省略する機器側の回路基板上に形成された配線パターンと第１の配線基板２の他方の面に形成された第１の配線パターン２ｂの端子部とをフリップチップ接続することで、機器側の回路基板上に表面実装することができる。
ところで、この３次元センシングモジュール１を用いて３次元的なセンシングを正確に行うためには、上述したＺ軸方向のセンシングを行う磁気センサ４ｚの角度出しを精度良く行う必要がある。すなわち、Ｘ，Ｙ軸方向のセンシングを行う２つの磁気センサ４ｘ，４ｙが実装された第１の配線基板２に対して、この磁気センサ４ｚが実装された第２の配線基板３を精度良く直角（９０゜）に接合する必要がある。
本発明を適用した３次元センシングモジュール１では、上述したように、第２の配線基板３に実装された磁気センサ４ｚが第２の切欠き凹部７内に配置された状態で、この第２の配線基板３が第１の配線基板２の第１の切欠き凹部６に係合されている。これにより、第１の配線基板２に対して第２の配線基板３を９０゜の角度で精度良く接合することができる。さらに、第２の切欠き凹部７の両側面が第２の配線基板２の長手方向の両端面を保持することから、第１の配線基板２に対する第２の配線基板３の角度出しを安定して行うことができる。
また、この３次元センシングモジュール１では、第１の配線基板２と第２の配線基板３とのうち、少なくとも第１の配線基板２を射出成形によって形成することが望ましい。この場合、第１の配線基板２の接合面Ｓ１を接合角度に合わせて精度良く形成することができる。また、第２の配線基板３を射出成形によって形成した場合も、第２の配線基板３の接合面Ｓ２をより平坦化することができる。
また、この３次元センシングモジュール１では、第１の配線基板２の厚みを第２の配線基板３の厚みよりも厚くすることが望ましい。この場合、第１の配線基板２の接合面Ｓ１と第２の配線基板３の接合面Ｓ２との接合面積が大きくなる。これにより、第１の配線基板２に対する第２の配線基板３の角度出しを安定して行うことができる。
以上のように、本発明を適用した３次元センシングモジュール１では、上述した磁気センサ４ｚの角度出しを正確に行うことができ、なお且つこのような磁気センサ４ｚの角度出しを容易に行うことができる。したがって、この３次元センシングモジュール１を用いて３次元的なセンシングを正確に行うことができる。
また、本発明を適用した３次元センシングモジュール１では、磁気センサ４ｚが第２の切欠き凹部７内に配置されるため、このモジュール全体の高さ寸法を抑えることができる。さらに、Ｘ，Ｙ，Ｚの３軸方向に実装された各磁気センサ４ｘ，４ｙ，４ｚの角度がどれだけずれているかを検出し、それを修正するための回路が不要となることから、上述したＩＣチップ５を更に小型化することができる。したがって、この３次元センシングモジュール１では、モジュール全体を大幅に小型化することができる。
次に、本発明を適用した立体回路モジュールの製造方法として、上記３次元センシングモジュール１を作製する場合を例に挙げて説明する。
本発明を適用した立体回路モジュールの製造方法は、図４乃至図１３に示すように、第１の配線基板２となる部分がマトリックス状に複数配列された第１の母配線基板２０を作製する第１の母基板作製工程と、第２の配線基板３となる部分がマトリックス状に複数配列された第２の母配線基板３０を作製する第２の母基板作製工程と、第１の母配線基板２０に対して第２の母配線基板３０を９０゜の角度で接合する接合工程と、第１の母配線基板２０と第２の母配線基板３０とが接合された部分を、これら第１の母配線基板２０及び第２の母配線基板３０から切り離すことによって、３次元センシングモジュール１が一列に並んで形成された立体回路ブロック４０を作製するブロック作製工程と、この立体回路ブロック４０を個々の３次元センシングモジュール１に分割する分割工程とを経ることによって、複数の３次元センシングモジュール１を一括して作製する。
具体的に、第１の母基板作製工程においては、先ず、図４に示す形状の第１の母基板２０ａを射出成形によって形成する。この第１の母基板２０ａは、全体が略矩形平板状であり、上記第１の絶縁樹脂基板２ａとなる部分がマトリックス状に複数配列されて連結された構造を有している。なお、第１の母基板２０ａには、例えばポリフェニレンサルファイド(ＰＰＳ:poly phenylene sulfide)を用いており、第１の母基板２０ａの厚さは、例えば０．７ｍｍである。また、第１の絶縁樹脂基板２ａとなる部分の大きさは、例えば３ｍｍ×３ｍｍであり、この第１の絶縁樹脂基板２ａとなる部分が、例えば縦方向と横方向とに５つずつ（合計５×５＝２５）並んで形成されている。
また、第１の母基板２０ａには、第１の絶縁樹脂基板２ａとなる部分が第１の方向に並ぶ各境界線Ｌ１に沿って第１のスリット２１と、第１の絶縁樹脂基板２ａとなる部分が第１の方向と直交する第２の方向に並ぶ各境界線Ｌ２に沿って第２のスリット２２とが、それぞれ所定の間隔でミシン目状に並んで形成されている。
このうち、第１のスリット２１は、第２の方向に並ぶ各境界線Ｌ２の間に一対並んで設けられている。また、これら一対の第１のスリット２１の間には、第１の配線基板２の接合面Ｓ１となる部分とは反対側の略中央部から突出する突起部２３が形成されている。
一方、第２のスリット２２は、第１の方向に並ぶ各境界線Ｌ１の間の中間位置と、各境界線Ｌ１を跨ぐ位置とに交互に並んで設けられている。
また、各第１の配線基板２の接合面Ｓ１となる部分には、上記第１の切欠き凹部６が形成されており、この第１の切欠き凹部７の深さ方向の端面（底面）には、上記第２の切欠き凹部７が形成されている。また、各第１の配線基板２となる部分には、それぞれ上記スルーホール２ｃが形成されている。
第１の母基板作製工程では、このような形状の第１の母基板２０ａを射出成形によって精度良く作製することができる。
次に、図５に示すように、第１の母基板２０ａの第１の配線基板２となる部分毎に上記第１の配線パターン２ｂを形成する。
具体的には、先ず、Ａｒプラズマ処理によって第１の母基板２０ａの両面を活性化した後に、第１の母基板２０ａの両面に浸漬法によって化学的な密着力を有する機能膜を形成する。これにより、基板表面を粗化することなく充分な密着力を得ることができる。次に、第１の母基板２０ａの両面に無電解めっき法によって、例えば厚さ２μｍの銅めっき皮膜を形成する。次に、第１の母基板２０ａの両面にレジストコーターでレジストを塗布した後に、両面露光装置で露光し、露光した部分のレジストを現像液で溶解して除去する。次に、残ったレジストパターンをマスクとして銅めっき皮膜を塩化第二鉄溶液でエッチングした後に、レジストパターンを除去する。次に、残った銅めっき皮膜上に無電解めっき法によってニッケルめっき皮膜を例えば５μｍ形成し、この上に更に金めっき皮膜を例えば０．１μｍ形成する。
これにより、各第１の配線基板２となる部分の両面に上記第１の配線パターン２ｂを形成する。なお、上記第１の配線パターン２ｂの最小寸法は、例えば線幅が３０μｍであり、間隔が３０μｍである。
また、これら両面に形成された第１の配線パターン２ｂの間をスルーホール３ｃに埋め込まれた導電性ペースト又はめっきによって電気的に接続する。
次に、各第１の配線基板２となる部分の一方の面上に、上記磁気センサ４ｘ，４ｙ及び上記ＩＣチップ５を実装する。具体的には、これら２つの磁気センサ４ｘ，４ｙ及びＩＣチップ５と第１の配線パターン２ｂの端子部とを、例えばＮＣＰ(Non Conductive Paste)法によってフリップチップ接続する。なお、磁気センサ４ｘ，４ｙの大きさは、例えば０．３ｍｍ×０．３ｍｍ×０．２ｍｍであり、ＩＣチップ５の大きさは、例えば１．５×１．５×０．２ｍｍである。
以上のようにして、図５に示すような第１の配線基板２となる部分がマトリックス状に複数配列された第１の母配線基板２０を作製する。
第２の母基板作製工程おいては、先ず、図６に示す形状の第２の母基板３０ａを射出成形によって形成する。この第２の母基板３０ａは、全体が略矩形平板状であり、上記第２の絶縁樹脂基板３ａとなる部分がマトリックス状に複数配列されて連結された構造を有している。なお、第２の母基板３０ａには、例えばポリフェニレンサルファイド(ＰＰＳ:poly phenylene sulfide)を用いており、第２の母基板３０ａの厚さは、例えば０．２ｍｍである。また、第２の絶縁樹脂基板３ａとなる部分の大きさは、例えば１ｍｍ×３ｍｍであり、この第２の絶縁樹脂基板３ａとなる部分が、例えば縦方向と横方向に５つずつ（合計５×５＝２５）並んで形成されている。
また、第２の母基板３０ａには、第２の絶縁樹脂基板３ａとなる部分が第３の方向に並ぶ各境界線Ｌ３に沿って第３のスリット３１と、第２の絶縁樹脂基板３ａとなる部分が第３の方向と直交する第４の方向に並ぶ各境界線Ｌ４に沿って第４のスリット３２とが、それぞれ所定の間隔でミシン目状に並んで形成されている。
このうち、第３のスリット３１は、第４の方向に並ぶ各境界線Ｌ４の間に一対並んで設けられている。また、これら一対の第３のスリット３１の間に形成される連結部分３３は、最終的に第２の配線基板３となる部分であり、この連結部分３３が略中央部に位置するように当該連結部分３３を挟んだ両側に一対の第３のスリット３１が形成されている。
また、第２の母基板３０ａには、連結部分３３と、この連結部分３４以外の余り部分３４との間に、第５のスリット３５が第３のスリット３１と平行に所定の間隔で並んで形成されている。この第５のスリット３５は、最終的に連結部分３４と余り部分３５とを切断して切り離すためのものであり、第４の方向に並ぶ各境界線Ｌ４の間に長尺状に形成されている。なお、連結部分３３の幅は１ｍｍであり、余り部分３４の幅は２ｍｍである。
一方、第４のスリット３２は、第４の方向に並ぶ各境界線Ｌ４に沿った第３のスリット３１と第５のスリット３５との間に形成されている。
第２の母基板作製工程では、このような形状の第２の母基板３０ａを射出成形によって精度良く作製することができる。
次に、図７に示すように、第２の母基板３０ａの第２の配線基板３となる部分毎に上記第２の配線パターン３ｂを形成する。
具体的には、先ず、Ａｒプラズマ処理によって第２の母基板３０ａの片面を活性化した後に、第２の母基板３０ａの片面に浸漬法によって化学的な密着力を有する機能膜を形成する。これにより、基板表面を粗化することなく充分な密着力を得ることができる。次に、第２の母基板３０ａの片面に無電解めっき法によって、例えば厚さ２μｍの銅めっき皮膜を形成する。次に、第２の母基板３０ａの片面にレジストコーターでレジストを塗布した後に、露光装置で露光し、露光した部分のレジストを現像液で溶解して除去する。次に、残ったレジストパターンをマスクとして銅めっき皮膜を塩化第二鉄溶液でエッチングした後に、レジストパターンを除去する。次に、残った銅めっき皮膜上に無電解めっき法によってニッケルめっき皮膜を例えば５μｍ形成し、この上に更に金めっき皮膜を例えば０．１μｍ形成する。
これにより、各第２の配線基板３となる連結部分３４の片面に上記第２の配線パターン３ｂを形成する。なお、上記第２の配線パターン３ｂの最小寸法は、例えば線幅が３０μｍであり、間隔が３０μｍである。
次に、各第２の配線基板３となる連結部分３４の配線パターン３ｂが形成された面上に、上記磁気センサ４ｚを実装する。具体的には、この磁気センサ４ｚと第２の配線パターン３ｂの端子部とを、例えばＮＣＰ(Non Conductive Paste)法によってフリップチップ接続する。なお、上記磁気センサ４ｚは、上記２つの磁気センサ４ｘ，４ｙと同じものであり、その大きさは、例えば０．３ｍｍ×０．３ｍｍ×０．２ｍｍである。
以上のようにして、図７に示すような第２の配線基板３となる部分がマトリックス状に複数配列された第２の母配線基板３０を作製する。
接合工程においては、先ず、図示を省略する垂直に立てた複数のガイドピンを有する治具上に、第１の母配線基板２０を載置する。このとき、複数のガイドピンは、第２の方向に並ぶ複数の第２のスリット２２に挿通されており、このガイドピンを第２のスリット２内の片側の端面に押し当てることによって、ガイドピンの反対側の面がちょうど接合される第２の母配線基板３０を所定の位置にガイドするように設計されている。このように、第１の母配線基板２０の第２のスリット２２に挿通されたガイドピンを利用して、この第１の母配線基板２０に対する第２の母配線基板３０の位置決め作業を高精度に行うことができる。
次に、図８及び図９に示すように、第１の母配線基板２０に対して第２の母配線基板３０を９０゜の角度で接合する。具体的には、図１０に示す状態から図１１に示す状態となるように、第２の母配線基板３０のうち、第３のスリット３１に沿って切断されることで、その境界線Ｌ３に沿った切断面の各第３のスリット３１の間から突出される各連結部分３４を、この各連結部分３４に実装された磁気センサ４ｚが各第２の切欠き凹部７内に配置されるように、第１の母基板２０の境界線Ｌ１に沿った各第２の切欠き凹部６に係合させる。また、第１の母配線基板２０と第２の母配線基板３０との接合部分には、予め接着剤を適量塗布しておく。接着剤としては、例えばエポキシ系接着剤やシアノアクリレート系接着剤等を用いることができる。
ここで、連結部分３４は、第２の切欠き凹部７に嵌合されている。すなわち、この連結部分３４は、その磁気センサ４ｚが実装された面が第２の切欠き凹部７の底面に接触し、その長手方向の両端面が第２の切欠き凹部７の両側面に接触し、なお且つ、その磁気センサ４ｚが実装された面とは反対側の面に突起部２３が当接されることによって、この連結部分３４が合計４つの面で支持された状態となっている。これにより、接着剤が硬化するまでの間、第１の母配線基板２０と第２の母配線基板３０との位置ずれを起こすことなく、第１の母配線基板２０に対して第２の母配線基板３０を９０゜の角度で接合状態を安定的に保持することができる。
さらに、第１の母配線基板２０が第２の母配線基板３０よりも厚く形成されていることから、第１の母配線基板２０の接合面と第２の母配線基板３０の接合面との接合面積が大きくなる。これにより、第１の母配線基板２０に対する第２の母配線基板３０の角度出しを安定して行うことができる。
次に、接着剤が硬化した後に、第１の母配線基板２の接合面Ｓ１に臨む第１の配線パターン２ｂと、第２の母配線基板３０の接合面Ｓ２に臨む第２の配線パターン３ｂとが互いに接する境界部分に、上記金属バンプ又は導電性ペースト８を形成し、この金属バンプ又は導電ペースト８によって互いの第１の配線パターン２ｂ及び第２の配線パターン３ｂを電気的に接続する。
以上のようにして、第１の母配線基板２０に対して第２の母配線基板３０が９０゜の角度で接合された状態となる。
ブロック作製工程においては、図１２に示すように、第１の母配線基板２０の第２の母配線基板３０と接合された部分を、この接合部分の第１のスリット２１に沿って切断して第１の母配線基板２０から切り離し、第２の母配線基板３０の第１の母配線基板３０と接合された部分を、この接合部分とは反対側の第３のスリット３１に沿って切断して第２の母配線基板３０から切り離す。このとき、第１のスリット２１及び第３のスリット３１は、ミシン目状に並んで形成されているため、それぞれの境界線Ｌ１，Ｌ３に沿って容易に切り離すことができる。これにより、最終的に３次元センシングモジュール１となる部分が一列に並んで形成された立体回路ブロック４０が作製される。
分割工程においては、図１３に示すように、立体回路ブロック４０を第２のスリット２２及び第４のスリット３２に沿って切断する。また、余り部分３４を第５のスリット３５に沿って切断して切り離す。このとき、第２のスリット２２及び第４のスリット３２は、ミシン目状に並んで形成されているため、それぞれの境界線Ｌ２，Ｌ４に沿って容易に切り離すことができる。また、連結部分３３と余り部分３４との間も第５のスリット３５に沿って容易に切り離すことができる。これにより、立体回路ブロック４０を個々の３次元センシングモジュール１に分割することができる。そして、分割された３次元センシングモジュール１の端面に残ったバリ（不要な突起部分）を除去した後に、第２の配線基板３が接合された第１の配線基板２上を上記封止材９によって封止する。封止材９としては、例えばエポキシ系樹脂等を用いることができる。
以上のような工程を経ることによって、複数の３次元センシングモジュール１を一括して製造することができる。なお、作製された３次元センシングモジュール１の大きさは、例えば３ｍｍ×３ｍｍ×１ｍｍである。
以上のように、本発明を適用した３次元センシングモジュール１の製造方法では、複雑な工程を経ることなく、大幅に小型化された上記３次元センシングモジュール１を精度良く一括して作製することができる。
また、この３次元センシングモジュール１の製造方法では、上記第１及び第２の配線パターン２ａ，３ｂの形成プロセスや、磁気センサ４ｘ，４ｙ，４ｚ及びＩＣチップ５の実装プロセスに、一般的に使用される装置等を使用できるため、製造コストの上昇を抑えることができる。
また、この３次元センシングモジュールの製造方法では、上述した接合工程と、ブロック作製工程と、分割工程とを順次繰り返すことができる。すなわち、上記接合工程において切り離された第１の母配線基板２０と第２の母配線基板３０とから、更に立体回路ブロック４０を作製し、この立体回路ブロック４０を個々の３次元センシングモジュール１に分割する作業を繰り返す。これにより、上記３次元センシングモジュール１を効率良く作製することができ、生産性を大幅に向上させることができる。
また、本発明を適用した立体回路モジュールの製造方法では、上述した製造工程に必ずしも限定されるものではなく、別の製造工程としては、例えば図１４に示すように、第２の母配線基板３０から第２の配線基板３となる部分が一列に並んで形成された列基板３０ｂを切り離し、この列基板３０ｂを用いて上記接合工程と上記分離工程とを行うようにしてもよい。
具体的には、先ず、接合工程の前に、第２の母配線基板３０を第３のスリット３１に沿って切断することで、この第２の母配線基板３０から第２の配線基板３となる部分が一列に並んで形成された列基板３０ｂを切り離す。
次に、接合工程において、第１の母配線基板２０に対して複数の列基板３０ｂを第１の方向の各境界線Ｌ１に沿って並べて配置し、これら複数の列基板３０ｂを第１の母配線基板２０に対して９０゜の角度で接合する。すなわち、この列基板３０ｂのうち、境界線Ｌ３に沿った切断面の各第３のスリット３１の間から突出される各連結部分３４を、この各連結部分３４に実装された磁気センサ４ｚが各第２の切欠き凹部７内に配置されるように、第１の母基板２０の境界線Ｌ１に沿った各第２の切欠き凹部６に係合させる。そして、第１の母配線基板２０と列基板３０ｂとの接合部分に予め塗布された接着剤によって、第１の母配線基板２０に対して列基板３０ｂを９０゜の角度で接合する。これにより、第１の母配線基板２０に対して９０゜の角度で接合された複数の列基板３０ｂが各境界線Ｌ１に沿って並んだ状態となる。
次に、ブロック作製工程において、第１の母配線基板２０の各列基板３０ｂと接合された部分を、この接合部分の第１のスリット２１に沿って切断して第１の母配線基板２０から切り離す。これにより、最終的に３次元センシングモジュール１となる部分が一列に並んで形成された複数の立体回路ブロック４０が作製される。
次に、分割工程において、これら複数の立体回路ブロック４０を第２のスリット２２及び第４のスリット３２に沿って切断する。また、余り部分３４を第５のスリット３５に沿って切断して切り離す。これにより、立体回路ブロック４０を個々の３次元センシングモジュール１に分割することができる。そして、分割された３次元センシングモジュール１の端面に残ったバリ（不要な突起部分）を除去した後に、第２の配線基板３が接合された第１の配線基板２上を上記封止材９によって封止する。
以上のような工程を経ることによって、複数の３次元センシングモジュール１を一括して製造することができる。そして、この場合も、複雑な工程を経ることなく、小型化された上記３次元センシングモジュール１を精度良く一括して作製することができるので、製造コストの低減を図ることができる。
なお、上記列基板３０ｂは、上記第２の母配線基板３０から切り離されたものに限定されるものではなく、第２の配線基板となる部分が一列に並んで形成された列基板３０ｂを直接作製したものであってもよい。また、上記第１の母配線基板２０、第２の母配線基板３０及び列基板３０ｂにおいては、第１の配線基板２や第２の配線基板３となる部分が縦方向や横方向に並ぶ数については任意である。また、これら基板２０，３０，３０ｂを分割する順序や、接合する順序についても任意に変更することができる。
なお、本発明は、上述した３次元センシングモジュール１に適用したものに必ずしも限定されるものではなく、第１の基板に対して第２の基板が所定の角度をもって接合された立体構造を有する立体回路モジュール及びその製造方法に対して本発明を広く適用することが可能である。
また、本発明は、第１の基板に対して第２の基板が９０゜の角度で接合された立体回路モジュールに限定されるものではなく、第１の基板の接合面の角度を変更することによって、第１の基板に対して第２の基板を９０゜以外の角度で接合した立体回路モジュールとすることも可能である。また、この場合には、第１の基板と第２の基板とのうち、少なくとも第１の基板を射出成形によって形成することによって、第１の基板の接合面の角度出しを高精度に行うことができる。
図１は、本発明を適用した３次元センシングモジュールを示す斜視図である。 図２は、図１に示す３次元センシングモジュールの分解斜視図である。 図３は、第１の配線基板を接合面側から見た斜視図である。 図４は、図１に示す３次元センシングモジュールの製造工程を説明するための図であり、第１の母基板作製工程において、第１の母基板を作製した状態を示す斜視図である。 図５は、図１に示す３次元センシングモジュールの製造工程を説明するための図であり、第１の母基板作製工程において、第１の母配線基板を作製した状態を示す斜視図である。 図６は、図１に示す３次元センシングモジュールの製造工程を説明するための図であり、第２の母基板作製工程において、第２の母基板を作製した状態を示す斜視図である。 図７は、図１に示す３次元センシングモジュールの製造工程を説明するための図であり、第２の母基板作製工程において、第２の母配線基板を作製した状態を示す斜視図である。 図８は、図１に示す３次元センシングモジュールの製造工程を説明するための図であり、接合工程において、第１の母配線基板に対して第２の母配線基板が接合される前の状態を示す斜視図である。 図９は、図１に示す３次元センシングモジュールの製造工程を説明するための図であり、接合工程において、第１の母配線基板に対して第２の母配線基板が接合された状態を示す斜視図である。 図１０は、図８に示す第１の母配線基板と第２の母配線基板との接合部分を拡大して示す斜視図である。 図１１は、図９に示す第１の母配線基板と第２の母配線基板との接合部分を拡大して示す斜視図である。 図１２は、図１に示す３次元センシングモジュールの製造工程を説明するための図であり、ブロック作製工程において、立体回路ブロックが作製された状態を示す斜視図である。 図１３は、図１に示す３次元センシングモジュールの製造工程を説明するための図であり、分割工程において、立体回路ブロックが個々の３次元センシングモジュールに分割された状態を示す斜視図である。 図１４は、図１に示す３次元センシングモジュールの別の製造工程を説明するための斜視図である。
符号の説明
１…立体回路モジュール、２…第１の配線基板、２ａ…第１の絶縁樹脂基板、２ｂ…第１の配線パターン、３…第２の配線基板、３ａ…第２の絶縁樹脂基板、３ｂ…第２の配線パターン、４ｘ，４ｙ，４ｚ…磁気センサ、５…ＩＣチップ、６…第２の切欠き凹部、７…第２の切欠き凹部、２０…第１の母配線基板、２０ａ…第１の母基板、２１…第１のスリット、２２…第２のスリット、３０…第２の母配線基板、３０ａ…第２の母基板、３０ｂ…列基板、３１…第３のスリット、３２…第４のスリット、３４…連結部分、３５…余り部分、３５…第５のスリット、４０…立体回路ブロック

Claims (19)

  1. 少なくとも一面に配線が形成された第１の基板及び第２の基板を有し、互いの配線が連続した配線回路を形成するように前記第１の基板に対して前記第２の基板が所定の角度で接合された立体構造を有する立体回路モジュールであって、
    前記第１の基板は、接合面となる側の端面に形成された第１の切欠き凹部と、前記第１の切欠き凹部の深さ方向の端面に形成された第２の切欠き凹部とを有し、
    前記第２の基板は、前記第１の基板の接合面と対向する側の面上に実装された電子部品を有し、
    前記電子部品が前記第２の切欠き凹部内に配置された状態で、前記第２の基板が前記第１の切欠き凹部に係合されていることを特徴とする立体回路モジュール。
  2. 前記第１の基板の接合面と前記第２の基板の接合面とは、接着剤によって接合されていることを特徴とする請求項１に記載の立体回路モジュール。
  3. 前記第１の基板の接合面に臨む配線と、前記第２の基板の接合面に臨む配線とが互いに接する境界部分に金属バンプ又は導電性ペーストを有し、この金属バンプ又は導電性ペーストを介して互いの配線が電気的に接続されていることを特徴とする請求項１に記載の立体回路モジュール。
  4. 前記第１の基板と前記第２の基板とのうち、少なくとも前記第１の基板が射出成形によって形成されていることを特徴とする請求項１に記載の立体回路モジュール。
  5. 前記第１の基板の厚みは、前記第２の基板の厚みよりも厚いことを特徴とする請求項１に記載の立体回路モジュール。
  6. 前記第１の基板及び前記第２の基板は、前記配線を形成する面が平面であることを特徴とする請求項１に記載の立体回路モジュール。
  7. 前記所定の角度は、９０゜であることを特徴とする請求項１〜６の何れか一項に記載の立体回路モジュール。
  8. 少なくとも一面に配線が形成された第１の基板及び第２の基板を有し、互いの配線が連続した配線回路を形成するように前記第１の基板に対して前記第２の基板が所定の角度で接合された立体構造を有する立体回路モジュールの製造方法であって、
    前記第１の基板となる部分毎に前記配線を形成し、前記第１の基板となる部分が第１の方向に並ぶ各境界線に沿って第１のスリットと、前記第１の基板となる部分が前記第１の方向と直交する第２の方向に並ぶ各境界線に沿って第２のスリットとを、それぞれ所定の間隔で並べて形成し、前記第１の基板の接合面となる側の端面に第１の切欠き凹部と、前記第１の切欠き凹部の深さ方向の端面に第２の切欠き凹部とを形成することによって、前記第１の基板となる部分がマトリックス状に複数配列された第１の母基板を作製する第１の母基板作製工程と、
    前記第２の基板となる部分毎に前記配線を形成し、前記第２の基板となる部分が第３の方向に並ぶ各境界線に沿って第３のスリットと、前記第２の基板となる部分が前記第３の方向と直交する第４の方向に並ぶ各境界線に沿って第４のスリットとを、それぞれ所定の間隔で並べて形成し、前記第２の基板となる部分に電子部品を実装することによって、前記第２の基板となる部分がマトリックス状に複数配列された第２の母基板を作製する第２の母基板作製工程と、
    前記第２の母基板の前記第２の基板となる部分を、前記電子部品が前記第２の切欠き凹部内に配置されるように前記第１の切欠き凹部に係合させた状態で、前記第１の母基板に対して前記第２の母基板を所定の角度で接合する接合工程と、
    前記第１の母基板の前記第２の母基板と接合された部分を、この接合部分の前記第１のスリットに沿って切断して前記第１の母基板から切り離し、前記第２の母基板の前記第１の母基板と接合された部分を、この接合部分とは反対側の前記第３のスリットに沿って切断して前記第２の母基板から切り離すことによって、立体回路モジュールが一列に並んで形成された立体回路ブロックを作製するブロック作製工程と、
    前記立体回路ブロックを前記第２のスリット及び前記第４のスリットに沿って切断することによって、個々の立体回路モジュールに分割する分割工程とを有することを特徴とする立体回路モジュールの製造方法。
  9. 前記接合工程の前に、少なくとも前記第２の母基板の前記第２の基板となる部分が一列に並んで形成された列基板を前記第３のスリットに沿って切断して前記第２の母基板から切り離し、
    前記接合工程において、前記列基板の前記第２の基板となる部分を、前記電子部品が前記第２の切欠き凹部内に配置されるように前記第１の切欠き凹部に係合させた状態で、前記第１の母基板に対して前記列基板を所定の角度で接合し、
    前記ブロック作製工程において、前記第１の母基板の前記列基板と接合された部分を、この接合部分の前記第１のスリットに沿って切断して前記第１の母基板から切り離すことによって、前記立体回路ブロックを作製することを特徴とする請求項８に記載の立体回路モジュールの製造方法。
  10. 前記接合工程と、前記ブロック作製工程と、前記分割工程とを順次繰り返すことを特徴とする請求項８又は９に記載の立体回路モジュールの製造方法。
  11. 前記第１の母基板作製工程において、前記第１のスリットを前記第２の方向に並ぶ各境界線の間に形成することを特徴とする請求項８又は９に記載の立体回路モジュールの製造方法。
  12. 前記第２の母基板作製工程において、前記第３のスリットを前記第２の基板となる部分を挟んだ両側に形成することを特徴とする請求項８又は９に記載の立体回路モジュールの製造方法。
  13. 前記第１のスリットの間に突起部が形成されることによって、前記第２の基板となる部分が前記第１の切欠凹部に係合された際に、前記電子部品が実装された面とは反対側の面に前記突起部が当接された状態となることを特徴とする請求項８又は９に記載の立体回路モジュールの製造方法。
  14. 前記接合工程において、前記第１の母基板と前記第２の母基板又は前記列基板とを接着剤によって接合することを特徴とする請求項８又は９に記載の立体回路モジュールの製造方法。
  15. 前記接合工程において、前記第１の基板の接合面に臨む配線と、前記第２の基板の接合面に臨む配線とが互いに接する境界部分に金属バンプ又は導電性ペーストを形成し、この金属バンプ又は導電性ペーストによって互いの配線を電気的に接続することを特徴とする請求項８又は９に記載の立体回路モジュールの製造方法。
  16. 前記第１の母基板と前記第２の母基板とうち、少なくとも前記第１の母基板を射出成形によって形成することを特徴とする請求項８又は９に記載の立体回路モジュールの製造方法。
  17. 前記第１の母基板を前記第２の母基板よりも厚く形成することを特徴とする請求項８又は９に記載の立体回路モジュールの製造方法。
  18. 前記第１の母基板及び前記第２の母基板の前記配線を形成する面を平面とすることを特徴とする請求項８又は９に記載の立体回路モジュールの製造方法。
  19. 前記接合工程において、前記所定の角度を９０゜とすることを特徴とする請求項８又は９に記載の立体回路モジュールの製造方法。
JP2005039444A 2005-02-16 2005-02-16 立体回路モジュール及びその製造方法 Withdrawn JP2006228895A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2005039444A JP2006228895A (ja) 2005-02-16 2005-02-16 立体回路モジュール及びその製造方法
US11/335,254 US20060180910A1 (en) 2005-02-16 2006-01-18 Three-dimensional circuit module and method of manufacturing the same
EP06002676A EP1718137A3 (en) 2005-02-16 2006-02-09 Three-dimensional circuit module and method of manufacturing the same
CNA2006100085221A CN1822747A (zh) 2005-02-16 2006-02-16 立体电路模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005039444A JP2006228895A (ja) 2005-02-16 2005-02-16 立体回路モジュール及びその製造方法

Publications (1)

Publication Number Publication Date
JP2006228895A true JP2006228895A (ja) 2006-08-31

Family

ID=36814840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005039444A Withdrawn JP2006228895A (ja) 2005-02-16 2005-02-16 立体回路モジュール及びその製造方法

Country Status (4)

Country Link
US (1) US20060180910A1 (ja)
EP (1) EP1718137A3 (ja)
JP (1) JP2006228895A (ja)
CN (1) CN1822747A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188138A (ja) * 2008-02-05 2009-08-20 Yamatake Corp 子基板の取付構造
JP2010153466A (ja) * 2008-12-24 2010-07-08 Elpida Memory Inc 配線基板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4725600B2 (ja) * 2008-06-10 2011-07-13 愛知製鋼株式会社 マグネトインピーダンスセンサ素子
CN102466844B (zh) * 2010-11-16 2016-08-10 鸿富锦精密工业（深圳）有限公司 镜头装置、取像装置及镜头装置的制造方法
JP6571411B2 (ja) * 2014-07-04 2019-09-04 ローム株式会社 半導体装置および半導体装置の製造方法
CN104320922A (zh) * 2014-10-20 2015-01-28 广东佳禾声学科技有限公司 一种在单面立体电路上放置多层电子元件的方法及其制备的装置
JP6358132B2 (ja) * 2015-03-03 2018-07-18 オムロン株式会社 立体回路構造体
CN108989511B (zh) * 2018-09-25 2023-05-12 苏州昀冢电子科技股份有限公司 一种具有电子元件的基座及音圈马达
CN113221753B (zh) * 2021-05-14 2023-12-29 业泓科技(成都)有限公司 触控感测模组的制作方法及触控感测模组母板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2608328A1 (fr) * 1986-12-10 1988-06-17 Ducellier & Cie Procede de connexion d'un premier circuit imprime a un deuxieme circuit imprime et circuits imprimes permettant la mise en oeuvre d'un tel procede et ainsi interconnectes
US5545924A (en) * 1993-08-05 1996-08-13 Honeywell Inc. Three dimensional package for monolithic microwave/millimeterwave integrated circuits
DE69426026T2 (de) * 1994-05-18 2001-05-17 Polyplastics Co Verfahren zur herstellung einer leitenden schaltung auf der oberfläche eines formkörpers
DE19838218A1 (de) * 1998-08-22 2000-02-24 Insta Elektro Gmbh & Co Kg Konstruktive Anordnung zweier Leiterplatten in einem elektrischen Installationsgerät zum Einbau in genormte Installationsdosen
DE19917554C2 (de) * 1999-04-19 2001-07-12 Siemens Ag Positionsfixierung in Leiterplatten
SG91855A1 (en) * 2000-02-22 2002-10-15 Agilent Technologies Inc Circuit board assembly
JP4899269B2 (ja) * 2001-08-09 2012-03-21 株式会社村田製作所 電子部品ユニットおよびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188138A (ja) * 2008-02-05 2009-08-20 Yamatake Corp 子基板の取付構造
JP2010153466A (ja) * 2008-12-24 2010-07-08 Elpida Memory Inc 配線基板

Also Published As

Publication number Publication date
EP1718137A3 (en) 2007-08-01
CN1822747A (zh) 2006-08-23
EP1718137A2 (en) 2006-11-02
US20060180910A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
JP2006228895A (ja) 立体回路モジュール及びその製造方法
JP5926890B2 (ja) 配線板、配線板の製造方法、および撮像装置
US9406620B2 (en) Semiconductor package
KR100589530B1 (ko) 전자 부품 장치, 그 제조 방법 및 집합 회로 기판
JP2009094457A (ja) 積層実装構造体及び積層実装構造体の製造方法
JP5788166B2 (ja) 接続端子構造及びその製造方法、並びにソケット
CN109704270B (zh) 五金件、微机电传感器封装结构及制造方法
US20180013251A1 (en) Method for manufacturing electrical interconnection structure
KR101477818B1 (ko) 배선 회로 기판 및 그 제조 방법
JPH0831527A (ja) 基板用コネクタ
JP4631572B2 (ja) 液滴吐出ヘッド
JP2009109472A (ja) 電子デバイス及び電子モジュール並びにこれらの製造方法
JP4248527B2 (ja) 回路装置の製造方法
JP2006339276A (ja) 接続用基板及びその製造方法
JP2006210779A (ja) 基板組立体
KR100538145B1 (ko) 이종 기판으로 이루어진 모듈 및 이의 조립 방법
JP2004327925A (ja) 接合基板およびこれを用いたドライバモジュール
JP2009070998A (ja) フェースダウン実装型電子部品、回路基板、及び半導体装置
JP2008141200A (ja) 半導体モジュール及びその製造方法
JP2006229192A (ja) 接点部材及びその製造方法
JPH11274361A (ja) 半導体パッケージ
JP4241324B2 (ja) 半導体装置及びその製造方法
JP2010153102A (ja) 基板接続構造及び方法
JP4006321B2 (ja) 半導体素子の実装構造
JP2006134902A (ja) 半導体装置用実装基板および半導体装置用実装基板の製造方法ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080513