CN1822747A - 立体电路模块及其制造方法 - Google Patents

立体电路模块及其制造方法 Download PDF

Info

Publication number
CN1822747A
CN1822747A CNA2006100085221A CN200610008522A CN1822747A CN 1822747 A CN1822747 A CN 1822747A CN A2006100085221 A CNA2006100085221 A CN A2006100085221A CN 200610008522 A CN200610008522 A CN 200610008522A CN 1822747 A CN1822747 A CN 1822747A
Authority
CN
China
Prior art keywords
substrate
circuit module
mother substrate
dimensional circuit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100085221A
Other languages
English (en)
Inventor
宫泽聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Publication of CN1822747A publication Critical patent/CN1822747A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/048—Second PCB mounted on first PCB by inserting in window or holes of the first PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10446—Mounted on an edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明提供立体电路模块及其制造方法，可正确并且容易地实现被安装的电子部件的角度。作为立体电路模块(1)，具有第2基板(3)相对于第1基板(2)以规定的角度被接合的立体结构，第1基板(2)具有在作为接合面(S1)一侧的端面上形成的第1切口凹部(6)、以及在该第1切口凹部(6)的深度方向的端面上形成的第2切口凹部(7)，第2基板(3)具有在与第1基板(2)的接合面(S1)相对置一侧的面安装的电子部件(4z)，在电子部件(4z)被配置在第2切口凹部(7)内的状态下，将第2基板(3)结合在第1切口凹部(6)中。

Description

立体电路模块及其制造方法
技术领域
本发明涉及在具有立体结构的布线基板上安装了电子部件的立体电路模块(module)及其制造方法。
背景技术
近年来，提出了在具有立体结构的基板的表面立体地形成布线电路，并在其上安装电子部件或功能元件等的立体电路模块。例如，在三维感应模块中，准备具有相互正交的两平面的立体的布线基板，在该基板上，将沿一轴方向带有感应(sensing)功能的三个磁传感器之中，进行X、Y轴方向的感应的两个磁传感器配置在一个面上，将进行Z轴方向的感应的一个磁传感器配置在另一个面上，从而不限于平面的X、Y轴方向，还可进行包含立体的Z轴方向的三维的感应。
可是，这样的三维感应模块被装载在可携带的小型电子设备等中，而能寻求进一步的小型化。具体地说，在制作这种三维感应模块时，由于需要在立体的Z轴方向上也安装上述磁传感器，所以期望能够以高精度并且低成本来制造微细且立体的布线。
以往，作为制作这样的立体电路模块的方法，例如提出通过树脂成型等来制作具有立体形状的布线基板，对该布线基板实施立体布线后，安装电子部件的方法(例如，参照专利文献1)。但是，在该专利文献1中记载的制造方法中，由于以往的印制布线基板(printedcircuit board)或挠性布线基板(flexible circuit board)等中进行的平面的布线处理不能使用，所以有用于立体地形成布线的处理复杂化的缺点。此外，在安装工序中，难以对于垂直面直接安装电子部件，所以对于具有垂直的位置关系的两平面，需要分别将安装工序分开并一边改变面一边进行。因此，在这种制造方法中，制造工序变长，而且变复杂，所以产生制造成本增多的问题。
另一方面，还提出了将预先安装了部件的一个布线基板相对于安装了其他部件的另一布线基板垂直地接合的方法(例如，参照专利文献2)。但是，在该专利文献2中记载的制造方法中，由于难以使一个布线基板的被结合的端面正确地为直角，所以严密地进行该布线基板的垂直呈现时，需要检测在X、Y、Z的三轴方向上安装的各磁传感器的角度与垂直方向偏移多少，并设置用于修正该偏移的新的电路。因此，这种制造方法的情况下，制造工序也变长，并且变复杂，所以产生制造成本增加的问题。
[专利文献1](日本)特开平6-164105号公报
[专利文献2](日本)特开2001-274274号公报
发明内容
本发明是鉴于这样的以往状况而提出的发明，其目的在于提供一种立体电路模块，具有将第2基板相对于第1基板以规定的角度接合的立体结构，可以正确并且容易地实现被安装的电子部件的角度形成，并且可以将整个模块小型化。
此外，本发明的目的在于提供一种立体电路模块的制造方法，简化这样的立体电路模块的制造处理工序，并大幅度地提高生产率。
为了实现这种目的，本发明的立体电路模块，具有至少在一面上形成了布线的第1基板和第2基板，具有第2基板相对于第1基板被以规定的角度接合的立体结构，以形成将相互的布线连接的布线电路，其特征在于：第1基板具有：在作为接合面一侧的端面上形成的第1切口凹部；以及在第1切口凹部的深度方向的端面上形成的第2切口凹部，第2基板具有在与第1基板的接合面相对置一侧的面上安装的电子部件，在电子部件被配置在第2切口凹部内的状态下，第2基板被结合在第1切口凹部中。
此外，本发明的立体电路模块可以为第1基板的接合面和第2基板的接合面通过粘结剂进行接合的结构。
此外，本发明的立体电路模块可以为在临近第1基板的接合面的布线和临近第2基板的接合面的布线相互地连接的边界部分有金属凸块或导电膏，相互的布线通过该金属凸块或导电膏被电连接的结构。
此外，本发明的立体电路模块优选是形成为在第1基板和第2基板中，至少第1基板通过注塑成型而形成的结构。
此外，本发明的立体电路模块优选是第1基板的厚度比第2基板的厚度厚。
此外，本发明的立体电路模块优选是第1基板和第2基板的形成布线的面为平面。
此外，本发明的立体电路模块可以是规定的角度为90°的结构。
此外，本发明的立体电路模块的制造方法，用于制造立体电路模块，立体电路模块具有至少在一面上形成了布线的第1基板和第2基板，具有第2基板相对于第1基板被以规定的角度接合的立体结构，以形成将相互的布线连接的布线电路，其特征在于，该方法包括：第1母基板制作工序，通过在每个作为第1基板的部分形成布线，沿着作为第1基板的部分排列在第1方向上的各边界线，以规定的间隔排列并形成第1缝隙，以及沿着作为第1基板的部分排列在与第1方向正交的第2方向上的各边界线，以规定的间隔排列并形成第2缝隙，并在作为第1基板的接合面一侧的端面上形成第1切口凹部，以及在第1切口凹部的深度方向的端面上形成第2切口凹部，制作将多个作为第1基板的部分成矩阵状排列的第1母基板；第2母基板制作工序，通过在每个作为第2基板的部分形成布线，沿着将作为第2基板的部分排列在第3方向上的各边界线以规定的间隔排列并形成第3缝隙，以及沿着将作为第2基板的部分排列在与第3方向正交的第4方向上的各边界线以规定的间隔排列并形成第4缝隙，并在作为第2基板的部分上安装电子部件，来制作将多个作为第2基板的部分成矩阵状排列的第2母基板；接合工序，在将作为第2母基板的第2基板的部分被结合在第1切口凹部中的状态下，将第2母基板相对于第1母基板以规定的角度进行接合，以使电子部件被配置在第2切口凹部内；块制作工序，通过将第1母基板的与第2母基板的接合部分沿该接合部分的第1缝隙切断而使其从第1母基板分离，将第2母基板的与第1母基板接合的部分沿与该接合部分相反侧的第3缝隙切断而使其从第2母基板分离，制作将立体电路模块一列排列而形成的立体电路块；以及分割工序，通过将立体电路块沿第2缝隙及第4缝隙切断，分割为各立体电路模块。
此外，本发明的立体电路模块的制造方法，也可以在接合工序之前，至少将第2母基板的作为第2基板的部分一列排列而形成的列基板沿第3缝隙切断而使其从第2母基板分离，在接合工序中，在将列基板的作为第2基板的部分结合在第1切口凹部的状态下，将列基板相对于第1母基板以规定的角度接合，以使电子部件被配置在第2切口凹部内，在块制作工序中，通过将第1母基板的与列基板接合的部分，沿该接合部分的第1缝隙切断而从第1母基板分离，来制作立体电路块。
此外，本发明的立体电路模块的制造方法，可以将接合工序、块制作工序、以及分割工序依次反复进行。
此外，本发明的立体电路模块的制造方法，优选是在第1母基板制作工序中，将第1缝隙形成在第2方向上排列的各边界线之间。
此外，本发明的立体电路模块的制造方法，优选是在第2母基板制作工序中，将第3缝隙形成在夹置了作为第2基板的部分的两侧。
此外，本发明的立体电路模块的制造方法，优选是通过在第1缝隙之间形成突起部，在作为第2基板的部分被结合在第1切口凹部中时，成为突起部被抵接在与安装了电子部件的面相反侧的面上的状态。
此外，本发明的立体电路模块的制造方法，优选是在接合工序中，将第1母基板和第2母基板或列基板通过粘结剂进行接合。
此外，本发明的立体电路模块的制造方法，可以在接合工序中，在临近第1基板的接合面的布线和临近第2基板的接合面的布线相互连接的边界部分形成金属凸块或导电膏，通过该金属凸块或导电膏将相互的布线电连接。
此外，本发明的立体电路模块的制造方法，优选是将在第1母基板和第2母基板之中，至少第1母基板通过注塑成型而形成。
此外，本发明的立体电路模块的制造方法，优选第1母基板比第2母基板形成得厚。
此外，本发明的立体电路模块的制造方法，优选是使第1母基板及第2母基板的形成布线的面为平面。
此外，本发明的立体电路模块的制造方法，优选是使规定的角度为90°。
本发明具有如下效果：
如以上那样，在本发明的立体电路模块中，在将第2基板相对于第1基板以规定的角度接合时，可以正确并且容易地实现电子部件的角度形成，而且可以将整个模块小型化。
此外，在本发明的立体电路模块的制造方法中，不经过复杂的工序，就可以高精度批量制作这种小型化的立体电路模块，所以可以降低制造成本。
附图说明
图1是表示采用了本发明的三维感应模块(sensing module)的立体图。
图2是图1所示的三维感应模块的分解立体图。
图3是从接合面侧观察第1布线基板的立体图。
图4是用于说明图1所示的三维感应模块的制造工序的图，是表示在第1母基板制作工序中，制作了第1母基板的状态的立体图。
图5是用于说明图1所示的三维感应模块的制造工序的图，是表示在第1母基板制作工序中，制作了第1母布线基板的状态的立体图。
图6是用于说明图1所示的三维感应模块的制造工序的图，是表示在第2母基板制作工序中，制作了第2母基板的状态的立体图。
图7是用于说明图1所示的三维感应模块的制造工序的图，是表示在第2母基板制作工序中，制作了第2母布线基板的状态的立体图。
图8是用于说明图1所示的三维感应模块的制造工序的图，是表示在接合工序中，将第2母布线基板相对于第1母布线基板接合前的状态的立体图。
图9是用于说明图1所示的三维感应模块的制造工序的图，是表示在接合工序中，将第2母布线基板相对于第1母布线基板接合前的状态的立体图。
图10是将图8所示的第1母布线基板和第2母布线基板的接合部分放大表示的立体图。
图11是将图9所示的第1母布线基板和第2母布线基板的接合部分放大表示的立体图。
图12是用于说明图1所示的三维感应模块的制造工序的图，是表示在块制作工序中，制作了立体电路块的状态的立体图。
图13是用于说明图1所示的三维感应模块的制造工序的图，是表示在分割工序中，将立体电路块分割为各个三维感应模块的状态的立体图。
图14是用于说明图1所示的三维感应模块的另一制造工序的立体图。
具体实施方式
以下，关于采用了本发明的立体电路模块及其制造方法，参照附图详细地说明。再有，以下的说明中例示的各部分的尺寸或材料等是一例，本发明不必一定限于下述尺寸或材料等。
采用了本发明的立体电路模块，例如是图1所示的三维感应模块1。该三维感应模块1在具有立体结构的布线基板2、3的表面形成立体的布线电路，通过在其上沿着图1中所示的X、Y、Z轴的三轴方向上分别配置在一轴方向上具有感应功能的三个磁传感器4x、4y、4z，从而可形成三维的感应的模块。
具体地说，如图1及图2所示，该三维感应模块1包括第1布线基板2、以及被接合于该第1布线基板2上的第2布线基板3。
其中，第1布线基板2具有：通过注塑成型而形成大致为矩形平板状的第1绝缘树脂基板2a、以及在该第1绝缘树脂基板2a的两面上形成的第1布线图形2b，这些两面的布线图形2b具有经由在厚度方向上贯通绝缘树脂基板2a的通孔2c而被电连接的结构。此外，第1布线基板2的一个面为平面，在该平坦的面上，安装有三个磁传感器4x、4y、4z之中进行X、Y轴方向的感应的两个次传感器4x、4y以及对各磁传感器4x、4y、4z检测出的信号进行处理的IC芯片5。两个磁传感器4x、4y及IC芯片5分别与第1布线图形2b的端子部进行倒装片(flip chip)连接，在磁传感器4x、4y和IC芯片5之间，通过连接它们的第1布线图形2b而被电连接。
此外，在第1布线基板2的一端面，如图3所示，形成有将第2布线基板3结合的第1切口凹部6。为了结合第2布线基板3，而以足够的宽度及深度将第1布线基板2的端面大致中央部分在厚度方向上切口来形成该第1切口凹部6。再有，在本例，为了使第2布线基板3嵌合在第1切口凹部6中，该第1切口凹部6别切口成与第2布线基板3对应的形状。但是，只要是在第1切口凹部6中结合第2布线基板3，则也可以将第1切口凹部6形成为比第2布线基板3大。
此外，在第1切口凹部6的深度方向的端面(底面)形成有第2切口凹部7，该第2切口凹部7容纳被安装于后述的第2布线基板2上的磁传感器4z。为了将磁传感器4z容纳在内部，而以足够的宽度及深度对第1切口凹部6的底面大致中央部分进行切口直至厚度方向的中间为止，来形成该第2切口凹部7。再有，在本例，为了将磁传感器4z容纳在第2切口凹部7内，而将该第2切口凹部7切口为比磁传感器4z大。此外，只要是在第2切口凹部7中容纳磁传感器4z的至少一部分，则也可以将第2切口凹部7切口为比磁传感器4z小。而且，为了使磁传感器4z嵌合在第2切口凹部7中，也可以将该第2切口凹部7切口为对应于磁传感器4z的形状。
另一方面，如图1及图2所示，第2布线基板3包括：通过注塑成型而大致形成为矩形平板状的第2绝缘树脂基板3a、以及在该第2绝缘树脂基板3a的单面形成的第2布线图形(wiring pattern)3b。此外，第2布线基板3的形成了布线图形3b的面为平面，在该平坦的面上，安装有进行Z轴方向的感应的磁传感器4z。该磁传感器4z与第2布线图形3b的端子部进行倒装片连接。
然后，如图1所示，该三维感应模块1具有以形成将第1布线图形2b和第2布线图形3b连接的布线电路的方式，将第2布线基板3相对于第1布线基板2被直角(90°)地接合的立体结构。
具体地说，在该三维感应模块1中，在被安装于第2布线基板3的磁传感器4z配置在第2切口凹部7内的状态下，第2布线基板3被结合在第1切口凹部6中。此外，第1布线基板2的接合面S1和第2布线基板3的接合面S2通过粘结剂而被接合。而且，临近第1布线基板2的接合面S1的第1布线图形2b、临近第2布线基板3的接合面S2的第2布线图形3b，通过设置于相互连接的边界部分的金属凸块(bump)或导电膏8而被电连接。由此，在第1布线基板2侧的IC芯片5和第2布线基板3侧的磁传感器4z之间，通过连接它们的第1及第2布线图形2b、3b而被电连接。此外，接合了该第2布线基板3的第1布线基板2上，通过保护磁传感器4x、4y、4z及IC芯片5的密封材料9而被密封。再有，第1布线基板2的接合面S1主要是第2切口凹部7的深度方向的端面，第2布线基板3的接合面S2主要是第2布线基板3的形成了布线图形3b的面。
在具有以上那样的结构的三维感应模块1中，具有沿着一轴方向上产生感应的功能的三个磁传感器4x、4y、4z之中，配置于第1布线基板2侧的磁传感器4x、4y进行相互正交的X、Y轴方向的感应，配置于第2布线基板3侧的磁传感器4z进行相对于X、Y轴正交的Z轴方向的感应，可以进行三维的感应。
此外，该三维感应模块1可以将模块本身作为一个功能部件装载在可携带的小型电子设备等上。具体地说，在该三维感应模块1中，通过将在省略图示的形成于设备侧的电路基板上的布线图形和形成于第1布线基板2的另一面的第1布线图形2b的端子部进行倒装片连接，可以在设备侧的电路基板上进行表面安装。
可是，为了使用该三维感应模块1正确地产生三维感应，需要高精度地实现用于进行上述Z轴方向的感应的磁传感器4z的角度形成(角度出し)。即，相对于安装了进行X、Y轴方向的感应的两个磁传感器4x、4y的第1布线基板2，需要将安装了磁传感器4z的第2布线基板3高精度直角(90°)地进行接合。
在采用了本发明的三维感应模块1中，如上述那样，在安装在第2布线基板3上的磁传感器4z被配置在第2切口凹部7内的状态下，该第2布线基板3被结合在第1布线基板2的第1切口凹部6中。由此，可以将第2布线基板3相对于第1布线基板2以90°的角度高精度地接合。而且，第2切口凹部7的两侧面保持第2布线基板3的长度方向的两端面，所以可以稳定地实现第2布线基板3相对于第1布线基板2的角度。
此外，在该三维感应模块1中，优选第1布线基板2和第2布线基板3之中，至少第1布线基板2通过注塑成型而形成。这种情况下，可以配合接合角度而高精度地形成第1布线基板3的接合面S1。此外，在通过注塑成型而形成有第2布线基板3的情况下，也可以使第2布线基板3的接合面S2更平坦。
此外，在该三维感应模块1中，最好是使第1布线基板2的厚度比第2布线基板3的厚度厚。这种情况下，第1布线基板2的接合面S1和第2布线基板3的接合面S2的接合面积变大。由此，可以稳定地实现第2布线基板3相对于第1布线基板2的角度形成。
如以上那样，在采用了本发明的三维感应模块1中，可以正确地实现上述磁传感器4z的角度形成，而且可以容易地实现这种磁传感器4z的角度形成。因此，使用该三维感应模块1，可以正确地进行三维的感应。
此外，在采用了本发明的三维感应模块1中，由于将磁传感器4z配置在第2切口凹部7内，所以可以抑制该模块整体的高度尺寸。而且，不需要检测在X、Y、Z的三轴方向上安装的各磁传感器4x、4y、4z的角度偏移了多少，并对其进行修正的电路，所以可以使上述芯片5进一步小型化。因此，该三维感应模块1可以将模块整体大幅度地小型化。
下面，作为采用了本发明的立体电路模块的制造方法，举例说明制作上述三维感应模块1的情况。
如图4至图13所示，采用了本发明的立体电路模块的制造方法，通过如下工序一起制作多个三维感应模块1，该工序包括：第1母布线基板制作工序，制作将作为第1布线基板2的部分成矩阵状地排列了多个的第1母布线基板20；第2母布线基板制作工序，制作将作为第2布线基板3的部分成矩阵状地排列了多个的第2母布线基板30；接合工序，将第2母布线基板30相对于第1母布线基板20以90°的角度进行接合；块制作工序，通过将第1母布线基板20和第2母布线基板30被接合的部分从这些第1母布线基板20及第2母布线基板30中分离，而制作成一列地排列形成三维感应模块1的立体电路块40；以及分割工序，将该立体电路块40分割为各个三维感应模块1。
具体地说，在第1母基板制作工序中，首先，通过注塑成型而形成图4所示形状的第1母基板20a。该第1母基板20a的整体大致为矩形平板状，具有将作为上述第1绝缘树脂基板2a的部分成矩阵状地排列了多个并连结的结构。再有，就第1母基板20a来说，例如使用了聚亚苯基硫醚(PPS：poly phenylene sulfide)，第1母基板20a的厚度例如为0.7mm。此外，作为第1绝缘树脂基板2a的部分的尺寸，例如为3mm×3mm，作为该第1绝缘树脂基板2a的部分例如在纵方向和横方向上各排列5个(合计5×5＝25)来形成。
此外，在第1母基板20a中，沿着作为第1绝缘树脂基板2a的部分在第1方向上排列的各边界线L1，以规定的间隔成穿孔线(perforated line)状地排列并形成有第1缝隙21，并沿着作为第1绝缘树脂基板2a的部分在与第1方向正交的第2方向上排列的各边界线L2，以规定的间隔成穿孔线状地排列并形成有第2缝隙22。
其中，第1缝隙21被设置为在沿第2方向排列的各边界线L2之间排列一对。此外，在这些一对第1缝隙21之间，形成有从第1布线基板2的与作为接合面S1的部分相反侧的大致中央部分突出的突起部23。
另一方面，第2缝隙22被设置为在沿第1方向排列的各边界线L1之间的中间位置、以及跨越各边界线L1的位置交替地排列。
此外，在各第1布线基板2的作为接合面S1的部分，形成有上述第1切口凹部6，在该第1切口凹部6的深度方向的端面(底面)，形成有上述第2切口凹部7。此外，在作为各第1布线基板2的部分，分别形成有上述通孔(through hole)2c。
在第1母布线基板制作工序中，可以通过注塑成型而高精度地制作这样形状的第1母基板20a。
接着，如图5所示，在第1母基板20a的每个作为第1布线基板2的部分形成上述第1布线图形2b。
具体地说，首先，将第1母基板20a的两面通过Ar等离子体处理而激活后，在第1母基板20a的两面通过浸渍法形成带有化学粘结力(紧密结合力)的功能膜。由此，可以获得足够的粘结力而不将基板表面粗化。接着，在第1母基板20a的两面通过无电解镀敷法，例如形成厚度为2μm的镀铜薄膜。接着，在第1母基板20a的两面用抗蚀剂涂敷机涂敷了抗蚀剂后，用两面曝光装置进行曝光，将曝光的部分的抗蚀剂用显影液溶解而除去。接着，以剩余的抗蚀剂图形作为掩模，对镀铜的薄膜用氯化亚铁溶液腐蚀后，除去抗蚀剂图形。接着，在剩余的镀铜薄膜上通过无电解镀敷法例如形成5μm的镀镍薄膜，在其上例如再形成0.1μm的镀金薄膜。
由此，在作为各第1布线基板2的部分的两面形成上述第1布线图形2b。再有，上述第1布线图形2b的最小尺寸例如是线宽为30μm、间隔为30μm。
此外，使形成于这些两面上的第1布线图形2b之间，通过埋入在通孔3c中的导电膏或镀敷进行电连接。
接着，在作为各第1布线基板2的部分的一个面上，安装上述磁传感器4x、4y及上述IC芯片5。具体地说，将这两个磁传感器4x、4y及IC芯片5和第1布线图形2b的端子部，例如通过NCP(NonConductive Paste)法进行倒装片连接。再有，磁传感器4x、4y的尺寸例如为1.5×1.5×0.2mm。
经过以上那样，制作将图5所示的作为第1布线基板2的部分成矩阵状地排列多个的第1母布线基板20。
在第2母布线基板制作工序中，首先，通过注塑成型而形成图6所示形状的第2母基板30a。该第2母基板30a，整体大致为矩形平板状，具有将作为上述第2绝缘树脂基板3a的部分成矩阵状地排列多个连接的结构。再有，就第2母基板30a来说，例如使用聚亚苯基硫醚(PPS：poly phenylene sulfide)，第2母基板30a的厚度例如为0.2mm。此外，作为第2绝缘树脂基板3a的部分的尺寸，例如为1mm×3mm，作为该第2绝缘树脂基板3a的部分例如在纵方向和横方向上各自排列5个(合计5×5＝25)来形成。
此外，在第2母基板30a中，沿着作为第2绝缘树脂基板3a在第3方向上排列的各边界线L3，以规定的间隔成穿孔线状地排列并形成有第3缝隙31，并沿着作为第2绝缘树脂基板3a的部分在与第3方向正交的第4方向上排列的各边界线L4，以规定的间隔成穿孔线状地排列并形成有第4缝隙32。
其中，第3缝隙31被设置为在第4方向上排列的各边界线L4之间排列一对。此外，在这些一对第3缝隙31之间形成的连结部分33是最终作为第2布线基板3的部分，在夹置该连结部分33的两侧形成有一对第3缝隙31，以使该连结部分33大致位于中央部。
此外，在第2母基板30a中，在连结部分33和该连结部分33以外的剩余部分34之间，将第5缝隙35与第3缝隙31平行地以规定的间隔排列形成。该第5缝隙35是最终切断并分离连结部分33和剩余部分34的缝隙，在第4方向上排列的各边界线L4之间形成为长方形状。再有，连结部分33的宽度为1mm，剩余部分34的宽度为2mm。
另一方面，在沿着第4方向上排列的各边界线L4的第3缝隙31和第5缝隙35之间，形成第4缝隙32。
在第2母基板制作工序，可以通过注塑成型而高精度地制作这样形状的第2母基板30a。
接着，如图7所示，在第2母基板30a的每个作为第2布线基板3的部分，形成上述第2布线图形3b。
具体地说，首先，将第2母基板30a的单面通过Ar等离子体处理而激活后，在第2母基板30a的单面通过浸渍法形成带有化学粘结力的功能膜。由此，可以获得足够的粘结力而不将基板表面粗化。接着，在第2母基板30a的单面通过无电解镀敷法，例如形成厚度为2μm的镀铜薄膜。接着，在第2母基板30a的单面用抗蚀剂涂敷机涂敷了抗蚀剂后，用曝光装置进行曝光，将曝光后的部分的抗蚀剂用显影液溶解而除去。接着，以剩余的抗蚀剂图形作为掩模，对镀铜薄膜用氯化亚铁溶液腐蚀后，除去抗蚀剂图形。接着，在剩余的镀铜薄膜上通过无电解镀敷法例如形成5μm的镀镍薄膜，在其上例如再形成0.1μm的镀金薄膜。
由此，在作为各第2布线基板3的连结部分34的单面，形成上述第2布线图形3b。再有，上述第2布线图形3b的最小尺寸例如是线宽为30μm、间隔为30μm。
接着，在形成了作为各第2布线基板3的连接部分34的布线图形3b面上，安装上述磁传感器4z。具体地说，将该磁传感器4z和第2布线图形3b的端子部，例如通过NCP(Non Conductive Paste)法进行倒装片连接。再有，上述磁传感器4z是与上述两个磁传感器4x、4y相同的传感器，其尺寸例如为0.3mm×0.3mm×0.2mm。
经过以上那样，制作将图7所示的作为第2布线基板3的部分成矩阵状地排列了多个的第2母布线基板30。
在接合工序中，首先，在省略图示的具有垂直竖立的多个定位销(guide pin)的模具上，放置第1母布线基板20。此时，多个定位销被这样设置：通过插通在第2方向上排列的多个第2缝隙22，将该定位销推入第2缝隙2内的单侧的端面，将正好接合定位销相反侧一面的第2母布线基板30导向规定的位置。这样，利用在第1母布线基板20的第2缝隙22中插通的定位销，可以高精度地进行第2母布线基板30相对于该第1母布线基板20的定位作业。
接着，如图8和图9所示，将第2母布线基板30相对于第1母布线基板20以90°的角度进行接合。具体地说，为了从图10所示的状态变为图11所示的状态，在第2母布线基板30之中，沿第3缝隙31被切断，从而将沿着该边界线L3从切断面的各第3缝隙31之间突出的各连结部分34结合在沿着第1母基板20的边界线L1的各第2切口凹部6中，以使各连结部分34上安装的磁传感器4z配置在各第2切口凹部7中。此外，在第1母布线基板20和第2母布线基板30的接合部分，预先适量涂敷粘结剂。作为粘结剂，例如可以使用环氧类粘结剂或腈基丙烯酸酯(cyanoacrylate)类粘结剂等。
这里，连结部分34被嵌合在第2切口凹部7中。即，该连结部分34，安装了该磁传感器4z的面与第2切口凹部7的底面接触，其长度方向的两端面与第2切口凹部7的两侧面面接触，并且，在与安装了该磁传感器4z的面相反的面上抵接突起部23，从而成为该连结部分34由合计四个面支承的状态。由此，在粘结剂固化为止的期间，不引起第1母布线基板20和第2母布线基板30的位置偏移，可以稳定地保持将第2母布线基板30相对于第1母布线基板20以90°的角度接合的接合状态。
而且，第1母布线基板20比第2母布线基板30形成得厚，所以第1母布线基板20的接合面和第2母布线基板30的接合面的接合面积增大。由此，可以稳定地实现第2母布线基板30相对于第1母布线基板20的角度形成。
接着，在粘结剂固化后，在与第1母布线基板20的接合面S1相临近的第1布线图形2b和与第2母布线基板30的接合面S2相临近的第2布线图形3b相互连接的边界部分，形成上述金属凸块或导电膏8，通过该金属凸块或导电膏8而将相互的第1布线图形2b及第2布线图形3b电连接。
通过以上，成为第2母布线基板30相对于第1母布线基板20被以90°的角度接合的状态。
在块制作工序中，如图12所示，将第1母布线基板20的与第2母布线基板30接合的部分，沿着该接合部分的第1缝隙21切断而从第1母布线基板20分离，将第2母布线基板30的与第1母布线基板20接合的部分，沿着与该接合部分相反侧的第3缝隙31切断而从第2母布线基板30分离。此时，第1缝隙21及第3缝隙31成穿孔线状地排列并形成，所以可以沿着各自的边界线L1、L3容易地分离。由此，最终制作将作为三维感应模块1的部分排列成一列并形成的立体电路块40。
在分割工序中，如图13所示，将立体电路块40沿着第2缝隙22及第4缝隙32切断。此外，将剩余部分34沿看第5缝隙35切断分离。此时，第2缝隙22及第4缝隙32成穿孔状地排列并形成，所以可以沿着各自的边界线L2、L4容易地分离。此外，连结部分33和剩余部分34之间也可以沿着第5缝隙35容易地分离。由此，可以将立体电路块40分割为各三维感应模块1。然后，在除去了所分割的三维感应模块1的端面上剩余的毛刺(不要的突起部分)后，将接合了第2布线基板3的第1布线基板2上，通过上述密封材料9进行密封。作为密封材料9，例如可以使用环氧类树脂等。
通过经过以上的工序，可以一起(成批)制造多个三维感应模块1。再有，所制作的三维感应模块1的尺寸例如为3mm×3mm×1mm。
如以上那样，在采用了本发明的三维感应模块1的制造方法中，不经过复杂的工序，就可以高精度地一起制作大幅度小型化的上述三维感应模块1。
此外，在该三维感应模块1的制造方法中，在上述第1及第2布线图形2a、3b的形成处理工序、磁传感器4x、4y、4z及IC芯片5的安装处理工序中，由于可以使用通常使用的装置等，所以可以抑制制造成本的上升。
此外，在该三维感应模块1的制造方法中，可以依次反复进行上述接合工序、块制作工序、以及分割工序。即，从上述接合工序中被分离了的第1母布线基板20和第2母布线基板30开始，再重复进行制作立体电路块40，将该立体电路块40分割为各三维感应模块1的作业。由此，可以高效率地制作上述三维感应模块1，可以使生产率大幅度地提高。
此外，在采用了本发明的立体电路模块的制造方法中，不限于上述制造工序，作为其他制造工序，例如如图14所示，也可以从第2母布线基板30上分离作为第2布线基板3的部分排列成一列而形成的列基板30b，使用该列基板30b进行上述接合工序和上述分离工序。
具体地说，首先，在接合工序之前，将第2母布线基板30沿着第3缝隙31切断，从而从该第2母布线基板30上分离作为第2布线基板3的部分排列为一列而形成的列基板30b。
接着，在接合工序中，将多个列基板30b相对于第1母布线基板20沿着第1方向的各边界线L1排列配置，将这些多个列基板30b相对于第1母布线基板20以90°的角度接合。即，在该列基板30b中，使沿着边界线L3的切断面的各第3缝隙31之间突出的各连结部分34，结合在沿着第1母布线基板20的边界线L1的各第2切口凹部7中，以使得在各连结部分34上安装的磁传感器4z被配置在各第2切口凹部7内。然后，在第1母布线基板20和列基板30b的接合部分通过预先涂敷的粘结剂，将列基板30b相对于第1母布线基板20以90°的角度接合。由此，成为相对于第1母布线基板20以90°的角度接合了的多个列基板30b，沿着各边界线L1排列的状态。
接着，在块制作工序中，将第1母布线基板20的与各列基板30b接合的部分，沿着该接合部分的第1缝隙21切断而从第1母布线基板20分离。由此，最终制作作为三维感应模块1的部分排列成一列而形成的多个立体电路块40。
接着，在分割工序中，将这些多个立体电路块40沿着第2缝隙22及第4缝隙32切断。此外，将剩余部分34沿着第5缝隙35切断后分离。由此，可以将立体电路块40分割为各个三维感应模块1。然后，在除去了分割的三维感应模块1的端面上剩余的毛刺(不要的突起部分)后，将接合了第2布线基板3的第1布线基板2上面通过上述密封材料9进行密封。
通过经过以上那样的工序，可以一起制造多个三维感应模块1。而且，在这种情况下，也可以不经过复杂的工序，高精度地一起制造被小型化了的上述三维感应模块1，所以可以降低制造成本。
再有，上述列基板30b不限定于从上述第2母布线基板30上分离的列基板，也可以直接制作将作为第2布线基板的部分排列为一列而形成的列基板30b。此外，在上述第1母布线基板20、第2母布线基板30及列基板30b中，作为第1布线基板2或第2布线基板3的部分在纵方向或横方向上排列的数目是任意的。此外，有关分割这些基板20、30、30b的顺序、接合的顺序，也可以任意地变更。
再有，本发明不限于仅应用于上述三维感应模块1，对于具有将第2基板相对于第1基板按照规定的角度来接合的立体结构的立体电路模块及其制造方法，可以广泛地应用本发明。
此外，本发明不限定于将第2基板相对于第1基板以90°的角度接合的立体电路模块，也可以是通过变更第1基板的接合面的角度，将第2基板相对于第1基板以90°以外的角度接合的立体电路模块。此外，这种情况下，将第1基板和第2基板之中至少第1基板通过注塑成型而形成，可以高精度地实现第1基板的接合面的角度。

Claims (19)

1.一种立体电路模块，其特征在于：
具有至少在一面上形成了布线的第1基板和第2基板，并具有使所述第2基板相对于所述第1基板被以规定的角度接合以便形成将相互的布线连接的布线电路的立体结构，
所述第1基板具有在作为接合面一侧的端面上形成的第1切口凹部、以及在所述第1切口凹部的深度方向的端面上形成的第2切口凹部，
所述第2基板具有在与所述第1基板的接合面相对置一侧的面上安装的电子部件，
在所述电子部件被配置在所述第2切口凹部内的状态下，所述第2基板被结合在所述第1切口凹部中。
2.如权利要求1所述的立体电路模块，其特征在于，所述第1基板的接合面和所述第2基板的接合面通过粘结剂进行接合。
3.如权利要求1所述的立体电路模块，其特征在于，在临近所述第1基板的接合面的布线和临近所述第2基板的接合面的布线相互地连接的边界部分有金属凸块或导电膏，相互的布线通过该金属凸块或导电膏被电连接。
4.如权利要求1所述的立体电路模块，其特征在于，在所述第1基板和所述第2基板之中，至少所述第1基板通过注塑成型而形成。
5.如权利要求1所述的立体电路模块，其特征在于，所述第1基板的厚度比所述第2基板的厚度厚。
6.如权利要求1所述的立体电路模块，其特征在于，所述第1基板和所述第2基板的形成所述布线的面为平面。
7.如权利要求1所述的立体电路模块，其特征在于，所述规定的角度为90°。
8.一种立体电路模块的制造方法，所述立体电路模块具有至少在一面上形成了布线的第1基板和第2基板，并具有使所述第2基板相对于所述第1基板被以规定的角度接合以便形成将相互的布线连接的布线电路的立体结构，上述立体电路模块的制造方法包括以下工序：
第1母基板制作工序，通过在每个作为所述第1基板的部分形成所述布线，沿着作为所述第1基板的部分排列在第1方向上的各边界线，以规定的间隔排列并形成第1缝隙，以及沿着作为所述第1基板的部分排列在与所述第1方向正交的第2方向上的各边界线，以规定的间隔排列并形成第2缝隙，并在作为所述第1基板的接合面一侧的端面上形成第1切口凹部，以及在所述第1切口凹部的深度方向的端面上形成第2切口凹部，来制作将多个作为所述第1基板的部分成矩阵状排列的第1母基板；
第2母基板制作工序，通过在每个作为所述第2基板的部分形成所述布线，沿着作为所述第2基板的部分排列在第3方向上的各边界线，以规定的间隔排列并形成第3缝隙，以及沿着作为所述第2基板的部分排列在与所述第3方向正交的第4方向上的各边界线，以规定的间隔排列并形成第4缝隙，并在作为所述第2基板的部分上安装电子部件，来制作将多个作为所述第2基板的部分成矩阵状排列的第2母基板；
接合工序，在所述第2母基板的作为所述第2基板的部分被结合在所述第1切口凹部中的状态下，将所述第2母基板相对于所述第1母基板以规定的角度进行接合，以使所述电子部件被配置在所述第2切口凹部内；
块制作工序，通过将所述第1母基板的与所述第2母基板接合的部分，沿该接合部分的所述第1缝隙切断而从所述第1母基板分离，并将所述第2母基板的与所述第1母基板接合的部分，沿与该接合部分相反侧的所述第3缝隙切断而从所述第2母基板分离，制作将立体电路模块排列成一列而形成的立体电路块；以及
分割工序，通过将所述立体电路块沿所述第2缝隙及所述第4缝隙切断，分割为各立体电路模块。
9.如权利要求8所述的立体电路模块的制造方法，其特征在于，在所述接合工序之前，至少将所述第2母基板的作为所述第2基板的部分排列成一列而形成的列基板，沿所述第3缝隙切断而从所述第2母基板分离，
在所述接合工序中，在将所述列基板的作为所述第2基板的部分结合在所述第1切口凹部的状态下，将所述列基板相对于所述第1母基板以规定的角度接合，以使所述电子部件被配置在所述第2切口凹部内，
在所述块制作工序中，通过将所述第1母基板的与所述列基板接合的部分，沿该接合部分的所述第1缝隙切断而从所述第1母基板分离，来制作所述立体电路块。
10.如权利要求8所述的立体电路模块的制造方法，其特征在于，将所述接合工序、所述块制作工序、以及所述分割工序依次反复进行。
11.如权利要求8所述的立体电路模块的制造方法，其特征在于，在所述第1母基板制作工序中，将所述第1缝隙形成在排列于所述第2方向上的各边界线之间。
12.如权利要求8所述的立体电路模块的制造方法，其特征在于，在所述第2母基板制作工序中，将所述第3缝隙形成在夹置了作为所述第2基板的部分的两侧。
13.如权利要求8所述的立体电路模块的制造方法，其特征在于，通过在所述第1缝隙之间形成突起部，在作为所述第2基板的部分被结合在所述第1切口凹部中时，成为所述突起部被抵接在与安装了所述电子部件的面相反侧的面上的状态。
14.如权利要求8所述的立体电路模块的制造方法，其特征在于，在所述接合工序中，将所述第1母基板与所述第2母基板或所述列基板通过粘结剂进行接合。
15.如权利要求8所述的立体电路模块的制造方法，其特征在于，在所述接合工序中，在临近所述第1基板的接合面的布线和临近所述第2基板的接合面的布线相互连接的边界部分形成金属凸块或导电膏，通过该金属凸块或导电膏将相互的布线电连接。
16.如权利要求8所述的立体电路模块的制造方法，其特征在于，所述第1母基板和所述第2母基板之中，至少所述第1母基板通过注塑成型而形成。
17.如权利要求8所述的立体电路模块的制造方法，其特征在于，将所述第1母基板形成得比所述第2母基板厚。
18.如权利要求8所述的立体电路模块的制造方法，其特征在于，使所述第1母基板及所述第2母基板的形成所述布线的面为平面。
19.权利要求8所述的立体电路模块的制造方法，其特征在于，在所述接合工序中，使所述规定的角度为90°。
CNA2006100085221A 2005-02-16 2006-02-16 立体电路模块及其制造方法 Pending CN1822747A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005039444A JP2006228895A (ja) 2005-02-16 2005-02-16 立体回路モジュール及びその製造方法
JP039444/2005 2005-02-16

Publications (1)

Publication Number Publication Date
CN1822747A true CN1822747A (zh) 2006-08-23

Family

ID=36814840

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100085221A Pending CN1822747A (zh) 2005-02-16 2006-02-16 立体电路模块及其制造方法

Country Status (4)

Country Link
US (1) US20060180910A1 (zh)
EP (1) EP1718137A3 (zh)
JP (1) JP2006228895A (zh)
CN (1) CN1822747A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102466844A (zh) * 2010-11-16 2012-05-23 鸿富锦精密工业（深圳）有限公司 镜头装置、取像装置及镜头装置的制造方法
CN104320922A (zh) * 2014-10-20 2015-01-28 广东佳禾声学科技有限公司 一种在单面立体电路上放置多层电子元件的方法及其制备的装置
CN107251664A (zh) * 2015-03-03 2017-10-13 欧姆龙株式会社 立体电路构造体
CN108989511A (zh) * 2018-09-25 2018-12-11 苏州昀冢电子科技有限公司 一种具有电子元件的基座及音圈马达

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5124301B2 (ja) * 2008-02-05 2013-01-23 アズビル株式会社 子基板の取付構造
JP4725600B2 (ja) * 2008-06-10 2011-07-13 愛知製鋼株式会社 マグネトインピーダンスセンサ素子
JP2010153466A (ja) * 2008-12-24 2010-07-08 Elpida Memory Inc 配線基板
JP6571411B2 (ja) 2014-07-04 2019-09-04 ローム株式会社 半導体装置および半導体装置の製造方法
CN113221753B (zh) * 2021-05-14 2023-12-29 业泓科技(成都)有限公司 触控感测模组的制作方法及触控感测模组母板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2608328A1 (fr) * 1986-12-10 1988-06-17 Ducellier & Cie Procede de connexion d'un premier circuit imprime a un deuxieme circuit imprime et circuits imprimes permettant la mise en oeuvre d'un tel procede et ainsi interconnectes
US5545924A (en) * 1993-08-05 1996-08-13 Honeywell Inc. Three dimensional package for monolithic microwave/millimeterwave integrated circuits
DE69426026T2 (de) * 1994-05-18 2001-05-17 Polyplastics Co. Ltd., Osaka Verfahren zur herstellung einer leitenden schaltung auf der oberfläche eines formkörpers
DE19838218A1 (de) * 1998-08-22 2000-02-24 Insta Elektro Gmbh & Co Kg Konstruktive Anordnung zweier Leiterplatten in einem elektrischen Installationsgerät zum Einbau in genormte Installationsdosen
DE19917554C2 (de) * 1999-04-19 2001-07-12 Siemens Ag Positionsfixierung in Leiterplatten
SG91855A1 (en) * 2000-02-22 2002-10-15 Agilent Technologies Inc Circuit board assembly
JP4899269B2 (ja) * 2001-08-09 2012-03-21 株式会社村田製作所 電子部品ユニットおよびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102466844A (zh) * 2010-11-16 2012-05-23 鸿富锦精密工业（深圳）有限公司 镜头装置、取像装置及镜头装置的制造方法
CN102466844B (zh) * 2010-11-16 2016-08-10 鸿富锦精密工业（深圳）有限公司 镜头装置、取像装置及镜头装置的制造方法
CN104320922A (zh) * 2014-10-20 2015-01-28 广东佳禾声学科技有限公司 一种在单面立体电路上放置多层电子元件的方法及其制备的装置
CN107251664A (zh) * 2015-03-03 2017-10-13 欧姆龙株式会社 立体电路构造体
CN107251664B (zh) * 2015-03-03 2019-04-16 欧姆龙株式会社 立体电路构造体
CN108989511A (zh) * 2018-09-25 2018-12-11 苏州昀冢电子科技有限公司 一种具有电子元件的基座及音圈马达
CN108989511B (zh) * 2018-09-25 2023-05-12 苏州昀冢电子科技股份有限公司 一种具有电子元件的基座及音圈马达

Also Published As

Publication number Publication date
EP1718137A2 (en) 2006-11-02
EP1718137A3 (en) 2007-08-01
JP2006228895A (ja) 2006-08-31
US20060180910A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
CN1822747A (zh) 立体电路模块及其制造方法
CN1230046C (zh) 布线基板、半导体装置及其制造、检测和安装方法
CN1157052C (zh) 摄像装置及其制造方法,以及电气设备
KR101498736B1 (ko) 반도체 장치
EP1734800A2 (en) Technique for manufacturing an overmolded electronic assembly
US20090321122A1 (en) Relay substrate, method for manufacturing the relay substrate and three-dimensional circuit device using the relay substrate
CN1778153A (zh) 印刷布线板的连接结构
TWI393500B (zh) 低剖面線接合之通用串流匯流排裝置
CN1778154A (zh) 印刷布线板的连接结构
CN1700843A (zh) 基板接合构件和采用其的三维连接结构体
CN1822359A (zh) Tab带子及tab带子的制造方法
CN1921108A (zh) 半导体封装及其制造方法
CN1033909A (zh) 模制引线底座
JP2010277829A (ja) 接続端子付き基板
CN1296716C (zh) 探针装置及其制造方法
US20070269929A1 (en) Method of reducing stress on a semiconductor die with a distributed plating pattern
CN1274068C (zh) 电连接器
JP2008177506A (ja) 電子部品実装方法及びこれを用いた電子部品実装基板
CN101257767A (zh) 印刷电路板及其制造方法
TWI727262B (zh) 一體式模製ｕｓｂ裝置及其製造方法
CN1578591A (zh) 能够获得可靠连接的柔性基片及其连接方法
CN110832957B (zh) 电子模块和用于制造电子模块的方法
CN114206002B (zh) Usb存储器及其制造方法
EP1628509A3 (en) Electronic module with form in-place pedestal
JP2005079408A (ja) 小型高密度実装モジュール及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication