CN107251664B - 立体电路构造体 - Google Patents

立体电路构造体 Download PDF

Info

Publication number
CN107251664B
CN107251664B CN201680010943.XA CN201680010943A CN107251664B CN 107251664 B CN107251664 B CN 107251664B CN 201680010943 A CN201680010943 A CN 201680010943A CN 107251664 B CN107251664 B CN 107251664B
Authority
CN
China
Prior art keywords
electronic component
electrode
wiring
base portion
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201680010943.XA
Other languages
English (en)
Other versions
CN107251664A (zh
Inventor
川井若浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Publication of CN107251664A publication Critical patent/CN107251664A/zh
Application granted granted Critical
Publication of CN107251664B publication Critical patent/CN107251664B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

电子元件(11)埋设在立体基部2上的彼此邻接的、表面(P1)的端部及表面(P2)的端部。电极(21)的露出在表面(P1)的部位与封包IC(41)的电极(101)介由布线(201)而相连。电极(31)的露出在表面(P2)的部位与电子元件(15)的电极(25)介由布线(202)而相连。由此实现了一种无需设置跨越端部或沿着端部的布线的立体电路构造体。

Description

立体电路构造体
技术领域
本发明涉及具备被埋设有电子元件的立体基部的立体电路构造体。
背景技术
近年，将便携式电子设备、小型传感器或健康设备(电子体温计、血压计等)实现为薄型、轻量且小型的可穿戴制品的需求日益增大。随此，将电子元件三维配置而高密度安装有电子元件的立体电路构造体的需求也逐渐增大。
作为实现此类立体电路构造体的技术之一，专利文献1中揭示了将绝缘基板与伪基板多阶段地层叠来形成包含立体布线基板的立体绝缘基体，并将元件配置在该绝缘基体的顶面和侧面，由此得到缩短了布线长度的电路装置。
然而专利文献1的技术中需要对多个印刷基板进行多层化，因此存在电路装置的立体形状受限的问题。对此，以往提出了一种不使用印刷基板来实现立体电路构造体的技术。
作为该技术的一例，专利文献2揭示了一种多层立体电路基板制造方法，其在具有经铜镀膜包覆了的突起部的一次模塑成型物的表面上，以露出该突起部的顶端部分的方式形成二次模塑成型物，然后在二次模塑成型物的表面上形成与包覆着该突起部的铜镀膜相接触的铜镀膜，由此将一次模塑成型物表面上的电路和二次模塑成型物表面上的电路彼此电连接。
另外，专利文献3揭示了一种立体布线构造体制造方法，其包含至少4个步骤：预设图案形成步骤，在平板状模具上形成布线图案的预设图案；模具变形步骤，将模具变为立体形状；成型步骤，向模具的内部空间注入成型材料并使成型材料固化，然后将模具与成型材料分离；布线图案形成步骤，在成型体上形成布线图案。
然而专利文献2的技术中存在多层立体电路基板的端部上所形成的布线易断线的问题。专利文献3的技术中也同样存在该问题。
为解决这一问题，专利文献4揭示了一种立体布线构造体，其具有由树脂形成的基材、配置于该基材表面的多个表层布线、以及配置于该基材内部的内部布线，并且，隔着该基材的角落部所邻接配置的2个所述表层布线介由所述内部布线而相连。
〔现有技术文献〕
专利文献1：日本国公开专利申请公报“特开2001-102746号公报(2001年4月13日公开)”
专利文献2：日本国公开专利申请公报“特开2010-087155号公报(2002年4月15日公开)”
专利文献3：日本国公开专利申请公报“特开2006-24724号公报(2006年1月26日公开)”
专利文献4：日本国公开专利申请公报“特开2010-141049号公报(2010年6月24日公开)”
发明内容
〔发明所要解决的问题〕
然而专利文献4的技术中需要沿基材的角落部来设置内部布线，因此存在无法排除内部布线断线风险的问题。
本发明是为解决以上的问题而研发的。本发明的目的在于提供一种无需设置跨越端部或沿着端部的布线的立体电路构造体。
〔用以解决问题的手段〕
为解决上述问题，本发明一个方面的立体电路构造体的特征在于具备：立体基部，所述立体基部至少具有第1表面和以非平行的方式与所述第1表面相连接的第2表面；电子元件，所述电子元件至少具有从所述第1表面露出的第1电极和从所述第2表面露出的第2电极，且所述电子元件埋设在所述立体基部上的彼此邻接的、所述第1表面的端部及所述第2表面的端部。
〔发明效果〕
本发明一个方面的效果在于能提供无需设置跨越端部或沿着端部的布线的立体电路构造体。
附图说明
图1是本发明的实施方式1的立体电路构造体的要部结构图。
图2是本发明的实施方式2的立体电路构造体的要部结构图。
具体实施方式
〔实施方式1〕
以下结合图1，对本发明的实施方式1进行说明。
(立体电路构造体1的结构)
图1是本发明的实施方式1的立体电路构造体1的要部结构图。如图1所示，立体电路构造体1具备立体基部2、电子元件11～19、封包IC41(电子元件、封包集成电路)、以及布线201～213。电子元件11～19及封包IC41是用以构成立体电路构造体1中所要形成的一个电子电路的电路要素。
立体电路构造体1被安装到便携式电子设备、小型传感器或健康设备(电子体温计、血压计等)等各类设备中来负责该设备的主要或辅助功能。立体电路构造体1中能立体配置电子元件11～19及封包IC41，因此与实现同等功能的以印刷基板为基本的以往电路构造相比，立体电路构造体1的尺寸能缩小。由此，立体电路构造体1有助于将安装有该立体电路构造体的各种设备实现为薄型、轻量且小型的可穿戴制品。
(立体基部2)
立体基部2是由ABS树脂(丙烯腈-丁二醇-苯乙烯树脂)等树脂材料构成的立方体状基体，在其表面，以埋入的方式配置有电子元件11～19及封包IC41。如图1所示，立体基部2具有3个彼此正交的表面P1～P3。表面P1与表面P2通过彼此共有的1个边而相互连接。表面P1与表面P3通过彼此共有的1个边而相互连接。表面P2与表面P3通过彼此共有的1个边而相互连接。
立体基部2的形状并不限是立方体。立体基部2也可以是：至少具备通过1个共有端部而以非平行方式相互连接的2个表面且各表面供埋设电子元件的任意形状。2个表面的夹角可以为90°以下，也可以大于90°。
为了容易地形成立体基部2，立体基部2的材料优选是树脂，但立体基部2的材料并不限是树脂。立体基部2的材料只要是在模塑成型法或铸造法等这类将流动性材料或粉状材料固化成具期望形状的立体基部2的方法中所能使用的任意材料即可。例如可举出有机材料(天然橡胶及人造橡胶等)或无机材料(陶瓷、铝等)。如后文所详述的，立体基部2的材料为树脂时，则能通过模塑成型法来形成立体基部2。另一方面，立体基部2的材料为铝时，则能通过模铸法来形成立体基部2。
为了防止电子元件的电极间发生意外的短路，立体基部2的材料优选具绝缘性，但也可以具导电性。若立体基部2的材料具导电性，则该材料优选是满足以下要求的材料：能在立体电路构造体1的某个制造步骤中，通过某种化学或物理手法来将立体基部2中供埋设电子元件等的部分(从表面向内深入一定深度的部分)转变成具绝缘性。例如，立体基部2的材料若为铝，则可以从立体基部2的表面起，形成至少比电子元件的电极深的氧化铝膜。
(电子元件11～19)
电子元件11～19均为具备2个电极(一方电极和另一方电极)的无源元件，诸如片状电阻或片状电容。各电子元件11～19具备电极21～29(第1电极)当中的某个相应电极、以及电极31～39(第2电极)当中的某个相应电极。
电子元件11～13埋设在立体基部2上的彼此邻接的、表面P1的端部及表面P2的端部。电子元件13还埋设在立体电路构造体1上的与表面P1的端部及表面P2的端部均邻接的、表面P3的端部。电子元件14埋设在立体基部2上的彼此邻接的、表面P1的端部及表面P3的端部。电子元件15～17埋设在立体基部2的表面P2，且电子元件15～17配置在表面P2内的、与表面P2的各端部均离开一定距离的位置。即，电子元件15～17未埋设在表面P2的端部。电子元件18埋设在表面P2的与表面P1侧的端部呈相反侧的端部。电子元件19埋设在立体基部2的表面P3，且电子元件19配置在与表面P3的各端部均离开一定距离的位置。即，电子元件19未埋设在立体电路构造体1的端部。
(封包IC41)
封包IC41是由半导体等构成且具有16个电极101～116的有源元件。从宏观上看，封包IC41也是电子元件的一种。封包IC41以露出其顶面部分的方式埋设在立体基部2的表面P1。电极101～116各自连续地形成在封包IC41的顶面及侧面。但图1中，电极101～116的顶面部分从表面P1露出。封包IC41埋设在立体基部2的表面P1。封包IC41配置在与表面P1的各端部均离开一定距离的位置。即，封包IC41未配置在立体基部2的端部。
(布线201～213)
布线201～213由银纳米油墨等导电性材料构成。布线201～213形成在立体基部2的表面P1～P3中的任意表面。布线201～213均不跨越表面P1～P3的任何端部，这将在后文详述。即，布线201～213各自仅形成于其所要形成的表面之内，并不延伸至其他表面。
(各电子元件的连接)
布线201的一端与封包IC41的电极101相连，另一端与电子元件11的电极21的、从表面P1露出的部位相连。布线202的一端与电子元件11的电极21的、从表面P2露出的部位相连，另一端与电子元件15的电极25相连。布线201仅形成在表面P1之内，布线202仅形成在表面P2之内。封包IC41与电子元件15介由布线201、埋设在立体基部2的端部的电子元件11、以及布线202而彼此相连。立体电路构造体1中不存在以跨越立体基部2的端部的方式将封包IC41与电子元件15相连的布线。
布线203的一端与电子元件15的电极35相连，另一端与电子元件16的电极26相连。如此，电子元件15与电子元件16串联连接。
布线204的一端与封包IC41的电极102相连，另一端与电子元件12的电极22的、从表面P1露出的部位相连。布线205的一端与电子元件12的电极22的、从表面P2露出的部位相连，另一端与电子元件16的电极36相连。布线204仅形成在表面P1之内，布线205仅形成在表面P2之内。由于布线204及205与在表面P1的端部及表面P2的端部所连续形成的同一电极22相连，因此封包IC41与电子元件16介由布线204、电极22、以及布线205而彼此相连。如此，电极22具有不介由其他电子元件来将埋设于表面P1的封包IC41与埋设于表面P2的电子元件16直接相连的中继点作用。另外，立体电路构造体1中不存在以跨越立体基部2的端部的方式将封包IC41与电子元件16相连的布线。
布线206的一端与封包IC41的电极105相连，另一端与电子元件13的电极23的、从表面P1露出的部位相连。布线207的一端与电子元件13的电极23的、从表面P2露出的部位相连，另一端与电子元件17的电极37相连。布线206仅形成在表面P1之内，布线207仅形成在表面P2之内。由于布线206及207与在表面P1的端部及表面P2的端部所连续形成的同一电极23相连，因此封包IC41与电子元件17介由布线206、电极23、以及布线207而彼此相连。如此，电极23具有不介由其他电子元件来将封包IC41与电子元件17直接相连的中继点作用。另外，立体电路构造体1中不存在以跨越立体基部2的端部的方式将封包IC41与电子元件17相连的布线。
布线208的一端与电子元件17的电极27相连，另一端与电子元件18的电极28相连。如此，电子元件17与电子元件18并联连接。
布线209的一端与电子元件13的电极33的、露出在表面P3的部位相连，另一端与电子元件19的电极29相连。由此，埋设在表面P1的封包IC41与埋设在表面P3的电子元件19介由布线206、电子元件13、以及布线209而彼此相连。此外，埋设在表面P2的电子元件17与埋设在表面P3的电子元件19介由布线207、电子元件13、以及布线209而彼此相连。像这样，布线206仅形成在表面P1之内，布线209仅形成在表面P3之内。封包IC41与电子元件19介由布线206、埋设在立体基部2的端部的电子元件13、以及布线209而彼此相连。立体电路构造体1中不存在以跨越立体基部2的端部的方式将封包IC41与电子元件19相连的布线。
布线210的一端与封包IC41的电极106相连，另一端与电子元件14的电极34的、从表面P1露出的部位相连。布线211的一端与电子元件14的电极24的、从表面P3露出的部位相连，另一端与电子元件19的电极39相连。布线210仅形成在表面P1之内，布线211仅形成在表面P3之内。封包IC41与电子元件19介由布线210、埋设在立体基部2的端部的电子元件14、以及布线211而彼此相连。立体电路构造体1中不存在以跨越或沿着立体基部2的端部的方式将封包IC41与电子元件19相连的布线。
布线212的一端与封包IC41的电极115相连，另一端与未图示的其他电极或其他电子元件的电极相连。布线213的一端与封包IC41的电极114相连，另一端与未图示的其他电极或其他电子元件的电极相连。
如上所述，本实施方式提供无需设置跨越立体基体2端部或沿着该端部的布线的立体电路构造体1。
(立体电路构造体1的制造方法)
以下对立体电路构造体1的一例制造方法进行说明。该方法包含4个工序。
(预固定工序)
首先，准备3个用以预固定电子元件11～19及封包IC41的基材片。这些第1～第3基材片分别与表面P1～P3相对应。第1～第3基材片的材料优选是可透射紫外线且具柔软性的材料，例如可采用PET(聚对苯二甲酸乙酯)、PEN(聚萘二甲酸乙酯)、PPS(聚苯硫醚)等。
在第1基材片上，预固定要埋设至立体电路构造体1的表面P1的封包IC41。具体而言，将封包IC41预固定在第1基材片上的相应位置，该相应位置对应于上述与表面P1的各端部均离开一定距离的位置。
在第2基材片上，预固定要埋设至立体电路构造体1的表面P2的电子元件11～18。具体而言，将电子元件11～13预固定在第2基材片上的与表面P2的第1端部(位于表面P1侧的端部)相对应的位置。还将电子元件15～17分别预固定在相应位置，这些相应位置对应于立体电路构造体1上的与表面P2的各端部均离开一定距离的位置。还将电子元件18预固定在第2基材片上的与表面P2的第2端部(与第1端部相反侧的端部)相对应的位置。
在第3基材片上，预固定要埋设至立体电路构造体1的表面P3的电子元件14及19。此时，将电子元件14预固定在第3基材片上的与表面P3的第1端部(位于表面P1侧的端部)相对应的位置。另外，将电子元件19预固定在第3基材片上的相应位置，该相应位置对应于上述与表面P3的各端部均离开一定距离的位置。
基材片的用来预固定电子元件等的预固定表面被涂布有粘接剂，在定好了各电子元件的位置关系的状态下，将相应的电子元件预固定到基材片的预固定表面上。优选固化时间短的粘接剂，例如可采用紫外线固化型粘接剂。紫外线固化型粘接剂受到紫外线照射而固化，由此将基材片与电子元件相互粘接。因此，若从涂布有粘接剂的表面照射紫外线，则电子元件本身将成为阻碍紫外线照射到粘接剂的屏障，而可能导致固化(粘接)不充分。对此，采用可透射紫外线的材料作为基材片，并从基材片的未涂布有粘接剂的表面照射紫外线，由此能够使粘接剂充分固化，在短时间内切实将电子元件固定在基材片上。
具体地，采用有限会社GLUELABO制造的GL-3005H作为紫外线固化型粘接剂，在50μm的PET制第1～第3基材片上涂布厚2～3μm的粘接剂。之后，决定各电子元件的位置，从第1～第3基材片的未涂布有粘接剂表面照射3000mJ/cm2的紫外线，由此能使粘接剂固化来固定各电子元件。
(模塑工序)
在第1～第3基材片上将电子元件11等预固定后，将第1～第3基材片配置到用于制造立体电路构造体1的模具中。该模具用于模塑成型出埋设有电子元件11等的立体基部2。按照使第1～第3基材片的被预固定有电子元件11等的表面的背侧表面与模具上的相应表面相接触的方式，配置第1～第3的基材片。第1～第3基材片分别配置在模具内的、立体基部2的表面P1～P3的形成位置。在该状态下，以模具温度80℃、模塑树脂温度180℃、模塑压力20kg/cm2的条件注入ABS树脂等树脂材料来模塑。由此，电子元件11及封包IC41等埋设到立体基部2中。
优选树脂材料中预先添加有导热性填料。由此能使模塑成型时产生的热容易地从电子元件11等逃逸到外部。作为导热性填料，可举出铜等金属粉末、或者氮化铝或氧化铝等无机粉末等。
(电极露出工序)
将第1～第3基材片从经上述模塑成型而得到成形物上剥离，以使电子元件11的电极21和电极31、以及封包IC41的电极101等从立体基部2的表面P1～P3露出。
(布线形成工序)
最后，在表面P1～P3上形成用以连接从立体基部2的表面P1～P3露出的电极21、电极31、及电极101等各个电极的布线201～211。此时，可采用例如喷射作为布线201等的材料的导电性银纳米油墨的方法(例如喷墨印刷)。取而代之地，也可采用丝网印刷法或镀铜法。各布线的形成结束后，埋设有电子元件11～19及封包IC41的立体电路构造体1便得以完成。
如图1所示，在立体电路构造体1中，能通过埋设在立体基部2端部的电子元件上的电极，来将埋设在立体基部2的不同表面处的各电子元件彼此连接。即，无需以跨越表面P1～P3的端部的方式来形成用以将埋设在立体基部2的不同表面处的各电子元件彼此相连的布线。因此，与利用喷墨印刷等方法在端部印刷布线的情况不同，即，无需使用形状与端部相配的印刷喷头。此外，也无需在印刷时使立体基部2进行复杂的回旋动作。出于这些理由，既无需导入供制造立体电路构造体1的高价印刷装置，又能防止立体电路构造体1的制造成本增高。另外，由于完全无需在立体基部2的各端部以跨越该端部的方式形成布线，因此与布线形成在各端部的电子电路相比，能缩短电子电路的总布线长度。
立体基部2的供埋设电子元件的表面并不限是表面P1～P3。电子元件也可埋设在图1中未示出的其他3个表面。换言之，在立体基部2所具有的6个表面中的某个表面、以及邻接于该表面的至少1个其他表面分别埋设有电子元件即可。
〔实施方式2〕
以下结合图2，对本发明的实施方式2进行说明。对于与上述实施方式共通的各部件，赋予其相同的标号并省略其详细说明。
(立体电路构造体1a的结构)
图2是本发明的实施方式2的立体电路构造体1a的要部结构图。如图2所示，立体电路构造体1a具备立体基部2、电子元件13～19、封包集成电路41(电子元件)、以及布线203～213。电子元件13～19及封包IC41是用以构成立体电路构造体1a中所要形成的一个电子电路的电路要素。
本实施方式中，封包IC41埋设在立体基部2上的彼此邻接的、表面P1的端部及表面P2的端部。在此，封包IC41配置在其电极101～104可从表面P1及表面P2均露出的位置。封包IC41不仅具有电极101～116，还具有2根内部布线301及302。
布线202的一端与封包IC41的电极101的、从表面P2露出的部位相连，另一端与电子元件15的电极25相连。电极101的露出在表面P1的部位与内部布线301的一端在封包IC41的内部相连。内部布线301的另一端与电极115在封包IC41的内部相连。电极115与布线212的一端相连，布线212的另一端与未图示的其他电子元件的电极相连。
布线205的一端与封包IC41的电极104的、从表面P2露出的部位(第1电极)相连，另一端与电子元件16的电极36相连。电极104的露出在表面P1的部位(第2电极)与内部布线302的一端在封包IC41的内部相连。内部布线302的另一端与电极106(第3电极)在封包IC41的内部相连。电极106与布线210的一端相连，布线210的另一端与电子元件14的电极34的、从表面P1露出的部位相连。
如上所述，在封包IC41中，电极104与电极106介由内部布线302而相连。因此，埋设在表面P3的电子元件14与埋设在表面P2的电子元件16不介由封包IC41内部的功能区域而直接彼此相连。像这样，在本实施方式中，由于封包IC41埋设在立体基部2的端部，因此能介由封包IC41所具有的2个电极来将各自埋设在不同表面的2个电子元件直接彼此相连。由此，与实施方式1的立体电路构造体1的不同点在于无需在立体基部2的端部埋设电子元件12，因此能简化立体电路构造体1a的结构。
另外，由于封包IC41具有多个电极，因此即使是仅封包IC41埋设在立体基部2端部的立体电路构造体1a，也能通过封包IC41内的各电极，将埋设在不同表面的多个电子元件彼此相连。
〔小结〕
为解决上述问题，本发明一个方面的立体电路构造体的特征在于，具备：立体基部，所述立体基部至少具有第1表面和以非平行的方式与所述第1表面相连接的第2表面；电子元件，所述电子元件至少具有从所述第1表面露出的第1电极和从所述第2表面露出的第2电极，且所述电子元件埋设在所述立体基部上的彼此邻接的、所述第1表面的端部及所述第2表面的端部。
根据上述方案，能介由第1布线，将配置在立体基部的第1表面的第1电子元件与埋设在立体基部的端部处的电子元件的第1电极相连。此外，能介由第2布线，将配置在立体基部的第2表面的第2电子元件与埋设在立体基部的端部处的电子元件的第2电极相连。通过这些连接，能介由第1布线、第2布线、以及埋设在立体基部的端部处的电子元件，将分别配置在不同表面的第1电子元件与第2电子元件彼此相连。完全不用设置为实现该连接而跨越立体基部的端部或沿着该端部的布线。因此，能实现一种无需设置跨越立体基部的端部或沿着该端部的布线的立体电路构造体。
本发明一个方面的立体电路构造体的进一步特征在于，所述电子元件是具有一方电极及另一方电极的无源元件。
根据上述方案，能实现一种在立体基部的端部埋设有片状电阻及片状电容等各类无源元件的立体电路构造体。
本发明一个方面的立体电路构造体的进一步特征在于，所述一方电极露出在所述第1表面，所述另一方电极露出在所述第2表面，所述一方电极的露出在所述第1表面的部位是所述第1电极，所述另一方电极的露出在所述第2表面的部位是所述第2电极。
根据上述方案，能够将配置在第1表面的电子元件、埋设在立体基部的端部的电子元件、以及配置在第2表面的电子元件彼此串联连接。
本发明一个方面的立体电路构造体的进一步特征在于，所述一方电极或所述另一方电极露出在所述第1表面及所述第2表面，所述一方电极或所述另一方电极的露出在所述第1表面及所述第2表面的部位分别是所述第1电极及所述第2电极。
根据上述方案，能够介由埋设在立体基部的端部处的电子元件上的电极或电极，将配置在第1表面的电子元件与配置在第2表面的电子元件直接相连。
根据本发明第一个方面所述的立体电路构造体，其特征在于：所述电子元件是具有包括所述第1电极及所述第2电极在内的至少3个电极的封包集成电路。
根据上述方案，能实现在立体基部的端部埋设有封包集成电路的立体电路构造体。
本发明一个方面的立体电路构造体的进一步特征在于：所述第1电极与所述第2电极构成为一个连续形成的电极，所述电子元件还具有从所述第2表面露出的第3电极、和与所述第2电极及所述第3电极相连的内部布线。
根据上述方案，能够介由埋设在立体基部的端部处的封包集成电路的第1～第3电极，将配置在第1表面的电子元件与配置在第2表面电子元件直接相连。
本发明并不限于上述各实施方式，可以在权利要求所示的范围内进行各种变更，适当地组合不同实施方式中分别揭示的技术方案而得到的实施方式也包含在本发明的技术范围内。此外，通过组合各实施方式中分别揭示的技术方案，能够形成新的技术特征。
〔产业上的可利用性〕
本发明能较好地用作组装到便携式电子设备、小型传感器、或健康设备(电子体温计、血压计等)等各类设备内的立体电路构造体。
<附图标记说明>
1、1a 立体电路构造体
2 立体基部
11～19 电子元件
21～29 电极(一方电极)
31～39 电极(另一方电极)
41 封包IC
201～213 布线
301、302 内部布线

Claims (1)

1.一种立体电路构造体，其特征在于，具备：
立体基部，所述立体基部至少具有第1表面和以非平行的方式与所述第1表面相连接的第2表面；以及
第1电子元件，所述第1电子元件具有一方电极以及另一方电极，所述一方电极至少具有从所述第1表面露出的第1部位和从所述第2表面露出的第2部位，且所述第1电子元件埋设在所述立体基部上的彼此邻接的、所述第1表面的端部及所述第2表面的端部，
所述第1电子元件是无源元件，
所述立体电路构造体还具有：
第2电子元件，其埋设于所述第1表面；
第3电子元件，其埋设于所述第2表面；
第1布线，其形成于所述第1表面，且在所述第1表面中与所述第1部位以及所述第2电子元件连接；以及
第2布线，其形成于所述第2表面，且在所述第2表面中与所述第2部位以及所述第3电子元件连接。
CN201680010943.XA 2015-03-03 2016-02-09 立体电路构造体 Expired - Fee Related CN107251664B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-041719 2015-03-03
JP2015041719A JP6358132B2 (ja) 2015-03-03 2015-03-03 立体回路構造体
PCT/JP2016/053761 WO2016140023A1 (ja) 2015-03-03 2016-02-09 立体回路構造体

Publications (2)

Publication Number Publication Date
CN107251664A CN107251664A (zh) 2017-10-13
CN107251664B true CN107251664B (zh) 2019-04-16

Family

ID=56845635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680010943.XA Expired - Fee Related CN107251664B (zh) 2015-03-03 2016-02-09 立体电路构造体

Country Status (6)

Country Link
US (1) US10070517B2 (zh)
EP (1) EP3250013B1 (zh)
JP (1) JP6358132B2 (zh)
KR (1) KR102077258B1 (zh)
CN (1) CN107251664B (zh)
WO (1) WO2016140023A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018085384A (ja) * 2016-11-21 2018-05-31 オムロン株式会社 電子装置およびその製造方法
US10681814B2 (en) 2017-09-08 2020-06-09 Kemet Electronics Corporation High density multi-component packages
CN111052347B (zh) * 2017-09-08 2024-03-01 凯米特电子公司 高密度多组件且串联的封装件
RU2688581C1 (ru) 2018-06-18 2019-05-21 Юрий Борисович Соколов Способ изготовления трехмерного электронного модуля с высокой плотностью размещения компонентов и устройство
CN109618487B (zh) * 2019-01-22 2022-07-29 张雯蕾 带有内埋电路的立体基件及其制备方法
CN109640514A (zh) * 2019-01-22 2019-04-16 张雯蕾 带有立体电路的基件及其制备方法
CN111212517B (zh) * 2020-01-07 2021-05-18 深圳市江霖电子科技有限公司 立体陶基线路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04271188A (ja) * 1991-02-27 1992-09-28 Hitachi Ltd チップ部品実装構造
US6844505B1 (en) * 2002-11-04 2005-01-18 Ncr Corporation Reducing noise effects in circuit boards
CN1738512A (zh) * 2004-08-20 2006-02-22 松下电器产业株式会社 立体电路模块和用其的叠层立体电路模块及其制造方法
CN1822747A (zh) * 2005-02-16 2006-08-23 阿尔卑斯电气株式会社 立体电路模块及其制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0158909U (zh) * 1987-10-08 1989-04-13
US5055637A (en) * 1989-05-02 1991-10-08 Hagner George R Circuit boards with recessed traces
DE9012638U1 (de) * 1990-09-04 1990-11-08 Siemens AG, 8000 München Im Spritzgußverfahren hergestellte Leiterplatte
JPH0786493A (ja) * 1993-09-10 1995-03-31 Matsushita Electric Ind Co Ltd マルチチップモジュール
JPH08191186A (ja) * 1995-01-10 1996-07-23 Oki Electric Ind Co Ltd 多層配線基板
JP2001102746A (ja) 1999-09-30 2001-04-13 Sony Corp 回路装置とその製造方法
KR20010102746A (ko) 2000-05-08 2001-11-16 김형벽ㅂ 소프트웨어 지향형 시스템 장비의 개발 및 시험 시스템
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP4359198B2 (ja) * 2004-06-30 2009-11-04 株式会社日立製作所 Ｉｃタグ実装基板の製造方法
JP2006024724A (ja) 2004-07-08 2006-01-26 Ricoh Co Ltd 立体配線構造体の製造方法、立体配線構造体および三次元実装部品
KR100649496B1 (ko) 2004-09-14 2006-11-24 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
JP2008091554A (ja) * 2006-09-29 2008-04-17 Matsushita Electric Works Ltd 音声出力装置
DE102008011862A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Miniaturgehäuse, Trägeranordnung mit mindestens einem Miniaturgehäuse, sowie ein Verfahren zur Herstellung einer Trägeranordnung
JP2010087155A (ja) * 2008-09-30 2010-04-15 Nissan Motor Co Ltd 多層立体回路基板の製造方法
JP2010141049A (ja) 2008-12-10 2010-06-24 Ricoh Co Ltd 配線構造体
US9743522B2 (en) * 2012-09-26 2017-08-22 Apple Inc. Printed circuit board with compact groups of devices
US9024427B2 (en) * 2013-03-22 2015-05-05 Freescale Semiconductor. Inc Multiple helix substrate and three-dimensional package with same
US10681821B2 (en) * 2014-10-16 2020-06-09 The Charles Stark Draper Laboratory, Inc. Methods and devices for improved space utilization in wafer based modules

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04271188A (ja) * 1991-02-27 1992-09-28 Hitachi Ltd チップ部品実装構造
US6844505B1 (en) * 2002-11-04 2005-01-18 Ncr Corporation Reducing noise effects in circuit boards
CN1738512A (zh) * 2004-08-20 2006-02-22 松下电器产业株式会社 立体电路模块和用其的叠层立体电路模块及其制造方法
CN1822747A (zh) * 2005-02-16 2006-08-23 阿尔卑斯电气株式会社 立体电路模块及其制造方法

Also Published As

Publication number Publication date
EP3250013A4 (en) 2018-01-24
CN107251664A (zh) 2017-10-13
JP2016162939A (ja) 2016-09-05
EP3250013B1 (en) 2021-10-27
JP6358132B2 (ja) 2018-07-18
KR102077258B1 (ko) 2020-02-13
US20180084639A1 (en) 2018-03-22
KR20170109012A (ko) 2017-09-27
US10070517B2 (en) 2018-09-04
WO2016140023A1 (ja) 2016-09-09
EP3250013A1 (en) 2017-11-29

Similar Documents

Publication Publication Date Title
CN107251664B (zh) 立体电路构造体
CN105027691B (zh) 印刷电路板及其制造方法
US11058007B2 (en) Component carrier with two component carrier portions and a component being embedded in a blind opening of one of the component carrier portions
CN103295988B (zh) 具有集成插槽的系统级封装
US10595414B2 (en) Component carrier and manufacturing method
CN106104777A (zh) 嵌入了电子部件的树脂结构体及其制造方法
JP2009016715A (ja) シールド及び放熱性を有する高周波モジュール及びその製造方法
US20200111717A1 (en) Package With Embedded Electronic Component Being Encapsulated in a Pressureless Way
CN104754855A (zh) 柔性电路板及其制作方法
US10410963B1 (en) Deformed layer for short electric connection between structures of electric device
CN108271313A (zh) 用于部件承载件的具有纳米和/或微米结构的片材
CN206819971U (zh) 部件承载件
CN105980768A (zh) 照明膜结构
CN107210554A (zh) 用于制造电互连结构的方法
JP2010016339A (ja) 多層フレキシブルプリント回路基板を用いたモジュールおよびその製造方法
CN106465546A (zh) 用于生产嵌入了传感器晶片的印刷电路板的方法，以及印刷电路板
US11410965B2 (en) Electronic device with embedded component carrier
EP3340753A1 (en) Connector member integrated with component carrier
TW201644341A (zh) 電路結構體以及製造方法
CN105810659A (zh) 封装装置及其制作方法
CN104851847B (zh) 封装装置及其制作方法
CN103607855B (zh) 一种复合挠性基板的制造方法
CN104851869B (zh) 封装装置及其制作方法
KR20140076090A (ko) 인쇄회로 기판 및 그 제조 방법
CN104051284A (zh) 电子封装结构以及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190416

CF01 Termination of patent right due to non-payment of annual fee