JP2016162939A - 立体回路構造体 - Google Patents

立体回路構造体 Download PDF

Info

Publication number
JP2016162939A
JP2016162939A JP2015041719A JP2015041719A JP2016162939A JP 2016162939 A JP2016162939 A JP 2016162939A JP 2015041719 A JP2015041719 A JP 2015041719A JP 2015041719 A JP2015041719 A JP 2015041719A JP 2016162939 A JP2016162939 A JP 2016162939A
Authority
JP
Japan
Prior art keywords
electrode
electronic component
dimensional
wiring
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015041719A
Other languages
English (en)
Other versions
JP6358132B2 (ja
Inventor
若浩 川井
Wakahiro Kawai
若浩 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP2015041719A priority Critical patent/JP6358132B2/ja
Priority to EP16758718.7A priority patent/EP3250013B1/en
Priority to PCT/JP2016/053761 priority patent/WO2016140023A1/ja
Priority to KR1020177024038A priority patent/KR102077258B1/ko
Priority to US15/554,274 priority patent/US10070517B2/en
Priority to CN201680010943.XA priority patent/CN107251664B/zh
Publication of JP2016162939A publication Critical patent/JP2016162939A/ja
Application granted granted Critical
Publication of JP6358132B2 publication Critical patent/JP6358132B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0215—Metallic fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】端部を跨いだり端部に沿ったりする配線を必要としない立体回路構造体を実現する。【解決手段】電子部品１１は、立体基部２において互いに隣接する表面Ｐ１の端部および表面Ｐ２の端部に埋設されている。電極２１における表面Ｐ１に露出する箇所と、パッケージＩＣ４１の電極１０１とが、配線２０１を介して接続されている。電極３１における表面Ｐ２に露出する箇所と、電子部品１５の電極２５とが、配線２０２を介して接続されている。【選択図】図１

Description

本発明は、電子部品が埋設されている立体基部を有する立体回路構造体に関する。
近年、携帯用電子機器、小型センサ、または健康機器（電子体温計、血圧計など）を、薄型、軽量、かつ小型のウエアラブルな製品として実現する要望が高まっている。これに伴い、電子部品が３次元的に配置されることによって電子部品が高密度に実装される立体回路構造体の需要が高まっている。
このような立体回路構造体を実現するための技術の一つとして、特許文献１には、絶縁基板とダミー基板とを多段に積層して立体配線基板から成る立体形状の絶縁基体を形成し、部品をこのような絶縁基体の上面および側面に配置することによって配線長を短くするようにしたもの回路装置が開示されている。
しかし特許文献１の技術には、複数のプリント基板を多層化する必要があるので回路装置の立体形状に制約が生じるという問題がある。そこで、プリント基板を用いずに立体回路構造体を実現する技術が提案されている。
その一例として、特許文献２には、銅めっき膜によって被覆された突起部を有する一次射出成型品の表面に突起部の先端部が露出するように二次射出成型品を形成し、二次射出成型品の表面に突起部を被覆する銅めっき膜と接触する銅めっき膜を形成することにより、一次射出成型品面上の回路と二次射出成型品面上の回路とを電気的に接続する多層立体回路基板の製造方法が開示されている。
また、特許文献３には、平板状の型に配線パターンの下地パターンを形成する下地パターン形成工程と、型を立体形状に変形する型変形工程と、型の内部空間に成型材料を充填し成型材料を硬化させて型と成型材料を剥離する成型工程と、成型体に配線パターンを形成する配線パターン形成工程との少なくとも４工程からなる立体配線構造体の製造方法が開示されている。
しかし、特許文献２の技術には、多層立体回路基板の端部に形成される配線が断線しやすいという問題がある。特許文献３の技術も同様である。
この問題に対応すべく、特許文献４には、樹脂で形成された基材と、前記基材の表面に配置される複数の表層配線と、前記基材の内部に配置される内部配線と、を有する立体配線構造体であって、前記基材の角隅部を隔て、かつ隣接して配置される２つの前記表層配線は、前記内部配線を介して接続される立体配線構造体が開示されている。
特開２００１−１０２７４６号公報（２００１年４月１３日公開） 特開２０１０−０８７１５５号公報（２００２年４月１５日公開） 特開２００６−２４７２４号公報（２００６年１月２６日公開） 特開２０１０−１４１０４９号公報（２０１０年６月２４日公開）
しかし、特許文献４の技術では、基材の角隅部に沿って内部配線を設ける必要があるため、この内部配線が断線するリスクを排除できないという問題がある。
本発明の前記の課題を解決するためになされたものである。そしてその目的は、端部を跨いだり端部に沿ったりする配線を必要としない立体回路構造体を提供することにある。
本発明の一態様に係る立体回路構造体は、前記の課題を解決するために、第１の表面と、前記第１の表面に非平行に接続されている第２の表面とを少なくとも有する立体基部と、前記第１の表面から露出される第１の電極と、前記第２の表面から露出される第２の電極とを少なくとも有し、前記立体基部において互いに隣接する前記第１の表面の端部および前記第２の表面の端部に埋設されている電子部品とを備えていることを特徴としている。
前記の構成によれば、立体基部の第１の表面に配置される第１の電子部品と、立体基部の端部に埋設される電子部品の第１の電極とを、第１の配線を介して接続することができる。さらに、立体基部の第２の表面に配置される第２の電子部品と、立体基部の端部に埋設される電子部品の第２の電極とを、第２の配線を介して接続することができる。これらの接続によって、異なる表面にそれぞれ配置される第１および第２の電子部品を、第１の配線、第２の配線、および立体基部の端部に埋設される電子部品を介して、互いに接続することができる。この接続を実現するために、立体基部の端部を跨ったり端部に沿ったりする配線は一切不要である。したがって、立体基部の端部を跨いだり端部に沿ったりする配線を必要としない立体回路構造体を実現することができる。
本発明の一態様に係る立体回路構造体は、さらに、前記電子部品は、一方の電極および他方の電極を有する受動部品であることを特徴としている。
前記の構成によれば、チップ抵抗およびチップコンデンサなどの各種の受動部品が立体基部の端部に埋設された立体回路構造体を実現することができる。
本発明の一態様に係る立体回路構造体は、さらに、前記一方の電極は、前記第１の表面に露出しており、前記他方の電極は、前記第２の表面に露出しており、前記一方の電極における前記第１の表面に露出する箇所が、前記第１の電極であり、前記他方の電極における前記第２の表面に露出する箇所が、前記第２の電極であることを特徴としている。
前記の構成によれば、第１の表面に配置される電子部品と、立体基部の端部に埋設される電子部品と、第２の表面に配置される電子部品とを、互いに直列に接続することができる。
本発明の一態様に係る立体回路構造体は、さらに、前記一方の電極または前記他方の電極は、前記第１の表面および前記第２の表面に露出しており、前記一方の電極または前記他方の電極における前記第１の表面および前記第２の表面に露出する箇所が、それぞれ前記第１の電極および前記第２の電極であることを特徴としている。
前記の構成によれば、第１の表面に配置される電子部品と、第２の表面に配置される電子部品とを、立体基部の端部に埋設される電子部品の電極または電極を介して直接接続することができる。
本発明の一態様に係る立体回路構造体は、前記態様１において、前記電子部品は、前記第１の電極および前記第２の電極を含む少なくとも３つの電極を有するパッケージ集積回路であることを特徴としている。
前記の構成によれば、立体基部の端部にパッケージ集積回路が埋設された立体回路構造体を実現することができる。
本発明の一態様に係る立体回路構造体は、さらに、前記第１の電極と前記第２の電極とは、連続的に形成されている１つの電極を構成し、前記電子部品は、前記第２の表面から露出している第３の電極と、前記第２の電極および前記第３の電極とに接続されている内部配線とをさらに有することを特徴としている。
前記の構成によれば、第１の表面に配置される電子部品と、第２の表面に配置される電子部品とを、立体基部の端部に埋設されるパッケージ集積回路の第１〜第３の電極を介して直接接続することができる
本発明の一態様によれば、端部を跨いだり端部に沿ったりする配線を必要としない立体回路構造体を実現することができるという効果を奏する。
本発明の実施形態１に係る立体回路構造体の要部構成を示す図である。 本発明の実施形態１に係る立体回路構造体の要部構成を示す図である。
〔実施形態１〕
本発明の実施形態１について、図１に基づいて以下に説明する。
（立体回路構造体１の構成）
図１は、本発明の実施形態１に係る立体回路構造体１の要部構成を示す図である。この図に示すように、立体回路構造体１は、立体基部２、電子部品１１〜１９、パッケージＩＣ４１（電子部品、パッケージ集積回路）、および配線２０１〜２１３を備えている。電子部品１１〜１９およびパッケージＩＣ４１は、立体回路構造体１に形成される１つの電子回路を構成する回路要素である。
立体回路構造体１は、携帯用電子機器、小型センサ、または健康機器（電子体温計、血圧計など）などの各種の機器に組み込まれ、当該機器の主要なまたは補助的な機能を担う部分である。立体回路構造体１には電子部品１１〜１９およびパッケージＩＣ４１を立体的に配置できるので、同等の機能を実現する従来のプリント基板ベースの回路構造に比べて、そのサイズを小さくすることができる。これにより立体回路構造体１は、それが組み込まれる各種機器を、薄型、軽量、かつ小型のウエアラブルな製品として実現することに寄与する。
（立体基部２）
立体基部２は、ＡＢＳ樹脂（アクリロニトリル・ブタジエン・スチレン樹脂）などの樹脂材料によって構成される立方体の基体であり、その表面に電子部品１１〜１９およびパッケージＩＣ４１が埋設される形で配置されている。図１に示すように、立体基部２は、互いに直交する３つの表面Ｐ１〜Ｐ３を有する。表面Ｐ１と表面Ｐ２とは、これらに共通する１辺を介して互いに接続されている。表面Ｐ１と表面Ｐ３とは、これらに共通する１辺を介して互いに接続されている。表面Ｐ２と表面Ｐ３とは、これらに共通する１辺を介して互いに接続されている。
立体基部２の形状は立方体に限られない。立体基部２は、それぞれに電子部品が埋設され、かつ、それぞれに共通する１つの端部を介して非平行に互いに接続される２つの表面を少なくとも有する任意の形状の立体基部であり得る。これらの２つの表面が成す角度は９０°以下であってもよいし、９０°よりも大きくてもよい。
立体基部２の形成を容易にするために、立体基部２の材料は樹脂であることが望ましい。しかし立体基部２の材料は樹脂に限られない。立体基部２の材料は、射出成型または鋳造などの、流動性または粉状の材料を所望の形状の立体基部２に固める方法に用いることができる任意の材料であればよい。たとえば、有機材料（天然ゴムおよび合成ゴムなど）または無機材料（セラミック、アルミニウムなど）が挙げられる。詳しくは後述するように、立体基部２の材料が樹脂であれば、立体基部２を射出成型によって形成することができる。一方、立体基部２の材料がアルミニウムであれば、立体基部２をダイカスト法によって形成することができる。
電子部品の電極同士の意図しない短絡を防ぐために、立体基部２の材料は、絶縁性であることが望ましい。しかし導電性であっても構わない。立体基部２の材料が導電性である場合、この材料は、立体回路構造体１の製造時のいずれかの工程において、立体基部２における電子部品等が埋設される部分（表面から一定の深さまでの部分）を、何らかの化学的または物理的手法によって絶縁性に変換することが可能な材料であることが望ましい。たとえば 立体基部２の材料がアルミニウムであれば、立体基部２の表面に、少なくとも電子部品の電極よりも深い酸化アルミニウムの膜が形成されていればよい。
（電子部品１１〜１９）
電子部品１１〜１９はいずれも、チップ抵抗またはチップコンデンサなどの、２つの電極（一方の電極および他方の電極）を備えている受動部品である。各電子部品１１〜１９は、対応する電極２１〜２９（第１の電極）のいずれかおよび対応する電極３１〜３９（第２の電極）のいずれかを備えている。
電子部品１１〜１３は、立体基部２において隣接する表面Ｐ１の端部および表面Ｐ２の端部に埋設されている。電子部品１３は、さらに、立体回路構造体１において表面Ｐ１の端部および表面Ｐ２の端部にそれぞれ隣接する表面Ｐ３の端部にも埋設されている。電子部品１４は、立体基部２において隣接する表面Ｐ１の端部および表面Ｐ３の端部に埋設されている。電子部品１５〜１７は、立体基部２の表面Ｐ２に埋設されている。これらは、表面Ｐ２における、表面Ｐ２の各端部から一定距離を置いた位置に配置されている。すなわち電子部品１５〜１７は、表面Ｐ２の端部に埋設されていない。電子部品１８は、表面Ｐ２における表面Ｐ１側の端部と反対側の端部に埋設されている。電子部品１９は、立体基部２の表面Ｐ３に埋設されている。電子部品１９は、表面Ｐ３の各端部から一定距離を置いた位置に配置されている。すなわち電子部品１９は、立体回路構造体１の端部に埋設されていない。
（パッケージＩＣ４１）
パッケージＩＣ４１は、半導体等によって構成される、１６本の電極１０１〜１１６を有する能動部品である。広い意味では、パッケージＩＣ４１も電子部品の一種である。パッケージＩＣ４１は、その上面部が露出される形で、立体基部２の表面Ｐ１に埋設されている。各電極１０１〜１１６は、パッケージＩＣ４１の上面および側面において連続的に形成されている。図１では、電極１０１〜１１６における上面の部分が表面Ｐ１から露出している。パッケージＩＣ４１は、立体基部２の表面Ｐ１に埋設されている。パッケージＩＣ４１は、表面Ｐ１の各端部から一定距離を置いた位置に配置されている。すなわちパッケージＩＣ４１は、立体基部２の端部には配置されていない。
（配線２０１〜２１３）
配線２０１〜２１３は、銀ナノインクなどの導電性の材料によって構成されている。配線２０１〜２１３は、立体基部２の表面Ｐ１〜Ｐ３のうちいずれかに形成されている。詳しくは後述するが、配線２０１〜２１３のいずれも、表面Ｐ１〜Ｐ３のいずれかの端部を決して跨がない。すなわち配線２０１〜２１３は、それぞれが形成される表面内にのみ形成され、他の表面にまで延長されていない。
（各電子部品の接続）
配線２０１の一端は、パッケージＩＣ４１の電極１０１に接続され、他端は、電子部品１１の電極２１における表面Ｐ１から露出される箇所に接続されている。配線２０２の一端は、電子部品１１の電極３１における表面Ｐ２から露出される箇所に接続され、他端は、電子部品１５の電極２５に接続されている。配線２０１は表面Ｐ１内のみに形成され、配線２０２は表面Ｐ２内にのみ形成されている。パッケージＩＣ４１と電子部品１５とは、配線２０１、立体基部２の端部に埋設される電子部品１１、および配線２０２を介して互いに接続されている。立体回路構造体１には、パッケージＩＣ４１と電子部品１５とを接続するための、立体基部２の端部を跨ぐ配線は存在しない。
配線２０３の一端は、電子部品１５の電極３５に接続され、他端は、電子部品１６の電極２６に接続されている。このように、電子部品１５と電子部品１６とは直列に接続されている。
配線２０４の一端は、パッケージＩＣ４１の電極１０２に接続され、他端は、電子部品１２の電極２２における表面Ｐ２から露出される箇所に接続されている。配線２０５の一端は、電子部品１２の電極２２における表面Ｐ１から露出される箇所に接続され、他端は、電子部品１６の電極３６に接続されている。配線２０４は表面Ｐ１内のみに形成され、配線２０５は表面Ｐ２内にのみ形成されている。配線２０４および２０５が、表面Ｐ１の端部と表面Ｐ２の端部とに連続的に形成されている同じ電極２２に接続されているので、パッケージＩＣ４１と電子部品１６とは、配線２０１、電極２２、および配線２０２を介して互いに接続されている。このように、電極２２は、表面Ｐ１に埋設されるパッケージＩＣ４１と表面Ｐ２に埋設される電子部品１６とを、他の電子部品を介さずに直接接続するための中継地点としての役割を有する。また、立体回路構造体１には、パッケージＩＣ４１と電子部品１６とを接続するための、立体基部２の端部を跨ぐ配線は存在しない。
配線２０６の一端は、パッケージＩＣ４１の電極１０５に接続され、他端は、電子部品１３の電極２３における表面Ｐ１から露出される箇所に接続されている。配線２０７の一端は、電子部品１３の電極２３における表面Ｐ１から露出される箇所に接続され、他端は、電子部品１７の電極３７に接続されている。配線２０６は表面Ｐ１内のみに形成され、配線２０７は表面Ｐ２内にのみ形成されている。配線２０６および２０７が、表面Ｐ１の端部と表面Ｐ２の端部とに連続的に形成されている同じ電極２３に接続されているので、パッケージＩＣ４１と電子部品１７とは、配線２０６、電極２３、および配線２０７を介して互いに接続されている。このように電極２３は、パッケージＩＣ４１と電子部品１７とを、他の電子部品を介さずに直接接続するための中継地点としての役割を有する。また、立体回路構造体１には、パッケージＩＣ４１と電子部品１６とを接続するための、立体基部２の端部を跨ぐ配線は存在しない。
配線２０８の一端は、電子部品１７の電極２７に接続され、他端は、電子部品１８の電極２８に接続されている。このように、電子部品１７と電子部品１８とは並列に接続されている。
配線２０９の一端は、電子部品１３の電極３３における表面Ｐ３に隣接した箇所に接続され、他端は、電子部品１９の電極２９に接続されている。これにより、表面Ｐ１に埋設されるパッケージＩＣ４１と、表面Ｐ３に埋設される電子部品１９とは、配線２０６、電子部品１３、および配線２０９を介して互いに接続されている。さらに、表面Ｐ２に埋設される電子部品１７と表面Ｐ３に埋設される電子部品１９とは、配線２０７、電子部品１３、および電子部品１９を介して互いに接続されている。このように、配線２０６は表面Ｐ１内のみに形成され、配線２０９は表面Ｐ３内にのみ形成されている。パッケージＩＣ４１と電子部品１９とは、配線２０６、立体基部２の端部に埋設される電子部品１３、および配線２０９を介して互いに接続されている。立体回路構造体１には、パッケージＩＣ４１と電子部品１９とを接続するための、立体基部２の端部を跨ぐ配線は存在しない。
配線２１０の一端は、パッケージＩＣ４１の電極１０６に接続され、他端は、電子部品１４の電極３４における表面Ｐ１から露出される箇所に接続されている。配線２１１の一端は、電子部品１４の電極２４における表面Ｐ３から露出される箇所に接続され、他端は、電子部品２０９の電極３９に接続されている。配線２１０は表面Ｐ１内のみに形成され、配線２１１は表面Ｐ３内にのみ形成されている。パッケージＩＣ４１と電子部品１７とは、配線２１０、立体基部２の端部に埋設される電子部品１４、および配線２１１を介して互いに接続されている。立体回路構造体１には、パッケージＩＣ４１と電子部品３９とを接続するための、立体基部２の端部を跨いだり端部に沿ったりする配線は存在しない。
配線２１２の一端は、パッケージＩＣ４１の電極１１５に接続され、他端は、図示しない他の電子部品の電極または電極に接続されている。配線２１３の一端は、パッケージＩＣ４１の電極１１４に接続され、他端は、図示しない他の電子部品の電極または電極に接続されている。
以上のように、本実施形態によれば、立体基体２の端部を跨いだり端部に沿ったりする配線を必要としない立体回路構造体１が提供される。
（立体回路構造体１の製造方法）
以下に、立体回路構造体１の製造方法の一例を説明する。この方法は、４つの工程を有する。
（仮固定工程）
まず、電子部品１１〜１９およびパッケージＩＣ４１を仮固定するための３つのシートを用意する。これらの第１〜第３のシートは、それぞれ表面Ｐ１〜Ｐ３に対応する。第１〜第３の基材シートの材料としては、紫外線を透過し、かつ、柔軟性を有している材料が好ましく、たとえば、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）、ＰＰＳ（ポリフェニレンサルファイド）等を用いることができる。
第１の基材シートには、立体回路構造体１の表面Ｐ１に埋設されるパッケージＩＣ４１を仮固定する。具体的には、パッケージＩＣ４１を、第１の基材シートにおける、表面Ｐ１の各端部から一定距離を置いた位置に対応する位置に仮固定する。
第２の基材シートには、立体回路構造体１の表面Ｐ２に埋設される電子部品１１〜１８を仮固定する。具体的には、電子部品１１〜１３を、第１の基材シートにおける、表面Ｐ２の第１の端部（表面Ｐ２側の端部）に対応する位置に、仮固定する。電子部品１５〜１８を、立体回路構造体１における、表面Ｐ２の各端部から一定距離を置いた位置にそれぞれ仮固定する。電子部品１８を、第１の基材シートにおける、表面Ｐ２の第２の端部（第１の端部の反対側の端部）に仮固定する。
第３の基材シートには、立体回路構造体１の表面Ｐ３に埋設される電子部品１４および１９を仮固定する。その際、電子部品１４を、第３の基材シートにおける、表面Ｐ３の第１の端部（表面Ｐ２側の端部）に対応する位置に、仮固定する。また、電子部品１９を、第３の基材シートにおける、表面Ｐ３の各端部から一定距離を置いた位置に仮固定する。
基材シートにおける電子部品等の仮固定表面には、接着剤が塗布されており、各電子部品の位置関係が決定した状態で、基材シートの仮固定表面に対応する電子部品を仮固定する。接着剤としては、硬化時間が短いものが好ましく、たとえば、紫外線硬化型の接着剤を用いることができる。紫外線硬化型の接着剤は、紫外線が照射されると、硬化し、基材シートと電子部品とを接着する。そのため、紫外線を接着剤が塗布されている表面から照射した場合は、電子部品自身が接着剤に紫外線が照射されるのを阻害する障壁となり、硬化（接着）が不十分となってしまう可能性がある。そこで、基材シートに紫外線を透過する材料を用い、基材シートの接着剤が塗布されていない表面から紫外線を照射することで、接着剤を十分に硬化させ、電子部品を短時間で確実に基材シートに固定することができる。
具体的には、紫外線硬化型接着材として、（有）グルーラボ製ＧＬ−３００５Ｈを用い、５０μｍのＰＥＴ製の第１〜第３の基材シートに、接着剤を２〜３μｍの厚さで塗布する。その後、各電子部品の位置を決定し、第１〜第３の基材シートの接着剤が塗布されていない表面から３０００ｍＪ／ｃｍ２の紫外線を照射することで、接着剤を硬化させ、各電子部品を固定することができる。
（射出工程）
第１〜第３の基材シートに電子部品１１等を仮固定した後、立体回路構造体１を製造するための金型に第１〜第３の基材シートを配置する。この金型は、電子部品１１等が埋設された立体基部２を射出成型するための金型である。第１〜第３の基材シートにおける電子部品１１等が仮固定された表面の裏側の表面が、金型における対応する表面に接するように、第１〜第３の基材シートを配置する。第１〜第３の基材シートは、金型における立体基部２の表面Ｐ１〜Ｐ３の形成位置にそれぞれ配置される。この状態で、ＡＢＳ樹脂等の樹脂材料を、金型温度８０℃、射出樹脂温度１８０℃、かつ射出圧力２０ｋｇ／ｃｍ２の条件で射出する。これにより、電子部品１１およびパッケージＩＣ４１等が、立体基部２に埋設される。
樹脂材料内には熱伝導性フィラーが予め充填されていることが好ましい。これにより、射出成型時に電子部品１１等から発生する熱を外部に逃し易くすることができる。熱伝導性フィラーとして、銅などの金属粉末、あるいは窒化アルミニウまたは酸化アルミニウムなどの無機材料粉末などが挙げられる。
（電極露出工程）
前記の射出成型によって得られる成形物から、第１〜第３の基材シートを剥離することによって、立体基部２の表面Ｐ１〜Ｐ３に、電子部品１１の電極２１および電極３１、ならびにパッケージＩＣ４１の電極１０１等を露出させる。
（配線形成工程）
最後に、立体基部２の表面Ｐ１〜Ｐ３から露出する電極２１、電極３１、および電極１０１等の各電極を接続するための配線２０１〜２１１を、表面Ｐ１〜Ｐ３に形成する。その際、たとえば、配線２０１等の材料である導電性の銀ナノインクを噴射する方法（たとえばインクジェット印刷）が用いられる。その代わりに、スクリーン印刷または銅めっきを用いてもよい。各配線の形成が終わると、電子部品１１〜１９およびパッケージＩＣ４１が埋設された立体回路構造体１が完成する。
図１に示すように、立体回路構造体１では、立体基部２の異なる表面に埋設される各電子部品同士を、立体基部２の端部に埋設される電子部品の電極を通じて結線することができる。すなわち、立体基部２の異なる表面に埋設される各電子部品を互いに接続するための配線を、表面Ｐ１〜Ｐ３の端部を跨ぐように形成する必要がない。このため、インクジェット印刷等の方法で端部に配線を印刷する場合とは異なり、端部に合わせた形状の印刷ヘッドを必要とせずに済む。さらには、印刷時に立体基部２を複雑に回転動作させる必要もない。これらのことから、立体回路構造体１の製造するために高価な印刷装置を導入したり、または立体回路構造体１の製造コストが高くなったりすることを、いずれも防止することができる。また、立体基部２の各端部に配線をまったく形成する必要がないので、電子回路の全配線長を、各端部に配線が形成される電子回路によりも短くすることができる。
立体基部２において電子部品が埋設される表面は、表面Ｐ１〜Ｐ３に限らない。図１に示されないその他の３つの表面にも電子部品が埋設されていてもよい。言い換えると、立体基部２が有する６つの表面のうち、いずれか１つの表面と、その表面に隣接する他の少なくとも１つの表面のそれぞれに、電子部品が埋設されていればよい。
〔実施形態２〕
本発明の実施形態２について、図２に基づいて以下に説明する。上述した実施形態と共通する各部材には同じ符号を付し、詳細な説明を省略する。
（立体回路構造体１ａの構成）
図２は、本発明の実施形態１に係る立体回路構造体１ａの要部構成を示す図である。この図に示すように、立体回路構造体１は、立体基部２、電子部品１３〜１９、パッケージ集積回路４１（電子部品）、および配線２０３〜２１３を備えている。電子部品１３〜１９およびパッケージＩＣ４１は、立体回路構造体１ａに形成される１つの電子回路を構成する回路要素である。
本実施形態では、パッケージＩＣ４１は、立体基部２において隣接する表面Ｐ１の端部および表面Ｐ２の端部に埋設されている。その際、パッケージＩＣ４１は、電極１０１〜１０４が表面Ｐ１および表面Ｐ２から両方に露出する位置に配置されている。パッケージＩＣ４１は、電極１０１〜１１６に加えて、２本の内部配線３０１および３０２をさらに有する。
配線２０２の一端は、パッケージＩＣ４１の電極１０１における表面Ｐ２から露出する箇所に接続され、他端は、電子部品１５の電極２５に接続されている。電極１０１における表面Ｐ１に露出する箇所は、パッケージＩＣ４１の内部において、内部配線３０１の一端に接続されている。内部配線３０１の他端は、パッケージＩＣ４１の内部において電極１１５に接続されている。電極１１５は配線２１２の一端に接続され、配線２１２の他端は、図示しない他の電子部品の電極に接続されている。
配線２０５の一端は、パッケージＩＣ４１の電極１０４における表面Ｐ２から露出する箇所（第１の電極）に接続され、他端は、電子部品１６の電極２６に接続されている。電極１０４における表面Ｐ１に露出する箇所（第２の電極）は、パッケージＩＣ４１の内部において、内部配線３０２の一端に接続されている。内部配線３０２の他端は、パッケージＩＣ４１の内部において電極１０６（第３の電極）に接続されている。電極１０６は配線２１０の一端に接続され、配線２１０の他端は、電子部品１４の電極３４における表面Ｐ１から露出する箇所に接続されている。
以上のように、パッケージＩＣ４１では、電極１０４と電極１０６とが内部配線３０２を介して接続されている。したがって、表面Ｐ３に埋設される電子部品１４と、表面Ｐ２に埋設される電子部品１６とは、パッケージＩＣ４１の内部の機能的領域を介さずに、互いに直接接続されている。このように、本実施形態では、パッケージＩＣ４１が立体基部２の端部に埋設されているので、異なる表面にそれぞれ埋設される２つの電子部品を、パッケージＩＣ４１が有する２つの電極を介して互いに直接接続することができる。これにより、実施形態１の立体回路構造体１とは異なり、電子部品１２が立体基部２の端部に埋設される必要がないので、立体回路構造体１ａの構成をより簡素にすることができる。
また、パッケージＩＣ４１には多数の電極があるので、パッケージＩＣ４１のみが立体基部２の端部に埋設される構成の立体回路構造体１ａであっても、このパッケージＩＣ４１内の各電極を通じて、異なる表面に埋設される多くの電子部品を互いに接続することができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることによって、新しい技術的特徴を形成することができる。
本発明は、携帯用電子機器、小型センサ、または健康機器（電子体温計、血圧計など）などの各種の機器に組み込まれる立体回路構造体として、好適に利用することができる。
１，１ａ 立体回路構造体
２ 立体基部
１１〜１９ 電子部品
２１〜２９ 電極（一方の電極）
３１〜３９ 電極（他方の電極）
４１ パッケージＩＣ
２０１〜２１３ 配線
３０１，３０２ 内部配線

Claims (6)

  1. 第１の表面と、前記第１の表面に非平行に接続されている第２の表面とを少なくとも有する立体基部と、
    前記第１の表面から露出される第１の電極と、前記第２の表面から露出される第２の電極とを少なくとも有し、前記立体基部において互いに隣接する前記第１の表面の端部および前記第２の表面の端部に埋設されている電子部品とを備えていることを特徴とする立体回路構造体。
  2. 前記電子部品は、一方の電極および他方の電極を有する受動部品であることを特徴とする請求項１に記載の立体回路構造体。
  3. 前記一方の電極は、前記第１の表面に露出しており、
    前記他方の電極は、前記第２の表面に露出しており、
    前記一方の電極における前記第１の表面に露出する箇所が、前記第１の電極であり、
    前記他方の電極における前記第２の表面に露出する箇所が、前記第２の電極であることを特徴とする請求項２に記載の立体回路構造体。
  4. 前記一方の電極または前記他方の電極は、前記第１の表面および前記第２の表面に露出しており、
    前記一方の電極または前記他方の電極における前記第１の表面および前記第２の表面に露出する箇所が、それぞれ前記第１の電極および前記第２の電極であることを特徴とする請求項２に記載の立体回路構造体。
  5. 前記電子部品は、前記第１の電極および前記第２の電極を含む少なくとも３つの電極を有するパッケージ集積回路であることを特徴とする請求項１に記載の立体回路構造体。
  6. 前記第１の電極と前記第２の電極とは、連続的に形成されている１つの電極を構成し、
    前記電子部品は、前記第２の表面から露出している第３の電極と、前記第２の電極および前記第３の電極とに接続されている内部配線とをさらに有することを特徴とする請求項５に記載の立体回路構造体。
JP2015041719A 2015-03-03 2015-03-03 立体回路構造体 Expired - Fee Related JP6358132B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015041719A JP6358132B2 (ja) 2015-03-03 2015-03-03 立体回路構造体
EP16758718.7A EP3250013B1 (en) 2015-03-03 2016-02-09 Three-dimensional circuit structure body
PCT/JP2016/053761 WO2016140023A1 (ja) 2015-03-03 2016-02-09 立体回路構造体
KR1020177024038A KR102077258B1 (ko) 2015-03-03 2016-02-09 입체 회로 구조체
US15/554,274 US10070517B2 (en) 2015-03-03 2016-02-09 Three-dimensional circuit structure
CN201680010943.XA CN107251664B (zh) 2015-03-03 2016-02-09 立体电路构造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015041719A JP6358132B2 (ja) 2015-03-03 2015-03-03 立体回路構造体

Publications (2)

Publication Number Publication Date
JP2016162939A true JP2016162939A (ja) 2016-09-05
JP6358132B2 JP6358132B2 (ja) 2018-07-18

Family

ID=56845635

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015041719A Expired - Fee Related JP6358132B2 (ja) 2015-03-03 2015-03-03 立体回路構造体

Country Status (6)

Country Link
US (1) US10070517B2 (ja)
EP (1) EP3250013B1 (ja)
JP (1) JP6358132B2 (ja)
KR (1) KR102077258B1 (ja)
CN (1) CN107251664B (ja)
WO (1) WO2016140023A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019051346A1 (en) * 2017-09-08 2019-03-14 Kemet Electronics Corporation HIGH-DENSITY MULTI-COMPONENT HOUSINGS IN SERIES
RU2688581C1 (ru) * 2018-06-18 2019-05-21 Юрий Борисович Соколов Способ изготовления трехмерного электронного модуля с высокой плотностью размещения компонентов и устройство
US10681814B2 (en) 2017-09-08 2020-06-09 Kemet Electronics Corporation High density multi-component packages

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018085384A (ja) * 2016-11-21 2018-05-31 オムロン株式会社 電子装置およびその製造方法
CN109640514A (zh) * 2019-01-22 2019-04-16 张雯蕾 带有立体电路的基件及其制备方法
CN109618487B (zh) * 2019-01-22 2022-07-29 张雯蕾 带有内埋电路的立体基件及其制备方法
CN111212517B (zh) * 2020-01-07 2021-05-18 深圳市江霖电子科技有限公司 立体陶基线路板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04271188A (ja) * 1991-02-27 1992-09-28 Hitachi Ltd チップ部品実装構造
JPH0786493A (ja) * 1993-09-10 1995-03-31 Matsushita Electric Ind Co Ltd マルチチップモジュール
JPH08191186A (ja) * 1995-01-10 1996-07-23 Oki Electric Ind Co Ltd 多層配線基板
JP2006018421A (ja) * 2004-06-30 2006-01-19 Hitachi Ltd Ｉｃタグ実装基板、及びｉｃタグ実装基板の製造方法
JP2010087155A (ja) * 2008-09-30 2010-04-15 Nissan Motor Co Ltd 多層立体回路基板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0158909U (ja) * 1987-10-08 1989-04-13
US5055637A (en) * 1989-05-02 1991-10-08 Hagner George R Circuit boards with recessed traces
DE9012638U1 (ja) * 1990-09-04 1990-11-08 Siemens Ag, 8000 Muenchen, De
JP2001102746A (ja) 1999-09-30 2001-04-13 Sony Corp 回路装置とその製造方法
KR20010102746A (ko) 2000-05-08 2001-11-16 김형벽ㅂ 소프트웨어 지향형 시스템 장비의 개발 및 시험 시스템
US6844505B1 (en) * 2002-11-04 2005-01-18 Ncr Corporation Reducing noise effects in circuit boards
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
JP2006024724A (ja) 2004-07-08 2006-01-26 Ricoh Co Ltd 立体配線構造体の製造方法、立体配線構造体および三次元実装部品
JP4285364B2 (ja) * 2004-08-20 2009-06-24 パナソニック株式会社 立体回路モジュールとこれを用いた携帯端末機器および立体回路モジュールの製造方法
KR100649496B1 (ko) 2004-09-14 2006-11-24 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
JP2006228895A (ja) * 2005-02-16 2006-08-31 Alps Electric Co Ltd 立体回路モジュール及びその製造方法
JP2008091554A (ja) * 2006-09-29 2008-04-17 Matsushita Electric Works Ltd 音声出力装置
DE102008011862A1 (de) * 2008-02-29 2009-09-03 Osram Opto Semiconductors Gmbh Miniaturgehäuse, Trägeranordnung mit mindestens einem Miniaturgehäuse, sowie ein Verfahren zur Herstellung einer Trägeranordnung
JP2010141049A (ja) 2008-12-10 2010-06-24 Ricoh Co Ltd 配線構造体
US9743522B2 (en) * 2012-09-26 2017-08-22 Apple Inc. Printed circuit board with compact groups of devices
US9024427B2 (en) * 2013-03-22 2015-05-05 Freescale Semiconductor. Inc Multiple helix substrate and three-dimensional package with same
US10681821B2 (en) * 2014-10-16 2020-06-09 The Charles Stark Draper Laboratory, Inc. Methods and devices for improved space utilization in wafer based modules

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04271188A (ja) * 1991-02-27 1992-09-28 Hitachi Ltd チップ部品実装構造
JPH0786493A (ja) * 1993-09-10 1995-03-31 Matsushita Electric Ind Co Ltd マルチチップモジュール
JPH08191186A (ja) * 1995-01-10 1996-07-23 Oki Electric Ind Co Ltd 多層配線基板
JP2006018421A (ja) * 2004-06-30 2006-01-19 Hitachi Ltd Ｉｃタグ実装基板、及びｉｃタグ実装基板の製造方法
JP2010087155A (ja) * 2008-09-30 2010-04-15 Nissan Motor Co Ltd 多層立体回路基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019051346A1 (en) * 2017-09-08 2019-03-14 Kemet Electronics Corporation HIGH-DENSITY MULTI-COMPONENT HOUSINGS IN SERIES
US10681814B2 (en) 2017-09-08 2020-06-09 Kemet Electronics Corporation High density multi-component packages
RU2688581C1 (ru) * 2018-06-18 2019-05-21 Юрий Борисович Соколов Способ изготовления трехмерного электронного модуля с высокой плотностью размещения компонентов и устройство
WO2019245402A1 (ru) * 2018-06-18 2019-12-26 Юрий Борисович СОКОЛОВ Способ изготовления трехмерного электронного модуля с высокой плотностью размещения компонентов и устройство
US11974399B2 (en) 2018-06-18 2024-04-30 Yuriy Borisovich Sokolov Method of manufacturing a three-dimensional electronic module having high component density, and device

Also Published As

Publication number Publication date
EP3250013A4 (en) 2018-01-24
CN107251664B (zh) 2019-04-16
CN107251664A (zh) 2017-10-13
WO2016140023A1 (ja) 2016-09-09
JP6358132B2 (ja) 2018-07-18
US20180084639A1 (en) 2018-03-22
US10070517B2 (en) 2018-09-04
KR102077258B1 (ko) 2020-02-13
EP3250013B1 (en) 2021-10-27
EP3250013A1 (en) 2017-11-29
KR20170109012A (ko) 2017-09-27

Similar Documents

Publication Publication Date Title
JP6358132B2 (ja) 立体回路構造体
JP2016192568A5 (ja)
TW201606954A (zh) 埋設電子零件的樹脂構造體及其製造方法
CN103633052B (zh) 具有三维喷墨印刷轨迹线的电子组件
KR102158068B1 (ko) 임베디드 인쇄회로기판
JP2012019192A (ja) 電子部品モジュール及びその製造方法
JP2011151341A (ja) 印刷回路基板ストリップ及び電子素子内蔵型印刷回路基板の製造方法
US9991222B2 (en) Package substrate and manufacturing method thereof and package
CN106465546A (zh) 用于生产嵌入了传感器晶片的印刷电路板的方法，以及印刷电路板
JP6500572B2 (ja) 回路構造体
US10879145B2 (en) Electronic device and method of manufacture therefor
CN103828493A (zh) 元器件内置基板的制造方法及使用该制造方法的元器件内置基板
TWI683405B (zh) 電子裝置及其製造方法
JP2018049854A (ja) 配線構造体とその製造方法
JP6658935B2 (ja) 回路構造体
TWI657723B (zh) 電子裝置及其製造方法
TW202401504A (zh) 用於製造數個電氣節點之方法、電氣節點模組、電氣節點及多層結構
KR102351183B1 (ko) 방열형 인쇄회로기판 및 그 제조 방법
JP6001475B2 (ja) 配線基板
TW201820951A (zh) 電子裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180604

R150 Certificate of patent or registration of utility model

Ref document number: 6358132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees