JPH0786493A - マルチチップモジュール - Google Patents

マルチチップモジュール

Info

Publication number
JPH0786493A
JPH0786493A JP5225306A JP22530693A JPH0786493A JP H0786493 A JPH0786493 A JP H0786493A JP 5225306 A JP5225306 A JP 5225306A JP 22530693 A JP22530693 A JP 22530693A JP H0786493 A JPH0786493 A JP H0786493A
Authority
JP
Japan
Prior art keywords
chip
mounting
substrate
glass substrate
chip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5225306A
Other languages
English (en)
Inventor
Hiroshi Iwabuchi
浩 岩渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5225306A priority Critical patent/JPH0786493A/ja
Publication of JPH0786493A publication Critical patent/JPH0786493A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【目的】 チップなどの高密度な実装ができ、高機能の
マルチチップモジュールを提供することを目的とする。 【構成】 実装基体を立方体や直方体などの立体ガラス
基体1とし、その立体ガラス基体1のメイン基板接続用
の一面を除いた他のすべての面にLSIベアチップ2な
どの能動部品やその他の受動部品3を実装したマルチチ
ップモジュールの構成とする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多量のLSIチップが
同一基体上に搭載され、一つの回路機能を構成するマル
チチップモジュールに関する。
【0002】
【従来の技術】近年、電子機器は小型・軽量化が進とと
もに、より高機能・大容量化が要求されている。その中
でマルチチップモジュールの基板は多数のLSIチップ
を搭載し、省スペースで高機能化を実現する手段として
注目されるようになってきた。
【0003】以下、図面を参照しながら従来のマルチチ
ップモジュールについて、特にその基板構成について説
明を行う。図5、図6は従来のマルチチップモジュール
の構成を示した図であり、図5、図6において101は
セラミック、アルミナ、ガラス、エポキシなどの基板上
に配線パターンを配設したプリント配線板であり、ゲー
トアレイやメモリなどのチップ102および抵抗やコン
デンサなどの受動部品103を搭載してマイクロモジュ
ールを構成している。104は機器の動作を制御するた
めにあらゆる部品やモジュールから構成されたメイン基
板で、前記プリント基板101を実装するためにパッド
やスルーホールが設けられている。そして前記プリント
基板101はメイン基板104のモジュールにリード1
05によって接合されている。なお、図5はワイヤボン
ディング法を用いた形態で、図6はフリップチップ工法
を用いた形態である。
【0004】さらに詳しく実装について説明すると、配
線パターンを形成したプリント配線板101にチップ1
02を実装していく。実装の方法とし代表的なものは、
図5のようにチップ102をフェイスアップでプリント
配線板101に実装・固定し、次にチップ102上に設
けられたパッドとプリント配線板101との接続をワイ
ヤボンディングで行い、ワイヤ保護のために保護樹脂で
覆う方法と、図6のようなチップ102のパッド上にバ
ンプを形成したものを、プリント配線板101にフェイ
スダウンにて実装を行い、チップ102の固定を光硬化
性絶縁樹脂を使用して行うものがある。またバンプとプ
リント配線板101のパッドとの電気接合とチップ10
2の固定を異方性導電シートを利用して行う方法があ
る。図7はその実施例を示すものであり、松下電器産業
(株)から提案されている光硬化性樹脂とバンプを使用
したLSIベアチップで、バンプ106を具備するチッ
プ102の能動面に光硬化性樹脂107をつけ、プリン
ト配線板101にチップ102を押圧しながら紫外線を
照射しチップ実装を行うものである。
【0005】また、図8のようにチップ108を保持部
材109を用いてプリント配線板101に3次元実装を
行い、実装密度を向上させ、さらに高機能化を推進する
方法も実施されている。
【0006】このようにプリント配線板上にベアチップ
を主体とする能動部品や受動部品にて一機能を有する回
路が構成してあるため、省スペースで高機能なモジュー
ルが実現可能となり、機器の小型・軽量・高機能に大き
な効果をもたらす。
【0007】
【発明が解決しようとする課題】しかしながら、上記し
た従来のマルチチップモジュールでは、実装基板面積以
上に実装密度が向上せず、実装面積の制約が大きく、ま
た、3次元実装においても現状ではメモリLSIチップ
実装にその大半が活用されている場合が多く、他のLS
Iチップに関しては検討途上という問題点を有してい
た。
【0008】本発明は上記課題を解決し、メモリLSI
チップのみならず、あらゆる種類のLSIチップや受動
部品を3次元実装でき、高実装密度で高機能のマルチチ
ップモジュールを提供することを目的としている。
【0009】
【課題を解決するための手段】本発明は上記目的を達成
するために、立体的なガラス基体のメイン基板への接合
をする面を除く全ての面にチップおよび受動部品を実装
した構成とする。
【0010】
【作用】本発明は上記した構成により、LSIベアチッ
プなどの実装密度が向上し、省スペースで高機能なマル
チチップモジュールを提供することができる。
【0011】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図1において、1はガラスで構成
された立体(ここでは直方体)に蒸着法やスパッタリン
グ法にて配線を施した立体ガラス基体であり、面と面の
交わる部分は配線が施し易いようにC面としている。前
記立体ガラス基体1の1つの面を除く各面にはゲートア
レイやメモリなどのLSIベアチップ(以下チップとい
う)2および抵抗やコンデンサなどの受動部品3を実装
してマルチチップモジュールを構成している。そしてこ
のマルチチップモジュールは、機器の動作を制御するた
めにあらゆる部品やモジュールから構成されたメイン基
板4に実装されている。
【0012】図2は本実施例の立体ガラス基体1にチッ
プ2や受動部品3を実装する際に使用する固定治具を示
し、固定治具は立体ガラス基体1の面と面の交わるC面
に当接して保持する4本のアーム5と、前記アーム5の
根元中心に配設された紫外線の光源6より構成されてい
る。
【0013】以下マルチチップモジュールについて、そ
の構成をさらに詳しく説明する。まず、接続パッドにバ
ンプ形成されたチップ2の能動面に光硬化性樹脂を塗
り、立体ガラス基体1の1つの面を除く他の面、すなわ
ち実装位置に配置する。その後、チップ2の上面より加
圧ツール(図示せず)で加圧しながら紫外線の光源6か
ら紫外線をガラス端面に照射し、チップ2の実装が終了
する。以下チップ2の実装はこの動作を繰り返し、1つ
の面を除く他の全ての面についてのチップ2の実装を行
う。
【0014】受動部品3の実装について、まず立体ガラ
ス基体1のある一面の配線を、たとえばはんだメッキ処
理をする。そうすることでその面は、光ビームやレーザ
ービームはんだ付け装置のような局部はんだ付け装置を
使用することで、前記受動部品3が実装できる。そして
他の面に実装されているチップ2に加熱によるダメージ
を与えることなく、通常のはんだ付けによる実装が可能
となる。
【0015】次に図2に示す固定治具の使用について説
明する。図3のように立体ガラス基体保持用のアーム5
で立体ガラス基体1のC面部分を保持する。その際に立
体ガラス基体1の下面、すなわちf面はメイン基板4と
の接続のために部品実装は行わない。したがって、f面
が紫外線の光源6に向くように固定する。まず最初に立
体ガラス基体1を保持した状態でa面にチップ2を前記
方法にて実装する。a面の実装が完了すると次にアーム
5が図4のように90°傾き、b面の実装が可能とな
る。さらにアーム5が回転することでc,d,e面の実
装が連続して可能となる。紫外線の光源6は立体ガラス
基体1のf面を通してアーム根元中心より常に安定して
立体ガラス基体1に照射されるため、立体ガラス基体1
への光硬化性樹脂を使用したチップ2の実装は、前面に
対して良好な実装性が得られる。
【0016】以上のように全ての面において実装完了し
た立体ガラス基体1のメイン基板4への実装は、光硬化
性樹脂を利用して実装を行う場合は、前記立体ガラス基
体1上に設けられたバンプを利用してメイン基板4上に
押圧しながら、紫外線を照射して実装を行う。また、メ
イン基板4との実装面にはんだメッキを施してある場合
は通常のはんだ付けにてメイン基板4へ実装を行う。こ
のようにして立体ガラス基体は実装する部品の種類に応
じて部品実装面をそれぞれ異なる表面処理を施してい
る。
【0017】
【発明の効果】以上の実施例の説明より明らかなよう
に、本発明はマルチチップモジュールの基板をガラスの
立体基体にて構成することでチップおよび受動部品の実
装を三次元的にしてその実装密度を高くすることがで
き、これまでよりも高機能なマルチチップモジュールを
提供することができる。
【図面の簡単な説明】
【図1】本発明の一実施例のマルチチップモジュールの
構成を示す斜視図
【図2】同マルチチップモジュールの立体ガラス基体固
定治具の斜視図
【図3】同マルチチップモジュールの立体ガラス基体を
固定治具にて固定した後の固定治具の動作を示す斜視図
【図4】同マルチチップモジュールの立体ガラス基体を
固定治具にて固定した後の固定治具の動作を示す斜視図
【図5】従来のマルチチップモジュールのワイヤボンデ
ィング工法を使用した構成を示す斜視図
【図6】従来のマルチチップモジュールのフリップチッ
プ工法を使用した構成を示す斜視図
【図7】同フリップチップ工法の一例を示す側面図
【図8】従来のチップの3次元実装の一例を示す側面図
【符号の説明】
1 立体ガラス基体 2 LSIベアチップ 3 受動部品 4 メイン基板

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 マイクロモジュール基板を立方体や直方
    体のような立体ガラス基体とし、前記立体ガラス基体の
    各面に配線を施し、メイン基板への接続用の面を除く他
    の各面にベアチップおよび受動部品を実装して形成した
    マルチチップモジュール。
  2. 【請求項2】 立体ガラス基体は、実装する部品の種類
    に応じて部品実装用の面をそれぞれ異なる表面処理を施
    した請求項1記載のマルチチップモジュール。
JP5225306A 1993-09-10 1993-09-10 マルチチップモジュール Pending JPH0786493A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5225306A JPH0786493A (ja) 1993-09-10 1993-09-10 マルチチップモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5225306A JPH0786493A (ja) 1993-09-10 1993-09-10 マルチチップモジュール

Publications (1)

Publication Number Publication Date
JPH0786493A true JPH0786493A (ja) 1995-03-31

Family

ID=16827284

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5225306A Pending JPH0786493A (ja) 1993-09-10 1993-09-10 マルチチップモジュール

Country Status (1)

Country Link
JP (1) JPH0786493A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008530A (en) * 1997-05-29 1999-12-28 Nec Corporation Polyhedral IC package for making three dimensionally expandable assemblies
US6710435B2 (en) 2001-08-09 2004-03-23 Denso Corporation Semiconductor device arrangement and method of fabricating the same
JP2007173668A (ja) * 2005-12-26 2007-07-05 Kyocera Corp 電子部品搭載用絶縁基体および電子装置
JP2016162939A (ja) * 2015-03-03 2016-09-05 オムロン株式会社 立体回路構造体
WO2020151071A1 (zh) * 2019-01-22 2020-07-30 张雯蕾 带有立体电路的基件及其制备方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008530A (en) * 1997-05-29 1999-12-28 Nec Corporation Polyhedral IC package for making three dimensionally expandable assemblies
US6710435B2 (en) 2001-08-09 2004-03-23 Denso Corporation Semiconductor device arrangement and method of fabricating the same
JP2007173668A (ja) * 2005-12-26 2007-07-05 Kyocera Corp 電子部品搭載用絶縁基体および電子装置
JP4688673B2 (ja) * 2005-12-26 2011-05-25 京セラ株式会社 電子部品搭載用絶縁基体および電子装置
JP2016162939A (ja) * 2015-03-03 2016-09-05 オムロン株式会社 立体回路構造体
WO2016140023A1 (ja) * 2015-03-03 2016-09-09 オムロン株式会社 立体回路構造体
US10070517B2 (en) 2015-03-03 2018-09-04 Omron Corporation Three-dimensional circuit structure
WO2020151071A1 (zh) * 2019-01-22 2020-07-30 张雯蕾 带有立体电路的基件及其制备方法

Similar Documents

Publication Publication Date Title
US6628527B2 (en) Mounting structure for electronic parts and manufacturing method thereof
JP3633559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH05211281A (ja) 段状電子装置パッケージ
JPH0548000A (ja) 半導体装置
JP2005175423A (ja) 半導体パッケージ
JP2004128219A (ja) 付加機能を有する半導体装置及びその製造方法
US7023085B2 (en) Semiconductor package structure with reduced parasite capacitance and method of fabricating the same
US6294838B1 (en) Multi-chip stacked package
JPH0462866A (ja) 表面実装部品の実装方法
JPH03255657A (ja) 混成集積回路装置
JPH0786493A (ja) マルチチップモジュール
JPS6110299A (ja) 集積回路実装構造
JPH01186700A (ja) プリント配線板構造体
JPS5996759A (ja) 半導体装置
JP3764137B2 (ja) ヒートシンクの実装方法
JPH09148482A (ja) 半導体装置
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JPH03109760A (ja) 半導体装置
JP2841825B2 (ja) 混成集積回路
JP2822990B2 (ja) Csp型半導体装置
JP3392593B2 (ja) ヒートシンクの実装構造
JPH03191554A (ja) 半導体装置
JPH05259374A (ja) 高密度実装配線基板およびその高密度実装方法
KR100309460B1 (ko) 적층형칩사이즈패키지및그제조방법
JPS61225827A (ja) 半導体素子の実装構造